JP4869524B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4869524B2 JP4869524B2 JP2001304439A JP2001304439A JP4869524B2 JP 4869524 B2 JP4869524 B2 JP 4869524B2 JP 2001304439 A JP2001304439 A JP 2001304439A JP 2001304439 A JP2001304439 A JP 2001304439A JP 4869524 B2 JP4869524 B2 JP 4869524B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- polarity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体表示装置（以下、表示装置と表記する）に関し、特に、絶縁体上に作製される薄膜トランジスタ（以下、ＴＦＴと表記する）を有するアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
近年、絶縁体上、特にガラス基板上に半導体薄膜を用いて形成した表示装置、特にＴＦＴを用いたアクティブマトリクス型表示装置の普及が進んでいる。アクティブマトリクス型表示装置は、マトリクス状に画素を配置し、それらの画素それぞれにＴＦＴを配置し、これらのＴＦＴを用いて各画素の輝度を制御し、画像の表示を行っている。
【０００３】
最近では、画素を構成する画素ＴＦＴの他に、駆動回路を構成するためのＴＦＴも、多結晶半導体を用いて、画素部の周辺部に同時形成する技術が発展している。これによって装置の小型化、低消費電力化に大いに貢献している。それに伴って、近年、その応用分野の拡大が著しい携帯情報機器の表示部等に、アクティブマトリクス型表示装置は不可欠なデバイスとなってきている。また、アクティブマトリクス型表示装置としては、液晶素子を用いた、アクティブマトリクス型液晶表示装置や、ＯＬＥＤ（有機発光ダイオード）素子を用いた、アクティブマトリクス型ＯＬＥＤ表示装置などがあるが、本明細書では、主にアクティブマトリクス型液晶表示装置に注目する。
【０００４】
ここで、本明細書では、液晶素子とは、２枚の電極によって配向膜を介して液晶材料を挟んだ構造を有する素子を示すものとする。また液晶材料としては、公知の構造の材料を自由に用いることができる。
【０００５】
デジタル映像信号を用いて表示を行う方式（以下、デジタル方式とよぶ）の、従来のアクティブマトリクス型液晶表示装置の概略図を、図６に示す。中央に画素部１３０８が配置されている。画素部１３０８の上側には、各画素が有するソース信号線に入力する信号を制御するための、ソース信号線駆動回路１３０１が配置されている。ソース信号線駆動回路１３０１は、シフトレジスタ１３０３、第１のラッチ回路１３０４、第２のラッチ回路１３０５、Ｄ／Ａ（デジタル/アナログ）変換回路（図中、ＤＡＣと表記）１３０６、アナログスイッチ１３０７等を有する。画素部１３０８の左右には、各画素が有するゲート信号線に入力する信号を制御するための、ゲート信号線駆動回路１３０２が配置されている。なお、図６においては、ゲート信号線駆動回路１３０２は、画素部１３０８の左右両側に配置されているが、片側に配置されていても構わない。ただし、画素部１３０８の両側に配置した方が、駆動効率、駆動信頼性の面から見て望ましい。
【０００６】
ソース信号線駆動回路１３０１は、図７に示すような構成を有している。図７に例として示すソース信号線駆動回路は、水平方向にｘ個の画素を持ち、３ビットのデジタル映像信号を入力し階調の表示を行う（以下、３ビットデジタル階調と呼ぶ）表示装置に対応したソース信号線駆動回路であり、シフトレジスタ（ＳＲ）１４０１、第１のラッチ回路（ＬＡＴ１）１４０２、第２のラッチ回路（ＬＡＴ２）１４０３、Ｄ／Ａ変換回路（ＤＡＣ）１４０４等を有する。なお、図７においては、図６で示したアナログスイッチ１３０７は図示いていない。また、図７では図示していないが、必要に応じてバッファ回路、レベルシフタ回路等を配置しても良い。
【０００７】
図６および図７を用いて動作について簡単に説明する。まず、シフトレジスタ１３０３（図７中、ＳＲと表記）にクロック信号（クロックパルス、反転クロックパルス）およびスタートパルスが入力される。すると、シフトレジスタ１３０３から順次パルスが、第１のラッチ回路１３０４（図７中、ＬＡＴ１と表記）に入力され、同じく第１のラッチ回路１３０４に入力されたデジタル映像信号（デジタルデータ）をそれぞれ保持していく。
【０００８】
ここで、Ｄ３がデジタル映像信号の最上位ビット（ＭＳＢ：Most Significant Bit）、Ｄ１がデジタル映像信号の最下位ビット（ＬＳＢ：Least Significant Bit）を表す。第１のラッチ回路１３０４において、１水平周期分のデジタルデータの保持が完了すると、帰線期間中に、第１のラッチ回路１３０４で保持されているデジタル映像信号は、ラッチ信号（ラッチパルス）の入力によって、一斉に第２のラッチ回路１３０５（図７中、ＬＡＴ２と表記）へと転送される。
【０００９】
その後、再びシフトレジスタ１３０３が動作し、次の水平周期分のデジタルデータの保持が開始される。同時に、第２のラッチ回路１３０５で保持されているデジタルデータは、Ｄ／Ａ変換回路１３０６（図７中、ＤＡＣと表記）にてアナログ映像信号へと変換される。このアナログ信号は、ソース信号線（図７中、Ｓ１〜Ｓｘと表記）に入力され各画素に書き込まれる。
【００１０】
図８に、一般的なアクティブマトリクス型液晶表示装置の画素部の構成を示す。
【００１１】
なお画素部は、ｘ列ｙ行の画素を有するものとする。
【００１２】
画素毎に、コンデンサ１００１と、スイッチング用ＴＦＴ１００２と、液晶素子１００３が配置されている。それぞれの画素のスイッチング用ＴＦＴ１００２のゲート電極は、ゲート信号線Ｇ１〜Ｇｙのいずれか一本に接続され、それぞれの画素のスイッチング用ＴＦＴ１００２のソース領域とドレイン領域とは、一方は、ソース信号線Ｓ１〜Ｓｘのいずれか一本に接続され、もう一方は、コンデンサ１００１の一方の電極及び液晶素子１００３に接続されている。
【００１３】
ソース信号線Ｓ１〜Ｓｘに入力されたアナログ信号は、ゲート信号線Ｇ１〜Ｇｙに入力された信号によって導通状態となったスイッチング用ＴＦＴ１００２のドレイン・ソース間を介して、コンデンサ１００１及び液晶素子１００３に入力される。この信号の電圧に応じて、液晶素子１００３の透過率が変化し、各画素の輝度が表現される。
【００１４】
ここで、液晶素子の２枚の電極間に、常に一定方向の電界が印加されつづけると、液晶材料中のイオンに偏りが生じ、液晶素子の劣化を進めるといった問題がある。そこで、一般の液晶素子を用いた表示装置などでは、一定期間ごとに、液晶素子に印加される電圧の極性を変化させ、液晶素子の２電極間に印加される電界の向きを変化させるような駆動方法が用いられている。
【００１５】
図２に、液晶表示装置の各画素に印加される電圧の極性を模式的に示す。ここで、図２（１）、図２（２）、図２（３）それぞれにおいて、第ｎフレームの画素部の状態と、第ｎ＋１フレームの画素部の状態を示す。なお図２では、画素部として４行４列の画素を代表で示す。図中、＋で表した画素と、−で示した画素では、液晶素子に印加される電圧の極性が異なる。
【００１６】
例えば、隣り合うゲート信号線間で、液晶素子に印加する信号電圧の極性を異なるようにする、ゲートライン反転とよばれる駆動方法を図２（１）に示す。また、隣り合うソース信号線間で、液晶素子に印加される信号の極性を異なるようにする、ソースライン反転とよばれる駆動方法を図２（２）に示す。最後に、１画像を表示する期間（以下、１フレーム期間とよぶ）毎に、液晶素子に印加される信号の極性を反転させる、フレーム反転とよばれる駆動方法を図２（３）に示す。なお、図２に示した駆動方法に限定されず、その駆動方法は多様である。
【００１７】
この、従来のアクティブマトリクス型液晶表示装置の動作について、図８及び、図９のタイミングチャートを用いて説明する。
【００１８】
なお、図９のタイミングチャートでは、図２（３）において示したような、１フレーム期間毎に、液晶素子に印加される信号の極性を反転させる、フレーム反転駆動での動作を用いている。
【００１９】
つまり、第１のフレーム期間（Ｆ１）においてソース信号線Ｓ１〜Ｓｘに入力された信号とは逆の極性を有する信号が、第２のフレーム期間（Ｆ２）にソース信号線Ｓ１〜Ｓｘより入力される。また、第３のフレーム期間（Ｆ３）においては、第２のフレーム期間（Ｆ２）において入力された信号とは極性の異なる信号がソース信号線Ｓ１〜Ｓｘより入力される。
【００２０】
第１のフレーム期間（Ｆ１）において、始めゲート信号線Ｇ１が選択される。
すると、ゲート信号線Ｇ１にゲート電極が接続されたスイッチング用ＴＦＴ１００２が導通状態となる。この後、ソース信号線Ｓ１〜Ｓｘより信号が入力される。なお、図９のタイミングチャートにおいては、ある１本のソース信号線Ｓｍ（ｍは自然数）に注目し、ソース信号線Ｓｍに入力される信号のみを示している。
【００２１】
なお、ソース信号線には、−Ｖ〜Ｖの電位を有する信号が入力されているものとする。
【００２２】
ここで、１つのゲート信号線が選択されている期間を１水平期間（１ライン期間：Ｌ）とよぶことにする。特に、ゲート信号線Ｇ１が選択されている期間を第１のライン期間Ｌ１と呼ぶことにする。ここで、ゲート信号線Ｇ１に接続されたスイッチング用ＴＦＴ１００２を有する画素に信号が入力され終わると、次にゲート信号線Ｇ２に信号が入力されて、ゲート信号線Ｇ２にゲート電極が接続された全てのスイッチング用ＴＦＴ１００２が導通状態となる。こうして第２のライン期間Ｌ２における信号の入力が始まる。
【００２３】
上記動作を、全てのゲート信号線Ｇ１〜Ｇｙについて繰り返し、第ｙのライン期間Ｌｙまで終了すると１フレーム期間（Ｆ１）が終了する。
【００２４】
次に第２のフレーム期間（Ｆ２）が始まる。第２のフレーム期間（Ｆ２）においてはソース信号線Ｓ１〜Ｓｘに入力される信号の極性が、第１のフレーム期間（Ｆ１）においてソース信号線Ｓ１〜Ｓｘに入力された信号電圧の極性とは異なる。こうして画像の表示が行われる。
【００２５】
第２のフレーム期間（Ｆ２）が終了すると、第３のフレーム期間（Ｆ３）が始まる。ここで、第３のフレーム期間（Ｆ３）では、第２のフレーム期間（Ｆ２）と異なる極性の信号電圧がソース信号線に入力される。つまり、第１のフレーム期間（Ｆ１）と同じ極性を有する信号電圧がソース信号線に入力される。
【００２６】
上記動作を繰り返し、画像表示を行う。
【００２７】
図３に、画素電極の電位（画素電位）と、対向電極の電位（対向電位）と、ゲートドライバ（ゲート信号線駆動回路）の電源電圧との関係を示す。
【００２８】
図３において、縦軸は電位（Ｖ）を示す。また、図３中、０Ｖと１６Ｖの電位差が、ゲートドライバ（ゲート信号線駆動回路）の電源電圧に相当する。図３では液晶がノーマリーホワイトの場合を示す。黒表示をする場合、通常、５Ｖ程度の電圧が対向電極と画素電極の間に印加されるものとする。
【００２９】
図３（１）では、対向電位は一定の値をとっている。画素電極の電位のみが極性反転しているため、ソース信号線に入力される信号電位は、合計では約１０Ｖで振れていることになる。つまり、ソース信号線に入力される信号電位の、最高電位と最低電位の電位差は、約１０Ｖである。よって、ソース信号線駆動回路の電源電圧は、１０Ｖ程度である。
【００３０】
図３（２）では対向電圧を５Ｖの振幅で振った場合の例を示している。ここで図に示した画素は画面の中央にある画素として、対向の極性反転の真中あたりで書き込みがおこなわれると仮定している。画素電極の電位は対向電極の動きに合わせて、駆動させる。
【００３１】
ソース信号線より入力される信号電位が同じであっても、画素電極の電位は、対向電極の電位が変化すると、それに伴い変化する。そのため、ソース信号線に入力される信号電位は、約５Ｖで振れれば良い。よって、ソース信号線駆動回路の電源電圧は５Ｖ程度とすることができる。
【００３２】
こうして、図３（２）で示した駆動方法では、図３（１）で示した駆動方法と比較して、ソース信号線駆動回路の電源電圧を小さくすることが可能である。
【００３３】
図３（２）の例ではゲートドライバ（ゲート信号線駆動回路）の電源電圧が図３（１）と同じであるので、問題なく動作する。しかし、ゲートドライバ（ゲート信号線駆動回路）の電源電圧を１０Ｖに下げた場合、問題が起きる可能性がある。
【００３４】
図４は、ゲートドライバ（ゲート信号線駆動回路）の電源電圧を１０Ｖに下げた場合の駆動方法を示す図である。図４において、矢印の領域で、本来、オフの状態となるようなゲート電位が入力されているにも関わらず、画素ＴＦＴ（図８に示す、スイッチング用ＴＦＴ１００２）がオンしてしまい、（画素ＴＦＴのゲート電位よりもソース電位が下がるため）画素の液晶素子に印加される電圧を保持できなくなる。このため、画素の液晶素子に印加される電圧を保持できない状態が、２回極性反転を行ううちに１回発生するため、画質は大幅に低下することになる。
【００３５】
すなわち、液晶駆動に５Ｖ程度の電圧が必要であり、且つ、頻繁に極性反転をおこなう液晶表示では図３（１）、図３（２）のいずれの場合においても、ゲートドライバ（ゲート信号線駆動回路）の電源電圧は１５Ｖ程度必要である。
【００３６】
【発明が解決しようとする課題】
上述した様に、1フレーム期間毎に液晶に加える信号電圧を交流反転した場合、ゲートドライバ（ゲート信号線駆動回路）の電源電圧は１５Ｖ程度が必要となる。そのためゲートドライバ（ゲート信号線駆動回路）を構成するＴＦＴは１５Ｖの電圧に耐えられるだけの信頼性を備えていなければならない。
【００３７】
一般的に、ＴＦＴの信頼性を高めるためには、ＬＤＤ、特にゲート電極と１〜１．５μｍオーバーラップしたＬＤＤを形成することが行われる。このようなＬＤＤを作るためにはフォトマスクを用いて、高電圧のかかるＴＦＴにのみＬＤＤを形成するという方法と、セルフアラインにて、すべてのＴＦＴにＬＤＤを形成するという方法がある。前者ではフォトマスクが追加となるため工程が増えるという課題があり、後者ではすべてのＴＦＴに１〜１．５μｍのＬＤＤが形成されるため、高速動作を必要とするＴＦＴにおいてもＬＤＤが形成され、動作に関して不利になっていた。
【００３８】
そこで、本発明は、ＴＦＴの信頼性と、高速動作と、工程簡略化とを同時に満足させる液晶表示装置を提供することを課題とする。
【００３９】
【課題を解決するための手段】
本発明では、液晶素子に印加される信号電圧を、非常に長い周期で交流反転し表示をおこなう液晶表示装置、もしくは、極性反転しない液晶表示装置を提案する。
【００４０】
それによって、ドライバ（ソース信号線駆動回路やゲート信号線駆動回路）の電源電圧を低減し、ドライバ等を構成するＴＦＴのＬＤＤの長さを小さく抑え、高速動作を満たす液晶表示装置が提供される。
【００４１】
以下に、本発明の液晶表示装置の構成について記載する。
【００４２】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号を、電源立ち上げもしくは電源立ち下げに同期して極性反転を行うことを特徴とした液晶表示装置が提供される。
【００４３】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号を液晶画面全面が書き換えられるタイミングで極性反転することを特徴とした液晶表示装置が提供される。
【００４４】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号をユーザーが定める特定の時間に極性反転することを特徴とする液晶表示装置が提供される。
【００４５】
本発明によって、
バックライトを有する液晶表示装置において、
前記バックライトが消灯期間中に液晶を駆動する信号を極性反転することを特徴とした液晶表示装置が提供される。
【００４６】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号を、電源立ち上げもしくは電源立ち下げに同期して極性反転を行うことを特徴とした液晶表示装置が提供される。
【００４７】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号を液晶画面全面が書き換えられるタイミングで極性反転することを特徴とした液晶表示装置が提供される。
【００４８】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号をユーザーが定める特定の時間に極性反転することを特徴とする液晶表示装置が提供される。
【００４９】
液晶はＩＰＳ（Ｉｎ-Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード液晶であることを特徴とする液晶表示装置であってもよい。
【００５０】
極性反転の周期は1時間以上であることを特徴とする液晶表示装置であってもよい。
【００５１】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
前記画素電極と前記対向電極の間の電圧を極性反転しないことを特徴とする液晶表示装置が提供される。
【００５２】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
前記第一の電極と前記第二の電極のあいだの電圧を極性反転しないことを特徴とする液晶表示装置が提供される。
【００５３】
液晶の劣化を補正して表示をおこなう機能を有する液晶表示装置であってもよい。
【００５４】
液晶の劣化補正は、各画素ごとの、電圧印加の累積時間を記憶して補正をかけることを特徴とした液晶表示装置であってもよい。
【００５５】
前記液晶表示装置を用いることを特徴とするテレビ、パーソナルコンピュータ、携帯端末、ビデオカメラ、ヘッドマウントディスプレイであってもよい。
【００５６】
【発明の実施の形態】
本発明の液晶表示装置の構成について以下に説明する。
【００５７】
始めに、第１の実施形態として、きわめて長い周期（例えば１時間に1回）交流反転（液晶素子に印加される電圧の極性の反転）をおこなう場合について述べる。
【００５８】
交流反転は、従来の液晶表示装置では６０〜１００Ｈｚの周波数、すなわち１０〜１６．６ｍｓの周期で行われる。これより長い周期であると、人間の目にはフリッカとして感じられる。
【００５９】
１９８０年代の液晶材料では頻繁に交流反転をしないと、比較的短時間で、例えば１０時間で液晶が劣化してしまうという問題があった。しかし近年の液晶材料では、劣化の度合いが少なくなってきている。
【００６０】
本発明者はこの点に着目し、非常に長い周期で極性反転をおこない、前述した従来技術の課題を解決するものである。
【００６１】
非常に長い周期で、極性反転を行うと、フリッカは考えられない。フリッカは輝度の異なる映像が目視で感じられる周期で動くことで感じられるからである。
【００６２】
本発明を適用した液晶表示装置を駆動する場合の、画素電極の電位（画素電位）と、対向電極の電位（対向電位）と、ゲート信号線駆動回路の電源電圧の関係を図１に示す。従来例の図４と比較して、極性反転が起こる周期が非常に長い。そのため、画素ＴＦＴがオンの状態になってしまい画素の液晶素子が信号電圧を保持できない時間（図１中、矢印で表記）は存在するが、従来例に比較して、その時間の割合は非常に少ない。
【００６３】
図１に示すような駆動方法の場合の課題としては、長い周期に一度の極性反転が起こった場合に、画像が一瞬乱れるなどの作用が発生することである。
【００６４】
この対策としては以下のものがある。
【００６５】
１）ユーザーが液晶表示装置を使用していない間に極性反転をおこなう。
たとえば、液晶表示装置の電源立ち上げ、立ち下げ時に極性反転をおこなう、またはユーザ ーが指定した特定の時間（深夜などの通常使用しない時間など）に極性反転をおこなう。
２）液晶表示装置の画面全体が別画面に変化するときなどに極性反転をおこなう。
【００６６】
このような対策を行うことによって、極性反転が起こった場合に、画像が一瞬乱れるなどの問題は解決できる。
【００６７】
それによって、本発明では１０Ｖ前後の電圧でドライバ（ソース信号線駆動回路及びゲート信号線駆動回路）の駆動が可能になる。
【００６８】
上記駆動方法の詳細は、実施例にて述べる。
【００６９】
次に、第２の実施形態として、極性反転をしない場合の例について考える。
【００７０】
液晶素子が近年劣化しにくくなったとはいっても、長時間の直流電圧を印加すると、液晶素子のＶＴカーブ（透過率−印加電圧カーブ）が変化し、表示特性が変わってしまう。図５は液晶素子のＶＴカーブの概略図である。初期値（図５中、初期と表記）に対して、時間がたつと左方向にカーブがシフトしていく（図５中、経時後と表記）。よって、このように液晶素子が劣化した場合には、何らかの補正が必要である。液晶表示装置では画面において、様々な映像が表示される。すなわち、個々の画素においては、様々な映像信号電圧が印加されるため、画素毎に信号電圧のかかり方、履歴も異なったものになる。よって、液晶表示装置を極性反転せずに駆動した場合、その劣化の具合は各画素毎に、異なったものとなる。
【００７１】
よって、液晶素子が劣化に対応して補正を行う場合には、各画素ごとに、その履歴に応じた補正をおこなう回路を構成する必要がある。図１３は、補正を行う表示システムの構成を示すブロック図である。このシステムでは以下の機能を持ったブロックがある。まず、初期においては、メモリ回路のデータは０になっている。この場合デジタルビデオ信号が累積輝度加算回路に入力されると０に応じた、出力が映像補正回路に入力される。この場合は補正が行われず、デジタルビデオ信号はそのまま、ＬＣＤ（液晶表示装置）に入力される。
【００７２】
また、累積輝度加算回路の出力は、メモリ回路にも入力され、記憶される。
【００７３】
次に、デジタルビデオ信号が入力されると、メモリ回路の記憶内容に新たなデジタルビデオ信号のデータが加算される。このデータを用いて映像補正回路はデジタルビデオ信号を補正する。また、加算データはメモリ回路に入力され、メモリ回路の記憶データを書き換える。これを繰り返すことによって各画素の累積の輝度が求められる。これらのデータを用いて、各画素に対して、液晶の劣化を予測し、補正をかけていく。
【００７４】
液晶表示装置の電源をオフにする場合には、メモリ回路のデータを不揮発性メモリに移し、記憶内容が消滅しないようにしている。液晶表示装置の電源立ち上げ時には、不揮発性メモリからメモリ回路にデータを移して使用する。不揮発性メモリを直接使用しないのは、不揮発性メモリは応答が遅いこと、また、書き換えの可能回数が少ないことによる。
【００７５】
このようにして、各画素に印加される電圧は記憶され、どの画素に対して累積でどれくらいの負荷がかけられたかがわかる。かけられた負荷に応じて、補正量を決めて補正を行えば、液晶素子の劣化は補正が可能となる。すなわち、極性反転を行わずに液晶素子が駆動でき、表示装置の電源電圧を下げることが可能になるのである。具体的には１０Ｖ前後の電圧で駆動が可能になる。
【００７６】
【実施例】
以下に本発明の実施例について説明する。
【００７７】
[実施例１]
図１０は、液晶表示装置の電源オフ時に同期して、極性反転をおこなう例である。まずｔ１において、バックライトが消灯する。これによって、その後に、表示画像が乱れてもユーザーがそれを見ることはない。次にｔ２において、極性反転をおこない、信号を書きこむ。望ましくは数回書き込むほうがよい。次にｔ３において液晶表示装置の電源をオフとする。
【００７８】
このようなシーケンシャルを組むことによって、極性反転による画質の低下をユーザーは見ないですむ。液晶表示装置の電源立ち上げ時には、すでに極性反転は終了している。よって、そのまま画像表示を始めればよい。
【００７９】
図示はしないが、液晶表示装置の電源投入時に極性反転を行う場合も同様の手法で行うことが可能である。表示装置の電源を立ち上げ後、極性反転をおこない、その後、数回の書き込みをおこなったのち、バックライトを点灯する。この方法でも、図１０に示した手法と同様に、ユーザーは、極性反転時の画質低下を見なくてすむ。
【００８０】
[実施例２]
図１１は、ユーザーの希望にあわせて、極性反転の時刻を設定するシステムを表したブロック図である。
【００８１】
ユーザーは、ユーザーインターフェイスを介して、極性反転時間設定用タイマー回路に希望時刻を設定する。例えば、午前３時に時刻設定をおこなう。極性反転時間設定用タイマー回路は設定された時刻になるとＣＰＵに対して、極性切り換えの合図を出す。ＣＰＵはそれを受けて、ＬＣＤコントローラに信号を出力し、液晶表示装置（ＬＣＤ）の駆動回路を動作させ、極性反転をおこなう。極性反転が終了すれば、ＣＰＵは液晶表示装置（ＬＣＤ）の動作を止める。
【００８２】
図１１に示すような機能を有することによって、ユーザーが普段表示装置を使用しない時間帯に、極性反転がおこなわれ、ユーザーは、極性切り換え時の画質低下を見ることが無くなる。当然このとき、バックライトは点灯する必要はない。
【００８３】
[実施例３]
本実施例は、画面の映像が、一部でなく画面全体が切り替わる場合を検出して、極性反転をかける例である。
【００８４】
例えば、表示装置がテレビである場合は、チャンネル切り換え時には、画像内容が大きく変化する。このような場合は、前の映像と後の映像の間に不連続性があっても、ものもとの映像信号も不連続であるため、ユーザーは違和感を感じない。
【００８５】
このような画面の全面切り替わり時に極性反転を行って、極性切り換え時の画質低下の視認を避けることも可能である。
【００８６】
[実施例４]
図１２は液晶表示装置にＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードを使用した場合の画素図面である。
【００８７】
ＩＰＳモードはＴＮモードと異なり、対向基板上の対向電極と、画素基板上の画素電極との間の液晶層を駆動するのではなく、同一基板上のほぼ平行の２つの電極間の液晶層を駆動する。そのため、ＩＰＳモードで駆動する液晶表示装置は、ＴＮモードで駆動する液晶表示装置に比較して、広い視野角を有する特徴がある。ＩＰＳモードを使っても、ＴＮモードを使う場合と同様に本発明は有効である。
【００８８】
前記した実施例１、実施例２、実施例３は、本実施例と組み合わせが可能である。
【００８９】
[実施例５]
本実施例では、本発明の液晶表示装置の画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００９０】
また、画素部に関しては、書き込み用ＴＦＴ（スイッチング用ＴＦＴ）と、ソース信号線と、保持容量のみを示す。
【００９１】
まず、図１４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００９２】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００９３】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【００９４】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【００９５】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００９６】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【００９７】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【００９８】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせ等が挙げられる。
【００９９】
また、ＬＤＤを小さくして済むような場合は、Ｗ単層などの構成にしても良いし、構成は同じでも、テーパー角を立てることによって、ＬＤＤの長さを小さくすることができる。
【０１００】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１０１】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図２４（Ａ））
【０１０２】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１６がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２０が形成される。第１の不純物領域５０１７〜５０２０には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。（図１４（Ｂ））
【０１０３】
次に、図１４（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２１〜５０２６（第１の導電層５０２１ａ〜５０２６ａと第２の導電層５０２１ｂ〜５０２６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２１〜５０２６で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１０４】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１０５】
そして、図１５（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図１４（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２１〜５０２６を不純物元素に対するマスクとして用い、第１の導電層５０２１ａ〜５０２６ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第２の不純物領域５０２７〜５０３１が形成される。この第２の不純物領域５０２７〜５０３１に添加されたリン（Ｐ）の濃度は、第１の導電層５０２１ａ〜５０２６ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２１ａ〜５０２６ａのテーパー部と重なる半導体層において、第１の導電層５０２１ａ〜５０２６ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１０６】
続いて、図１５（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２１ａ〜５０２６ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３２〜５０３７（第１の導電層５０３２ａ〜５０３７ａと第２の導電層５０３２ｂ〜５０３７ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３２〜５０３７で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１０７】
第３のエッチング処理によって、第２の不純物領域５０２７〜５０３１においては、第１の導電層５０３２ａ〜５０３７ａと重なる第２の不純物領域５０２７ａ〜５０３１ａと、第１の不純物領域と第２の不純物領域との間の第３の不純物領域５０２７ｂ〜５０３１ｂとが形成される。
【０１０８】
そして、図１５（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４に、第1の導電型とは逆の導電型の第４の不純物領域５０３９〜５０４４を形成する。第３の形状の導電層５０３３ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５、保持容量部５００６および配線部５０３４はレジストマスク５０３８で全面を被覆しておく。不純物領域５０３９〜５０４４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【０１０９】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３２、５０３３、５０３５、５０３６がゲート電極として機能する。また、５０３４は島状のソース信号線として機能する。５０３７は容量配線として機能する。
【０１１０】
レジストマスク５０３８を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１１１】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１２】
次いで、第１の層間絶縁膜５０４５は酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０４６を形成する。次いで、コンタクトホールを形成するためのエッチング工程を行う。
【０１１３】
そして、駆動回路部において島状半導体層のソース領域とコンタクトを形成するソース配線５０４７、５０４８、ドレイン領域とコンタクトを形成するドレイン配線５０４９を形成する。また、画素部においては、接続電極５０５０、画素電極５０５１、５０５２を形成する（図１６（Ａ））。この接続電極５０５０により、ソース信号線５０３４は、書き込み用ＴＦＴと電気的な接続が形成される。なお、画素電極５０５２及び保持容量は隣り合う画素のものである。
【０１１４】
なお、本実施例では、書き込み用ＴＦＴは、ダブルゲート構造で示したが、シングルゲート構造やトリプルゲート構造でも構わないし、マルチゲート構造でも構わない。
【０１１５】
以上のようにして、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを有する駆動回路部と、書き込み用ＴＦＴ、保持容量を有する画素部とを同一基板上に形成することができる。本明細書中ではこのような基板をアクティブマトリクス基板と呼ぶ。
【０１１６】
本実施例は、ブラックマトリクスを用いることなく、画素電極間の隙間を遮光することができるように、画素電極の端部をソース信号線や書き込み用ゲート信号線と重なるように配置されている。
【０１１７】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（島状半導体層パターン、第１配線パターン（ソース信号線、容量配線）、ｐチャネル領域のマスクパターン、コンタクトホールパターン、第２配線パターン（画素電極、接続電極含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【０１１８】
続いて、図１６（Ｂ）の状態のアクティブマトリクス基板を得た後、アクティブマトリクス基板上に配向膜５０５３を形成しラビング処理を行う。
【０１１９】
一方、対向基板５０５４を用意する。対向基板５０５４にはカラーフィルター層５０５５〜５０５７、オーバーコート層５０５８を形成する。カラーフィルター層はＴＦＴの上方で赤色のカラーフィルター層５０５５と青色のカラーフィルター層５０５６とを重ねて形成し遮光膜を兼ねる構成とする。少なくともＴＦＴと、接続電極と画素電極との間を遮光する必要があるため、それらの位置を遮光するように赤色のカラーフィルターと青色のカラーフィルターを重ねて配置することが好ましい。
【０１２０】
また、接続電極５０５０に合わせて赤色のカラーフィルター層５０５５、青色のカラーフィルター層５０５６、緑色のカラーフィルター層５０５７とを重ね合わせてスペーサを形成する。各色のカラーフィルターはアクリル樹脂に顔料を混合したもので１〜３[μm]の厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。スペーサの高さはオーバーコート層５０５８の厚さ１〜４[μm]を考慮することにより２〜７[μm]、好ましくは４〜６[μm]とすることができ、この高さによりアクティブマトリクス基板と対向基板とを貼り合わせた時のギャップを形成する。オーバーコート層５０５８は光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。
【０１２１】
スペーサの配置は任意に決定すれば良いが、例えば図１６（Ｂ）で示すように接続電極上に位置が合うように対向基板５０５４上に配置すると良い。また、駆動回路部のＴＦＴ上にその位置を合わせてスペーサを対向基板５０５４上に配置してもよい。このスペーサは駆動回路部の全面に渡って配置しても良いし、ソース配線およびドレイン配線を覆うようにして配置しても良い。
【０１２２】
オーバーコート層５０５８を形成した後、対向電極５０５９をパターニング形成し、配向膜５０６０を形成した後ラビング処理を行う。
【０１２３】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤５０６２で貼り合わせる。シール剤５０６２にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５０６１を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５０６１には公知の液晶材料を用いれば良い。このようにして図１６（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２４】
なお、上記の行程により作成されるアクティブマトリクス型液晶表示装置におけるＴＦＴはトップゲート構造をとっているが、ボトムゲート構造のＴＦＴやその他の構造のＴＦＴに対しても本実施例は容易に適用され得る。
【０１２５】
また、本実施例においては、ガラス基板上を使用しているが、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用することによっても実施が可能である。
【０１２６】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０１２７】
[実施例６]
本実施例において、反射型の液晶表示装置に本発明を使用した場合の作製工程の一例を示す。
【０１２８】
実施例５に従い、図１７（Ａ）に示すアクティブマトリクス基板（図１６（Ａ）と同様）を作成する。続いて、第３の層間絶縁膜５２０１として、樹脂膜を形成した後、画素電極部にコンタクトホールを開口し、反射電極５２０２を形成する。反射電極５２０２としては、Ａｌ、Ａｇを主成分とする膜、あるいはそれらの積層膜等の、反射性に優れた材料を用いることが望ましい。
【０１２９】
一方、対向基板５０５４を用意する。対向基板５０５４には、本実施例においては対向電極５２０５をパターニングして形成している。対向電極５２０５は、透明導電膜として形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物からなる材料を用いることが出来る。
【０１３０】
特に図示していないが、カラー液晶表示装置の作成の際には、カラーフィルタ層を形成する。このとき、隣接した色の異なるカラーフィルタ層を重ねて形成し、ＴＦＴ部分の遮光膜を兼ねる構成とすると良い。
【０１３１】
その後、アクティブマトリクス基板および対向基板に、配向膜５２０３および５２０４を形成し、ラビング処理を行う。
【０１３２】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤５２０６で貼り合わせる。シール剤５２０６にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５２０７を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５２０７には公知の液晶材料を用いれば良い。このようにして図１７（Ｂ）に示す反射型の液晶表示装置が完成する。
【０１３３】
なお、本実施例においては、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用することも可能である。
【０１３４】
また、画素の半分を反射電極、残る半分を透明電極とした、半透過型の表示装置として作成する場合にも、本発明は容易に適用することが出来る。
【０１３５】
本発明は、実施例１〜実施例５と自由に組み合わせて実施することが可能である。
【０１３６】
[実施例６]
本発明の液晶表示装置には様々な用途がある。本実施例では、本発明の液晶表示装置を組み込んだ半導体装置について説明する。
【０１３７】
液晶表示装置を組み込んだ半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１８および図１９に示す。
【０１３８】
図１９（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６から構成されている。本発明は表示部２６０４に適用することができる。
【０１３９】
図１９（Ｂ）はビデオカメラであり、本体２６１１、表示部２６１２、音声入力部２６１３、操作スイッチ２６１４、バッテリー２６１５、受像部２６１６から成っている。本発明は表示部２６１２に適用することができる。
【０１４０】
図１９（Ｃ）はモバイルコンピュータあるいは携帯情報端末であり、本体２６２１、カメラ部２６２２、受像部２６２３、操作スイッチ２６２４、表示部２６２５で構成されている。本発明は表示部２６２５に適用することができる。
【０１４１】
図１９（Ｄ）はヘッドマウントディスプレイであり、本体２６３１、表示部２６３２、アーム部２６３３で構成される。本発明は表示部２６３２に適用することができる。
【０１４２】
図１９（Ｅ）はテレビであり、本体２６４１、スピーカー２６４２、表示部２６４３、受信装置２６４４、増幅装置２６４５等で構成される。本発明は表示部２６４３に適用することができる。
【０１４３】
図１９（Ｆ）は携帯書籍であり、本体２６５１、表示部２６５２、記憶媒体２６５３、操作スイッチ２６５４、アンテナ２６５５から構成されており、ミニディスク（ＭＤ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）に記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示部２６５２に適用することができる。
【０１４４】
図１８（Ａ）はパーソナルコンピュータであり、本体２７０１、画像入力部２７０２、表示部２７０３、キーボード２７０４で構成される。本発明は表示部２７０３に適用することができる。
【０１４５】
図１８（Ｂ）はプログラムを記録した記録媒体を用いるプレーヤーであり、本体２７１１、表示部２７１２、スピーカー部２７１３、記録媒体２７１４、操作スイッチ２７１５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２６１２に適用することができる。
【０１４６】
図１８（Ｃ）はデジタルカメラであり、本体２７２１、表示部２７２２、接眼部２７２３、操作スイッチ２７２４、受像部（図示しない）で構成される。本発明は表示部２７２２に適用することができる。
【０１４７】
図１８（Ｄ）は片眼のヘッドマウントディスプレイであり、表示部２７３１、バンド部２７３２で構成される。本発明は表示部２７３１に適用することができる。
【０１４８】
【発明の効果】
従来の液晶表示装置では、1フレーム期間に1回の極性反転が必要であり、1フレーム期間に1回の反転をおこない、且つ、良好な表示を確保するためには、ドライバ（ソース信号線駆動回路、ゲート信号線駆動回路）の電源電圧は１５Ｖ以上に設定しなければならなかった。よって、ドライバを構成するＴＦＴには、大きなＬＤＤが不可避であり、製造工程が複雑になっていた。
【０１４９】
本発明の液晶表示装置では、前述したように長い周期で極性反転をおこなうことにより、画質を損なうことなく、ドライバの駆動電圧を下げることができる。
【０１５０】
こうして、低消費電力で、簡略化した工程で作製可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の画素電位の波形を示す図。
【図２】 画素の反転方式を示す図。
【図３】 従来の液晶表示装置の画素電位の波形を示す図。
【図４】 電源電圧を下げた場合の画素電位の波形を示す図。
【図５】 液晶素子のＶＴカーブを示す図。
【図６】 液晶表示装置の構成を示す図。
【図７】 液晶表示装置のソース信号線駆動回路の構成を示す図。
【図８】 液晶表示装置の画素の構成を示す図。
【図９】 従来の液晶表示装置の駆動方法を示すタイミングチャートを示す図。
【図１０】 本発明の第一の実施例を示す図。
【図１１】 本発明の第二の実施例を示す図。
【図１２】 ＩＰＳを用いた画素の平面図。
【図１３】 本発明のシステムブロック図。
【図１４】 本発明の液晶表示装置の作製方法を示す図。
【図１５】 本発明の液晶表示装置の作製方法を示す図。
【図１６】 本発明の液晶表示装置の作製方法を示す図。
【図１７】 本発明の液晶表示装置の作製方法を示す図。
【図１８】 本発明の液晶表示装置の応用機器を示す図。
【図１９】 本発明の液晶表示装置の応用機器を示す図。
【発明の属する技術分野】
本発明は、半導体表示装置（以下、表示装置と表記する）に関し、特に、絶縁体上に作製される薄膜トランジスタ（以下、ＴＦＴと表記する）を有するアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
近年、絶縁体上、特にガラス基板上に半導体薄膜を用いて形成した表示装置、特にＴＦＴを用いたアクティブマトリクス型表示装置の普及が進んでいる。アクティブマトリクス型表示装置は、マトリクス状に画素を配置し、それらの画素それぞれにＴＦＴを配置し、これらのＴＦＴを用いて各画素の輝度を制御し、画像の表示を行っている。
【０００３】
最近では、画素を構成する画素ＴＦＴの他に、駆動回路を構成するためのＴＦＴも、多結晶半導体を用いて、画素部の周辺部に同時形成する技術が発展している。これによって装置の小型化、低消費電力化に大いに貢献している。それに伴って、近年、その応用分野の拡大が著しい携帯情報機器の表示部等に、アクティブマトリクス型表示装置は不可欠なデバイスとなってきている。また、アクティブマトリクス型表示装置としては、液晶素子を用いた、アクティブマトリクス型液晶表示装置や、ＯＬＥＤ（有機発光ダイオード）素子を用いた、アクティブマトリクス型ＯＬＥＤ表示装置などがあるが、本明細書では、主にアクティブマトリクス型液晶表示装置に注目する。
【０００４】
ここで、本明細書では、液晶素子とは、２枚の電極によって配向膜を介して液晶材料を挟んだ構造を有する素子を示すものとする。また液晶材料としては、公知の構造の材料を自由に用いることができる。
【０００５】
デジタル映像信号を用いて表示を行う方式（以下、デジタル方式とよぶ）の、従来のアクティブマトリクス型液晶表示装置の概略図を、図６に示す。中央に画素部１３０８が配置されている。画素部１３０８の上側には、各画素が有するソース信号線に入力する信号を制御するための、ソース信号線駆動回路１３０１が配置されている。ソース信号線駆動回路１３０１は、シフトレジスタ１３０３、第１のラッチ回路１３０４、第２のラッチ回路１３０５、Ｄ／Ａ（デジタル/アナログ）変換回路（図中、ＤＡＣと表記）１３０６、アナログスイッチ１３０７等を有する。画素部１３０８の左右には、各画素が有するゲート信号線に入力する信号を制御するための、ゲート信号線駆動回路１３０２が配置されている。なお、図６においては、ゲート信号線駆動回路１３０２は、画素部１３０８の左右両側に配置されているが、片側に配置されていても構わない。ただし、画素部１３０８の両側に配置した方が、駆動効率、駆動信頼性の面から見て望ましい。
【０００６】
ソース信号線駆動回路１３０１は、図７に示すような構成を有している。図７に例として示すソース信号線駆動回路は、水平方向にｘ個の画素を持ち、３ビットのデジタル映像信号を入力し階調の表示を行う（以下、３ビットデジタル階調と呼ぶ）表示装置に対応したソース信号線駆動回路であり、シフトレジスタ（ＳＲ）１４０１、第１のラッチ回路（ＬＡＴ１）１４０２、第２のラッチ回路（ＬＡＴ２）１４０３、Ｄ／Ａ変換回路（ＤＡＣ）１４０４等を有する。なお、図７においては、図６で示したアナログスイッチ１３０７は図示いていない。また、図７では図示していないが、必要に応じてバッファ回路、レベルシフタ回路等を配置しても良い。
【０００７】
図６および図７を用いて動作について簡単に説明する。まず、シフトレジスタ１３０３（図７中、ＳＲと表記）にクロック信号（クロックパルス、反転クロックパルス）およびスタートパルスが入力される。すると、シフトレジスタ１３０３から順次パルスが、第１のラッチ回路１３０４（図７中、ＬＡＴ１と表記）に入力され、同じく第１のラッチ回路１３０４に入力されたデジタル映像信号（デジタルデータ）をそれぞれ保持していく。
【０００８】
ここで、Ｄ３がデジタル映像信号の最上位ビット（ＭＳＢ：Most Significant Bit）、Ｄ１がデジタル映像信号の最下位ビット（ＬＳＢ：Least Significant Bit）を表す。第１のラッチ回路１３０４において、１水平周期分のデジタルデータの保持が完了すると、帰線期間中に、第１のラッチ回路１３０４で保持されているデジタル映像信号は、ラッチ信号（ラッチパルス）の入力によって、一斉に第２のラッチ回路１３０５（図７中、ＬＡＴ２と表記）へと転送される。
【０００９】
その後、再びシフトレジスタ１３０３が動作し、次の水平周期分のデジタルデータの保持が開始される。同時に、第２のラッチ回路１３０５で保持されているデジタルデータは、Ｄ／Ａ変換回路１３０６（図７中、ＤＡＣと表記）にてアナログ映像信号へと変換される。このアナログ信号は、ソース信号線（図７中、Ｓ１〜Ｓｘと表記）に入力され各画素に書き込まれる。
【００１０】
図８に、一般的なアクティブマトリクス型液晶表示装置の画素部の構成を示す。
【００１１】
なお画素部は、ｘ列ｙ行の画素を有するものとする。
【００１２】
画素毎に、コンデンサ１００１と、スイッチング用ＴＦＴ１００２と、液晶素子１００３が配置されている。それぞれの画素のスイッチング用ＴＦＴ１００２のゲート電極は、ゲート信号線Ｇ１〜Ｇｙのいずれか一本に接続され、それぞれの画素のスイッチング用ＴＦＴ１００２のソース領域とドレイン領域とは、一方は、ソース信号線Ｓ１〜Ｓｘのいずれか一本に接続され、もう一方は、コンデンサ１００１の一方の電極及び液晶素子１００３に接続されている。
【００１３】
ソース信号線Ｓ１〜Ｓｘに入力されたアナログ信号は、ゲート信号線Ｇ１〜Ｇｙに入力された信号によって導通状態となったスイッチング用ＴＦＴ１００２のドレイン・ソース間を介して、コンデンサ１００１及び液晶素子１００３に入力される。この信号の電圧に応じて、液晶素子１００３の透過率が変化し、各画素の輝度が表現される。
【００１４】
ここで、液晶素子の２枚の電極間に、常に一定方向の電界が印加されつづけると、液晶材料中のイオンに偏りが生じ、液晶素子の劣化を進めるといった問題がある。そこで、一般の液晶素子を用いた表示装置などでは、一定期間ごとに、液晶素子に印加される電圧の極性を変化させ、液晶素子の２電極間に印加される電界の向きを変化させるような駆動方法が用いられている。
【００１５】
図２に、液晶表示装置の各画素に印加される電圧の極性を模式的に示す。ここで、図２（１）、図２（２）、図２（３）それぞれにおいて、第ｎフレームの画素部の状態と、第ｎ＋１フレームの画素部の状態を示す。なお図２では、画素部として４行４列の画素を代表で示す。図中、＋で表した画素と、−で示した画素では、液晶素子に印加される電圧の極性が異なる。
【００１６】
例えば、隣り合うゲート信号線間で、液晶素子に印加する信号電圧の極性を異なるようにする、ゲートライン反転とよばれる駆動方法を図２（１）に示す。また、隣り合うソース信号線間で、液晶素子に印加される信号の極性を異なるようにする、ソースライン反転とよばれる駆動方法を図２（２）に示す。最後に、１画像を表示する期間（以下、１フレーム期間とよぶ）毎に、液晶素子に印加される信号の極性を反転させる、フレーム反転とよばれる駆動方法を図２（３）に示す。なお、図２に示した駆動方法に限定されず、その駆動方法は多様である。
【００１７】
この、従来のアクティブマトリクス型液晶表示装置の動作について、図８及び、図９のタイミングチャートを用いて説明する。
【００１８】
なお、図９のタイミングチャートでは、図２（３）において示したような、１フレーム期間毎に、液晶素子に印加される信号の極性を反転させる、フレーム反転駆動での動作を用いている。
【００１９】
つまり、第１のフレーム期間（Ｆ１）においてソース信号線Ｓ１〜Ｓｘに入力された信号とは逆の極性を有する信号が、第２のフレーム期間（Ｆ２）にソース信号線Ｓ１〜Ｓｘより入力される。また、第３のフレーム期間（Ｆ３）においては、第２のフレーム期間（Ｆ２）において入力された信号とは極性の異なる信号がソース信号線Ｓ１〜Ｓｘより入力される。
【００２０】
第１のフレーム期間（Ｆ１）において、始めゲート信号線Ｇ１が選択される。
すると、ゲート信号線Ｇ１にゲート電極が接続されたスイッチング用ＴＦＴ１００２が導通状態となる。この後、ソース信号線Ｓ１〜Ｓｘより信号が入力される。なお、図９のタイミングチャートにおいては、ある１本のソース信号線Ｓｍ（ｍは自然数）に注目し、ソース信号線Ｓｍに入力される信号のみを示している。
【００２１】
なお、ソース信号線には、−Ｖ〜Ｖの電位を有する信号が入力されているものとする。
【００２２】
ここで、１つのゲート信号線が選択されている期間を１水平期間（１ライン期間：Ｌ）とよぶことにする。特に、ゲート信号線Ｇ１が選択されている期間を第１のライン期間Ｌ１と呼ぶことにする。ここで、ゲート信号線Ｇ１に接続されたスイッチング用ＴＦＴ１００２を有する画素に信号が入力され終わると、次にゲート信号線Ｇ２に信号が入力されて、ゲート信号線Ｇ２にゲート電極が接続された全てのスイッチング用ＴＦＴ１００２が導通状態となる。こうして第２のライン期間Ｌ２における信号の入力が始まる。
【００２３】
上記動作を、全てのゲート信号線Ｇ１〜Ｇｙについて繰り返し、第ｙのライン期間Ｌｙまで終了すると１フレーム期間（Ｆ１）が終了する。
【００２４】
次に第２のフレーム期間（Ｆ２）が始まる。第２のフレーム期間（Ｆ２）においてはソース信号線Ｓ１〜Ｓｘに入力される信号の極性が、第１のフレーム期間（Ｆ１）においてソース信号線Ｓ１〜Ｓｘに入力された信号電圧の極性とは異なる。こうして画像の表示が行われる。
【００２５】
第２のフレーム期間（Ｆ２）が終了すると、第３のフレーム期間（Ｆ３）が始まる。ここで、第３のフレーム期間（Ｆ３）では、第２のフレーム期間（Ｆ２）と異なる極性の信号電圧がソース信号線に入力される。つまり、第１のフレーム期間（Ｆ１）と同じ極性を有する信号電圧がソース信号線に入力される。
【００２６】
上記動作を繰り返し、画像表示を行う。
【００２７】
図３に、画素電極の電位（画素電位）と、対向電極の電位（対向電位）と、ゲートドライバ（ゲート信号線駆動回路）の電源電圧との関係を示す。
【００２８】
図３において、縦軸は電位（Ｖ）を示す。また、図３中、０Ｖと１６Ｖの電位差が、ゲートドライバ（ゲート信号線駆動回路）の電源電圧に相当する。図３では液晶がノーマリーホワイトの場合を示す。黒表示をする場合、通常、５Ｖ程度の電圧が対向電極と画素電極の間に印加されるものとする。
【００２９】
図３（１）では、対向電位は一定の値をとっている。画素電極の電位のみが極性反転しているため、ソース信号線に入力される信号電位は、合計では約１０Ｖで振れていることになる。つまり、ソース信号線に入力される信号電位の、最高電位と最低電位の電位差は、約１０Ｖである。よって、ソース信号線駆動回路の電源電圧は、１０Ｖ程度である。
【００３０】
図３（２）では対向電圧を５Ｖの振幅で振った場合の例を示している。ここで図に示した画素は画面の中央にある画素として、対向の極性反転の真中あたりで書き込みがおこなわれると仮定している。画素電極の電位は対向電極の動きに合わせて、駆動させる。
【００３１】
ソース信号線より入力される信号電位が同じであっても、画素電極の電位は、対向電極の電位が変化すると、それに伴い変化する。そのため、ソース信号線に入力される信号電位は、約５Ｖで振れれば良い。よって、ソース信号線駆動回路の電源電圧は５Ｖ程度とすることができる。
【００３２】
こうして、図３（２）で示した駆動方法では、図３（１）で示した駆動方法と比較して、ソース信号線駆動回路の電源電圧を小さくすることが可能である。
【００３３】
図３（２）の例ではゲートドライバ（ゲート信号線駆動回路）の電源電圧が図３（１）と同じであるので、問題なく動作する。しかし、ゲートドライバ（ゲート信号線駆動回路）の電源電圧を１０Ｖに下げた場合、問題が起きる可能性がある。
【００３４】
図４は、ゲートドライバ（ゲート信号線駆動回路）の電源電圧を１０Ｖに下げた場合の駆動方法を示す図である。図４において、矢印の領域で、本来、オフの状態となるようなゲート電位が入力されているにも関わらず、画素ＴＦＴ（図８に示す、スイッチング用ＴＦＴ１００２）がオンしてしまい、（画素ＴＦＴのゲート電位よりもソース電位が下がるため）画素の液晶素子に印加される電圧を保持できなくなる。このため、画素の液晶素子に印加される電圧を保持できない状態が、２回極性反転を行ううちに１回発生するため、画質は大幅に低下することになる。
【００３５】
すなわち、液晶駆動に５Ｖ程度の電圧が必要であり、且つ、頻繁に極性反転をおこなう液晶表示では図３（１）、図３（２）のいずれの場合においても、ゲートドライバ（ゲート信号線駆動回路）の電源電圧は１５Ｖ程度必要である。
【００３６】
【発明が解決しようとする課題】
上述した様に、1フレーム期間毎に液晶に加える信号電圧を交流反転した場合、ゲートドライバ（ゲート信号線駆動回路）の電源電圧は１５Ｖ程度が必要となる。そのためゲートドライバ（ゲート信号線駆動回路）を構成するＴＦＴは１５Ｖの電圧に耐えられるだけの信頼性を備えていなければならない。
【００３７】
一般的に、ＴＦＴの信頼性を高めるためには、ＬＤＤ、特にゲート電極と１〜１．５μｍオーバーラップしたＬＤＤを形成することが行われる。このようなＬＤＤを作るためにはフォトマスクを用いて、高電圧のかかるＴＦＴにのみＬＤＤを形成するという方法と、セルフアラインにて、すべてのＴＦＴにＬＤＤを形成するという方法がある。前者ではフォトマスクが追加となるため工程が増えるという課題があり、後者ではすべてのＴＦＴに１〜１．５μｍのＬＤＤが形成されるため、高速動作を必要とするＴＦＴにおいてもＬＤＤが形成され、動作に関して不利になっていた。
【００３８】
そこで、本発明は、ＴＦＴの信頼性と、高速動作と、工程簡略化とを同時に満足させる液晶表示装置を提供することを課題とする。
【００３９】
【課題を解決するための手段】
本発明では、液晶素子に印加される信号電圧を、非常に長い周期で交流反転し表示をおこなう液晶表示装置、もしくは、極性反転しない液晶表示装置を提案する。
【００４０】
それによって、ドライバ（ソース信号線駆動回路やゲート信号線駆動回路）の電源電圧を低減し、ドライバ等を構成するＴＦＴのＬＤＤの長さを小さく抑え、高速動作を満たす液晶表示装置が提供される。
【００４１】
以下に、本発明の液晶表示装置の構成について記載する。
【００４２】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号を、電源立ち上げもしくは電源立ち下げに同期して極性反転を行うことを特徴とした液晶表示装置が提供される。
【００４３】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号を液晶画面全面が書き換えられるタイミングで極性反転することを特徴とした液晶表示装置が提供される。
【００４４】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
液晶を駆動する信号をユーザーが定める特定の時間に極性反転することを特徴とする液晶表示装置が提供される。
【００４５】
本発明によって、
バックライトを有する液晶表示装置において、
前記バックライトが消灯期間中に液晶を駆動する信号を極性反転することを特徴とした液晶表示装置が提供される。
【００４６】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号を、電源立ち上げもしくは電源立ち下げに同期して極性反転を行うことを特徴とした液晶表示装置が提供される。
【００４７】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号を液晶画面全面が書き換えられるタイミングで極性反転することを特徴とした液晶表示装置が提供される。
【００４８】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
液晶を駆動する信号をユーザーが定める特定の時間に極性反転することを特徴とする液晶表示装置が提供される。
【００４９】
液晶はＩＰＳ（Ｉｎ-Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード液晶であることを特徴とする液晶表示装置であってもよい。
【００５０】
極性反転の周期は1時間以上であることを特徴とする液晶表示装置であってもよい。
【００５１】
本発明によって、
第一の基板上に複数の画素電極をマトリクス状に配置し、第二の基板上に対向電極を配置し、前記第一および第二の基板間に液晶をはさんだ液晶表示装置において、
前記画素電極と前記対向電極の間の電圧を極性反転しないことを特徴とする液晶表示装置が提供される。
【００５２】
本発明によって、
同一基板上に設けられた第一の電極と前記第一の電極とほぼ平行に設けられた第二の電極と前記第一および第二の電極間の電圧で駆動される液晶を有する液晶表示装置において、
前記第一の電極と前記第二の電極のあいだの電圧を極性反転しないことを特徴とする液晶表示装置が提供される。
【００５３】
液晶の劣化を補正して表示をおこなう機能を有する液晶表示装置であってもよい。
【００５４】
液晶の劣化補正は、各画素ごとの、電圧印加の累積時間を記憶して補正をかけることを特徴とした液晶表示装置であってもよい。
【００５５】
前記液晶表示装置を用いることを特徴とするテレビ、パーソナルコンピュータ、携帯端末、ビデオカメラ、ヘッドマウントディスプレイであってもよい。
【００５６】
【発明の実施の形態】
本発明の液晶表示装置の構成について以下に説明する。
【００５７】
始めに、第１の実施形態として、きわめて長い周期（例えば１時間に1回）交流反転（液晶素子に印加される電圧の極性の反転）をおこなう場合について述べる。
【００５８】
交流反転は、従来の液晶表示装置では６０〜１００Ｈｚの周波数、すなわち１０〜１６．６ｍｓの周期で行われる。これより長い周期であると、人間の目にはフリッカとして感じられる。
【００５９】
１９８０年代の液晶材料では頻繁に交流反転をしないと、比較的短時間で、例えば１０時間で液晶が劣化してしまうという問題があった。しかし近年の液晶材料では、劣化の度合いが少なくなってきている。
【００６０】
本発明者はこの点に着目し、非常に長い周期で極性反転をおこない、前述した従来技術の課題を解決するものである。
【００６１】
非常に長い周期で、極性反転を行うと、フリッカは考えられない。フリッカは輝度の異なる映像が目視で感じられる周期で動くことで感じられるからである。
【００６２】
本発明を適用した液晶表示装置を駆動する場合の、画素電極の電位（画素電位）と、対向電極の電位（対向電位）と、ゲート信号線駆動回路の電源電圧の関係を図１に示す。従来例の図４と比較して、極性反転が起こる周期が非常に長い。そのため、画素ＴＦＴがオンの状態になってしまい画素の液晶素子が信号電圧を保持できない時間（図１中、矢印で表記）は存在するが、従来例に比較して、その時間の割合は非常に少ない。
【００６３】
図１に示すような駆動方法の場合の課題としては、長い周期に一度の極性反転が起こった場合に、画像が一瞬乱れるなどの作用が発生することである。
【００６４】
この対策としては以下のものがある。
【００６５】
１）ユーザーが液晶表示装置を使用していない間に極性反転をおこなう。
たとえば、液晶表示装置の電源立ち上げ、立ち下げ時に極性反転をおこなう、またはユーザ ーが指定した特定の時間（深夜などの通常使用しない時間など）に極性反転をおこなう。
２）液晶表示装置の画面全体が別画面に変化するときなどに極性反転をおこなう。
【００６６】
このような対策を行うことによって、極性反転が起こった場合に、画像が一瞬乱れるなどの問題は解決できる。
【００６７】
それによって、本発明では１０Ｖ前後の電圧でドライバ（ソース信号線駆動回路及びゲート信号線駆動回路）の駆動が可能になる。
【００６８】
上記駆動方法の詳細は、実施例にて述べる。
【００６９】
次に、第２の実施形態として、極性反転をしない場合の例について考える。
【００７０】
液晶素子が近年劣化しにくくなったとはいっても、長時間の直流電圧を印加すると、液晶素子のＶＴカーブ（透過率−印加電圧カーブ）が変化し、表示特性が変わってしまう。図５は液晶素子のＶＴカーブの概略図である。初期値（図５中、初期と表記）に対して、時間がたつと左方向にカーブがシフトしていく（図５中、経時後と表記）。よって、このように液晶素子が劣化した場合には、何らかの補正が必要である。液晶表示装置では画面において、様々な映像が表示される。すなわち、個々の画素においては、様々な映像信号電圧が印加されるため、画素毎に信号電圧のかかり方、履歴も異なったものになる。よって、液晶表示装置を極性反転せずに駆動した場合、その劣化の具合は各画素毎に、異なったものとなる。
【００７１】
よって、液晶素子が劣化に対応して補正を行う場合には、各画素ごとに、その履歴に応じた補正をおこなう回路を構成する必要がある。図１３は、補正を行う表示システムの構成を示すブロック図である。このシステムでは以下の機能を持ったブロックがある。まず、初期においては、メモリ回路のデータは０になっている。この場合デジタルビデオ信号が累積輝度加算回路に入力されると０に応じた、出力が映像補正回路に入力される。この場合は補正が行われず、デジタルビデオ信号はそのまま、ＬＣＤ（液晶表示装置）に入力される。
【００７２】
また、累積輝度加算回路の出力は、メモリ回路にも入力され、記憶される。
【００７３】
次に、デジタルビデオ信号が入力されると、メモリ回路の記憶内容に新たなデジタルビデオ信号のデータが加算される。このデータを用いて映像補正回路はデジタルビデオ信号を補正する。また、加算データはメモリ回路に入力され、メモリ回路の記憶データを書き換える。これを繰り返すことによって各画素の累積の輝度が求められる。これらのデータを用いて、各画素に対して、液晶の劣化を予測し、補正をかけていく。
【００７４】
液晶表示装置の電源をオフにする場合には、メモリ回路のデータを不揮発性メモリに移し、記憶内容が消滅しないようにしている。液晶表示装置の電源立ち上げ時には、不揮発性メモリからメモリ回路にデータを移して使用する。不揮発性メモリを直接使用しないのは、不揮発性メモリは応答が遅いこと、また、書き換えの可能回数が少ないことによる。
【００７５】
このようにして、各画素に印加される電圧は記憶され、どの画素に対して累積でどれくらいの負荷がかけられたかがわかる。かけられた負荷に応じて、補正量を決めて補正を行えば、液晶素子の劣化は補正が可能となる。すなわち、極性反転を行わずに液晶素子が駆動でき、表示装置の電源電圧を下げることが可能になるのである。具体的には１０Ｖ前後の電圧で駆動が可能になる。
【００７６】
【実施例】
以下に本発明の実施例について説明する。
【００７７】
[実施例１]
図１０は、液晶表示装置の電源オフ時に同期して、極性反転をおこなう例である。まずｔ１において、バックライトが消灯する。これによって、その後に、表示画像が乱れてもユーザーがそれを見ることはない。次にｔ２において、極性反転をおこない、信号を書きこむ。望ましくは数回書き込むほうがよい。次にｔ３において液晶表示装置の電源をオフとする。
【００７８】
このようなシーケンシャルを組むことによって、極性反転による画質の低下をユーザーは見ないですむ。液晶表示装置の電源立ち上げ時には、すでに極性反転は終了している。よって、そのまま画像表示を始めればよい。
【００７９】
図示はしないが、液晶表示装置の電源投入時に極性反転を行う場合も同様の手法で行うことが可能である。表示装置の電源を立ち上げ後、極性反転をおこない、その後、数回の書き込みをおこなったのち、バックライトを点灯する。この方法でも、図１０に示した手法と同様に、ユーザーは、極性反転時の画質低下を見なくてすむ。
【００８０】
[実施例２]
図１１は、ユーザーの希望にあわせて、極性反転の時刻を設定するシステムを表したブロック図である。
【００８１】
ユーザーは、ユーザーインターフェイスを介して、極性反転時間設定用タイマー回路に希望時刻を設定する。例えば、午前３時に時刻設定をおこなう。極性反転時間設定用タイマー回路は設定された時刻になるとＣＰＵに対して、極性切り換えの合図を出す。ＣＰＵはそれを受けて、ＬＣＤコントローラに信号を出力し、液晶表示装置（ＬＣＤ）の駆動回路を動作させ、極性反転をおこなう。極性反転が終了すれば、ＣＰＵは液晶表示装置（ＬＣＤ）の動作を止める。
【００８２】
図１１に示すような機能を有することによって、ユーザーが普段表示装置を使用しない時間帯に、極性反転がおこなわれ、ユーザーは、極性切り換え時の画質低下を見ることが無くなる。当然このとき、バックライトは点灯する必要はない。
【００８３】
[実施例３]
本実施例は、画面の映像が、一部でなく画面全体が切り替わる場合を検出して、極性反転をかける例である。
【００８４】
例えば、表示装置がテレビである場合は、チャンネル切り換え時には、画像内容が大きく変化する。このような場合は、前の映像と後の映像の間に不連続性があっても、ものもとの映像信号も不連続であるため、ユーザーは違和感を感じない。
【００８５】
このような画面の全面切り替わり時に極性反転を行って、極性切り換え時の画質低下の視認を避けることも可能である。
【００８６】
[実施例４]
図１２は液晶表示装置にＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードを使用した場合の画素図面である。
【００８７】
ＩＰＳモードはＴＮモードと異なり、対向基板上の対向電極と、画素基板上の画素電極との間の液晶層を駆動するのではなく、同一基板上のほぼ平行の２つの電極間の液晶層を駆動する。そのため、ＩＰＳモードで駆動する液晶表示装置は、ＴＮモードで駆動する液晶表示装置に比較して、広い視野角を有する特徴がある。ＩＰＳモードを使っても、ＴＮモードを使う場合と同様に本発明は有効である。
【００８８】
前記した実施例１、実施例２、実施例３は、本実施例と組み合わせが可能である。
【００８９】
[実施例５]
本実施例では、本発明の液晶表示装置の画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００９０】
また、画素部に関しては、書き込み用ＴＦＴ（スイッチング用ＴＦＴ）と、ソース信号線と、保持容量のみを示す。
【００９１】
まず、図１４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００９２】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００９３】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【００９４】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【００９５】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００９６】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【００９７】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【００９８】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせ等が挙げられる。
【００９９】
また、ＬＤＤを小さくして済むような場合は、Ｗ単層などの構成にしても良いし、構成は同じでも、テーパー角を立てることによって、ＬＤＤの長さを小さくすることができる。
【０１００】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１０１】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図２４（Ａ））
【０１０２】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１６がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２０が形成される。第１の不純物領域５０１７〜５０２０には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。（図１４（Ｂ））
【０１０３】
次に、図１４（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２１〜５０２６（第１の導電層５０２１ａ〜５０２６ａと第２の導電層５０２１ｂ〜５０２６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２１〜５０２６で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１０４】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１０５】
そして、図１５（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図１４（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２１〜５０２６を不純物元素に対するマスクとして用い、第１の導電層５０２１ａ〜５０２６ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第２の不純物領域５０２７〜５０３１が形成される。この第２の不純物領域５０２７〜５０３１に添加されたリン（Ｐ）の濃度は、第１の導電層５０２１ａ〜５０２６ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２１ａ〜５０２６ａのテーパー部と重なる半導体層において、第１の導電層５０２１ａ〜５０２６ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１０６】
続いて、図１５（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２１ａ〜５０２６ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３２〜５０３７（第１の導電層５０３２ａ〜５０３７ａと第２の導電層５０３２ｂ〜５０３７ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３２〜５０３７で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１０７】
第３のエッチング処理によって、第２の不純物領域５０２７〜５０３１においては、第１の導電層５０３２ａ〜５０３７ａと重なる第２の不純物領域５０２７ａ〜５０３１ａと、第１の不純物領域と第２の不純物領域との間の第３の不純物領域５０２７ｂ〜５０３１ｂとが形成される。
【０１０８】
そして、図１５（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４に、第1の導電型とは逆の導電型の第４の不純物領域５０３９〜５０４４を形成する。第３の形状の導電層５０３３ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５、保持容量部５００６および配線部５０３４はレジストマスク５０３８で全面を被覆しておく。不純物領域５０３９〜５０４４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【０１０９】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３２、５０３３、５０３５、５０３６がゲート電極として機能する。また、５０３４は島状のソース信号線として機能する。５０３７は容量配線として機能する。
【０１１０】
レジストマスク５０３８を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１１１】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１２】
次いで、第１の層間絶縁膜５０４５は酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０４６を形成する。次いで、コンタクトホールを形成するためのエッチング工程を行う。
【０１１３】
そして、駆動回路部において島状半導体層のソース領域とコンタクトを形成するソース配線５０４７、５０４８、ドレイン領域とコンタクトを形成するドレイン配線５０４９を形成する。また、画素部においては、接続電極５０５０、画素電極５０５１、５０５２を形成する（図１６（Ａ））。この接続電極５０５０により、ソース信号線５０３４は、書き込み用ＴＦＴと電気的な接続が形成される。なお、画素電極５０５２及び保持容量は隣り合う画素のものである。
【０１１４】
なお、本実施例では、書き込み用ＴＦＴは、ダブルゲート構造で示したが、シングルゲート構造やトリプルゲート構造でも構わないし、マルチゲート構造でも構わない。
【０１１５】
以上のようにして、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを有する駆動回路部と、書き込み用ＴＦＴ、保持容量を有する画素部とを同一基板上に形成することができる。本明細書中ではこのような基板をアクティブマトリクス基板と呼ぶ。
【０１１６】
本実施例は、ブラックマトリクスを用いることなく、画素電極間の隙間を遮光することができるように、画素電極の端部をソース信号線や書き込み用ゲート信号線と重なるように配置されている。
【０１１７】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（島状半導体層パターン、第１配線パターン（ソース信号線、容量配線）、ｐチャネル領域のマスクパターン、コンタクトホールパターン、第２配線パターン（画素電極、接続電極含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【０１１８】
続いて、図１６（Ｂ）の状態のアクティブマトリクス基板を得た後、アクティブマトリクス基板上に配向膜５０５３を形成しラビング処理を行う。
【０１１９】
一方、対向基板５０５４を用意する。対向基板５０５４にはカラーフィルター層５０５５〜５０５７、オーバーコート層５０５８を形成する。カラーフィルター層はＴＦＴの上方で赤色のカラーフィルター層５０５５と青色のカラーフィルター層５０５６とを重ねて形成し遮光膜を兼ねる構成とする。少なくともＴＦＴと、接続電極と画素電極との間を遮光する必要があるため、それらの位置を遮光するように赤色のカラーフィルターと青色のカラーフィルターを重ねて配置することが好ましい。
【０１２０】
また、接続電極５０５０に合わせて赤色のカラーフィルター層５０５５、青色のカラーフィルター層５０５６、緑色のカラーフィルター層５０５７とを重ね合わせてスペーサを形成する。各色のカラーフィルターはアクリル樹脂に顔料を混合したもので１〜３[μm]の厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。スペーサの高さはオーバーコート層５０５８の厚さ１〜４[μm]を考慮することにより２〜７[μm]、好ましくは４〜６[μm]とすることができ、この高さによりアクティブマトリクス基板と対向基板とを貼り合わせた時のギャップを形成する。オーバーコート層５０５８は光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。
【０１２１】
スペーサの配置は任意に決定すれば良いが、例えば図１６（Ｂ）で示すように接続電極上に位置が合うように対向基板５０５４上に配置すると良い。また、駆動回路部のＴＦＴ上にその位置を合わせてスペーサを対向基板５０５４上に配置してもよい。このスペーサは駆動回路部の全面に渡って配置しても良いし、ソース配線およびドレイン配線を覆うようにして配置しても良い。
【０１２２】
オーバーコート層５０５８を形成した後、対向電極５０５９をパターニング形成し、配向膜５０６０を形成した後ラビング処理を行う。
【０１２３】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤５０６２で貼り合わせる。シール剤５０６２にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５０６１を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５０６１には公知の液晶材料を用いれば良い。このようにして図１６（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２４】
なお、上記の行程により作成されるアクティブマトリクス型液晶表示装置におけるＴＦＴはトップゲート構造をとっているが、ボトムゲート構造のＴＦＴやその他の構造のＴＦＴに対しても本実施例は容易に適用され得る。
【０１２５】
また、本実施例においては、ガラス基板上を使用しているが、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用することによっても実施が可能である。
【０１２６】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０１２７】
[実施例６]
本実施例において、反射型の液晶表示装置に本発明を使用した場合の作製工程の一例を示す。
【０１２８】
実施例５に従い、図１７（Ａ）に示すアクティブマトリクス基板（図１６（Ａ）と同様）を作成する。続いて、第３の層間絶縁膜５２０１として、樹脂膜を形成した後、画素電極部にコンタクトホールを開口し、反射電極５２０２を形成する。反射電極５２０２としては、Ａｌ、Ａｇを主成分とする膜、あるいはそれらの積層膜等の、反射性に優れた材料を用いることが望ましい。
【０１２９】
一方、対向基板５０５４を用意する。対向基板５０５４には、本実施例においては対向電極５２０５をパターニングして形成している。対向電極５２０５は、透明導電膜として形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物からなる材料を用いることが出来る。
【０１３０】
特に図示していないが、カラー液晶表示装置の作成の際には、カラーフィルタ層を形成する。このとき、隣接した色の異なるカラーフィルタ層を重ねて形成し、ＴＦＴ部分の遮光膜を兼ねる構成とすると良い。
【０１３１】
その後、アクティブマトリクス基板および対向基板に、配向膜５２０３および５２０４を形成し、ラビング処理を行う。
【０１３２】
そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤５２０６で貼り合わせる。シール剤５２０６にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５２０７を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５２０７には公知の液晶材料を用いれば良い。このようにして図１７（Ｂ）に示す反射型の液晶表示装置が完成する。
【０１３３】
なお、本実施例においては、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用することも可能である。
【０１３４】
また、画素の半分を反射電極、残る半分を透明電極とした、半透過型の表示装置として作成する場合にも、本発明は容易に適用することが出来る。
【０１３５】
本発明は、実施例１〜実施例５と自由に組み合わせて実施することが可能である。
【０１３６】
[実施例６]
本発明の液晶表示装置には様々な用途がある。本実施例では、本発明の液晶表示装置を組み込んだ半導体装置について説明する。
【０１３７】
液晶表示装置を組み込んだ半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１８および図１９に示す。
【０１３８】
図１９（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６から構成されている。本発明は表示部２６０４に適用することができる。
【０１３９】
図１９（Ｂ）はビデオカメラであり、本体２６１１、表示部２６１２、音声入力部２６１３、操作スイッチ２６１４、バッテリー２６１５、受像部２６１６から成っている。本発明は表示部２６１２に適用することができる。
【０１４０】
図１９（Ｃ）はモバイルコンピュータあるいは携帯情報端末であり、本体２６２１、カメラ部２６２２、受像部２６２３、操作スイッチ２６２４、表示部２６２５で構成されている。本発明は表示部２６２５に適用することができる。
【０１４１】
図１９（Ｄ）はヘッドマウントディスプレイであり、本体２６３１、表示部２６３２、アーム部２６３３で構成される。本発明は表示部２６３２に適用することができる。
【０１４２】
図１９（Ｅ）はテレビであり、本体２６４１、スピーカー２６４２、表示部２６４３、受信装置２６４４、増幅装置２６４５等で構成される。本発明は表示部２６４３に適用することができる。
【０１４３】
図１９（Ｆ）は携帯書籍であり、本体２６５１、表示部２６５２、記憶媒体２６５３、操作スイッチ２６５４、アンテナ２６５５から構成されており、ミニディスク（ＭＤ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）に記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示部２６５２に適用することができる。
【０１４４】
図１８（Ａ）はパーソナルコンピュータであり、本体２７０１、画像入力部２７０２、表示部２７０３、キーボード２７０４で構成される。本発明は表示部２７０３に適用することができる。
【０１４５】
図１８（Ｂ）はプログラムを記録した記録媒体を用いるプレーヤーであり、本体２７１１、表示部２７１２、スピーカー部２７１３、記録媒体２７１４、操作スイッチ２７１５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２６１２に適用することができる。
【０１４６】
図１８（Ｃ）はデジタルカメラであり、本体２７２１、表示部２７２２、接眼部２７２３、操作スイッチ２７２４、受像部（図示しない）で構成される。本発明は表示部２７２２に適用することができる。
【０１４７】
図１８（Ｄ）は片眼のヘッドマウントディスプレイであり、表示部２７３１、バンド部２７３２で構成される。本発明は表示部２７３１に適用することができる。
【０１４８】
【発明の効果】
従来の液晶表示装置では、1フレーム期間に1回の極性反転が必要であり、1フレーム期間に1回の反転をおこない、且つ、良好な表示を確保するためには、ドライバ（ソース信号線駆動回路、ゲート信号線駆動回路）の電源電圧は１５Ｖ以上に設定しなければならなかった。よって、ドライバを構成するＴＦＴには、大きなＬＤＤが不可避であり、製造工程が複雑になっていた。
【０１４９】
本発明の液晶表示装置では、前述したように長い周期で極性反転をおこなうことにより、画質を損なうことなく、ドライバの駆動電圧を下げることができる。
【０１５０】
こうして、低消費電力で、簡略化した工程で作製可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の画素電位の波形を示す図。
【図２】 画素の反転方式を示す図。
【図３】 従来の液晶表示装置の画素電位の波形を示す図。
【図４】 電源電圧を下げた場合の画素電位の波形を示す図。
【図５】 液晶素子のＶＴカーブを示す図。
【図６】 液晶表示装置の構成を示す図。
【図７】 液晶表示装置のソース信号線駆動回路の構成を示す図。
【図８】 液晶表示装置の画素の構成を示す図。
【図９】 従来の液晶表示装置の駆動方法を示すタイミングチャートを示す図。
【図１０】 本発明の第一の実施例を示す図。
【図１１】 本発明の第二の実施例を示す図。
【図１２】 ＩＰＳを用いた画素の平面図。
【図１３】 本発明のシステムブロック図。
【図１４】 本発明の液晶表示装置の作製方法を示す図。
【図１５】 本発明の液晶表示装置の作製方法を示す図。
【図１６】 本発明の液晶表示装置の作製方法を示す図。
【図１７】 本発明の液晶表示装置の作製方法を示す図。
【図１８】 本発明の液晶表示装置の応用機器を示す図。
【図１９】 本発明の液晶表示装置の応用機器を示す図。
Claims (6)
- バックライトと、
マトリクス状に配置された複数の画素電極と、
対向電極と、
前記複数の画素電極と前記対向電極とに挟まれた液晶と、を有し、
前記バックライトが消灯し、
前記バックライトが消灯した後、前記液晶を駆動する信号が極性反転し、
前記液晶を駆動する前記信号が反転した後、電源がオフになり、
前記液晶を駆動する前記信号は、前記バックライトが消灯してから前記電源がオフになるまでの間においてのみ極性反転することを特徴とする液晶表示装置。 - バックライトと、
第一の基板上に設けられた第一の電極と第二の電極と、
第二の基板と、
前記第一の基板と前記第二の基板との間に設けられた液晶と、を有し、
前記バックライトが消灯し、
前記バックライトが消灯した後、前記液晶を駆動する信号が極性反転し、
前記液晶を駆動する前記信号が反転した後、電源がオフになり、
前記液晶を駆動する前記信号は、前記バックライトが消灯してから前記電源がオフになるまでの間においてのみ極性反転することを特徴とする液晶表示装置。 - 請求項１又は請求項２において、
前記液晶を駆動する前記信号が極性反転してから前記電源がオフになるまでの間に、前記液晶を駆動する前記信号の書き込みが複数回行われることを特徴とする液晶表示装置。 - バックライトと、
マトリクス状に配置された複数の画素電極と、
対向電極と、
前記複数の画素電極と前記対向電極とに挟まれた液晶と、を有し、
電源がオンになり、
前記電源がオンになった後、前記液晶を駆動する信号が極性反転し、
前記液晶を駆動する前記信号が極性反転した後、前記バックライトが点灯し、
前記液晶を駆動する前記信号は、前記電源がオンになってから前記バックライトが点灯するまでの間においてのみ極性反転することを特徴とする液晶表示装置。 - バックライトと、
第一の基板上に設けられた第一の電極と第二の電極と、
第二の基板と、
前記第一の基板と前記第二の基板との間に設けられた液晶と、を有し、
電源がオンになり、
前記電源がオンになった後、前記液晶を駆動する信号が極性反転し、
前記液晶を駆動する前記信号が極性反転した後、前記バックライトが点灯し、
前記液晶を駆動する前記信号は、前記電源がオンになってから前記バックライトが点灯するまでの間においてのみ極性反転することを特徴とする液晶表示装置。 - 請求項４又は請求項５において、
前記液晶を駆動する前記信号が極性反転してから前記バックライトが点灯するまでの間に、前記液晶を駆動する前記信号の書き込みが複数回行われることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304439A JP4869524B2 (ja) | 2001-01-30 | 2001-09-28 | 液晶表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-22497 | 2001-01-30 | ||
| JP2001022497 | 2001-01-30 | ||
| JP2001022497 | 2001-01-30 | ||
| JP2001304439A JP4869524B2 (ja) | 2001-01-30 | 2001-09-28 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002304161A JP2002304161A (ja) | 2002-10-18 |
| JP2002304161A5 JP2002304161A5 (ja) | 2008-11-13 |
| JP4869524B2 true JP4869524B2 (ja) | 2012-02-08 |
Family
ID=26608578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304439A Expired - Fee Related JP4869524B2 (ja) | 2001-01-30 | 2001-09-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4869524B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110862B2 (ja) * | 2006-12-01 | 2012-12-26 | キヤノン株式会社 | 液晶表示装置及びその制御方法、コンピュータプログラム及び記憶媒体 |
| US9865206B2 (en) * | 2013-03-08 | 2018-01-09 | Sharp Kabushiki Kaisha | Liquid crystal display device including display control circuitry configured to store a polarity bias value |
| JP6584266B2 (ja) * | 2015-10-06 | 2019-10-02 | アルパイン株式会社 | 液晶駆動回路 |
| TWI732476B (zh) * | 2020-03-02 | 2021-07-01 | 友達光電股份有限公司 | 顯示裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111517B2 (ja) * | 1988-12-19 | 1995-11-29 | 松下電器産業株式会社 | 液晶ライトバルブ及びそれを用いた印字装置と光論理演算子 |
| JP3103146B2 (ja) * | 1991-07-31 | 2000-10-23 | 株式会社東芝 | 液晶表示装置 |
| JP3471152B2 (ja) * | 1995-11-30 | 2003-11-25 | アルプス電気株式会社 | 液晶表示素子および液晶表示素子の駆動方法 |
| JP3586962B2 (ja) * | 1996-03-27 | 2004-11-10 | セイコーエプソン株式会社 | 液晶表示パネルの駆動方法と液晶表示装置 |
| JPH1124634A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Electron Eng Corp | 液晶表示装置 |
| JP2001004977A (ja) * | 1999-06-25 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
-
2001
- 2001-09-28 JP JP2001304439A patent/JP4869524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002304161A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4785300B2 (ja) | 電気泳動型表示装置、表示装置、及び電子機器 | |
| KR100859569B1 (ko) | 표시장치 | |
| JP5509281B2 (ja) | 液晶表示装置 | |
| US7812806B2 (en) | Liquid crystal display device and method of driving the same | |
| US7184014B2 (en) | Liquid crystal display device | |
| US20040222955A1 (en) | Liquid crystal display device and method of driving the same | |
| JP3949407B2 (ja) | 液晶表示装置 | |
| JP3934370B2 (ja) | 液晶表示装置、電子装置 | |
| JP4761681B2 (ja) | 液晶表示装置 | |
| JP4954399B2 (ja) | 液晶表示装置 | |
| JP4869524B2 (ja) | 液晶表示装置 | |
| US7388568B2 (en) | Liquid crystal display device and electronic apparatus using the same | |
| JP4943177B2 (ja) | 液晶表示装置、電子装置 | |
| JP4879427B2 (ja) | 液晶表示装置 | |
| JP2007249215A (ja) | 液晶表示装置及びその駆動方法ならびに液晶表示装置を用いた携帯情報装置の駆動方法 | |
| JP2017102472A (ja) | 表示装置 | |
| JP4298338B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法及びそれを用いた電子機器 | |
| JP2019191602A (ja) | 表示装置 | |
| JP2016026328A (ja) | 電気泳動表示装置 | |
| JP2009211094A (ja) | 表示装置及び表示装置の駆動方法、並びに電子機器 | |
| JP2014225040A (ja) | 表示装置 | |
| JP2013054359A (ja) | 表示装置 | |
| JP2011191771A (ja) | 電気泳動表示装置及び表示装置 | |
| JP2002318570A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |