[go: up one dir, main page]

JP4860036B2 - キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法 - Google Patents

キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法 Download PDF

Info

Publication number
JP4860036B2
JP4860036B2 JP2000529740A JP2000529740A JP4860036B2 JP 4860036 B2 JP4860036 B2 JP 4860036B2 JP 2000529740 A JP2000529740 A JP 2000529740A JP 2000529740 A JP2000529740 A JP 2000529740A JP 4860036 B2 JP4860036 B2 JP 4860036B2
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon carbide
carrier substrate
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000529740A
Other languages
English (en)
Other versions
JP2002502119A (ja
Inventor
レア・ディ・チオッチオ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2002502119A publication Critical patent/JP2002502119A/ja
Application granted granted Critical
Publication of JP4860036B2 publication Critical patent/JP4860036B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7605Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7602Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、キャリヤ基板とそのキャリヤ基板の一方の面上の半導体材料の層とを備えた構造を形成するための特別な方法に関するものである。
【0002】
さらに詳細には、例えば、シリコン炭化物−酸化物−半導体型の構造のような半導体オン絶縁体構造の形成に関するものである。
【0003】
本発明はGaN層を含む基板のような基板の製造に対するマイクロエレクトニクス及びオプトエレクトロニクスに分野における応用が見つけられる。材料は広い禁止帯を有する半導体であり、紫外あるいは青色のスペクトルにおいて作動するエレクトロルミネセンスあるいはダイオードのような電子光学デバイスの製造を可能にするものである。
【0004】
本発明はまた、高温度環境あるいは腐食性の環境のような過酷な環境において作動可能なマイクロシステムの製造の応用がある。この場合、本発明の製造を用いると、例えば、過酷な環境の圧力に耐えることが可能なシリコン炭化物の薄膜を提供することが可能である。
【0005】
【従来の技術及び発明が解決しようとする課題】
従来より示されているように、ガリウム窒化物(GaN)は電子光学デバイスの製造のための広い禁止帯のために特に興味のある材料である。しかしながら、このような応用に対しては、十分な単結晶GaNを得ることが重要であることが分かっている。
【0006】
従って、現在では、サファイア上或いはシリコン炭化物(SiC)基板上でヘテロエピタキシャル成長し易い一層のGaNを備えた基板が作られている。
【0007】
エピタキシャル基板としてのサファイアの使用によって、結晶欠陥の高密度を有するGaN層を得ることが可能となる。エピタキシャル基板としてシリコン炭化物(SiC)を使用することによって、より結晶性の高い品質を得ることが可能となる−というのも、GaNとSiCとの間で格子のパラメータがかなりよく一致するからである。
【0008】
しかしながら、単結晶SiC基板の非常に高いコストは、エピタキシャル成長に対して使用するには欠点である。
【0009】
単結晶SiC基板の高コストのため、シリコンから成る基礎基板の面上に薄い表面層だけを有するより経済的な基板に頼ることも可能である。
【0010】
しかしながら、連続して形成されるシリコン、シリコン炭化物、及びガリウム窒化物は、かなり異なる熱膨張係数を有する。従ってかなりの応力と高欠陥密度がこのタイプの基板上にガリウム窒化物を形成する間に生ずる。
【0011】
この問題はシリコンとシリコン炭化物との間に酸化層を供給することによって少なくとも部分的には解決することができる。この層は、異なる膨張率による応力の減少をもたらし、かつ、いわゆる“素直な(compliant)”基板を得ることにつながる。
【0012】
周知の方法では、例えば、シリコンオン絶縁体(絶縁体上に形成したシリコン)型(silicon-on-insulator:SOI)の基板上へのエピタキシーを通してSiC膜を形成することによって、シリコン炭化物オン絶縁体型(SiCOI)の構造を製造することが可能である。
【0013】
しかしながら、このような場合、シリコンの薄膜はSOIの表面シリコン層からSiCと酸化物との間に残っている。このシリコン膜はSOI構造の酸化物層を用いて得られた“素直な”特性をいくらか低下させる。さらに、SiCのエピタキシーの間、酸化物層に空洞を形成し、SiC層に欠陥が発生する。
【0014】
シリコンオン絶縁体(SOI)型の基板の表面シリコン層の炭化(carburization)を行い、その層全体をSiCにし、それによって中間シリコンを有さないSiC/酸化物界面を得ることも可能である。
【0015】
しかしながら、この解決策は、一般のSOI構造の表面シリコン層が数100Åの厚さを有する限り、行うことが困難であることが分かっている。シリコンの炭化だけがSiC層が数100ナノメータのオーダーである厚さを以上にすることが可能である。
【0016】
明細書の最後に掲載した文献(1)は、酸化物上にシリコン炭化物を備えた“素直な”基板を得るための他の方法を記載している。
【0017】
この文献によれば、酸化物層は固体SiC基板の表面上に形成し、イオンを基板に注入して弱いゾーンを形成する。この弱くなったゾーンは、基板に酸化物層に接触したSiC表面層を規定する。
【0018】
次に、酸化物を形成したSiC基板をターゲット基板に移動して、酸化物層をターゲット基板に接触させる。
【0019】
最後に、熱処理を行って弱いゾーンに沿って、SiC基板を劈開して表面SiC層を除去する。この層は絶縁層を介してターゲット基板に一体のまま残っている。
【0020】
熱処理を用いた弱いゾーンに沿った基板の劈開は、文献(2)にも記載されている。この文献もこの明細書の最後に参考として掲載している。
【0021】
従って、最後に得られる構造は、以下の順で、シリコン基板、酸化物層、そしてシリコン炭化物層を有する。
【0022】
上記の方法を用いて、単結晶SiCから成る基板より廉価なSiC層を有するキャリヤを得ることが可能である。しかしながら、この方法はある数の制限を有する。
【0023】
比較的高い熱スケジュール(処理時間−処理温度)がシリコン炭化物の劈開に対して要求される。この熱スケジュールは、例えば、850°Cで1時間である。比較のため、シリコンの劈開は500°Cで30秒だけのスケジュールによって行ってもよい。
【0024】
さらに、劈開シリコン炭化物は表面ラフネスを有することがわかった。従って、SiCは、GaNのような他の材料をこの面上に形成することができる前に、研磨によって処理しなければならない。
【0025】
本発明の目的は、例えば、シリコンオン絶縁体型、特に上述した困難或いは制限が生じないようなシリコン炭化物オン絶縁体構造のような、キャリヤ基板とこのキャリヤ基板の一面上に形成した半導体材料層とを備えた構造を形成する方法を提供することである。
【0026】
特に目的の一つは、劈開操作の間、高加熱スケジュールを必要としないシリコン炭化物−酸化物−シリコン型の構造を製造する経済的な方法を提供することである。
【0027】
他の目的は、優れた表面状態を有するSiC層を得ることが可能な方法を提案することである。
【0028】
他の目的は、GaNに対してキャリヤを製造する方法を提供することである。
【0029】
さらに他の目的は、(特にSiCあるいはGaN層を用いて)大きなサイズの構造を得ることを可能にすることである。
【0030】
これらの目的を達成するために、本発明は特に、キャリヤ基板とこのキャリヤ基板の一面上に形成した半導体材料層とを備えた構造を製造する方法を特に提案するものであって、この方法は以下のような連続した段階:
a)第一基板の一方の面上に半導体材料層を形成する段階と、
b)前記第一基板のその面の下の、前記半導体材料層の近傍にイオンを注入し、前記第一基板に表面層を規定するものであって、前記半導体材料層に接触する劈開ゾーンと呼ばれるゾーンを形成する段階と、
c)半導体層を用いて、第一基板をキャリヤ基板上に移す段階であって、半導体材料層が前記キャリヤと一体に形成された段階と、
d)前記劈開ゾーンに沿って第一基板の劈開を行うためのエネルギーを供給する段階であって、第一基板の表面層は劈開の間半導体層とキャリヤ基板とに一体のままである段階と、
e)前記表面層を除去して半導体材料層を露出する段階と、を備えている。
【0031】
一好適な実施形態では、段階e)におけるエネルギーの供給は、熱エネルギー、力学的エネルギーあるいはそれらの組合せの供給の中から選択する。
【0032】
熱エネルギーの供給によって、熱処理の適用を意味している。
【0033】
この熱処理は、方法全体にわたって用いる異なる熱スケジュールに関連して、決定する加熱スケジュールを用いて行われてもよい。特に、この熱処理は、イオン注入段階の結果として得られるような非熱力学的定常型の熱処理によって、あるいは、例えば注入に対してあるいは支持体に結合するときの結合力の可能な補強に対してのような、基板加熱あるいは基板冷却を用いた熱処理によって誘起される過熱を考慮してもよい。
【0034】
この熱処理は力学的な力の付与のようなエネルギーの他の供給の使用を考えてもよい。
【0035】
従って、段階e)では熱処理はなくても良く、この場合エネルギーの供給は力学的なものだけでも可能である。
【0036】
本発明の一好適な実施形態によれば、除去段階e)はウェットあるいはドライ化学的エッチング、研磨、エッチングによる酸化、あるいはこれらの組合せの中から選択した除去法によって行う。
【0037】
本発明の一特別な態様では、段階a)と段階b)との間、あるいは段階b)と段階c)との間に半導体材料層を、特にアクティブ及び/又はパッシブ構成要素を形成するような処理のような処理を受けやすくてもよい。その構成要素を段階b)の前に形成するならば、これらの処理は次にイオン注入の条件を決定するために考慮される。
【0038】
本発明の一実施形態によれば、第一基板はシリコン基板であってもよく、半導体材料層はシリコン炭化物の層であってもよい。
【0039】
この場合には、段階d)で実施される劈開がシリコン炭化物層内では生じないで、第一基板内で生ずることがわかる。それから、劈開は、シリコン炭化物の層に手を付けないでそのまま残す低めの熱処理を用いて行ってもよい。
【0040】
さらに、本発明の方法は、半導体材料SiCの層、特に非常に大きな表面積を有するものによって、構造を形成するために適用するものである。
【0041】
方法の段階c)の間、半導体材料層は熱処理によって基板と一体に形成してもよい。
【0042】
同じ熱処理を拡張し、方法の段階d)で劈開を利用してもよい。
【0043】
異なる熱膨張係数の相異だけがほとんど効果を有さない、とても“素直な”特性を有する最終的な構造を得るために、酸化層をその酸化層とキャリヤ基板との間備えてもよい。これは特に、半導体材料層がシリコン炭化物から成り、かつ基板がシリコンから成るならば備えてもよい。
【0044】
この目的のため、表面絶縁体層を有するキャリヤ基板(ターゲット)を使用しても良く、かつ第一基板を半導体材料層を用いてキャリヤ基板の絶縁層上に移してもよい。
【0045】
代替法あるいは補助的方法では、イオン注入段階b)の前に、半導体材料層上に絶縁層を形成することも可能である。
【0046】
キャリヤ基板の絶縁層及び/又は半導体材料層上に形成した絶縁層とは例えば酸化層であってもよい。
【0047】
この方法の終わりに、すなわち、段階e)の後に、ホモエピタキシーによって半導体材料層の厚さを増加することも可能である。
【0048】
本方法の一特別な実施形態では、オプトエレクトロニクスに対する基板の形成に対して、シリコン炭化物から成る表面層をその上にガリウム窒化物の層を形成して作ることができる。
【0049】
ガリウム窒化物層をヘテロエピタキシーによって形成してもよい。
【0050】
【発明の実施の形態】
本発明の他の特性及び利点を添付の図面を参照して以下の記載でより明白になるだろう。この記載は本発明の一実施形態に関するものであり、かる非制限的かる例示的な目的で行われているにすぎない。
図面における構造の異なる層は、簡単のためにスケール通りには描いておらず;部分的にサイズをかなり誇張している。
【0051】
図1は、上にシリコン炭化物12が形成されたシリコンの第一基板10を示している。
【0052】
シリコン炭化物の層は、例えば、炭化水素とシリコン炭化物との反応によって、シリコン基板10を炭化することによって、表面だけに形成する。この反応は1350°C近傍の温度で生じ、この反応によってシリコン炭化物(SiC)の層を薄い厚さだけ形成することが可能である。シリコン炭化物のの厚さは5〜10nmのオーダーである。
【0053】
ここで示した方法は、第一基板を形成する大きな直径のウェーハを使ってもよいことを理解されたい。
【0054】
図2は、シリコン酸化物層14をSiC層12上に蒸着する最適な段階を示している。厚さが500nmのオーダーのシリコン酸化物層によって、シリコン炭化物とその層を移すシリコンのキャリヤ基板との間の異なる熱膨張率の影響を低下することが可能となる。
【0055】
酸化物層の厚さは決定的なものでなく、広い範囲の値から選択してよい。
【0056】
図3は、第一基板上での劈開ゾーン16の形成を示している。例えば、水素イオンを用いてイオン注入によって形成する。注入量(implantation dose)とエネルギーとは、好ましくは表面層12の下であって基板10に、表面にできる限り接近するように、すなわち、Si/SiC界面にできる限り接近するように、劈開ゾーンが形成されるように、SiC層12及び酸化物層14の膜厚の関係により選択する。
【0057】
劈開ゾーンの形成のさらに詳細な説明については、すでに引用した文献(2)が参考になる。
【0058】
劈開ゾーン16は、シリコン基板10に、シリコン表面層18を規定する。
【0059】
図4に示したように、シリコン炭化物12及び酸化物層14を備えた第一基板10を第二のキャリヤ基板20に近づける。この第二基板はシリコンから成り、一方の面にシリコン酸化物層を有する。キャリヤ基板20はターゲット基板とも呼ばれる。
【0060】
基板10及び20は、結合が可能となるように予め清浄化した酸化物層14及び24が互いに向き合うように方向付けられている。
【0061】
この点では、第二基板の面上に形成された酸化物層24及び第一基板16の酸化物層14が最適になるように注意しなければならない。
【0062】
図5は、酸化物層がそれぞれ形成された、これらの基板の自由面を接近して、第二基板20上に第一基板を移動する。
【0063】
酸化物層は分子吸着によって互いに結合する。結合は適切な熱処理によって強化してもよい。
【0064】
劈開ゾーン16に沿って図5に示した構造の劈開を生ずるための十分な加熱スケジュールによって、熱処理を続けるか、あるいは他の熱処理を行う。劈開を矢印で示した。
【0065】
劈開の後で、第一基板の残っている固体部の除去の後、図6に示した構造を得る。図6の第二基板の方向は、図5比較して180°反転されている
【0066】
図6の構造は、この順で、キャリヤ基板20、その上に形成した酸化物層24と、第一基板から供給された酸化物層14と、シリコン炭化物層12と第一基板から供給された表面シリコンの薄層18とを備えている。
【0067】
それから、表面層18を、例えばTMAH溶液を用いたウェット化学的浸食によって、基板から除去する。
【0068】
センサーあるいはマイクロ機械部をシリコン炭化物の膜に取り付けるため、シリコン炭化物層12の膜厚をこの層の上にシリコン炭化物エピタキシーによって増加する。
【0069】
SiC層12の膜厚を増加するこの操作を図7に示す。
【0070】
エピタキシーによって、例えば、500nmから1μmの厚さまでシリコン炭化物層の膜厚を増加することが可能である。
【0071】
SiC膜を延長した構造は、下の酸化物層24,14の部分的エッチングによって容易に得ることができる。
【0072】
基板の他の応用では、例えば、オプトエレクトロニクスの分野では、シリコンの表面層の除去後に、SiC層12上にヘテロエピタキシーによって半導体材料を形成してもよい。
【0073】
図8は、GaN層30を被覆していないシリコン炭化物層12上に形成する応用を示している。
【0074】
前の例は、本発明の実施形態の特別な例を示したものに過ぎない。選択された材料と層の厚さは、目的の応用に関連して、広い範囲にわたって変化する。
【0075】
本発明の方法は、SiC以外の材料、例えば、AsGa、GaN、あるいは強誘電体材料に適用してもよい。
【0076】
次に、熱膨張率にあまり敏感でなく、かつ、例えばエピタキシーによってこのプロセスの終わりに膜厚を調整してもよいことによって、高品質の材料層を得ることができる。
【0077】
さらに、第一基板及び第二基板で使用される材料はシリコン以外でもよい。例えば、サファイアを使用してもよい。
【0078】
引用文献
(1)シリコンウェーハ上にSiC構造を形成する“スマート切断”、Brian Dance、58/semiconductor International、May、1997
(2)欧州特許第第0 533 551号公開公報
【図面の簡単な説明】
【図1】 キャリヤ基板あるいはターゲット基板上に第一基板を移す前の準備段階の間の、第一基板の断面図である。
【図2】 キャリヤ基板あるいはターゲット基板上に第一基板を移す前の準備段階の間の、第一基板の断面図である。
【図3】 キャリヤ基板あるいはターゲット基板上に第一基板を移す前の準備段階の間の、第一基板の断面図である。
【図4】 第一基板をキャリヤ基板上に移す操作を図示する断面図である。
【図5】 第一基板をキャリヤ基板上に移す操作を図示する断面図である。
【図6】 第一基板の劈開後に得られるキャリヤ基板の断面図である。
【図7】 表面処理の後に得られる図6に示した基板の上に、半導体材料の表面層を厚めにして形成した断面図である。
【図8】 表面処理の後に得られる図6に示した基板の上に、半導体材料層を成長させた断面図である。
【符号の説明】
10 第一基板
12 シリコン炭化物層
14、24 シリコン酸化物層
16 劈開ゾーン
18 シリコン表面層
20 キャリヤ基板

Claims (11)

  1. キャリヤ基板(20)と該キャリヤ基板の一面上に形成したシリコン炭化物層(12)とを備えたSiCOI構造を製造する方法であって、以下の連続的な段階:
    a)シリコン基板である第一基板(10)の一方の面上に、前記第一基板(10)を炭化水素と反応させることによって得られるシリコン炭化物層(12)を形成する段階と、
    b)前記第一基板の前記面の下の、前記シリコン炭化物層(12)の近傍に気体種のイオンを注入して劈開ゾーン(16)を形成することにより、前記第一基板(10)に表面層(18)を規定するイオン注入段階と、
    c)前記シリコン炭化物層(12)及び前記劈開ゾーン(16)が形成された前記第一基板(10)と前記キャリヤ基板(20)とを結合し、前記シリコン炭化物層(12)を、絶縁層を介して前記キャリヤ基板(20)と一体化させる段階と、
    d)前記劈開ゾーン(16)に沿って前記第一基板(10)の劈開を行うためのエネルギーを供給する段階であって、前記表面層(18)を、この劈開の間、前記シリコン炭化物層(12)と前記キャリヤ基板(20)とに一体のまま維持する段階と、
    e)前記表面層(18)を除去して前記シリコン炭化物層(12)を露出する段階と、
    を備えた方法。
  2. 前記段階d)の間におけるエネルギーの供給は、熱エネルギーの供給、力学的エネルギーの供給あるいはそれらの組合せの供給の中から選択した形で行われる請求項1に記載の方法。
  3. 前記段階e)が、ウェットあるいはドライ化学的エッチング、研磨、エッチングによる酸化、あるいはこれらのモードの組合せの中から選択した除去モードに従って行われる請求項1に記載の方法。
  4. 絶縁層(14)を、前記段階b)の前に、前記シリコン炭化物層(12)上に形成する請求項1に記載の方法。
  5. 前記絶縁層(14)が酸化物である請求項に記載の方法。
  6. 表面絶縁層(24)を有するキャリヤ基板(20)を用い、前記段階c)の間に、前記第一基板(10)と前記キャリヤ基板(20)とを結合する、請求項1に記載の方法。
  7. 前記表面絶縁層(24)が酸化物である請求項に記載の方法。
  8. 前記段階e)の後に、前記シリコン炭化物層(12)の厚さを増加するために、前記シリコン炭化物層(12)上に、同じ材料のエピタキシャル成長を行う請求項1に記載の方法。
  9. 前記段階e)の後に、前記シリコン炭化物層(12)上に、GaN層(30)を形成する請求項1に記載の方法。
  10. 熱処理によって、前記シリコン炭化物層(12)を前記キャリヤ基板(20)と一体に形成する請求項1に記載の方法。
  11. 前記シリコン炭化物層(12)を前記キャリヤ基板(20)に一体に形成するために、前記熱処理を、前記段階d)の劈開がさらに生ずるように延長する請求項10に記載の方法。
JP2000529740A 1998-01-28 1999-01-27 キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法 Expired - Lifetime JP4860036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR98/00899 1998-01-28
FR9800899A FR2774214B1 (fr) 1998-01-28 1998-01-28 PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
PCT/FR1999/000155 WO1999039371A2 (fr) 1998-01-28 1999-01-27 PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI

Publications (2)

Publication Number Publication Date
JP2002502119A JP2002502119A (ja) 2002-01-22
JP4860036B2 true JP4860036B2 (ja) 2012-01-25

Family

ID=9522253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000529740A Expired - Lifetime JP4860036B2 (ja) 1998-01-28 1999-01-27 キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法

Country Status (7)

Country Link
US (1) US6391799B1 (ja)
EP (1) EP1051737B1 (ja)
JP (1) JP4860036B2 (ja)
KR (1) KR100602073B1 (ja)
DE (1) DE69906491T2 (ja)
FR (1) FR2774214B1 (ja)
WO (1) WO1999039371A2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
ES2165315B1 (es) * 2000-03-31 2003-08-01 Consejo Superior Investigacion Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos.
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Iii族窒化物系化合物半導体の結晶成長方法及びiii族窒化物系化合物半導体発光素子の製造方法
FR2827705B1 (fr) 2001-07-19 2003-10-24 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor sur un substrat sige/soi
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6777883B2 (en) * 2002-04-10 2004-08-17 Koninklijke Philips Electronics N.V. Integrated LED drive electronics on silicon-on-insulator integrated circuits
DE60334300D1 (de) * 2002-07-17 2010-11-04 Soitec Silicon On Insulator Verfahren zur glättung des umrisses einer auf ein stützsubstrat übertragenen nutschicht
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP4130555B2 (ja) * 2002-07-18 2008-08-06 住友精密工業株式会社 ガス加湿装置
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
US20040183135A1 (en) * 2003-03-19 2004-09-23 Oh-Hun Kwon ESD dissipative structural components
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
WO2006034120A2 (en) * 2004-09-17 2006-03-30 Massachusetts Institute Of Technology Integrated bst microwave tunable devices using buffer layer transfer method
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
US7687372B2 (en) 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
KR101033348B1 (ko) * 2008-10-15 2011-05-09 주식회사 동부하이텍 이미지센서의 제조방법
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
FR3034569B1 (fr) * 2015-04-02 2021-10-22 Soitec Silicon On Insulator Electrolyte solide avance et sa methode de fabrication
DE102016118268A1 (de) 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
US11714231B2 (en) * 2020-05-14 2023-08-01 The Boeing Company Silicon carbide and nitride structures on a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Soi基板の製法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Soi基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Soi基板の製法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Soi基板の製造方法

Also Published As

Publication number Publication date
WO1999039371A2 (fr) 1999-08-05
EP1051737A2 (fr) 2000-11-15
DE69906491T2 (de) 2004-04-08
EP1051737B1 (fr) 2003-04-02
FR2774214A1 (fr) 1999-07-30
DE69906491D1 (de) 2003-05-08
US6391799B1 (en) 2002-05-21
JP2002502119A (ja) 2002-01-22
KR20010034396A (ko) 2001-04-25
WO1999039371A3 (fr) 1999-10-07
KR100602073B1 (ko) 2006-07-14
FR2774214B1 (fr) 2002-02-08

Similar Documents

Publication Publication Date Title
JP4860036B2 (ja) キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
US8664084B2 (en) Method for making a thin-film element
KR100796832B1 (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
US7534701B2 (en) Process for transferring a layer of strained semiconductor material
CN100435278C (zh) 具有受控机械强度的可拆除基片及其生产方法
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
JP4994530B2 (ja) 特にヘテロエピタキシャル堆積用のコンプライアント基板
JP4733201B2 (ja) エピタキシャル成長のための基板の作成方法
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
US7407869B2 (en) Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
JP2004247610A (ja) 基板の製造方法
EP1638141B1 (en) Process for manufacturing composite wafers of semiconductor material by layer transfer
US7605055B2 (en) Wafer with diamond layer
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US7169683B2 (en) Preventive treatment method for a multilayer semiconductor structure
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
EP1542275A1 (en) A method for improving the quality of a heterostructure
JP4414312B2 (ja) エピタキシャル成長のための基板の作製方法
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term