[go: up one dir, main page]

JP4804734B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4804734B2
JP4804734B2 JP2004285024A JP2004285024A JP4804734B2 JP 4804734 B2 JP4804734 B2 JP 4804734B2 JP 2004285024 A JP2004285024 A JP 2004285024A JP 2004285024 A JP2004285024 A JP 2004285024A JP 4804734 B2 JP4804734 B2 JP 4804734B2
Authority
JP
Japan
Prior art keywords
film
region
mos transistor
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004285024A
Other languages
English (en)
Other versions
JP2006100579A (ja
Inventor
尚 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2004285024A priority Critical patent/JP4804734B2/ja
Priority to TW094131263A priority patent/TWI278059B/zh
Priority to KR1020050087712A priority patent/KR100662688B1/ko
Priority to US11/233,648 priority patent/US7402474B2/en
Priority to CNB2005101076367A priority patent/CN100345281C/zh
Publication of JP2006100579A publication Critical patent/JP2006100579A/ja
Application granted granted Critical
Publication of JP4804734B2 publication Critical patent/JP4804734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ゲート酸化膜の膜厚を調整することで、高耐圧の半導体装置と低耐圧の半導体装置とを形成する技術に関する。
従来の半導体装置の製造方法では、シリコン基板表面に素子分離絶縁膜を形成する。素子分離絶縁膜で囲まれた素子形成領域内に、膜厚１００ｎｍのゲート酸化膜を形成する。そして、ゲート酸化膜上面に選択的に多結晶シリコン層を形成し、ゲート電極を形成する。その後、ゲート酸化膜上面からゲート電極をマスクとして、不純物をイオン注入する。そして、ドレイン領域及びソース領域となる拡散層を形成する技術が知られている（例えば、特許文献１参照。）。
従来の半導体装置の製造方法では、同一基板に高耐圧回路と低耐圧回路とを形成する際に、先ず、基板上面に１００ｎｍ程度の犠牲酸化膜を形成する。高耐圧回路が形成される領域では、犠牲酸化膜上面から加速電圧１５０ｋｅＶ程度で不純物をイオン注入する。そして、高耐圧回路のＰＭＯＳトランジスタ等が形成される領域にウェル領域を形成する。その後、犠牲酸化膜を除去し、両回路が形成される領域の基板上面に１３ｎｍ程度の第１のゲート酸化膜を形成する。そして、低耐圧回路のＰＭＯＳトランジスタ等が形成される領域にウェル領域を形成する。更に、両回路が形成される領域の基板上面に８ｎｍ程度の第２のゲート酸化膜を形成し、両回路のＰＭＯＳトランジスタ等を形成する技術が知られている（例えば、特許文献２参照。）。
特開２００４−３９６８１号公報（第４−５頁、第２−３図） 特開２００４−１０４１４１号公報（第６−９頁、第１、６−１１図）
上述したように、従来の半導体装置の製造方法では、シリコン基板表面に形成された素子分離絶縁膜に囲まれた領域に、膜厚１００ｎｍのゲート酸化膜を堆積する。このとき、ゲート酸化膜は、ドレイン領域及びソース領域が形成される領域の上面にも、上記膜厚で堆積される。そして、ゲート酸化膜上面に形成されたゲート電極に対して自己整合的に、ドレイン領域及びソース領域となる拡散層を形成する。この製造方法により、ゲート酸化膜の膜厚に応じて、ドレイン領域及びソース領域上面の酸化膜の膜厚が決定する。そして、その膜厚に応じて、不純物をイオン注入する時の加速電圧が決定する。そのため、イオン注入時の加速電圧が大きくなると、不純物がゲート電極を突き抜け、ドレイン領域及びソース領域を区分して形成出来なくなるという問題がある。その一方で、不純物がゲート電極を突き抜けることを防ぐためには、加速電圧を一定値以下とする必要がある。この場合には、ゲート酸化膜の膜厚に上限が設けられ、特に、所望の耐圧特性を必要とする高耐圧ＭＯＳトランジスタが形成できない場合があるという問題がある。
また、従来の半導体装置の製造方法では、高耐圧回路及び低耐圧回路が形成する領域の基板上面に犠牲酸化膜を堆積する。犠牲酸化膜は、高耐圧回路を形成する領域にウェル領域を形成する際の酸化膜として用いられる。そして、高耐圧回路及び低耐圧回路に素子分離絶縁膜を形成した後、犠牲酸化膜を除去する。その後、高耐圧回路及び低耐圧回路を形成する領域には、所望の膜厚のゲート酸化膜をそれぞれ堆積する。この製造方法により、素子分離絶縁膜が形成されるまで犠牲酸化膜を形成する必要が有る。そのため、製造コストが掛かり、また、製造工程が複雑となる問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置の製造方法では、半導体層を準備し、前記半導体層に形成された分離領域により区画された複数の素子形成領域に、第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタよりゲート酸化膜の膜厚の薄い第２のＭＯＳトランジスタとを形成する半導体装置の製造方法において、前記第１のＭＯＳトランジスタの形成領域の前記半導体層表面に、第１の絶縁膜を選択的に形成した後、前記第１及び第２のＭＯＳトランジスタの形成領域の前記半導体層表面に、第２の絶縁膜を形成する工程と、前記第１のＭＯＳトランジスタの形成領域にゲート電極を形成し、前記ゲート電極近傍に位置するドレイン領域及びソース領域の形成領域上面の前記第１及び第２の絶縁膜の膜厚を薄くする工程と、前記半導体層上方から不純物をイオン注入し、前記半導体層にドレイン領域及びソース領域を形成する工程とを有することを特徴とする。従って、本発明では、ゲート酸化膜の膜厚に合わせて、半導体層表面に第１及び第２の絶縁膜を堆積する工程を有する。そして、第１のＭＯＳトランジスタのイオン注入条件により、第１及び第２の絶縁膜を選択的に除去する。この製造方法により、ゲート酸化膜の膜厚の異なる第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとをモノリシックに形成することができる。
また、本発明の半導体装置の製造方法では、前記第１及び第２の絶縁膜の膜厚を薄くする工程では、前記第２のＭＯＳトランジスタの形成領域の前記第２の絶縁膜を同一工程で除去することを特徴とする。従って、本発明では、第１のＭＯＳトランジスタの第１及び第２の絶縁膜を選択的に除去する際に、第２のＭＯＳトランジスタの第２の絶縁膜も除去する。この製造方法により、マスク枚数を減らすことが出来るので、製造コストを低減し、また、製造工程を簡略化することができる。
また、本発明の半導体装置の製造方法では、前記ドレイン領域及びソース領域を形成する工程では、前記ゲート電極を用いて前記第１及び第２の絶縁膜を薄くした後、前記ゲート電極上方からイオン注入を行うことを特徴とする。従って、本発明では、ゲート電極をマスクとして用い、自己整合技術によりドレイン領域及びソース領域を形成する。この製造方法により、ドレイン領域及びソース領域をゲート電極に対して位置精度良く形成することができる。
また、本発明の半導体装置の製造方法では、前記ゲート電極を形成する工程では、前記第２の絶縁膜上面に、フィールド酸化膜が形成される領域に開口部が設けられるように第１のシリコン膜及びシリコン窒化膜を形成し、前記第１のシリコン膜及びシリコン窒化膜をマスクとして用い前記半導体層にフィールド酸化膜を形成した後、前記シリコン窒化膜を除去し、前記第１のシリコン膜上面に第２のシリコン膜を堆積し、前記第１及び第２のシリコン膜を選択的に除去することを特徴とする。従って、本発明では、ゲート酸化膜として用いる第１及び第２の絶縁膜をゲート電極として用いる第１のシリコン膜で被覆した状態でフィールド酸化膜を形成する。この製造方法により、ゲート酸化膜として用いる第１及び第２の絶縁膜の成長を抑制でき、所望の膜厚のゲート酸化膜を形成することができる。
本発明では、高耐圧ＭＯＳトランジスタのドレイン領域及びソース領域上面の酸化膜を選択的に薄くする工程を有する。この製造方法により、ゲート酸化膜の膜厚の異なる高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトランジスタとを同一基板上に形成する際に、マスク枚数を低減し、製造コストを抑えることができる。
また、本発明では、高耐圧ＭＯＳトランジスタにおいて、ゲート電極を用いて自己整合技術により、ドレイン領域及びソース領域上面の酸化膜を選択的に除去する。また、ゲート電極を用いて自己整合技術により、ドレイン領域及びソース領域を形成する。この製造方法により、ゲート電極に対して、ドレイン領域及びソース領域を位置精度良く形成できる。
また、本発明では、高耐圧ＭＯＳトランジスタのドレイン領域及びソース領域上面の酸化膜の膜厚を調整する。この製造方法により、不純物がゲート電極を突き抜けない加速電圧でイオン注入を行うことができる。また、高耐圧ＭＯＳトランジスタのゲート酸化膜の膜厚を所望の範囲で設計することができる。
また、本発明では、ゲート酸化膜及びゲート電極をフィールド酸化膜形成時のマスクとして兼用する。この製造方法により、フィールド酸化膜を形成する為の酸化膜等を堆積する工程を省略できる。そして、製造工程を簡略化することができ、また、製造コストを抑えることができる。
また、本発明では、ゲート酸化膜を堆積した後、その上面にゲート電極の一部であるシリコン膜を堆積した状態で、フィールド酸化膜形成時のマスクとして用いる。この製造方法により、半導体層表面に、予め、堆積したゲート酸化膜が、所望の膜厚以上に成長することを抑止できる。
以下に、本発明の一実施の形態である半導体装置の製造方法について、図１から図８を参照し、詳細に説明する。
図１から図８は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、以下の説明では、分離領域で区画された素子形成領域に、例えば、高耐圧のＰチャネル型のＭＯＳトランジスタと低耐圧のＮチャネル型のＭＯＳトランジスタを形成する場合に関し説明する。しかしながら、この組み合わせの場合に限定するものではなく、例えば、その他の素子形成領域に、ＮＰＮ型のトランジスタ、縦型ＰＮＰトランジスタ等を形成し、半導体集積回路装置を形成する場合でも良い。
先ず、図１に示す如く、Ｐ型の単結晶シリコン基板１を準備する。基板１の表面から、公知のフォトリソグラフィ技術を用い、Ｎ型不純物、例えば、リン（Ｐ）をイオン注入し、Ｎ型の埋込拡散層２、３を形成する。次に、基板１の表面から、公知のフォトリソグラフィ技術を用い、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、Ｐ型の埋込拡散層４を形成する。その後、基板１をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板１に、例えば、１２００℃程度の高温を与えると共に反応管内にＳｉＨＣｌ３ガスとＨ２ガスを導入する。そのことにより、基板１上に、例えば、比抵抗０．１〜２．０Ω・ｃｍ、厚さ０．５〜１．５μｍ程度のエピタキシャル層５を成長させる。
尚、本実施の形態での基板１及びエピタキシャル層５が本発明の「半導体層」に対応する。そして、本実施の形態では、基板１上に１層のエピタキシャル層５が形成されている場合を示すが、この場合に限定するものではない。例えば、本発明の「半導体層」としては、基板のみの場合でも良く、基板上面に複数のエピタキシャル層が積層されている場合でも良い。また、基板は、Ｎ型の単結晶シリコン基板、化合物半導体基板でも良い。
次に、図２に示す如く、エピタキシャル層５の表面から、公知のフォトリソグラフィ技術を用い、Ｎ型不純物、例えば、リン（Ｐ）をイオン注入し、Ｎ型の拡散層６を形成する。エピタキシャル層５の表面から、公知のフォトリソグラフィ技術を用い、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、Ｐ型の拡散層７を形成する。そして、Ｐ型の埋込拡散層４と拡散層７とが連結することで、分離領域８が形成される。上述したように、分離領域８により、基板１及びエピタキシャル層５は、複数の素子形成領域に区分される。本実施の形態では、第１の素子形成領域９に低耐圧のＮチャネル型ＭＯＳトランジスタが形成され、第２の素子形成領域１０に高耐圧のＰチャネル型トランジスタが形成される。
尚、本実施の形態での高耐圧のＰチャネル型のＭＯＳトランジスタが本発明の「第１のＭＯＳトランジスタ」に対応し、本実施の形態での低耐圧のＮチャネル型のＭＯＳトランジスタが本発明の「第２のＭＯＳトランジスタ」に対応する。そして、本発明の「第１のＭＯＳトランジスタ」及び「第２のＭＯＳトランジスタ」は、両者のゲート酸化膜の膜厚が異なる場合であれば良い。
次に、エピタキシャル層５表面に、例えば、８００〜１２００Å程度のシリコン酸化膜１１を堆積する。そして、第２の素子形成領域１０には高耐圧のＰチャネル型ＭＯＳトランジスタが形成されるので、耐圧の高いゲート酸化膜を形成する必要がある。そのため、第２の素子形成領域１０表面にシリコン酸化膜１１が残存するように、シリコン酸化膜１１を選択的に除去する。その後、第１の素子形成領域９の低耐圧のＮチャネル型ＭＯＳトランジスタのゲート酸化膜の膜厚が考慮され、エピタキシャル層５表面に、例えば、１５０〜３５０Å程度のシリコン酸化膜１２を堆積する。そして、シリコン酸化膜１２上面にポリシリコン膜１３、シリコン窒化膜１４を、順次、堆積する。
尚、本実施の形態でのシリコン酸化膜１１が本発明の「第１の絶縁膜」に対応し、本実施の形態でのシリコン酸化膜１２が本発明の「第２の絶縁膜」に対応する。そして、本発明の「第１の絶縁膜」及び「第２の絶縁膜」としては、ゲート酸化膜として用いることができる膜であれば良い。また、本実施の形態でのポリシリコン膜１３が本発明の「第１のシリコン膜」に対応する。そして、本発明の「第１のシリコン膜」としては、ゲート電極を構成する膜であれば良い。
次に、図３に示す如く、ＬＯＣＯＳ酸化膜１８（図４参照）を形成する部分に開口部が設けられるように、ポリシリコン膜１３及びシリコン窒化膜１４を選択的に除去する。このとき、図示していないが、スクライブライン領域には、Ｎ型の埋込拡散層２形成時に、基板１表面に段差が形成される。そして、この段差をアライメントマークとして利用し、ポリシリコン膜１３及びシリコン窒化膜１４を、選択的に除去する。
その後、ドレイン領域として用いられるＮ型の拡散層１５を形成するためのフォトレジスト１６をエピタキシャル層５表面に形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層１５が形成される領域上面のフォトレジスト１６に開口部１７を形成する。
このとき、既に、エピタキシャル層５表面に配置されているポリシリコン膜１３及びシリコン窒化膜１４の段差をアライメントマークとして利用することができる。そして、フォトレジスト１６をマスクとして、Ｎ型不純物、例えば、リン（Ｐ）をイオン注入し、Ｎ型の拡散層１５を形成する。この製造方法により、ＬＯＣＯＳ酸化膜１８の形状、例えば、バーズビークの厚み、バーズビークの形状等に左右されることなく、Ｎ型の拡散層１５を形成することができる。
尚、本実施の形態でのＬＯＣＯＳ酸化膜１８が本発明の「フィールド酸化膜」に対応するが、ＬＯＣＯＳ法により形成する場合に限定するものではない。本発明の「フィールド酸化膜」は、厚い熱酸化膜を形成できる製造方法により形成される場合でも良い。
次に、図４に示す如く、ポリシリコン膜１３及びシリコン窒化膜１４をマスクとして用い、シリコン酸化膜１１、１２上から、例えば、８００〜１２００℃程度でスチーム酸化により、酸化膜付けを行う。そして、同時に、基板１全体に熱処理を与えＬＯＣＯＳ酸化膜１８を形成する。このとき、ポリシリコン膜１３及びシリコン窒化膜１４が形成された部分の一部には、バーズビークが形成される。尚、ＬＯＣＯＳ酸化膜１８の平坦部では、例えば、厚さ３０００〜５０００Å程度に形成される。特に、分離領域８上では、ＬＯＣＯＳ酸化膜１８が形成されることで、より素子間分離が成される。その後、シリコン窒化膜１４を除去する。
次に、図５に示す如く、ポリシリコン膜１３、あるいは、ＬＯＣＯＳ酸化膜１８上面に、ポリシリコン膜１９、タングステンシリコン膜２０及びシリコン酸化膜２１を、順次、堆積する。このとき、第１の素子形成領域９では、エピタキシャル層５表面に残存したシリコン酸化膜１２がゲート酸化膜として用いられる。同様に、第２の素子形成領域１０では、エピタキシャル層５表面に残存したシリコン酸化膜１１、１２がゲート酸化膜として用いられる。また、シリコン酸化膜１２上面に残存したポリシリコン膜１３上面に、更に、ポリシリコン膜１９及びタングステンシリコン膜２０を堆積する。そして、ゲート電極２２、２３（図６参照）として用いるための所望の膜厚とする。尚、本実施の形態でのポリシリコン膜１９及びタングステンシリコン膜２０が本発明の「第２のシリコン膜」に対応する。そして、本発明の「第２のシリコン膜」としては、ゲート電極を構成する膜であれば良い。
このとき、図２を用いて上述したように、シリコン酸化膜１２を堆積した後にポリシリコン膜１３を堆積する。そして、ＬＯＣＯＳ酸化膜１８を形成し、ポリシリコン膜１９を堆積するまでの間、シリコン酸化膜１２はポリシリコン膜１３で被覆されている。この製造方法により、シリコン酸化膜１１、１２が酸化し、成長する量を大幅に低減することができる。そして、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのゲート酸化膜の膜厚は、適した範囲内で維持される。
また、ゲート酸化膜として用いるシリコン酸化膜１１、１２及びゲート電極２２、２３として用いるポリシリコン膜１３をＬＯＣＯＳ酸化膜１８形成時のマスクとして兼用する。この製造方法により、ＬＯＣＯＳ酸化膜１８形成用のシリコン酸化膜を堆積し、除去する工程を省略でき、製造工程を簡略化し、製造コストを抑制できる。
尚、本実施の形態では、ポリシリコン膜１３、１９は、２回の堆積工程により、所望の膜厚となるように形成される。この製造方法により、ポリシリコン膜１３の膜厚を薄くすることができる。そして、ＬＯＣＯＳ酸化膜１８を形成する際のパターニングを容易にすることができる。しかしながら、本実施の形態では、シリコン酸化膜１２表面にゲート電極２２、２３の膜厚に適したポリシリコン膜を１回の堆積工程で、形成する場合でも良い。
次に、図６に示す如く、第１及び第２の素子形成領域９、１０において、ポリシリコン膜１９、タングステンシリコン膜２０及びシリコン酸化膜２１を選択的に除去する。そして、ゲート電極２２、２３等を形成し、ゲート電極２２、２３をマスクとして、同一のエッチング工程で、シリコン酸化膜１１、１２を選択的に除去する。
上述したように、第１の素子形成領域９では、エピタキシャル層５表面にシリコン酸化膜１２のみが堆積している。一方、第２の素子形成領域１０では、エピタキシャル層５表面にシリコン酸化膜１１（図２参照）、１２が堆積している。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、Ｐ型の拡散層２４、２５を形成する。Ｐ型の拡散層２４、２５は、Ｐチャネル型のＭＯＳトランジスタのドレイン領域、ソース領域となる。尚、図６以降では、第２の素子形成領域でのシリコン酸化膜１１、１２は、一体にシリコン酸化膜１２として図示している。また、第１及び第２の素子形成領域でのポリシリコン膜１３、１９は、一体にポリシリコン膜１９として図示している。
このとき、第２の素子形成領域１０では、ゲート電極２２を用いて、自己整合技術によりＰ型の拡散層２４、２５を形成する。そして、ホウ素（Ｂ）がゲート電極２２を突き抜けてしまうと、ドレイン領域とソース領域とを区分して形成出来なくなってしまう。そのため、ホウ素（Ｂ）を加速電圧３０〜６０ｋｅＶ程度でイオン注入するためには、エピタキシャル層５上面のシリコン酸化膜の膜厚が、例えば、４００〜８００Å程度である必要がある。つまり、ドレイン領域及びソース領域を形成する工程では、不純物がゲート電極２２を突き抜けない加速電圧で行われる。そして、その加速電圧で、不純物がシリコン酸化膜１１、１２を突き抜けるように、シリコン酸化膜１１、１２の膜厚がエッチングされる。
一方、Ｐ型の拡散層２４、２５が形成される領域の上面では、シリコン酸化膜１１、１２は、例えば、１０００Å〜１４００Å程度堆積されている。そのため、エッチングにより、Ｐ型の拡散層２４、２５が形成される領域のシリコン酸化膜１１、１２を選択的に除去する必要がある。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層２４、２５が形成される領域のみのシリコン酸化膜１１、１２を除去する場合には、マスク枚数が増加する。マスク枚数の増加により、製造コストが掛かる。そこで、パターンニングされたフォトレジストを形成しない状態でエッチングを行うこともできる。この場合には、シリコン酸化膜１２のみが堆積されている領域では、エピタキシャル層５表面が、例えば、１００Å程度オーバーエッチングされる領域も存在する。
しかしながら、低耐圧のＮチャネル型のＭＯＳトランジスタは、エピタキシャル層５が、若干、オーバーエッチングされても、耐圧特性等への影響は少ない。これは、図８に点線で示すように、空乏層が、不純物濃度の低いエピタキシャル層５の深部へと広がる。そして、オーバーエッチングされた領域が、空乏層の形成領域内に存在し難い構造となるからである。この構造により、オーバーエッチングされた領域で電界集中を起こすこともなく、耐圧特性を劣化させることはないと考えられる。つまり、本実施の形態では、Ｐ型の拡散層２４、２５が形成される領域上面のシリコン酸化膜１１、１２を選択的に除去する際に、エピタキシャル層５全面に対して、エッチングを行う。この製造方法により、マスク枚数を低減でき、製造コストを低減できる。また、製造工程を簡略化することができる。
尚、上述したように、エピタキシャル層５表面には、予め、シリコン酸化膜１１、１２が堆積されている。そして、ゲート電極２２を用いて自己整合技術により、シリコン酸化膜１１、１２をドライエッチングする。この製造方法により、ゲート電極２２下部のシリコン酸化膜１１、１２のサイドエッチングにより、耐圧特性が劣化することはない。
その後、エピタキシャル層５上面にＴＥＯＳ膜２６を堆積し、ＴＥＯＳ膜２６上面にフォトレジスト２７を堆積する。公知のフォトリソグラフィ技術を用い、第１の素子形成領域９では、フォトレジスト２７の、Ｐ型の拡散層２８が形成される領域に開口部を形成する。第２の素子形成領域１０では、フォトレジスト２７の、Ｐ型の拡散層２４、２５が形成される領域に開口部を形成する。そして、フォトレジスト２７をマスクとして、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、Ｐ型の拡散層２４、２５、２８を形成する。このとき、図示したように、ゲート電極２２、２３を用い、自己整合技術によりＰ型の拡散層２４、２５、２８を形成する。
次に、図７に示す如く、エピタキシャル層５の表面から、公知のフォトリソグラフィ技術を用い、Ｎ型不純物、例えば、リン（Ｐ）をイオン注入し、Ｎ型の拡散層２９、３０、３１を形成する。Ｎ型の拡散層２９はドレイン取り出し領域として用いられる。Ｎ型の拡散層３０はソース領域として用いられる。図示したように、Ｎ型の拡散層２９、３０、３１は、ＬＯＣＯＳ酸化膜１８を用いて、自己整合技術により形成される。
その後、エピタキシャル層５上面に、例えば、絶縁層３２としてＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等を堆積する。例えば、ＣＨＦ３＋Ｏ２系のガスを用いたドライエッチングにより、絶縁層３２にコンタクトホール３３、３４、３５、３６、３７を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型不純物、例えば、フッ化ホウ素（ＢＦ）をイオン注入し、Ｐ型の拡散層３８、３９を形成する。このとき、Ｐ型の拡散層３８、３９は、コンタクトホール３６、３７を用い、自己整合技術により形成される。この製造方法により、Ｐ型の拡散層３８、３９は、Ｐ型の拡散層２４、２５に対して位置精度良く形成される。
次に、図８に示す如く、コンタクトホール３３、３４、３５、３６、３７内壁等にバリアメタル膜４０を形成する。そして、コンタクトホール３３、３４、３５、３６、３７内をタングステン（Ｗ）膜４１で埋設する。Ｗ膜４１上面に、ＣＶＤ法により、アルミ銅（ＡｌＣｕ）膜、バリアメタル膜を堆積する。その後、公知のフォトリソグラフィ技術を用い、ＡｌＣｕ膜及びバリアメタル膜を選択的に除去する。そして、Ｐチャネル型のＭＯＳトランジスタのドレイン電極４２及びソース電極４３を形成する。また、Ｎチャネル型のＭＯＳトランジスタのドレイン電極４４及びソース電極４５を形成する。尚、図８に示した断面では、ゲート電極２２、２３への配線層は図示していないが、その他の領域で配線層と接続している。
上述したように、本実施の形態では、ＭＯＳトランジスタが形成される領域に、予め、ゲート酸化膜としてのシリコン酸化膜を形成した後にＬＯＣＯＳ酸化膜を形成する場合について説明したが、この場合に限定するものではない。ＬＯＣＯＳ酸化膜を形成した後に、ゲート酸化膜としてのシリコン酸化膜を形成する場合でも、同様な製造方法を用いることもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
符号の説明
１ Ｐ型の単結晶シリコン基板
５ Ｎ型のエピタキシャル層
９ 第１の素子形成領域
１０ 第２の素子形成領域
１１ シリコン酸化膜
１２ シリコン酸化膜
１３ ポリシリコン膜
１４ シリコン窒化膜
１８ ＬＯＣＯＳ酸化膜
１９ ポリシリコン膜
２０ タングステンシリコン膜
２１ シリコン酸化膜
２２ ゲート電極
２３ ゲート電極
２４ Ｐ型の拡散層
２５ Ｐ型の拡散層

Claims (3)

  1. 半導体層を準備し、前記半導体層に形成された分離領域により区画された複数の素子形成領域に、第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタよりゲート酸化膜の膜厚の薄い第２のＭＯＳトランジスタとを形成する半導体装置の製造方法において、
    前記第１のＭＯＳトランジスタの形成領域の前記半導体層表面に、第１の絶縁膜を選択的に形成した後、前記第１及び第２のＭＯＳトランジスタの形成領域の前記半導体層表面に、第２の絶縁膜を形成する工程と、
    前記第１のＭＯＳトランジスタの形成領域に開口部を有する第１のゲート電極を形成し、その工程と同時に前記第２のＭＯＳトランジスタの形成領域に開口部を有する第２のゲート電極を形成し、前記第１のゲート電極の開口部内のドレイン領域及びソース領域の形成領域上面の前記第１及び第２の絶縁膜の膜厚を薄くし、その工程と同時に前記第２のゲート電極の開口部内の第２の絶縁膜を除去する工程と、
    前記第１のゲート電極上方から前記第１のゲート電極の開口部に不純物をイオン注入し、前記第１のＭＯＳトランジスタのドレイン領域及びソース領域を形成する工程と、
    前記半導体層の上面に絶縁層を形成し、前記ドレイン領域、前記ソース領域に通じ、前記第１のゲート電極の開口部より幅の狭いコンタクトを形成する工程と、
    前記コンタクトを用いて、前記第１のＭＯＳトランジスタのドレイン領域及びソース領域の内部に不純物を注入する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記第１のＭＯＳトランジスタのドレイン領域およびソース領域を形成する工程において、前記第２のＭＯＳトランジスタの第２のゲート電極の開口部に不純物を注入することで前記第２のＭＯＳトランジスタのバックゲート領域を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１及び第２のゲート電極を形成する工程では、前記第２の絶縁膜上面に、フィールド酸化膜が形成される領域に開口部が設けられるように第１のシリコン膜及びシリコン窒化膜を形成し、
    前記第１のシリコン膜及びシリコン窒化膜をマスクとして用い前記半導体層にフィールド酸化膜を形成した後、前記シリコン窒化膜を除去し、前記第１のシリコン膜上面に第２のシリコン膜を堆積し、前記第１及び第２のシリコン膜を選択的に除去することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2004285024A 2004-09-29 2004-09-29 半導体装置の製造方法 Expired - Fee Related JP4804734B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004285024A JP4804734B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法
TW094131263A TWI278059B (en) 2004-09-29 2005-09-12 Manufacturing method of semiconductor device
KR1020050087712A KR100662688B1 (ko) 2004-09-29 2005-09-21 반도체 장치의 제조 방법
US11/233,648 US7402474B2 (en) 2004-09-29 2005-09-23 Manufacturing method of semiconductor device
CNB2005101076367A CN100345281C (zh) 2004-09-29 2005-09-29 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285024A JP4804734B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006100579A JP2006100579A (ja) 2006-04-13
JP4804734B2 true JP4804734B2 (ja) 2011-11-02

Family

ID=36099747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285024A Expired - Fee Related JP4804734B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7402474B2 (ja)
JP (1) JP4804734B2 (ja)
KR (1) KR100662688B1 (ja)
CN (1) CN100345281C (ja)
TW (1) TWI278059B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309636B2 (en) * 2005-11-07 2007-12-18 United Microelectronics Corp. High-voltage metal-oxide-semiconductor device and method of manufacturing the same
CN104037171B (zh) * 2013-03-04 2016-09-28 旺宏电子股份有限公司 半导体元件及其制造方法与操作方法
US9349830B2 (en) * 2013-03-05 2016-05-24 Macronix International Co., Ltd. Semiconductor element and manufacturing method and operating method of the same
JP6326858B2 (ja) 2014-02-24 2018-05-23 セイコーエプソン株式会社 半導体装置およびその製造方法
CN109417050B (zh) * 2016-06-30 2022-11-18 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5439842A (en) * 1992-09-21 1995-08-08 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5977607A (en) * 1994-09-12 1999-11-02 Stmicroelectronics, Inc. Method of forming isolated regions of oxide
JP2833581B2 (ja) * 1996-04-25 1998-12-09 日本電気株式会社 半導体装置の製造方法
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP3338383B2 (ja) * 1998-07-30 2002-10-28 三洋電機株式会社 半導体装置の製造方法
JP2002009168A (ja) * 2000-06-19 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2003092362A (ja) * 2001-09-17 2003-03-28 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004039681A (ja) 2002-06-28 2004-02-05 Fuji Film Microdevices Co Ltd 半導体装置およびその製造方法
JP4098208B2 (ja) 2003-10-01 2008-06-11 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI278059B (en) 2007-04-01
US7402474B2 (en) 2008-07-22
CN100345281C (zh) 2007-10-24
KR20060051481A (ko) 2006-05-19
TW200614413A (en) 2006-05-01
CN1767172A (zh) 2006-05-03
KR100662688B1 (ko) 2007-01-02
US20060068538A1 (en) 2006-03-30
JP2006100579A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
CN100527386C (zh) 半导体器件的制造方法
JP3831602B2 (ja) 半導体装置の製造方法
US7629214B2 (en) Method of making a transistor with a sloped drain diffusion layer
CN100505320C (zh) 半导体装置及其制造方法
CN100490096C (zh) 半导体装置及其制造方法
JP2007095827A (ja) 半導体装置及びその製造方法
KR100787282B1 (ko) 반도체 장치 및 그 제조 방법
US5352617A (en) Method for manufacturing Bi-CMOS transistor devices
JP4804734B2 (ja) 半導体装置の製造方法
JP4959931B2 (ja) 半導体装置の製造方法
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
JP2021153163A (ja) 半導体装置の製造方法、および半導体装置
JPH098135A (ja) 半導体装置の製造方法
JP2007158188A (ja) 半導体装置及びその製造方法
US20050139869A1 (en) Semiconductor device
JP2008010626A (ja) 半導体装置及びその製造方法
KR100448593B1 (ko) 반도체 소자의 제조방법
JP2005101064A (ja) 半導体装置の製造方法
JPH10189785A (ja) 半導体装置及びその製造方法
JP2005175029A (ja) バイポーラトランジスタの製造方法及び同方法により製造したバイポーラトランジスタ
JPH11297687A (ja) 半導体装置の製造方法
JPH1167944A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110808

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees