JP4772188B2 - 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 - Google Patents
強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 Download PDFInfo
- Publication number
- JP4772188B2 JP4772188B2 JP2000585917A JP2000585917A JP4772188B2 JP 4772188 B2 JP4772188 B2 JP 4772188B2 JP 2000585917 A JP2000585917 A JP 2000585917A JP 2000585917 A JP2000585917 A JP 2000585917A JP 4772188 B2 JP4772188 B2 JP 4772188B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pzt
- electrode
- conductive oxide
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
- H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の属する技術分野】
本発明は、強誘電コンデンサの作成方法に関する。
また、本発明は、基板上にPZT層を成長させる方法に関する。
また、本発明は、強誘電コンデンサに関する。
また、本発明は、3次元コンデンサに関する。
【0002】
【従来の技術】
不揮発性メモリの技術は、強誘電コンデンサ(FERAM構造)を基礎にして進歩している。この進歩において、PZT薄膜は重要な候補材料である。PZT薄膜は、少なくとも、プラチナ、ジルコニウム及びチタニウムから構成される強誘電層である。通常、PZT薄膜は、Pb(Zr,Ti)O3又は(PbX)(Zr TiY)O3の構造を取り、この構造式において、XはLaを示し、YはTaを示し、ドーパントとして少濃度で含まれている。
【0003】
強誘電PZT系コンデンサは、第一電極と第二電極間にPZT層を挟んで形成される。ここで第一電極とは下部電極であり、第二電極とは上部電極である。
【0004】
PZT材料の主な利点は、結晶化温度が比較的低く(500〜600℃)、そのためベースラインCMOSプロセスに適合し、また高い残留分極を示す点である。
【0005】
Pt層等の下部電極上に直接PZT層を析出させるとコンデンサの耐疲労性能が低くなるため、PZT層を析出する前に、まず導電性酸化物層をPt層上に析出させることが示唆されていた。導電性酸化物としては、IrO2,RuO2及びOsO2 等の ルチル型結晶構造を有する単一酸化物、又は、(La, Sr)CoO3等のペロブスカイト構造を有する複合酸化物が用いられる。
【0006】
強誘電PZT層の合成に、通常、以下の2段階処理が使われる。
例えばゾルゲル法、CVD法又はその関連技術により、非晶質層を析出し、
熱処理(結晶化)により、この非晶質層をペロブスカイト結晶構造を有する強誘電層に転化させる。
【0007】
配向PZT層の成長は、主として、ペロブスカイト電極を使用すると容易になるが、実際には、反応スパッタリングで容易に合成できる単一酸化物が好ましい。この点で、RuO2は、比較的低い抵抗(50μΩcm、ルチル型酸化物の中で最も低い)、優れた拡散遮断性、及びシリコン技術との適合性がよいため、多くの関心を集めている。
【0008】
高品質ヒステリシスループ及び強誘電スイッチング特性を示すPZT強誘電層を得る為には、PZT層を構成する粒子が強い選択(111)配向を得ると好都合である。
【0009】
このことは、(111)配向を有する、スパッタ処理されたPt層等の(111)配向を有するテンプレート層を用いることにより達成可できる。
【0010】
PZT層が所望の(111)配向を得るためには、一般に、強い選択配向を持って析出される性質を有するいわゆるテンプレート層の上に、円柱状微細構造が得られるような条件下で、導電性酸化物を成長させる。このタイプの微細構造において、Pt層の粒子と導電酸化物層の粒子との間には一定の配向関係が存在する。
【0011】
つまり、そのような円柱状微細構造を有する導電性酸化物層は、下方のPt層の配向を伝えることができ、それにより、この導電性酸化物層の上に形成されたPZT層は、結晶化処理後、確実に下方のPt層と同じ配向性を有することができる。Pt粒子は強い選択(111)配向を有するので、このことは、導電性酸化物層の粒子も同様に選択配向性を有することを意味する。続いて成長させるPZT層の粒子も、又、導電性酸化物との間に一定の配向関係を有する傾向を持つため、このように、(111)配向を有する高配向PZT層を成長させることが可能である。
【0012】
しかし、上記説明した従来の方法には、いくつかの欠点がある。
【0013】
第一に、Ptのようなテンプレートを使う必要があるため、かなり複雑な加工が必要である。しかしながら、テンプレート層無しでは導電性酸化物は不揃いもしくは混在した構造を持って成長する性質があるので、テンプレート層は必要である。
【0014】
第二に、第一層すなわちテンプレート層と、第二層すなわち導電性酸化物層の両層が円柱状構造であり、そのため、これら層の拡散遮断特性は低下する。拡散遮断特性は、PZT層の下の層を、PZT層の成長過程で酸素の内部拡散から保護するのに必要である。コンデンサの下部電極が、下部電極を、例えば、MOSFET等の活性素子の端子に接続する仲介接続部上に形成される構成では、このことは特に重要である。この酸素の外部拡散は、この仲介接続部の電気的特性、特に導電性の劣化に繋がる可能性がある。
【0015】
第三に、円柱状構造の下部電極上にPZT層を成長させると、適用方法にもよるが、さらなる不都合を引き起こす。すなわち、典型的に、横幅100〜200 nmの小粒子サイズのPZT層を形成することになる。この小粒子サイズは、結晶化処理の過程で、円柱状構造層上のPZTの高い核形成速度の結果として生じる。この高い核形成速度は、円柱状構造層の表面粗さが大きいために起こる。この表面粗さは、結晶面を形成する傾向を有する導電性酸化物の粒子によって生じる。これらの結晶面は、成長方向に対して一定の角度で配向する。この効果のために、小粒子の層は低い表面粗さを持つことになる。一方、表面粗さが高いと、結晶化の過程で、所望のエネルギー的に良好な結晶構造を持つ核を形成する。何故なら、核形成は2つの隣接する粒子間の表面の凹みで起こり、それにより、核形成を行うために作り出さなければならない必要な表面の量を最小にするからである。また、円柱状構造の電極層上で得られる小粒子のPZT層は、単一PZT粒子上に強誘電素子を作成することを不可能にする。粒子境界を含む複合粒子から成るコンデンサと比較して、単一粒子からなるPZT層で構成される強誘電コンデンサは、急激な強誘電スイッチング、低リーク電流、及び高耐性等の優れた特性を示すことが知られている。
【0016】
第4に、円柱状構造の下部電極を用いて3次元コンデンサを作成すると、望ましくない配向をしたPZTが側壁上に成長する。この誤配向は、3次元コンデンサ作成の目的、すなわち、ウエファの単位面積当たりのスイッチ可能な充電量の増加が不可能であることを意味している。この問題を避けるためには、PZTの粒子配向の制御に下部電極の粒子配向を利用しない新しい方法を開発しなければならない。
【0017】
【発明が解決しようとする課題】
本発明の目的は、下部電極上にPZT層を成長させる方法、従って、現在の技術状態の欠点を有さない強誘電コンデンサの作成方法を提案することにある。
【0018】
【発明を解決するための手段】
第一の発明は、下記の工程から成る強誘電コンデンサの作成方法に関する。
基板上に形成された導電性酸化物の層から基本的に構成される第一電極を作成し、
上記導電性酸化物層の上に強誘電PZT層を形成し、
上記第一電極から絶縁される第二電極を強誘電PZT層上に作成する工程から成る方法において、
上記導電性酸化物層は、個々の粒子から成る少なくとも2つの分層から構成され、上部分層は不揃いな配向をする個々の粒子から成る。
【0019】
上記導電層はマイクロ又はナノオーダーの結晶構造を有する。導電性酸化物層は、導電性酸化物層の厚さの、少なくとも1/2、好ましくは、1/5の粒子サイズを有することが好ましい。
【0020】
第一の好ましい実施例によれば、上記導電層は、単一の酸化物、好ましくはIr O2、RuO2、RhO2、ReO2、又はOsO2等のルチル型結晶構造を有する単一酸化物から形成される。
【0021】
他の好ましい実施例によれば、上記導電層は、(La,Sr)CoO3等のペロブスカイト結晶構造を有する複合酸化物から形成される。
【0022】
好ましい実施例によれば、上記PZT層は、第一のPZT分層と第二のPZT分層から構成され、第一のPZT分層のTi濃度が第二の分層のTi濃度より高いことを特徴とする。
【0023】
強誘電PZT層の作成は以下の工程から成る。
非晶質PZT層の析出、及び
熱処理により上記非晶質層を結晶化して強誘電PZT層を形成する。
上記PZT層は、好都合にも、(111)配向性を有するようになる。
【0024】
好ましい実施例によれば、上記方法は、第一電極の形成の前に、さらに以下の工程を含む。
活性素子上に接触層を析出させ、
上記接触層上に導電性仲介接触部を析出させる。
上記活性素子は、MOSFETであってもよい。
【0025】
第二の発明は、基板上に形成された導電性酸化物層の上に直接PZT層を成長させる方法に関し、上記導電層は、個々の粒子から成る少なくとも2つの分層から構成されており、上部分層は不揃いな配向の個々の粒子から成ることを特徴とする。
【0026】
導電性酸化物層成長の過程において、上記基板は、第一の所定温度Tc 1から第二の所定温度Tc 2までの温度範囲を持つ。Tc 1は、その温度以下では導電性酸化物層の分層が非晶質である温度と定義し、Tc 2は、確実に、導電性酸化物層の粒子サイズが所定の寸法、好ましくは数ナノメーターオーダー、典型的には、20nmオーダーを超えないようにする温度と定義する。
【0027】
PZT層成長過程における好ましい雰囲気は、混合比1以上、好ましくは4/1以上のO2/Arの混合雰囲気である。
【0028】
導電性酸化物層成長過程における析出速度は、15〜20nm/分の範囲である。
【0029】
上記導電性酸化物層は、PZT層の厚さの、少なくとも1/2、好ましくは1/5の粒子サイズを有することが好ましい。
【0030】
第三の発明は、少なくとも以下の構成からなる強誘電コンデンサに関わる。
第一電極、
上記第一電極から絶縁された第二電極、及び
上記第一電極と上記第二電極との間に挟まれる強誘電PZT層から成る強誘電コンデンサにおいて、
第一電極は、少なくとも、個々の粒子から構成される少なくとも2つの分層を有する導電性酸化物層から成り、上部分層は、個々の粒子が不揃いな配向を示し、好ましくは粒子サイズが20nmより小さいナノオーダーの結晶構造を有することを特徴とする。
【0031】
第一の好ましい実施例によれば、上記導電層は、好ましくはIrO2、RuO2、RhO2、ReO2、又はOsO2等のルチル結晶構造を有する単一酸化物から形成される。
【0032】
他の好ましい実施例によれば、上記導電層は、(La,Sr)CoO3等のペロブスカイト結晶構造を有する複合酸化物から形成される。
【0033】
好都合にも、上記導電層は(111)配向性を有するようになる。
【0034】
また、好ましい実施例によれば、上記PZT層は、第一のPZT分層と第二のPZT分層から構成されており、第一のPZT分層のTi濃度が第二のPZT分層のTi濃度よりも高いことを特徴とする。
【0035】
第四の発明は、以下の構成の3次元強誘電コンデンサに関する。
第一電極、
第一電極から絶縁される第二電極、及び
第一電極と第二電極との間に挟まれる強誘電PZT層から成り、
上記PZT層は、上記第一電極に部分的に重なる一つの水平面と2つの側壁を有する形態を持ち、上記第一電極は、少なくとも、個々の粒子から成る少なくとも2つの分層を有する導電性酸化物層から成り、上部分層は、好ましくは粒子サイズが20nmより小さい、不揃いな配向を示す個々の粒子から成ることを特徴とする。
【0036】
【発明の実施の形態】
図面を参照し、本発明をさらに詳しく説明する。図1は、現在の技術状態による、SiO2等の任意の基板の上に(111)配向のPZT層を成長させる方法を説明する図である。上記SiO2基板(11)上に、Pt層等のテンプレート層(13)を、接着層(12)を介して析出させる。その後、RuO2等の導電性酸化物層(14)を析出させる。上記Pt層(13)は(111)配向を有する。Pt層(13)の粒子が、強い選択(111)配向を示すために、その上に析出される導電性酸化物層(14)もまた選択配向する。
【0037】
導電性酸化物層(14)上に引き続いて成長させたPZT層(15)の粒子もまた、上記導電性酸化物層(14)が選択(100)配向を示す場合であっても、上記選択(111)配向を有する傾向を持つ。上記導電性酸化物層(14)の上に引き続いて成長させたPZT層(15)の粒子もまた、選択(111)配向を有する傾向がある。
【0038】
図2は、テンプレート層無しで、導電性酸化物層(24)上に強(111)配向のPZT層(25)を成長させる方法の説明図である。この図に示すように、好ましくは、20nm以下の粒子サイズを有するルチル構造又はペロブスカイト構造のナノオーダーの結晶性導電性酸化物層(24)が用いられる。
【0039】
所望のナノオーダーの結晶性微細構造を有するPZT膜は、析出変数、すなわち、反応スパッタリングの場合、基板温度、析出速度、及び、酸素/アルゴン混合比の特定の組合わせ選択により合成可能となる。
【0040】
(1)金属をターゲットとしてスパッタ析出を行う場合、ターゲット材料を確実かつ完全に酸化するには十分に高い酸素/アルゴン混合比を必要とする。
(2)基板温度は、導電性酸化物層が非晶質状態である場合、定義した最低温度Tc 1以上でなければならない。大気中での安定性が低いため、そのような非晶質導電性酸化物層は望ましくないからである。
(3)基板温度は、確実に(横方向)個々の粒子サイズが20nmを超えないようにするために、十分に低く(臨界温度Tc 2以下)しなければはならない。この温度を超えると、表面拡散率が増加し、結果として粗い粒子の薄膜となる。
(4)析出速度は、円柱状より、むしろ、粒子状微細構造の薄膜が確実に形成されるべく、十分に速く(臨界析出速度rc以上)なければならない。rcを超えると、スパッタされた原子の到達速度は、層成長過程において、現存の粒子上に新しい粒子の核形成を確実にするに十分早くなる。表面拡散率が増加するため、析出温度を上げていくにつれて、析出速度rcも速くなる(同一の物質の場合)。
【0041】
温度Tc 1及びTc 2は、スパッタされている金属原子の絶対溶解温度Tmで測定できるので、上記要件から特定される加工窓は、導電性酸化物の種類によって変わる。さらに、(La, Sr)CoO3等のペロブスカイト構造を有する複合(2成分又は3成分)酸化物においては、Tc 1及びTc 2は、RuO2,IrO2,RhO2,OsO2,ReO2,・・・等のルチル構造の単一酸化物におけるよりも通常高温である。
【0042】
たとえば、反応スパッタリングで生成されたRuO2の場合、所望のナノオーダー結晶性構造を有する薄膜は、100〜150℃範囲の基板温度、及び、対応析出速度rc=15〜20nm/分で形成できる。金属Ruをターゲットとした場合、Ruを完全に酸化してRuO2に確実にするためにはO2/Ar混合比を4/1とする必要がある。
【0043】
他の材料の加工窓は、それらの絶対溶解温度から計算することができる。例えば、オスミウム(Os)の溶解温度はTm(Os)=330°K=1.3×Tm(Ru)であるので、同じ析出速度を得るには、オスミウムの析出窓は215〜275℃となる。
【0044】
導電性酸化物層粒子とその下の層の粒子間には、(たとえ、この下の層が選択配向性を有しているにしても)一定の配向関係は存在しない。層の表面を構成する粒子に選択配向性がないために、このナノオーダー結晶性導電性酸化物層の上に成長させたPZT層の配向選択は、円柱状構造の導電性酸化物層のケースから明らかな方法で生じる。PZTをその上で成長する粒子との間に一定の配向関係を持って成長させる代わりに、PZTを、結晶化の核を形成するのに必要な表面エネルギーを最小にする配向で成長させる。PZTにおいて、最小表面エネルギーに対応する配向は(111)配向である。このため、導電性酸化物層の上面を構成している粒子の選択配向性が無くとも、又、テンプレート層が無くとも、ナノオーダーの結晶性又は粒子状導電性酸化物層の上に成長させたPZT層の配向は(lll)となる。PZT層を結晶化するのに必要な熱処理は、導電性酸化物層のナノオーダー結晶構造に殆ど影響を及ぼさない。
【0045】
ナノオーダー結晶性導電性酸化物層の粒子は概してに20nm又はそれ以下であるので、この粒子サイズは円柱状構造層の粒子サイズより数倍小さく、それゆえ、粒子状構造層の表面粗さは円柱状構造層の表面粗さよりも小さいことを意味する。ナノオーダー結晶性導電性酸化物の表面粗さが小さいことから、所望のルチル相又はペロブスカイト相のPZTの核の形成速度は、円柱状層の上におけるより遅くなる。核の成長速度は、層の表面粗さの変化に影響されないので、ナノオーダー結晶性導電性酸化物の下部電極層の場合には、大きい粒子サイズ(典型的には10〜100倍)になる。
【0046】
図3は、上面に成長させたPZTの構造に与える下部電極成長温度の効果を示すグラフである。高い成長温度においては、RuO2層が円柱状構造を持つ場合、PZTの構造は(111)/(101)/(100)配向が混在したものとなる。この混在PZT構造は、RuO2層の混在構造に起因している。この混在構造は、Ptの上に成長したRuO2層の不揃いな構造のために生じる。下部電極スパッタリングの過程における基板温度が下がるので、RuO2薄膜の粒子サイズは小さくなり(そのことはRuO2の(110)ピークの強度減少に反映される)、PZTは選択(111)配向することになる。強い(111)配向層への転移が起こる温度は250〜150℃である;これは、RuO2薄膜が円柱状構造から粒子状構造へと転移する温度域でもある。しかしながら、導電性酸化物が円柱状構造から粒子状構造へと、従がって、混在配向から鋭い(III)配向PZTへと所望の転移をするこの臨界温度の数値は、特定の下部電極材料、析出速度等の加工変数、及び、導電性酸化物が成長する層の種類に、かなり依存して変わる。
【0047】
強誘電コンデンサ素子の特性に及ぼす下部電極粒子構造の効果の一例を図4と図5に示す。図4に示されているのは円柱状構造を有す不揃いな構造のRuO2下部電極のヒステリシス特性である。下部電極は350℃で成長させた。ヒステリシスループは傾いている、すなわちフィールド軸との交点での傾きは比較的小さい。このことは、材料をメモリ回路への応用にあまり適さなくさせる遅いスイッチング挙動であることを示している。ループの傾きは、下部電極層のこの成長温度によるPZT内の混在構造のために起こる。
【0048】
図5に図示されているのは、RuO2下部電極を低い温度(150℃)で成長させ、粒子状RuO2構造にした、RuO2/PZT/RuO2 FECAP(強誘電コンデンサ)のヒステリシスループである。
【0049】
図6は150℃で成長させたRuO2を有する試料と200℃で成長させた試料のパルススイッチング挙動を比較するためのグラフである。最も低い温度で成長させたRuO2を有する試料の優れたパルススイッチング挙動は、パルススイッチング挙動に及ぼす構造の効果を証明している。再び図3を参照すると、良好なパルススイッチング結果を得るには、非常に鋭い(111)配向PZT構造((111)/(101)+(100)>100)が必要であるという結論に達する。
【0050】
図7のグラフは、同じ要件が層の最適耐疲労性能を得るために適用できることを示している。
【0051】
これらの結果は、粒子状構造の下部電極を用いることによって得られる高い(111)選択性構造に起因する強誘電特性の全体的向上を説明するものである。
【0052】
図2で説明した原理に基づく強誘電コンデンサの典型的な実施例を図8(a) 及び8(b)に示す。
【0053】
図8(a)に、PZT層(35)を第一及び第二電極に挟んで形成される強誘電コンデンサが示されている。同図において、第一電極は下部電極(34)であり、第二電極は上部電極(36)である。
【0054】
本発明によれば、上記第一電極(34)は、ナノオーダーの結晶性構造を有し、個々の粒子から構成される少なくとも2つの分層から成る導電性酸化物層から成り、その内の上部層は不揃な配向の個々の粒子から成る。上記導電性酸化物層は、例えばIrO2、RuO2、RhO2、ReO2、OsO2等の単一酸化物、または、 (La, Sr)Co O3等の複合酸化物であってもよい。
【0055】
ナノオーダー結晶性導電性酸化物層を使用することにより、PZT層に選択的(111)配向を獲得させるための(111)配向のPt層等の選択的な配向を有するテンプレート層の必要性が無くなる。
【0056】
このことは、導電性酸化物(34)の上面に成長させたPZT層(35)に所望の(111)配向性を保持させつつ、配向性への要件に束縛されず、ナノオーダー結晶性構造の導電性酸化物下部電極層(34)を、任意の遮蔽層(31)等の任意の他の下方の層上に析出できることを意味している。このように、下部電極という新規な概念は、加工の複雑さを少なくし、下部電極積層を形成する層の選択に更なる柔軟性をもたらす。
【0057】
特に、図8(c)で説明したように、下部電極(34)とSi基板又は仲介接続部(38)間の直接接触が必要な場合、下部電極という新しい概念は有益である。何故なら、下方半導体基板内に形成された活性素子と強誘電コンデンサの下部電極の役割を果す導電性酸化物層(34)間の信頼性高い電気的接続の確立が要求される、材料の積層の成長が容易になるからである。
【0058】
好ましくは、下方の半導体基板に形成される活性素子(40)の電極又は接触層(39)に上記下部電極(34)を接続する導電性仲介接続部(38)が提案される。特に、上記導電性仲介接続部(39)は、Al、Cu、W等の金属、又は、これらの合金もしくはポリSiプラグであってもよい。そのような活性素子(40)の一例はMOSFETである。
【0059】
さらに厳密に言えば、ナノオーダー結晶性導電性酸化物層(34)を、金属遮蔽層に何ら構造的要件を課せずに、酸化されて導電性酸化物を生成するIr、Ru、Rh、Re、Os等の金属遮蔽層上に析出させることができる。上記金属遮蔽層(31)は、仲介接続部上に析出させる。ナノオーダー結晶性導電性酸化物層の優れた拡散遮蔽特性のため、そのうえに形成されたPZTの結晶化処理は、仲介接続部の酸化または導電率の低下を引き起こすことはない。
【0060】
例えば、TaN 又はTiN 等のTa またはTi系遮蔽層、又は、TiAlN、TaAiN等のTa又はTi系遮蔽層等、他の拡散遮蔽層を用いることも可能である。
【0061】
好ましい実施例によれば、PZT層は、少なくとも、第一のPZT分層と、上記第一の分層上に形成される第二の分層から成る。上記第一の分層は下部電極と隣接しており、上記第二の分層より高いTi濃度を有する。
【0062】
高度に(111)配向したPZT層の成長は、例えば、ゾル-ゲル法、スパッタ、又はCVDなどの技術によって行われる。0.2以上のZr/(Zr+Ti)濃度を有するPZT層にとって、形成された層の結晶化度は、最初に、高Ti濃度のPZTからなる薄い種層を析出させることによって向上できる。特に、0.2以下のZr/(Zr+Ti)濃度を有する種層が形成される。そうすることにより、PZT層内に後に混入されるであろう鉛や酸化鉛の下方電極層への反応性を減少させる。この鉛又は酸化鉛は、別の方法で下部電極と反応して、強誘電素子のリーク電流を増加させる導電性化合物を形成する。高Ti濃度PZT種層を用いることで、単相ペロブスカイト構造で(111)配向し、急激な強誘電スイッチング、高残留分極、低疲労率を特徴とする強誘電層が得られる。
【0063】
従来の方法で成長させるのよりもかなり大きい粒子の層を成長させることができることは、単一PZT粒子又は結晶上に不揮発性メモリ用の強誘電コンデンサ等の強誘電素子の作成が可能になるので、有用である。そのような素子は、複合粒子上に作成され、少なくとも1つの粒子境界を含む素子と比較して、優れたスイッチング品質、耐久性、リーク電流を示すことが証明されている。
【0064】
PZT系不揮発性メモリの現在の技術発展を考えると、それぞれの実施例で説明する作成機構は特に重要である。図9には、回路密度が増していくセルの設計の発展が描かれている。回路密度が低く、平坦なセル設計(図9(a))の場合、PZTに要求される配向を誘発するためのPt等のテンプレート層の使用は、加工の複雑さを増すものではない。一方、中ぐらいの回路密度が必要とされる平坦に積み重ねた図9(b)のセル場合、強誘電体の結晶化の過程において、下部電極は拡散遮蔽壁の役割を果してプラグ材料の酸化を妨ぐ(結果として導電性を失う)。この目的のためには、酸素に対する拡散遮蔽特性が低いため、Ptは適切な材料ではない。PZTに要求される配向を誘発するために使用されるテンプレート層は、必ずしも積層物の拡散遮蔽特性を改善させるわけでもなく、加工を複雑にする。この場合、ナノオーダー結晶性又は粒子状下部電極を用いる、提案されている作成機構は、最小数の層ですみ、同時に、強誘電体に所望の構造が確実に得られ、かつ、酸素がプラグ材料に到達するのを効果的に防ぐ解決策を提供する。よって、粒子状導電性酸化物をプラグ材料の上面に成長させることが可能になる(もしくは、遮蔽層を追加的に挿入してもよい)。その粒子状構造により、プラグ材料/遮蔽層/下部電極の積層構造を制御する必要なく、所望の(111)PZT構造が確実に得られる。
【0065】
1Gb以上の回路密度を得るには、3次元コンデンサを有する積層型セル設計(図9(c))が必要である。なぜなら、セルの読み出し中に適当な信号強度を保持する必要があるということは、単位面積当たりの残存分極が増加しなくてはならないことを意味するからである。もし強誘電体が、水平電極表面及び電極側壁上の双方の電界線に関して、所望の配向を保持するとすれば、3次元コンデンサは唯一効果的である。電界線は電極表面に対してほぼ垂直に走るので、このことは、強誘電体は、水平電極表面と電極側壁の双方に垂直な表面に関して一定の配向を維持していることを意味する。円柱状構造の電極であると、電極側壁上と上面に露出した結晶面は必然的に異なるので、このタイプの電極構造は、必然的に最適配向ではなく、それゆえに上部表面か側壁かの何れから低い信号が発生する。一方、粒子状下部電極を使用すると、常時、強誘電体と電極表面間で同じ配向が確実に保持される。この手方を用いることにより、3次元コンデンサの目的、すなわち、単位面積当たりの信号強度の向上は、充分達成することができる。
【0066】
【実施例】
熱酸化物層を有するシリコンウエファを、強誘電コンデンサ(FECAP)の構造を成長させるための基板として用いる。Rfスパッタリングで厚さ10nmのTiを析出させ、続いて150nmのPtを析出させる。その後、ウエファを急速熱加工(RTA)で、700℃5分間アニールして、反応性PT/Ti積層物を安定化させた。引き続いて、O2/Arの混合気体中で反応DCスパッタリングによって、RuO2を析出させた。後の熱加工工程の間、不安定で部分的に酸化された薄膜の析出を妨ぐために、低スパッター出力(100W)及び、酸素過剰スパッタ雰囲気(Ar中で80%のO2)が採用される。ガス流量は、8×10− 3mbarのガス圧がスパッタリングの前に得られるように調節される。下部電極のスパッタリングのための基板温度の範囲は、150〜350℃である。試料を、下方から放射型発熱体で加熱されたセラミック支持ウエファ上に置き、支持ウエファの下側近くに配置した熱電対を使って、温度を調節する。
【0067】
強誘電体Pb(Zr,Ti)O3の薄膜は、ブトキシエタノールを溶媒として用いて、アルコキサイド型のゾル-ゲル前駆体をスピンコーティングして、溶着させる。熱処理中、Pbの蒸発を補償するために、化学量論的な量に対してPbを15%過剰に添加する。各々が約65nmの厚みを有する4つの分層が、各々の層が温度調節された加熱板上で形成された後、別々に乾燥及び熱分解工程を経て、析出される。乾燥は200℃、2分で行われ、熱分解は400℃、2分で行われる。核形成速度の向上及び層の結晶化度の向上のために、後の3つの分層のZr/Ti濃度(Zr/Ri+30/70)と比べると、第一の分層には低いZr/Ti濃度が(20/80)が用いられる。最後に、各層は、O2雰囲気中、700℃5分間のRTAにより結晶化される。20℃/sramp の速度が採用される。
【0068】
RuO2上部電極は、下部電極のスパッタリング加工で用いたのと同じガス圧、Ar/O2の混合比を用いて、反応スパッタリングにより析出させる。意図的な基板の加熱は上部電極の析出中は行われない。広面積(0.0028cm2)の上部電極がシャドウマスクを用いて析出され、その間、小サイズ(2000m2)のコンデンサが、従来のフォトレジスト フォトリソグラフィとドライエッチングを使ってパターン化される。
【図面の簡単な説明】
【図1】 現状の技術状態による、任意の基板上に(111)配向PZT層を成長させる方法の説明図である。
【図2】 本発明による、任意の基板上に(111)配向PZT層を成長させる方法の説明図である。
【図3】 PZT層の構造に及ぼす、RuO2の成長温度で作成した本件の下部電極の効果の説明図である。
【図4a】 350℃で成長させたRuO2下部電極層を有するコンデンサのヒステリシス測定を示し、1〜7Vまで1V刻みでネストしたループを示している。
【図4b】 350℃で成長させたRuO2下部電極層を有するコンデンサのヒステリシス測定を示し、電圧に対する残留分極(Pr)と飽和分極(Psat)を示している
【図5a】 150℃で成長させたRuO2の下部電極層を有するコンデンサのヒステリシス測定の図で、1〜7Vまで1V刻みでネストしたループを示している。
【図5b】 150℃で成長させたRuO2の下部電極層を有するコンデンサのヒステリシス測定の図で、電圧に対する残留分極(Pr)と飽和分極(Psat)を示している。
【図6】 150℃及び200℃で成長させたRuO2下部電極層を有する試料のパルススイッチングの結果を示す図である。
【図7】 150℃及び200℃で成長させたRuO2下部電極層を有する試料疲労結果を示す図である。
【図8】 本発明の方法により作成された強誘電コンデンサの幾つかの実施例を示す図である。
【図9】 本発明による方法で作成した3次元コンデンサを示す図である。
Claims (14)
- 第一電極と、
前記第一電極から絶縁された第二電極(36又は46)と、
前記第一電極と前記第二電極(36又は46)との間に挟まれた強誘電PZT層(35又は45)と、を含む強誘電コンデンサにおいて、
前記第一電極は、個々の粒子から成る少なくとも2つのサブレイヤ(341及び342)を有する導電性酸化物層(34又は44)を含み、
上部サブレイヤ(342)は、配向方向が不揃いな個々の粒子を有し、
前記導電性酸化物層(34又は44)の粒子サイズが20nm以下であり、
前記PZT層(35又は45)が(111)配向を有することを特徴とする強誘電コンデンサ。 - 前記導電性酸化物層(34又は44)が、単一の酸化物、好ましくはIrO2、RuO2、RhO2、ReO2、OsO2等のルチル型結晶構造を有する単一の酸化物から成ることを特徴とする請求項1に記載の強誘電コンデンサ。
- 前記導電性酸化物層(34又は44)が、(La, Sr)CoO3等のペロブスカイト型結晶構造を有する複合酸化物から成ることを特徴とする請求項1又は2に記載の強誘電コンデンサ。
- 前記PZT層(35)が第一のPZTサブレイヤと第二のPZTサブレイヤとを含み、第一のPZTサブレイヤのTi濃度が第二のPZTサブレイヤのTi濃度よりも高いことを特徴とする請求項1乃至3の何れか1項に記載の強誘電コンデンサ。
- 前記PZT層(45)は、側壁を備え前記第一電極(44)と重なった1つの水平面の形態を有することを特徴とする請求項1乃至4の何れか1項に記載の強誘電コンデンサ。
- 介在接続部(38)を通して電極(39)又は活性素子(40)に接続されていることを特徴とする請求項1乃至5の何れかに記載の強誘電コンデンサ。
- 少なくとも接触層(39)をその上に析出させた活性素子(40)、好ましくはMOSFETと、導電性の介在接続部(38)と、請求項1乃至5の何れか1項に記載の強誘電コンデンサとを含む装置。
- 請求項1乃至7の何れか1項に記載の強誘電コンデンサの製造方法であって、
基本的に導電性酸化物層(34又は44)から成る第一電極を、基板(30)上に作成する工程と、
前記導電性酸化物層(34又は44)上に強誘電PZT層(35又は45)を形成する工程と、
強誘電PZT層(35又は45)の上面に、前記第一電極から絶縁された第二電極(36又は46)を作成する工程と、を含み、
前記導電性酸化物層(34又は44)は、個々の粒子から成る少なくとも2つのサブレイヤ(341及び342)を含み、
上部サブレイヤ(342)は、配向方向が不揃いな個々の粒子を有し、
前記導電性酸化物層(34又は44)の粒子サイズが20nm以下であり、
前記PZT層(35又は45)が(111)配向を有することを特徴とする強誘電コンデンサの製造方法。 - 前記強誘電PZT層(35又は45)を形成する工程が、
アモルファスのPZT層を析出する過程と、
熱処理により前記アモルファスの層を結晶化して強誘電PZT層にする過程とから成ることを特徴とする請求項8に記載の強誘電コンデンサの製造方法。 - 前記第一電極(34)を形成する工程より前に、
活性素子(40)の上に接触層(39)を析出する工程と、
前記接触層(39)上に導電性の介在接続部(38)を析出する工程とをさらに含むことを特徴とする請求項8又は9に記載の強誘電コンデンサの製造方法。 - 前記PZT層の成長時における基板の温度が第一の所定温度Tc1から第二の所定温度Tc2の範囲にあり、第一の所定温度Tc1は、その温度以下では導電性酸化物層のサブレイヤがアモルファスである温度に規定され、第二の所定温度Tc2は、PZT層の粒子サイズが所定寸法、好ましくは20nmのオーダーを超えないことが確実な温度に規定されることを特徴とする請求項8乃至10の何れか1項に記載の強誘電コンデンサの製造方法。
- 前記PZT層の成長時における雰囲気が、O2/Arの混合雰囲気であり、その混合比が1以上、好ましくは4/1以上であることを特徴とする請求項8乃至11の何れか1項に記載の強誘電コンデンサの製造方法。
- 前記PZT層の成長時の析出速度が15〜20nm/分の範囲にあることを特徴とする請求項8乃至12の何れか1項に記載の強誘電コンデンサの製造方法。
- 前記導電性の酸化物層は、前記PZT層の厚さの少なくとも1/2以下、好ましくは1/5以下の粒子サイズを有することを特徴とする請求項8乃至13の何れか1項に記載の強誘電コンデンサの製造方法。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11027698P | 1998-11-30 | 1998-11-30 | |
US60/110,276 | 1998-11-30 | ||
EP99870224 | 1999-10-26 | ||
EP60/110,276 | 1999-10-26 | ||
EP99870224.5 | 1999-10-26 | ||
PCT/BE1999/000155 WO2000033361A1 (en) | 1998-11-30 | 1999-11-30 | Method of fabrication of a ferro-electric capacitor and method of growing a pzt layer on a substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002531943A JP2002531943A (ja) | 2002-09-24 |
JP2002531943A5 JP2002531943A5 (ja) | 2006-11-24 |
JP4772188B2 true JP4772188B2 (ja) | 2011-09-14 |
Family
ID=44693676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000585917A Expired - Fee Related JP4772188B2 (ja) | 1998-11-30 | 1999-11-30 | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6545856B1 (ja) |
EP (1) | EP1145293A1 (ja) |
JP (1) | JP4772188B2 (ja) |
AU (1) | AU1539900A (ja) |
WO (1) | WO2000033361A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7009240B1 (en) * | 2000-06-21 | 2006-03-07 | Micron Technology, Inc. | Structures and methods for enhancing capacitors in integrated circuits |
US6887716B2 (en) | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
US6781179B2 (en) * | 2001-05-30 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film |
JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
JP2003332539A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 |
US20040023416A1 (en) * | 2002-08-05 | 2004-02-05 | Gilbert Stephen R. | Method for forming a paraelectric semiconductor device |
CN100352007C (zh) * | 2003-03-24 | 2007-11-28 | 精工爱普生株式会社 | 电极膜及其制造方法和强电介质存储器及半导体装置 |
WO2004109804A1 (ja) * | 2003-06-06 | 2004-12-16 | Fujitsu Limited | 半導体装置の製造方法 |
US7119021B2 (en) * | 2003-11-07 | 2006-10-10 | Infineon Technologies Ag | Ferroelectric capacitor devices and a method for compensating for damage to a capacitor caused by etching |
US6872669B1 (en) | 2003-12-19 | 2005-03-29 | Texas Instruments Incorporated | PZT (111) texture through Ir texture improvement |
EP1742269B1 (en) * | 2004-04-28 | 2016-07-20 | Fujitsu Limited | Semiconductor device and production method therefor |
JP4376761B2 (ja) * | 2004-11-24 | 2009-12-02 | パナソニック株式会社 | 容量素子及び半導体記憶装置 |
JP5140935B2 (ja) * | 2006-03-28 | 2013-02-13 | 富士通セミコンダクター株式会社 | マグネトロンスパッタ成膜装置、及び半導体装置の製造方法 |
US20070279231A1 (en) * | 2006-06-05 | 2007-12-06 | Hong Kong University Of Science And Technology | Asymmetric rfid tag antenna |
JP5007528B2 (ja) * | 2006-06-12 | 2012-08-22 | セイコーエプソン株式会社 | 圧電素子の製造方法 |
JP5040231B2 (ja) * | 2006-09-21 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN100557737C (zh) * | 2006-09-30 | 2009-11-04 | 中国科学技术大学 | 透明外延铁电薄膜电容器及其制备方法 |
JP5380784B2 (ja) | 2007-04-12 | 2014-01-08 | ソニー株式会社 | オートフォーカス装置、撮像装置及びオートフォーカス方法 |
WO2008138127A1 (en) * | 2007-05-11 | 2008-11-20 | Paratek Microwave, Inc. | Systems and methods for a thin film capacitor having a composite high-k thin film stack |
US9522064B2 (en) | 2011-05-16 | 2016-12-20 | Hlt, Inc. | Inversion delivery device and method for a prosthesis |
JP5930852B2 (ja) * | 2012-06-04 | 2016-06-08 | 株式会社ユーテック | 強誘電体結晶膜の製造方法 |
JP6347085B2 (ja) * | 2014-02-18 | 2018-06-27 | アドバンストマテリアルテクノロジーズ株式会社 | 強誘電体膜及びその製造方法 |
US10115527B2 (en) | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
US10297658B2 (en) | 2016-06-16 | 2019-05-21 | Blackberry Limited | Method and apparatus for a thin film dielectric stack |
CN113130498A (zh) * | 2021-04-09 | 2021-07-16 | 无锡拍字节科技有限公司 | 一种铁电存储器的结构及其制造方法 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04181766A (ja) * | 1990-11-16 | 1992-06-29 | Toshiba Corp | 電子部品 |
JPH0668529A (ja) * | 1992-04-13 | 1994-03-11 | Sharp Corp | 強誘電性素子のための多層電極 |
JPH06283438A (ja) * | 1993-03-26 | 1994-10-07 | Nippon Sanso Kk | 酸化ルテニウムの成膜方法 |
JPH06291253A (ja) * | 1993-04-07 | 1994-10-18 | Oki Electric Ind Co Ltd | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 |
JPH0741944A (ja) * | 1993-07-27 | 1995-02-10 | Seiko Epson Corp | 強誘電体薄膜の製造方法及び誘電体薄膜の製造方法 |
JPH0799252A (ja) * | 1993-06-22 | 1995-04-11 | Sharp Corp | 強誘電体膜の製造方法及びそれを用いた半導体装置 |
JPH07172984A (ja) * | 1993-12-20 | 1995-07-11 | Matsushita Electric Ind Co Ltd | 誘電体薄膜の製造方法及びその製造装置 |
JPH088403A (ja) * | 1994-06-17 | 1996-01-12 | Sharp Corp | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 |
JPH0851165A (ja) * | 1994-01-13 | 1996-02-20 | Rohm Co Ltd | 誘電体キャパシタおよび不揮発性メモリ |
WO1997001854A1 (en) * | 1995-06-28 | 1997-01-16 | Bell Communication Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
JPH0945872A (ja) * | 1995-07-28 | 1997-02-14 | Olympus Optical Co Ltd | 誘電体薄膜素子 |
JPH09260603A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | 薄膜キャパシタおよび半導体記憶装置 |
JPH09331034A (ja) * | 1996-06-07 | 1997-12-22 | Sharp Corp | 酸化物電極膜の形成方法 |
JPH10173155A (ja) * | 1996-12-03 | 1998-06-26 | Lg Semicon Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
JPH10189885A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 強誘電体メモリ素子及びその製造方法 |
JPH10209392A (ja) * | 1997-01-22 | 1998-08-07 | Sony Corp | 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法 |
JPH11204746A (ja) * | 1997-12-31 | 1999-07-30 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5234641A (en) * | 1988-05-06 | 1993-08-10 | Avx Corporation | Method of making varistor or capacitor |
US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
US6303490B1 (en) * | 2000-02-09 | 2001-10-16 | Macronix International Co., Ltd. | Method for barrier layer in copper manufacture |
-
1999
- 1999-11-30 JP JP2000585917A patent/JP4772188B2/ja not_active Expired - Fee Related
- 1999-11-30 AU AU15399/00A patent/AU1539900A/en not_active Abandoned
- 1999-11-30 US US09/857,320 patent/US6545856B1/en not_active Expired - Fee Related
- 1999-11-30 WO PCT/BE1999/000155 patent/WO2000033361A1/en active Application Filing
- 1999-11-30 EP EP99957775A patent/EP1145293A1/en not_active Withdrawn
-
2003
- 2003-01-21 US US10/349,512 patent/US6643117B2/en not_active Expired - Fee Related
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04181766A (ja) * | 1990-11-16 | 1992-06-29 | Toshiba Corp | 電子部品 |
JPH0668529A (ja) * | 1992-04-13 | 1994-03-11 | Sharp Corp | 強誘電性素子のための多層電極 |
JPH06283438A (ja) * | 1993-03-26 | 1994-10-07 | Nippon Sanso Kk | 酸化ルテニウムの成膜方法 |
JPH06291253A (ja) * | 1993-04-07 | 1994-10-18 | Oki Electric Ind Co Ltd | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 |
JPH0799252A (ja) * | 1993-06-22 | 1995-04-11 | Sharp Corp | 強誘電体膜の製造方法及びそれを用いた半導体装置 |
JPH0741944A (ja) * | 1993-07-27 | 1995-02-10 | Seiko Epson Corp | 強誘電体薄膜の製造方法及び誘電体薄膜の製造方法 |
JPH07172984A (ja) * | 1993-12-20 | 1995-07-11 | Matsushita Electric Ind Co Ltd | 誘電体薄膜の製造方法及びその製造装置 |
JPH0851165A (ja) * | 1994-01-13 | 1996-02-20 | Rohm Co Ltd | 誘電体キャパシタおよび不揮発性メモリ |
JPH088403A (ja) * | 1994-06-17 | 1996-01-12 | Sharp Corp | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 |
WO1997001854A1 (en) * | 1995-06-28 | 1997-01-16 | Bell Communication Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
JPH11502376A (ja) * | 1995-06-28 | 1999-02-23 | ベル コミュニケーションズ リサーチ,インコーポレイテッド | シリコン上に集積された強誘電体キャパシタのための障壁層 |
JPH0945872A (ja) * | 1995-07-28 | 1997-02-14 | Olympus Optical Co Ltd | 誘電体薄膜素子 |
JPH09260603A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | 薄膜キャパシタおよび半導体記憶装置 |
JPH09331034A (ja) * | 1996-06-07 | 1997-12-22 | Sharp Corp | 酸化物電極膜の形成方法 |
JPH10173155A (ja) * | 1996-12-03 | 1998-06-26 | Lg Semicon Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
JPH10189885A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 強誘電体メモリ素子及びその製造方法 |
JPH10209392A (ja) * | 1997-01-22 | 1998-08-07 | Sony Corp | 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法 |
JPH11204746A (ja) * | 1997-12-31 | 1999-07-30 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1145293A1 (en) | 2001-10-17 |
WO2000033361A1 (en) | 2000-06-08 |
US6545856B1 (en) | 2003-04-08 |
AU1539900A (en) | 2000-06-19 |
US6643117B2 (en) | 2003-11-04 |
JP2002531943A (ja) | 2002-09-24 |
US20030133250A1 (en) | 2003-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 | |
JP3040483B2 (ja) | ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造 | |
EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
US5825057A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
JP3373525B2 (ja) | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 | |
JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
JP3730122B2 (ja) | 強誘電体集積回路メモリセルおよびその製造方法 | |
US6072207A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
JPH10189881A (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法 | |
KR19980703182A (ko) | 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리 | |
JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
JP3891603B2 (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
JP3353833B2 (ja) | 半導体装置およびその製造方法 | |
JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
JP2003318369A (ja) | 半導体装置及びその製造方法 | |
JPH10214945A (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
JP3720270B2 (ja) | 酸化物結晶質膜の製造方法 | |
JP2001332549A (ja) | 結晶性酸化物膜の形成方法および半導体装置 | |
JP2002299573A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
JP2003282835A (ja) | 強誘電体メモリ用下部電極、これを用いた強誘電体キャパシタ、並びに下部電極の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |