[go: up one dir, main page]

JPH10189885A - 強誘電体メモリ素子及びその製造方法 - Google Patents

強誘電体メモリ素子及びその製造方法

Info

Publication number
JPH10189885A
JPH10189885A JP8344982A JP34498296A JPH10189885A JP H10189885 A JPH10189885 A JP H10189885A JP 8344982 A JP8344982 A JP 8344982A JP 34498296 A JP34498296 A JP 34498296A JP H10189885 A JPH10189885 A JP H10189885A
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
thin film
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8344982A
Other languages
English (en)
Other versions
JP3385889B2 (ja
Inventor
Kiyoshi Ogata
潔 尾形
Kazuhiko Horikoshi
和彦 堀越
Kazufumi Suenaga
和史 末永
Hisayuki Kato
久幸 加藤
Keiichi Yoshizumi
圭一 吉住
Masahito Yamazaki
正日登 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34498296A priority Critical patent/JP3385889B2/ja
Priority to TW086119012A priority patent/TW517347B/zh
Priority to US09/331,670 priority patent/US6316798B1/en
Priority to PCT/JP1997/004778 priority patent/WO1998029908A1/ja
Publication of JPH10189885A publication Critical patent/JPH10189885A/ja
Priority to US09/984,609 priority patent/US6906365B2/en
Priority to US09/984,465 priority patent/US6623986B2/en
Application granted granted Critical
Publication of JP3385889B2 publication Critical patent/JP3385889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/688—Capacitors having no potential barriers having dielectrics comprising perovskite structures comprising barrier layers to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 強誘電体薄膜キャパシタをメモリキャパシタとして用い
る強誘電体メモリ素子において、上部保護電極、上部電
極８上の劣化防止層、強誘電体層７／電極６、８の界面
劣化防止層の一つあるいは複数を設置し、あるいは強誘
電体層７／上部電極８界面の変性層を低減する工程を設
置することにより、強誘電体特性劣化の小さい強誘電体
薄膜キャパシタを供給し、超寿命の強誘電体メモリ素子
を実現する。 【効果】膜疲労及び刷り込みの生じにくい長寿命の強誘
電体薄膜キャパシタを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は強誘電体薄膜を用い
たキャパシタ、及びそれを用いたメモリ素子、及びＣＰ
Ｕ不要電磁輻射防止用のキャパシタ、又は回路実装基板
用のオンチップコンデンサに係り、特に不揮発メモリに
最適な強誘電体メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
（１）従来の強誘電体薄膜キャパシタでは、例えば「強
誘電体薄膜メモリ」（サイエンスフォーラム刊，１９９
５年）２２７頁に記載されているように、Ｐｔ上部電極
／強誘電体層（ＰＺＴ）／Ｐｔ下部電極の積層構造を持
っていた。 （２）また例えば特開平７−１４２６００号公報に記載
された「薄膜の形成方法」では、ＢａＴｉＯ３の化合物
をＰｔ薄膜上に形成し、Ｐｔ薄膜の結晶配向をそのまま
受け継ぐことにより、強誘電性薄膜の配向性を容易に制
御可能として、残留分極の大きさを制御可能としてい
た。 （３）また例えば特開平７−５７５３５号公報に記載さ
れた「強誘電体薄膜製造方法」においては、基板上にペ
ロブスカイト型強誘電体組成の薄膜を形成し、その上に
ペロブスカイト型強誘電体組成の薄膜と固容可能なペロ
ブスカイト型酸化物組成の薄膜を形成し、強誘電体組成
の薄膜とペロブスカイト型酸化物組成の薄膜との２層か
らなる薄膜を熱処理し、固容結晶化することにより、ペ
ロブスカイト相以外の異相が形成されず、結晶粒径が均
一な強誘電体薄膜製造方法を得ていた。
【０００３】
【発明が解決しようとする課題】上記従来技術（１）で
は、強誘電性に膜厚依存性があり、２００ｎｍ以下の膜
厚において十分な特性が得られないという問題があっ
た。さらに、強誘電体薄膜キャパシタ特有の問題とし
て、分極反転を多数回繰り返すと分極特性が劣化し、書
き込みを行えなくなるという膜疲労（Ｆａｔｉｇｕｅ）
現象があり、また長時間書き換えを行わず単一方向に分
極させておくと、刷り込み（Ｉｍｐｒｉｎｔ）という現
象があった。また上記従来技術（２）及び（３）におい
ては、２種類の全く異なる組成のペロブスカイト型結晶
薄膜を成膜する必要があり、成膜装置が複雑化するとい
う問題があった。本発明の目的は、膜疲労及び刷り込み
の生じにくい長寿命の強誘電体メモリ素子及びその製造
方法を提供することにある。
【０００４】
【課題を解決するための手段】上記本発明の目的は、強
誘電体薄膜キャパシタ上部電極としてＰｔ電極を使用
し、さらにＰｔ電極上部にＰｔ乃至Ｉｒ乃至Ｒｕを含有
する金属乃至金属酸化物電極を配置して上部保護電極と
成すことにより達成される。上部電極乃至上部保護電極
上に形成した絶縁層乃至配線層等を含み封止樹脂内に存
在する物質から発生する分解ガスは、上記電極粒界の酸
化物あるいは表面酸化層により吸収あるいは遮断するこ
とにより、該強誘電体の還元乃至分解乃至非晶質化等に
よる結晶構造劣化を防止し、上記残留分極値Ｐｒの低下
を防止することにより達成される。これにより、強誘電
体メモリ素子の少なくとも配線層及び保護層を製造後
に、またはそれに加えて封止樹脂を用いてパッケージに
封止後に、信頼性を検査するための加速試験として例え
ば８５℃以上に加熱し、９０分以上保持した後に室温に
降温後、該キャパシタ上部電極及び下部電極間へ１．０
Ｖ以上３．５Ｖ未満のバイアス電圧を印加し、バイアス
電圧を０Ｖとした時に該電極間に残存する残留分極値Ｐ
ｒが１Ｅ−６Ｃ／ｃｍ2以上あるような高品質な強誘電
体メモリ素子を得ることができる。
【０００５】さらに、強誘電体薄膜キャパシタ上部電極
乃至上部保護電極の上部にＳｉＯ２乃至Ｓｉ３Ｎ４より
なるバリア層を形成し、さらに上記バリア層に結合した
炭化水素化合物に含有される水素原子を２．５Ｅ１７個
以下とすることにより、工程中に上記バリア層中から発
生する水素を減少させ、さらに上部電極上に形成した保
護層乃至配線層等を含み封止樹脂内に存在する物質から
発生する分解ガスを化学的に吸収あるいは物理的に遮断
することにより、該強誘電体の還元乃至分解乃至非晶質
化等による結晶構造劣化を防止し、上記残留分極値Ｐｒ
の低下を防止することにより達成される。
【０００６】さらに、上記バリア層をスパッタリング法
乃至レーザアブレーション法により形成し、バリア層成
膜の際の成膜室雰囲気中に存在する水素分圧を減じ、さ
らにバリア層に含有される不純物水素を減ずることによ
り、製造プロセス中乃至製造後における強誘電体の還
元、分解、非晶質化等による結晶構造劣化を防止し、上
記残留分極値Ｐｒの低下を防止することにより達成され
る。
【０００７】さらに、誘電体薄膜キャパシタの強誘電体
薄膜の製造工程として非晶質薄膜成膜工程及び酸素中熱
処理による結晶化工程を有し、上記結晶化工程の後イオ
ンエッチング法を用い上記強誘電体薄膜表面層を少なく
とも５ｎｍ削除した後、該強誘電体膜を大気にさらすこ
となく真空中に保持したまま上部電極成膜を行うことに
より、該強誘電体膜と上部電極界面の変性層を減じ、残
留分極値Ｐｒの低下を防止することにより達成される。
【０００８】さらに、基板上の、少なくとも下部電極、
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３薄膜及び上部電極の積層構造よ
りなる強誘電体薄膜キャパシタにおいて、該下部電極と
該強誘電体薄膜の界面に、Ｐｂ過剰強誘電体層を配置
し、該Ｐｂ過剰強誘電体層の組成モル比がＰｂ：Ｚｒ：
Ｔｉ：Ｏ＝（１＋ｙ）：（１−ｘ）：ｘ：（３−ｚ）
（０＜ｙ＜０．３，０．３＜ｘ＜０．７，−０．１＜ｚ
＜０．１）０．３＜ｙ＜０．５とすることにより、電極
界面における強誘電体中のＰｂが電極へ拡散あるいは電
極と反応する際に失われる量を、あらかじめ補償するこ
とにより達成される。
【０００９】さらに、上記強誘電体薄膜キャパシタ製造
工程において、真空槽中で基板上に下部電極薄膜を形成
する下部電極形成工程の後、上記基板を大気にさらすこ
となく、強誘電体薄膜層を形成することにより達成され
る。
【００１０】さらに、上記強誘電体薄膜キャパシタ製造
工程において、下部電極形成工程と強誘電体薄膜形成工
程の間に、酸素雰囲気中で紫外光を照射することによ
り、下部電極表面の有機汚染物を除去することにより、
達成される。
【００１１】さらに、上記強誘電体薄膜キャパシタ製造
工程において、上記強誘電体薄膜を真空中で成膜する工
程を有し、上記成膜工程における基板温度を制御するこ
とにより、該強誘電体のＰｂ組成を制御することにより
Ｐｂ過剰強誘電体層を形成することにより達成される。
【００１２】さらに、上記強誘電体薄膜キャパシタ製造
工程において、上記強誘電体薄膜をスパッタリング法に
より製造する工程を有し、上記成膜工程におけるガス圧
力乃至、印加電力を制御することにより、該強誘電体の
Ｐｂ組成を制御することによりＰｂ過剰強誘電体層を形
成することことにより達成される。
【００１３】さらに、上記強誘電体薄膜キャパシタ製造
工程において、上記強誘電体薄膜をスパッタリング法に
より製造する工程を有し、上記成膜工程におけるターゲ
ットとして該強誘電体及び鉛酸化物のみの混合物焼結体
を用い、さらに上記ターゲットの平均結晶粒径が１００
ｎｍ以上とすることにより達成される。
【００１４】さらに、上記強誘電体薄膜キャパシタ製造
工程において、上記強誘電体薄膜をマルチカソード型ス
パッタリング法により製造する工程を有し、上記成膜工
程における第１のターゲットとして該強誘電体の焼結体
を用い、さらに第２のターゲットとして鉛酸化物の焼結
体を用い、上記成膜工程における印加電力をターゲット
毎に独立に変化させることにより、該強誘電体のＰｂ組
成を制御し、Ｐｂ過剰強誘電体層を形成することにより
達成される。
【００１５】
【発明の実施の形態】以下本発明の実施の形態を図面を
用いて具体的に説明する。図１は本発明装置の一実施例
となる強誘電体メモリ素子の概要を示す断面図である。
Ｓｉ基板１上の下地ＬＳＩ層２、絶縁層３（３００ｎ
ｍ）、接着層５（２０ｎｍ）、下部電極６（２００ｎ
ｍ）、強誘電体Ｐｂ（１+ｙ）（Ｚｒ１−ｘ、Ｔｉｘ）
Ｏ３層７（２６０ｎｍ）、上部電極８（１０ｎｍ）の積
層構造よりなる強誘電体キャパシタを配置してある。キ
ャパシタ上には、層間絶縁層２８及び配線層９を積層
し、キャパシタ電極６、８と下地ＬＳＩ２中のトランジ
スタとの配線を行っている。さらに上部にはＳｉＯ２等
よりなる保護層２９を成膜し、封止樹脂３０でパッケー
ジングを行っている。このような形態に製造後に信頼性
を検査するための加速試験として、少なくとも８５℃以
上に加熱し、９０分以上保持し室温に降温した後に検査
を行う。本実施例はメモリ素子であるが、一枚のウエハ
中にメモリ素子チップ部分と検査のためのＴＥＧ（テス
ト用に設計したチップ）を混在してある。ＴＥＧ中の上
部電極８と下部電極６よりそれぞれ検査用の電極に配線
しておき、検査できるようにしてある。この電極間に電
圧を印加し、例えば従来技術１に記載された方法で残留
分極値Ｐｒを測定し、１Ｅ−６Ｃ／ｃｍ2以上あること
を確認する。
【００１６】図２は、本発明の他の実施例となる強誘電
体メモリ素子中の強誘電体キャパシタ中の上部保護電極
の概要を示す断面図である。図１に示した上部電極８の
上に上部保護電極２２を成膜してある。上部電極８とし
てＰｔ電極を使用し、上部保護電極２２としてＩｒ０．
１Ｐｔ０．９合金を使用している。上部保護電極２２と
してはＩｒ及びＲｕ金属またはＩｒとＲｕの合金として
も良い。さらに上記合金にＰｔを含有していてもよく、
また上記電極の酸化物でも良い。これにより、上部保護
電極上２２の上に形成した層間絶縁層２８や保護層２９
から工程中に放出される水素等が吸収され、強誘電体層
の還元、分解、非晶質化等による劣化を防止する。さら
に、樹脂封止工程中に発生する分解ガスを吸収あるいは
遮断することにより、強誘電体の結晶構造劣化を防止
し、上記残留分極値Ｐｒの低下を防止する。
【００１７】図３は、本発明の他の実施例となる強誘電
体メモリ素子中の強誘電体キャパシタ及びバリア層の概
要の概要を示す断面図である。上部電極８または上部保
護電極２２の上部にＳｉＯ２、Ｓｉ３Ｎ４等よりなるバ
リア層２３を形成してある。これにより、上部電極上に
形成した保護層２９、層間絶縁層２８等を含み封止樹脂
３０内に存在する物質から発生する分解ガスを化学的に
吸収あるいは物理的に遮断することにより、強誘電体層
７の還元、分解、非晶質化等による結晶構造劣化を防止
し、残留分極値Ｐｒの低下を防止する。
【００１８】図４は、本発明の他の実施例となる強誘電
体メモリ素子中の強誘電体キャパシタ部分中の劣化防止
層の概要を示す断面図である。下部電極６と強誘電体層
７の界面に下部劣化防止層２０を、強誘電体層７と上部
電極８との界面に、上部劣化防止層２１を配置してあ
る。劣化防止層としてはＰｂ過剰強誘電体層（１０ｎ
ｍ）を使用している。５は、絶縁層（ＳｉＯ２）層３と
下部電極６の接着層である。ここでは、ｙ＝０．１、ｘ
＝０．５としたが、所望の分極特性等に応じ変化させる
ことができる。また疲労特性等を改善するために、複数
の微量成分を添加することもできる。また、本実施例で
は強誘電体層７と上部電極８の界面に上部劣化防止層２
１を設けたが、後行程のアニール温度等のプロセス条件
によっては、省略可能な場合もある。なお本実施例で
は、上部電極８及び下部電極６にＰｔを用いたが、Ｉｒ
またはＲｕ、あるいはこれらの金属の合金、さらにこれ
ら合金あるいは単一成分の酸化物薄膜を用いても良い。
【００１９】図５には、本発明の強誘電体薄膜キャパシ
タを製造するための成膜装置の一例を示す。基板搬入室
１０より搬入した基板１は、基板交換室１４を経て、高
真空雰囲気の中で成膜室（１）１１、成膜室（２）１
２、成膜室（３）１３の間を、基板交換用アーム１７に
より搬送される。ここで成膜室（１）１１にはマルチカ
ソード型を、成膜室（２）１２及び（３）１３にはシン
グルカソード型の高周波マグネトロンスパッタ方式を使
用している。
【００２０】本実施例では、成膜室（２）１２及び
（３）１３において、それぞれＴｉ層２及びＰｔ下部電
極６を成膜し、さらに成膜室（１）においてＰｂ過剰層
２０、２１及び強誘電体層７を成膜する。それぞれの成
膜室において成膜した後、膜表面を大気にさらすことな
く連続的に他の成膜室で薄膜を形成することにより、界
面汚染の少ない良質な成膜が達成される。
【００２１】上記強誘電体層７の成膜工程において、第
１のターゲットとして強誘電体ＰＺＴの焼結体を用い、
さらに第２のターゲットとして鉛酸化物ＰｂＯの焼結体
を用い、印加電力をターゲット毎に独立に変化させるこ
とにより、成膜される強誘電体のＰｂ組成を制御するこ
とが可能であり、界面において下部、上部劣化防止層２
０、２１を形成できる。本実施例では、Ｐｂ過剰層の組
成をｙ＝０．４としている。
【００２２】なお、本実施例では強誘電体層７及び下
部、上部劣化防止層２０、２１の成膜に、マルチカソー
ド型スパッタリング装置を用いたが、シングルカソード
型でも可能である。その場合には、ターゲットとして、
強誘電体ＰＺＴ及び鉛酸化物ＰｂＯのみの混合物焼結体
を用いればよい。
【００２３】図６は、本実施例の成膜装置を用いて成膜
したＰＺＴ強誘電体層７のＰｂ組成とスパッタリング投
入電力の関係を示す図である。このように印加電力を制
御することにより、強誘電体層７のＰｂ組成を制御する
ことができる。同様に、基板温度またはガス圧力を制御
することにより、強誘電体層７のＰｂ組成を制御するこ
ともできる。これらの方法により、界面に上部劣化防止
層２１を形成することが可能である。
【００２４】図７は、本発明の一実施例となる強誘電体
薄膜キャパシタの断面における組成分布をＳＩＭＳによ
り測定した例である。実線は本発明の上部劣化防止層２
１を設けた場合の組成分布であり、破線は無い場合であ
る。強誘電体層７の成膜後の高温熱処理行程において、
Ｐｂが電極界面より電極へ拡散し、あるいは電極と反応
するためＰｂが失われるが、あらかじめ上部劣化防止層
２１を設けることにより、失われるＰｂを補償すること
ができる。
【００２５】また、上記ターゲットとして、平均結晶粒
径が１００ｎｍ以上の多結晶ターゲットを用いることに
より、結晶配向性の良い強誘電体層７を得ることができ
る。
【００２６】図８は，本発明の一実施例となる強誘電体
薄膜キャパシタのＸ線回折図である。本実施例の成膜方
法により，（１１１）配向性の高い，分極特性の良好な
強誘電体薄膜キャパシタを製作可能であることを示して
いる。
【００２７】以上のように、本実施例では複数の成膜室
を連結し、各膜の表面を大気に晒すことなく、良質な強
誘電体薄膜キャパシタを製造可能である。なお、各膜の
成膜を別個の成膜装置で行う場合には、下部電極６形成
工程と強誘電体層７の形成工程の間に、酸素雰囲気中で
紫外光を照射することにより、下部電極６の表面に堆積
した有機汚染物を除去することにより、強誘電体層７の
特性を改善することが可能である。
【００２８】
【発明の効果】本発明により工程中の劣化及びユーザ使
用時の劣化の少ない強誘電体キャパシタを実現し、超寿
命強誘電体メモリ素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例となる強誘電体メモリ素子中
の強誘電体キャパシタ部分の概要を示す断面図である。
【図２】本発明の他の実施例となる強誘電体メモリ素子
中の強誘電体キャパシタ中の上部保護電極の概要を示す
断面図である。
【図３】本発明の他の実施例となる強誘電体メモリ素子
中の強誘電体キャパシタ及びバリア層の概要の概要を示
す断面図である。
【図４】本発明の他の実施例となる強誘電体メモリ素子
中の強誘電体キャパシタ部分中の劣化防止層の概要を示
す断面図である。
【図５】本発明の強誘電体メモリ素子中の強誘電体キャ
パシタを製造するための成膜装置の例を示すブロック図
である。
【図６】ＰＺＴ強誘電体のＰｂ組成とスパッタリング投
入電力の関係の一例を示す図である。
【図７】本発明の一実施例となる強誘電体メモリ素子中
の強誘電体キャパシタの断面組成分布の測定例を示す図
である。
【図８】本発明の一実施例となる強誘電体メモリ素子中
の強誘電体キャパシタのＸ線回折図である。
【符号の説明】
１…Ｓｉ基板， ２…下地ＬＳＩ，３
…絶縁層， ５…接着層，６…下部
電極， ７…強誘電体層，８…上部電
極， ９…配線層，１０…基板搬入
室， １１…成膜室（１），１２…成膜室
（２）， １３…成膜室（３），１４…基板
交換室， １５…ゲートバルブ，１６…平
板型カソード， １７…基板交換用アーム，２
０…下部劣化防止層， ２１…上部劣化防止
層，２２…上部保護電極， ２３…バリア
層，２８…層間絶縁膜， ２９…保護層，
３０…封止樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 加藤 久幸 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 吉住 圭一 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 山崎 正日登 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】少なくとも下部電極、強誘電体薄膜及び上
    部電極の積層構造よりなる強誘電体薄膜キャパシタ上
    に、少なくとも配線層及び絶縁層備えた強誘電体メモリ
    素子において、上記キャパシタの上部電極をＰｔ電極と
    なし、該Ｐｔ電極上部にＰｔ乃至Ｉｒ乃至Ｒｕを含有す
    る合金電極となした上部保護電極を配置し、上記上部電
    極乃至上部保護電極上の配線層・絶縁層側に存在する物
    質から発生する分解ガスを吸収あるいは遮断するように
    構成したことを特徴とする強誘電体メモリ素子。
  2. 【請求項２】上記上部保護電極上にバリア層を設けたこ
    とを特徴とする請求項１記載の強誘電体メモリ素子。
  3. 【請求項３】請求項２記載の強誘電体メモリ素子におい
    て、上記バリア層はＳｉＯ２乃至Ｓｉ３Ｎ４よりなり、
    該バリア層に結合した炭化水素化合物に含有される水素
    原子を２．５Ｅ１７個以下としたことを特徴とする強誘
    電体メモリ素子。
  4. 【請求項４】請求項２記載の強誘電体メモリ素子の製造
    方法であって、上記バリア層をスパッタリング法乃至レ
    ーザアブレーション法により形成するとともに、該バリ
    ア層成膜の際の成膜室雰囲気中に存在する水素分圧を減
    じて成膜し、バリア層に含有される不純物炭化水素を減
    ずるようになしたことを特徴とする強誘電体メモリ素子
    の製造方法。
  5. 【請求項５】請求項１記載の強誘電体メモリ素子の製造
    方法であって、強誘電体薄膜キャパシタの強誘電体薄膜
    の製造工程として非晶質薄膜成膜工程及び酸素中熱処理
    による結晶化工程を有し、該結晶化工程の後イオンエッ
    チング法を用いて上記強誘電体薄膜表面層を少なくとも
    ５ｎｍ削除し、該強誘電体膜を大気にさらすことなく真
    空中に保持したまま上部電極成膜を行い、強誘電体膜と
    上部電極界面の変性層を減ずるようになしたことを特徴
    とする強誘電体メモリ素子の製造方法。
  6. 【請求項６】請求項１又は２記載の強誘電体メモリ素子
    において、上記強誘電体薄膜の基本組成として少なくと
    もＰｂ，Ｚｒ，Ｔｉ及びＯを含み、組成モル比がＰｂ：
    Ｚｒ：Ｔｉ：Ｏ＝（１＋ｙ）：（１−ｘ）：ｘ：（３−
    ｚ）（０＜ｙ＜０．３，０．３＜ｘ＜０．７，−０．１
    ＜ｚ＜０．１）と表されるペロブスカイト構造強誘電体
    よりなり、上記下部電極と該強誘電体薄膜の界面に、膜
    厚１乃至２０ｎｍのＰｂ過剰強誘電体層を配置し、該Ｐ
    ｂ過剰強誘電体層の組成を０．３＜ｙ＜０．５としたこ
    とを特徴とする請求項１又は２記載の強誘電体メモリ素
    子。
  7. 【請求項７】請求項１又は２記載の強誘電体メモリ素子
    の製造方法であって、真空槽中で基板上に下部電極薄膜
    を形成する下部電極形成工程の後、該下部電極表面を大
    気にさらすことなく真空中に保持したまま、強誘電体薄
    膜層を形成することを特徴とする強誘電体メモリ素子の
    製造方法。
  8. 【請求項８】請求項７記載の強誘電体メモリ素子の製造
    方法において、下部電極形成工程と強誘電体薄膜形成工
    程の間に、酸素雰囲気中で紫外光を照射することにより
    下部電極表面の有機汚染物を除去する工程を有すること
    を特徴とする強誘電体メモリ素子の製造方法。
  9. 【請求項９】請求項１又は２記載の強誘電体メモリ素子
    の製造方法であって、強誘電体薄膜を真空中で成膜する
    成膜工程において基板温度を制御することにより、強誘
    電体のＰｂ組成を制御しＰｂ過剰層を形成することを特
    徴とする強誘電体メモリ素子の製造方法。
  10. 【請求項１０】請求項１又は２記載の強誘電体メモリ素
    子の製造方法であって、強誘電体薄膜をスパッタリング
    法により製造する成膜工程を有し、該成膜工程における
    ガス圧力又は印加電力を制御することにより、強誘電体
    のＰｂ組成を制御しＰｂ過剰層を形成することを特徴と
    する強誘電体メモリ素子の製造方法。
  11. 【請求項１１】請求項１又は２記載の強誘電体メモリ素
    子の製造方法であって、強誘電体薄膜をスパッタリング
    法により製造する成膜工程を有し、該成膜工程における
    ターゲットとして強誘電体及び鉛酸化物の混合物焼結体
    を用い、さらにターゲットの平均結晶粒径が１００ｎｍ
    以上であることを特徴とする強誘電体メモリ素子の製造
    方法。
  12. 【請求項１２】請求項１又は２記載の強誘電体メモリ素
    子の製造方法であって、強誘電体薄膜をマルチカソード
    型スパッタリング法により製造する成膜工程を有し、該
    成膜工程における第１のターゲットとして該強誘電体の
    焼結体を用い、さらに第２のターゲットとして鉛酸化物
    の焼結体を用い、上記成膜工程における印加電力をター
    ゲット毎に独立に変化させることにより強誘電体のＰｂ
    組成を制御し、Ｐｂ過剰層を形成することを特徴とする
    強誘電体メモリ素子の製造方法。
JP34498296A 1996-12-25 1996-12-25 強誘電体メモリ素子及びその製造方法 Expired - Fee Related JP3385889B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34498296A JP3385889B2 (ja) 1996-12-25 1996-12-25 強誘電体メモリ素子及びその製造方法
TW086119012A TW517347B (en) 1996-12-25 1997-12-16 Ferroelectric memory element and manufacture thereof
US09/331,670 US6316798B1 (en) 1996-12-25 1997-12-24 Ferroelectric memory device and method for manufacturing the same
PCT/JP1997/004778 WO1998029908A1 (en) 1996-12-25 1997-12-24 Ferroelectric memory device and method for manufacturing the same
US09/984,609 US6906365B2 (en) 1996-12-25 2001-10-30 Ferroelectric memory device including an upper protection electrode
US09/984,465 US6623986B2 (en) 1996-12-25 2001-10-30 Method of manufacturing a ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34498296A JP3385889B2 (ja) 1996-12-25 1996-12-25 強誘電体メモリ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10189885A true JPH10189885A (ja) 1998-07-21
JP3385889B2 JP3385889B2 (ja) 2003-03-10

Family

ID=18373480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34498296A Expired - Fee Related JP3385889B2 (ja) 1996-12-25 1996-12-25 強誘電体メモリ素子及びその製造方法

Country Status (4)

Country Link
US (3) US6316798B1 (ja)
JP (1) JP3385889B2 (ja)
TW (1) TW517347B (ja)
WO (1) WO1998029908A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
JP2002531943A (ja) * 1998-11-30 2002-09-24 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
KR100706001B1 (ko) 2003-10-31 2007-04-11 각코호진 와세다다이가쿠 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법
KR100863117B1 (ko) * 2002-08-29 2008-10-14 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 기억 장치의 제조 방법
US7459736B2 (en) 2004-07-28 2008-12-02 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
KR100878866B1 (ko) 2006-09-22 2009-01-15 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
KR100450669B1 (ko) 2002-01-30 2004-10-01 삼성전자주식회사 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
JP2003347512A (ja) * 2002-05-27 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
US11665909B2 (en) * 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
TWI775427B (zh) 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JPH0681138A (ja) * 1992-08-31 1994-03-22 Mitsubishi Materials Corp Ｐｂ系強誘電体スパッタリング用ターゲット
JPH06200366A (ja) * 1993-01-05 1994-07-19 Mitsubishi Electric Corp 薄膜装置および薄膜装置の形成方法
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JPH07321046A (ja) * 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
KR100266046B1 (ko) * 1990-09-28 2000-09-15 야스카와 히데아키 반도체장치
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
EP0630422B1 (en) * 1992-03-13 1996-05-08 E.I. Du Pont De Nemours And Company Process for producing thin films of inorganic oxides of controlled stoichiometry
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
JPH06290983A (ja) * 1993-04-06 1994-10-18 Matsushita Electric Ind Co Ltd 誘電体薄膜及びその製造方法
JP3339599B2 (ja) * 1994-03-28 2002-10-28 オリンパス光学工業株式会社 強誘電体メモリ
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
MX9602406A (es) * 1994-10-04 1997-03-29 Philips Electronics Nv Mecanismo semiconductor que comprende un elemento de memoria ferroelectrica con un electrodo inferior provisto de una barrera de oxigeno.
US5541807A (en) * 1995-03-17 1996-07-30 Evans, Jr.; Joseph T. Ferroelectric based capacitor for use in memory systems and method for fabricating the same
US6194751B1 (en) * 1994-11-15 2001-02-27 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
KR100292012B1 (ko) * 1995-06-28 2001-11-15 엔, 마이클 그로브 실리콘에집적된강유전체커패시터를위한장벽층
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
US5920453A (en) * 1996-08-20 1999-07-06 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
TW396602B (en) * 1997-06-30 2000-07-01 Hyundai Electronics Ind Highly integrated memory cell and method of manufacturing thereof
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
JPH11297942A (ja) * 1998-04-08 1999-10-29 Nec Corp 強誘電体メモリ装置およびその製造方法
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JPH0681138A (ja) * 1992-08-31 1994-03-22 Mitsubishi Materials Corp Ｐｂ系強誘電体スパッタリング用ターゲット
JPH06200366A (ja) * 1993-01-05 1994-07-19 Mitsubishi Electric Corp 薄膜装置および薄膜装置の形成方法
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JPH07321046A (ja) * 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531943A (ja) * 1998-11-30 2002-09-24 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
JP4772188B2 (ja) * 1998-11-30 2011-09-14 アイメック 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
KR100863117B1 (ko) * 2002-08-29 2008-10-14 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 기억 장치의 제조 방법
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
KR100706001B1 (ko) 2003-10-31 2007-04-11 각코호진 와세다다이가쿠 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
US7521745B2 (en) 2004-04-28 2009-04-21 Fujitsu Limited Semiconductor device reducing leakage across a ferroelectric layer
JP4616830B2 (ja) * 2004-04-28 2011-01-19 富士通株式会社 半導体装置の製造方法
JPWO2005106956A1 (ja) * 2004-04-28 2008-03-21 富士通株式会社 半導体装置及びその製造方法
US7459736B2 (en) 2004-07-28 2008-12-02 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
US7745233B2 (en) 2004-07-28 2010-06-29 Samsung Electronics Co., Ltd. Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
KR100878866B1 (ko) 2006-09-22 2009-01-15 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO1998029908A1 (en) 1998-07-09
US6906365B2 (en) 2005-06-14
US6316798B1 (en) 2001-11-13
TW517347B (en) 2003-01-11
US20020022279A1 (en) 2002-02-21
US6623986B2 (en) 2003-09-23
US20020047146A1 (en) 2002-04-25
JP3385889B2 (ja) 2003-03-10

Similar Documents

Publication Publication Date Title
US6225656B1 (en) Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
JPH10189885A (ja) 強誘電体メモリ素子及びその製造方法
US6225156B1 (en) Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JPH1154721A (ja) 半導体装置の製造方法および製造装置
JP4058231B2 (ja) 半導体装置の製造方法
JP2002535838A (ja) 強誘電体薄膜を有する強誘電体メモリおよび製造方法
US6130103A (en) Method for fabricating ferroelectric integrated circuits
JP2002541661A (ja) 単結晶半導体ディスクの加工方法及び部分的に加工された半導体ディスク
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP4330113B2 (ja) 集積回路の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees