JP4754541B2 - 電流駆動装置 - Google Patents

Description

本発明は、電流駆動装置に関するものであり、特に、有機ＥＬ（Electro Luminescence）パネルなどの表示用ドライバとして好適な電流駆動装置の技術に関する。

近年、有機ＥＬパネルなどのフラットパネルディスプレイについては、大型化、高精細化、薄型・軽量化および低コスト化が進んでいる。一般に、大型・高精細の表示パネルの駆動方式としてアクティブマトリクス方式が好んで用いられる。以下、従来のアクティブマトリクス型表示パネルの表示用ドライバについて説明する。

図２０は、表示パネルと、表示パネルに接続された表示用ドライバである従来の電流駆動装置の構成を示す回路図である。ここでは、表示パネルは有機ＥＬパネルである。

同図に示すように、従来の電流駆動装置は、表示パネル上に設けられた複数の画素回路１００５ａ１、１００５ａ２、…、１００５ａｎ（以下、各画素回路を区別しないで呼ぶときは画素回路１００５ａと称する）のそれぞれに駆動電流を供給するための電流供給部１００１ａ１、１００１ａ２、…、１００１ａｎ（以下、各電流供給部を区別しないで呼ぶときは電流供給部１００１ａと称する）と、それぞれの電流供給部１００１ａに基準電流を供給するための基準電流供給部（バイアス回路）１１０１とを備えている。なお、本明細書中で「基準電流」とは、基準電流源から流れる所定値の電流を表す他、基準電流源からの電流が、カレントミラー回路によって伝達された電流をも表すものとする。

テレビ用表示装置など、表示パネルのサイズが大きい場合、多数の電流供給部１００１ａは複数の半導体チップ１１０５上に分割して設けられている。これらの半導体チップ１１０５は、表示パネルの額縁部に配置されることが多い。

画素回路１００５ａ１、１００５ａ２、…、１００５ａｎのそれぞれは、信号線を介して電流供給部１００１ａに接続されているｐチャネル型の第１のＴＦＴ（Thin-Film-Transistor)１１０４と、第１のＴＦＴ１１０４とカレントミラー回路を構成する第２のＴＦＴ１１０２と、第２のＴＦＴ１１０２から供給される電流に応じて発光する有機ＥＬ素子１１０３とを有している。

基準電流供給部１１０１は、一端に電源電圧が供給されたｐチャネル型の第１のＭＩＳＦＥＴ１１０８と、第１のＭＩＳＦＥＴ１１０８に接続され、基準電流を発生させるための抵抗１１０７と、第１のＭＩＳＦＥＴ１１０８とカレントミラー回路を構成するｐチャネル型の第２のＭＩＳＦＥＴ１１０９と、第２のＭＩＳＦＥＴ１１０９に接続され、基準電流を電流供給部１００１ａに伝達するためのｎチャネル型の電流入力用ＭＩＳＦＥＴ１１１０とを有している。

電流供給部１００１ａのそれぞれは、ｍビットの階調を制御する場合、画素回路１００５ａに接続された出力部に対して並列に配置された電流源１１１２−１、１１１２−２、…、１１１２−ｍ（ｍは正の整数）と、電流源１１１２−１、１１１２−２、…、１１１２−ｍのそれぞれを流れる電流をオンまたはオフに制御するスイッチ１１１５−１、１１１５−２、…、１１１５−ｍとを有している。ここで、電流源１１１２−１、１１１２−２、…、１１１２−ｍのそれぞれは、電流入力用ＭＩＳＦＥＴ１１１０とカレントミラー回路を構成するｎチャネル型のＭＩＳＦＥＴから構成されている。また、スイッチ１１１５−１、１１１５−２、…、１１１５−ｍのそれぞれは、表示データに基づいて、独立にスイッチング動作をする。

図２３は、従来の電流駆動装置のうち、電流供給部の回路配置及び回路構成を示す図である。ここでは、各々に６個の電流源が設けられている、６４階調用の電流供給部の例を示す。電流源１１１２−１、１１１２−２、…、１１１２−６には、互いにサイズ及び特性の等しいＭＩＳＦＥＴがそれぞれ１個、２個、…、３２個設けられている。これらのＭＩＳＦＥＴは、平面的に見て図２３の上図のように配置され、互いに隣接するＭＩＳＦＥＴは、同一の出力部に接続されるように接続されている。

以上の構成により、電流供給部１００１ａは、実質的には電流加算型のＤ／Ａコンバータとして動作し、デジタル信号として表示データを受け、アナログ信号として、その表示データに対応した大きさの電流を出力部から引き込むようになっている。

周知のように、有機ＥＬ素子は、ダイオードと同様に整流性を呈し、通電される電流量に応じてその輝度を変化させる。画素回路１００５ａにおいて、有機ＥＬ素子１１０３に通電される電流量は、ＴＦＴ１１０４を流れる電流量に応じて変化する。したがって、有機ＥＬ素子１１０３は、電流供給部１００１ａによって電流駆動され、その輝度を変化させる。

以上のように、電流駆動装置は、表示データに基づいて、表示パネルにおける複数の画素回路１００５ａを電流駆動し、階調表示を実現する（例えば、特開平１１−８８０７２号公報、特開平１１−３４０７６５号公報参照）。
特開２０００−２７６１０８号公報

しかしながら、上述の構成を有する表示装置では、画像の表示中に表示むら等、画像表示の乱れが見られることがあった。この原因としては、いくつかのことが考えられる。

まず、表示パネルからの電荷注入や瞬時的なバイアス電圧の変動による表示の乱れ、いわゆるクロストークの発生が考えられる。これについて以下に説明する。

図２１（ａ）は、表示パネルにおける白黒表示の例を示す図、（ｂ）は、（ａ）に示す表示パネルのXXIb−XXIb線上に配置された画素回路と、該画素回路に接続された従来の電流供給部とを示す回路図、（ｃ）は、黒表示時におけるＴＦＴの動作点を示すグラフ図であり、（ｄ）は、白表示時におけるＴＦＴの動作点を示すグラフ図である。また、図２２（ａ）は、図２１（ａ）と同様に、表示パネルにおける白黒表示の例を示す図、（ｂ）は、表示パネルのXXIIb−XXIIb線上に配置された画素回路と、該画素回路に接続された従来の電流供給部とを示す回路図、（ｃ）は、黒表示時から白表示に切り替わった場合のＴＦＴの動作点を示すグラフ図であり、（ｄ）は、連続して白表示を行なう場合のＴＦＴの動作点を示すグラフ図である。

図２１（ｂ）に示すように、従来の表示装置において黒表示を行なう場合、電流供給部１００１ａ内のスイッチ１１１５−１、１１１５−２、…、１１１５−ｍはすべてオフになっており、白表示を行なう場合、電流供給部１００１ａ内のスイッチ１１１５−１、１１１５−２、…、１１１５−ｍはすべてオンになっている。

このとき、黒表示を行なう画素回路１００５ａ１やこれに接続された信号線などに生じる浮遊容量１２２０ａ１は、電源によって充電され、第１のＴＦＴ１１０４及び第２のＴＦＴ１１０２のゲート電圧は例えば４Ｖ程度に上昇する。図２１（ｃ）に示すように、この際の第１のＴＦＴ１１０４及び第２のＴＦＴ１１０２の動作点は、電流供給部１００１ａのＩＶ特性曲線とＴＦＴのＩＶ特性曲線との交点となる。

一方、白表示の際には、電流供給部１００１ａｎ側に電荷が引き抜かれるため、画素回路１００５ａｎやこれに接続された信号線などに生じる浮遊容量１２２０ａｎに保持される電荷は黒表示のときに比べて少なくなる。そのため、第１のＴＦＴ１１０４及び第２のＴＦＴ１１０２のゲート電圧は例えば２Ｖ程度になり、図２１（ｄ）に示すように、第１のＴＦＴ１１０４及び第２のＴＦＴ１１０２の動作点は、黒表示の場合よりも低電圧側になっている。これらＴＦＴの動作点電圧は、ＴＦＴのオン抵抗と、電流供給部１００１ａが引き込む電流の大きさによって変化する。

また、図２２（ｂ）では、黒表示から白表示に切り替わった場合の画素回路及び電流供給部と白表示が続く場合の画素回路及び電流供給部とを示す。黒表示から白表示に切り替わると、電流供給部１００１ａ１のスイッチ１１１５−１、１１１５−２、…、１１１５−６はすべてオンとなり、パネル側から最大量の電流が流れ込む。これにより、画素回路１００５ａ１における有機ＥＬ素子１１０３は、最大輝度での発光する。

このとき、電流供給部１００１ａ１には、信号線を介して浮遊容量１２２０ａ１に蓄積された電荷が注入される。

注入される電荷の量が比較的少ない場合、電荷は電流源１１１２−１、１１１２−２、…、１１１２−６を通りグランドに抜ける。しかし、画素回路１００５ａ１は直前まで黒色表示であったため、浮遊容量１２２０ａ１は電源電圧近傍まで充電されている。したがって、電流供給部１００１ａ１と画素回路１００５ａ１とが電気的に接続された瞬間、電流源１１１２−１、１１１２−２、…、１１１２−６の各ドレインに電源電圧に近い電圧が印加され、ゲート−ドレイン間に存在する寄生容量Ｃｇｄを通じて、バイアス線１０５０の電位が一時的に押し上げられてしまう。図２２（ｂ）に示す波形１０５１は、バイアス線１０５０に生じた電圧変動を表している。

他の電流供給部１００１ａ内の電流源のゲート電極もバイアス線１０５０に接続されているため、バイアス線１０５０に波形１０５１のような電圧変化が生じると、電流供給部１００１ａを流れる電流量が一時的に多くなる。この結果、図２２（ｄ）に点線で示すように、電流供給部１００１ａｎは一時的に過剰ドライブ状態となる。

バイアス線１０５０の電圧変動が表示データの書き込み期間内に収束すれば、電流供給部１００１ａは所定の駆動状態に戻り、正常な表示が行われる。しかし、電圧変動が表示データの書き込み期間内に収束しない場合、画素回路１００５ａは、次のフレームまで過剰ドライブ状態を続けるため、輝線が視認されるクロストーク表示が発生する。

これに対し、白表示から黒表示に切り替わる場合のバイアス線１０５０では、上記とは逆に、一時的な電圧の落ち込みが発生する。これにより、輝度の低下した暗線が視認されるクロストーク表示が生じてしまう。

ところで、浮遊容量１２２０ａは、携帯電話用途の小型パネルの場合は数ｐＦ〜数１０ｐＦであるが、大型パネルになると１００ｐＦ以上になる場合もある。したがって、表示パネルが大型化するとクロストーク表示はより顕著なものとなる。特に、有機ＥＬパネル用の電流駆動装置は、数１０ｎＡ程度の極微小の電流で画素回路を駆動するため、クロストーク表示を起こし易い。

なお、上述のクロストーク以外の理由でも、画像表示の乱れを起こすことがある。

また、近年は表示パネルの大画面化はさらに進んでおり、それにつれて表示装置用のドライバＬＳＩの長さ（長辺方向の長さ）が１０ｍｍ〜２０ｍｍに達する場合がでてきた。このような場合、従来の電流駆動装置を設けた半導体チップでは、互いに離れた出力端子間で出力電圧のばらつきが生じ、表示画像に明暗部を生じるなど、画質の低下を引き起こすおそれがあった。

本願発明者が表示装置用ドライバＬＳＩ（半導体チップ）の出力端子間で出力電圧がばらつく原因について調べたところ、半導体チップ上の電流源１１１２（図２０参照）を構成するＭＩＳＦＥＴに分配される電流にばらつきがあることが分かった。そもそも、カレントミラー回路は、これを構成するトランジスタの拡散条件が等しく、しきい値Ｖｔやキャリア移動度に有意差がないことを前提としている。その上で、トランジスタのサイズ比によって電流が分配されるのである。ところが、表示装置用ドライバＬＳＩのチップの長さが１０ｍｍから２０ｍｍもの長さになると、トランジスタに含まれる不純物の拡散を均一に行なうことが困難になると考えられる。その他にも、トランジスタの位置が異なれば、エッチングのばらつきなど、製造工程によっても表示のばらつきが生じうる。この結果、カレントミラーとなるトランジスタのしきい値にばらつきが生じる。トランジスタのしきい値がばらつくと、同一のゲート電圧を印加した場合に、出力電流に誤差を生じることとなる。通常は、拡散の変動はウエハー面に対し徐々に傾きを持つ。このため、一定の表示データによる均一表示を行った場合でも、表示パネル上で明から暗のグラデーションが発生することになる。

また、上述のように大画面の表示パネルを有する表示装置では、電流供給部を含む電流駆動装置が設けられた半導体チップが複数個用いられている。このような場合、異なる半導体チップ上の電流駆動装置から出力される電流値にばらつきが生じる。表示装置において、互いに隣接して配置される半導体チップの拡散条件などの製造条件は、異なっていることが多い。従って、電流供給部１００１ａ１の電流源を構成するＭＩＳＦＥＴの特性のずれも大きくなり、半導体チップごとに表示むらが視認されやすくなる。

このように、電流供給部１００１ａの出力部ごとのばらつき、及び半導体チップごとの特性ばらつきも、クロストークと同様に画像表示を乱れさせる。

本発明の目的は、上述の種々の不具合のいずれかの解決を図ることにより、画像表示の乱れを抑制可能な電流駆動装置を提供することにある。

本発明の第１の電流駆動装置は、半導体チップ上に設けられた電流駆動装置であって、基準電流を流すための基準電流源から、上記基準電流が伝達される第１導電型の第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成し、上記基準電流を流すための第１導電型の電流分配用ＭＩＳＦＥＴと、上記電流分配用ＭＩＳＦＥＴに接続された第２導電型の電流入力用ＭＩＳＦＥＴと、上記電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第２導電型の電流源用ＭＩＳＦＥＴと、表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部と、上記電流源用ＭＩＳＦＥＴ及び上記電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第２導電型の電流伝達用ＭＩＳＦＥＴと、上記半導体チップのうち、上記電流伝達用ＭＩＳＦＥＴからの距離が２００μｍ以下の領域上に設けられ、上記電流伝達用ＭＩＳＦＥＴから伝達される電流を出力するための基準電流出力端子とを備えている。

これにより、本発明の電流駆動装置を設けた半導体チップを複数個並べて大画面の表示パネルを駆動する場合、次段の半導体チップに誤差の小さい電流を基準電流として伝達できるので、従来の電流駆動回路に比べ、半導体チップごとの出力電流のばらつきを低減することができる。その結果、表示むらや表示の乱れが抑えられた大画面あるいは高精細の表示装置を実現することができる。

上記基準電流出力端子が、上記半導体チップのうち、上記電流伝達用ＭＩＳＦＥＴからの距離が１００μｍ以内の領域上に設けられていれば、次段の半導体チップに伝達する電流の誤差をさらに低減できるので、より好ましい。

上記基準電流源は上記半導体チップの外部にあり、上記半導体チップのうち、上記電流入力用ＭＩＳＦＥＴからの距離が２００μｍ以下の領域上には、上記基準電流源に接続され、上記電流入力用ＭＩＳＦＥＴに電流を伝達するための第１の基準電流入力端子がさらに設けられていることにより、半導体チップをカスケード接続する場合、前段の半導体チップから出力された基準電流を、誤差の小さい状態で電流入力用ＭＩＳＦＥＴに伝達できる。従って、表示装置に用いる場合に、半導体チップごとに生じる表示むらを低減することができる。

上記第１のＭＩＳＦＥＴのドレインに接続され、上記半導体チップのうち上記電流入力用ＭＩＳＦＥＴからの距離が２００μｍ以下の領域上に設けられた第１の基準電流入力端子と、上記第１のＭＩＳＦＥＴのドレインに接続され、第２導電型のＭＩＳＦＥＴから構成される入力側カレントミラー回路と、上記入力側カレントミラー回路に接続され、上記半導体チップのうち上記電流入力用ＭＩＳＦＥＴからの距離が２００μｍ以下の領域上に設けられた上記第２の基準電流入力端子と、上記電流伝達用ＭＩＳＦＥＴから上記基準電流出力端子への電流伝達経路上に設けられ、第１導電型のＭＩＳＦＥＴから構成される出力側カレントミラー回路とをさらに備えていることにより、表示パネル上の画素回路を単一の半導体チップを並べて駆動することが可能となるので、複数種類の半導体チップを用いる場合に比べて表示装置の製造コストを低減することが可能となる。

上記電流分配用ＭＩＳＦＥＴと上記電流入力用ＭＩＳＦＥＴとのペアが上記半導体チップにつき複数組み設けられている場合、１つの電流入力用ＭＩＳＦＥＴに接続される電流源用ＭＩＳＦＥＴのゲート電極の数が従来に比べて減らせるので、電流源用ＭＩＳＦＥＴのゲート電位の変化を速やかに収束させることが可能になる。そのため、本発明の電流駆動装置を用いれば、半導体チップごとの表示むらを抑えると同時にクロストーク表示を抑えることもできるようになる。

上記電流分配用ＭＩＳＦＥＴと上記電流入力用ＭＩＳＦＥＴとの間に、上記電流分配用ＭＩＳＦＥＴを所定の期間ごとに異なる上記電流入力用ＭＩＳＦＥＴに接続させるように切り替えるための接続切替え手段をさらに備えている場合には、電流分配用ＭＩＳＦＥＴの特性ばらつきを平均化することができるので、さらに表示むらを抑えた表示装置を実現することができる。

上記半導体チップ上には、上記電流源用ＭＩＳＦＥＴがまとまって設けられる複数のＭＩＳＦＥＴ領域が列状に配置されており、上記複数の電流供給部の各々は、少なくとも２つの上記ＭＩＳＦＥＴ領域内に配置されたＭＩＳＦＥＴを有していることにより、電流源用ＭＩＳＦＥＴの特性ばらつきを平均化することができるので、表示むらが視認されにくく、表示品質の高い表示装置を実現することができる。

上記電流分配用ＭＩＳＦＥＴのゲート電極は、バイアス線に共通に接続されており、上記バイアス線上であって互いに隣接する上記電流分配用ＭＩＳＦＥＴのゲート電極間には、抵抗素子がさらに設けられていることにより、電流分配用ＭＩＳＦＥＴにかかるゲート電圧を、電流分配用ＭＩＳＦＥＴのしきい値のばらつきに合わせて傾斜させることができるので、結果として、各電流供給部に分配する基準電流のばらつきを低減することができる。

本発明の第２の電流駆動装置は、駆動時に基準電流が流れる第１導電型の第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成し、上記基準電流を流すための第１導電型の第１の電流分配用ＭＩＳＦＥＴと、ドレインに上記第１の電流分配用ＭＩＳＦＥＴが接続された第２導電型の第１の電流入力用ＭＩＳＦＥＴと、上記第１の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第２導電型の電流源用ＭＩＳＦＥＴと、上記電流源用ＭＩＳＦＥＴのそれぞれに接続され、表示データに応じて上記電流源用ＭＩＳＦＥＴを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記スイッチに接続され、上記表示データに応じた電流を表示パネルに出力するための出力端子とを有する複数の電流供給部とを備え、半導体チップ上に設けられた電流駆動装置であって、上記第１の電流分配用ＭＩＳＦＥＴと上記第１の電流入力用ＭＩＳＦＥＴとのペアが上記半導体チップにつき複数組み設けられており、上記第１のＭＩＳＦＥＴのゲート電極と上記第１の電流分配用ＭＩＳＦＥＴのゲート電極とに共通に接続されるバイアス線をさらに備えている。

これにより、１つの第１の電流入力用ＭＩＳＦＥＴに接続される電流源用ＭＩＳＦＥＴのゲート電極の数が従来に比べて減らせるので、電流源用ＭＩＳＦＥＴのゲート電位の変化を速やかに収束させることが可能になる。従って、本発明の電流駆動装置によれば、クロストーク表示の発生を抑えることができるので、大画面あるいは高精細の表示パネルを有する表示装置を実現することができる。

上記複数の電流供給部内のすべての上記電流源用ＭＩＳＦＥＴのゲート電極とすべての上記第１の電流入力用ＭＩＳＦＥＴのゲート電極とは互いに接続されていることにより、電流源用ＭＩＳＦＥＴにかかるゲート電位をしきい値のばらつきに合わせて傾斜させることができるので、出力端子ごとの出力電流のばらつきを抑えることができる。

上記複数の電流供給部のそれぞれは、上記スイッチと上記出力端子との間に介設され、駆動時にはゲート電極に上記表示パネルの電源電圧以下の電圧が印加されてオン状態となる第２導電型の第１のカスコードＭＩＳＦＥＴを有していることにより、本発明の電流駆動装置を表示装置に用いた場合、第１のカスコードＭＩＳＦＥＴがｎチャネル型であれば、表示の切替え時に表示パネルから電流源用ＭＩＳＦＥＴに高電圧が印加されるのを防ぐことができる。そのため、クロストーク表示の発生を抑制することが可能になる。

上記スイッチが、上記電流源用ＭＩＳＦＥＴとカスコード接続を構成し、駆動時のゲート電極に所定の電圧が印加されるか否かによりオンまたはオフに制御される第２のカスコードＭＩＳＦＥＴであることによっても、出力端子が表示パネルに接続された場合、第２のカスコードＭＩＳＦＥＴが表示パネルから印加される高電圧を制限することができるので、クロストーク表示の発生を抑制することが可能になる。特に、スイッチを電圧制限用のＭＩＳＦＥＴとすることで、電圧制限用のＭＩＳＦＥＴを別に設ける場合よりも回路面積を低減することができる。

上記第１の電流分配用ＭＩＳＦＥＴと上記第１の電流入力用ＭＩＳＦＥＴとの間に、上記第１の電流分配用ＭＩＳＦＥＴを任意の期間ごとに異なる上記電流入力用ＭＩＳＦＥＴに接続させるように切り替えるための接続切替え手段をさらに備えていることにより、電流分配用ＭＩＳＦＥＴによって分配された基準電流がシャフリングされて出力されることとなるので、電流分配用ＭＩＳＦＥＴの特性ばらつきを平均化することができる。

特に、上記接続切替え手段は、第１のバイアス電流切替スイッチと、第２のバイアス電流切替スイッチとを有していることが好ましい。

上記半導体チップ上には、駆動時に一時的に上記第１のバイアス電流切替スイッチに接続される第１の端子と、駆動時に一時的に上記第２のバイアス電流切替スイッチに接続される第２の端子とがさらに設けられていることにより、半導体チップを複数個配置して表示パネルを駆動する場合に、電流分配用ＭＩＳＦＥＴによって分配された電流を、第１の端子及び第２の端子を介して隣接する半導体チップの出力端子から出力するように切り替えることもできる。このため、半導体チップ内のみならず、互いに隣接する半導体チップ上に設けられた電流駆動装置の出力電流のばらつきをも平均化することができる。

また、本発明の第２の電流駆動装置は、上記第１のＭＩＳＦＥＴ及び上記第１の電流分配用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型のダミー電流分配用ＭＩＳＦＥＴと、上記ダミー電流分配用ＭＩＳＦＥＴと上記電流入力用ＭＩＳＦＥＴとを一時的に接続させるためのダミー接続切替え手段とをさらに備えていることにより、例えば隣接する電流入力用ＭＩＳＦＥＴ間で接続される電流分配用ＭＩＳＦＥＴを順次切り替えるよう制御することができるので、比較的容易に出力端子からの出力電流を均一にすることが可能となる。

上記半導体チップ上には、上記電流源用ＭＩＳＦＥＴがまとまって設けられる複数のＭＩＳＦＥＴ領域が列状に配置されており、上記複数の電流供給部の各々は、少なくとも２つの上記ＭＩＳＦＥＴ領域内に配置されたＭＩＳＦＥＴを有していることにより、電流分配用ＭＩＳＦＥＴ及び電流源用ＭＩＳＦＥＴの特性ばらつきを平均化することができるので、出力端子間の出力電流の誤差を低減できる。特に、新たな素子を設ける必要がなく、配線構造を任意に変更すればよいので、回路面積の増加を抑えることができる。

上記バイアス線上であって互いに隣接する上記電流分配用ＭＩＳＦＥＴのゲート電極間に設けられた抵抗素子をさらに備えていることにより、電流分配用ＭＩＳＦＥＴにかかるゲート電圧を、電流分配用ＭＩＳＦＥＴのしきい値のばらつきに合わせて傾斜させることができる。

本発明の第３の電流駆動装置は、駆動時に第１の基準電流が流れる第１導電型の第１の電流入力用ＭＩＳＦＥＴと、駆動時に第２の基準電流が流れる第１導電型の第２の電流入力用ＭＩＳＦＥＴと、上記第１の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の電流源用ＭＩＳＦＥＴと、上記電流源用ＭＩＳＦＥＴのそれぞれに接続され、表示データに応じて上記電流源用ＭＩＳＦＥＴを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記電流源用ＭＩＳＦＥＴと上記スイッチとの間にそれぞれ設けられ、上記第２の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型のカスコードＭＩＳＦＥＴと、上記スイッチに接続され、上記表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部とを備え、半導体チップ上に設けられている。

これにより、出力端子からの出力電流は電流源用ＭＩＳＦＥＴを流れるはずの電流とカスコードＭＩＳＦＥＴを流れるはずの電流の平均値となるので、電流源用ＭＩＳＦＥＴの特性ばらつきとカスコードＭＩＳＦＥＴの特性ばらつきとが相殺され、結果として、出力端子からの出力電流のばらつきを低減できることとなる。

本発明の第４の電流駆動装置は、半導体チップ上に設けられた電流駆動装置であって、第１の基準電流を入力するための第１の基準電流入力端子と、第１の期間に上記第１の基準電流入力端子を流れる電流が伝達される第１導電型の第１の電流入力用ＭＩＳＦＥＴと、上記第１の期間に上記第１の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の電流源用ＭＩＳＦＥＴと、表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部と、上記第１の期間に上記第１の電流入力用ＭＩＳＦＥＴ及び上記電流源用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の第１の電流伝達用ＭＩＳＦＥＴと、上記第１の期間に上記第１の電流伝達用ＭＩＳＦＥＴを流れる電流が伝達される第１の基準電流出力端子と、第２の基準電流を入力するための第２の基準電流入力端子と、第２の期間に上記第２の基準電流入力端子を流れる電流が伝達され、且つ上記電流源用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の第２の電流入力用ＭＩＳＦＥＴと、上記第２の期間に上記電流源用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の第２の電流伝達用ＭＩＳＦＥＴと、上記第２の期間に上記第２の電流伝達用ＭＩＳＦＥＴを流れる電流が伝達される第２の基準電流出力端子と、上記第１の基準電流入力端子と上記第１の電流入力用ＭＩＳＦＥＴとの間の電流伝達経路上に設けられた第１のスイッチと、上記第１の電流伝達用ＭＩＳＦＥＴと上記第１の基準電流出力端子との間の電流伝達経路上に設けられた第２のスイッチと、上記第２の基準電流入力端子と上記第２の電流入力用ＭＩＳＦＥＴとの間の電流伝達経路上に設けられた第３のスイッチと、上記第２の電流伝達用ＭＩＳＦＥＴと上記第２の基準電流出力端子との間の電流伝達経路上に設けられた第４のスイッチとを備えている。

これにより、第１の期間には第１、第２のスイッチを共にオンにし、第２の期間には第３、第４のスイッチをオフにすることで、第１の基準電流で駆動する場合と第２の基準電流で駆動する場合とに切り替えることが可能となる。その結果、電流供給部からの出力電流のばらつきが抑えられ、均一な表示が可能となる。

本発明の第１の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、列状に配置された複数の半導体チップのそれぞれに設けられ、上記画素回路に駆動電流を供給するための電流駆動装置とを備えている表示装置であって、上記複数の半導体チップの各々は、端部に設けられ、基準電流を入力するための基準電流入力端子と、端部に設けられ、次段の半導体チップ用の基準電流を出力するための基準電流出力端子とを有しており、上記複数の半導体チップのうち、互いに隣接する半導体チップの上記基準電流入力端子と上記基準電流出力端子とは対向するように設けられている。

これにより、電流駆動装置が設けられた半導体チップ間で基準電流の伝達経路を最短にすることができるので、半導体チップごとの出力電流のばらつきを従来よりも低減することができる。

本発明の第２の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、それぞれに上記画素回路に駆動電流を供給するための電流駆動装置が設けられた複数の半導体チップとを備えている表示装置であって、上記電流駆動装置は、駆動時に基準電流が流れる第１導電型の第１のＭＩＳＦＥＴと、上記第１のＭＩＳＦＥＴとカレントミラー回路を構成し、上記基準電流を流すための第１導電型の複数の電流分配用ＭＩＳＦＥＴと、ドレインに上記複数の電流分配用ＭＩＳＦＥＴの各々が接続された第２導電型の複数の電流入力用ＭＩＳＦＥＴと、上記電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第２導電型の電流源用ＭＩＳＦＥＴと、表示データに応じた駆動電流を上記画素回路に出力するための出力端子とを有する複数の電流供給部とを有している。

これにより、電流源用ＭＩＳＦＥＴのゲート電位の変動を速やかに収束させることができるので、クロストーク表示の発生を抑え、均一な表示を実現することができる。

本発明の第３の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、それぞれに上記画素回路に駆動電流を供給するための電流駆動装置が設けられた複数の半導体チップとを備えている表示装置であって、上記電流駆動装置は、駆動時に第１の基準電流が流れる第１導電型の第１の電流入力用ＭＩＳＦＥＴと、駆動時に第２の基準電流が流れる第１導電型の第２の電流入力用ＭＩＳＦＥＴと、上記第１の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型の電流源用ＭＩＳＦＥＴと、上記電流源用ＭＩＳＦＥＴのそれぞれに接続され、表示データに応じて上記電流源用ＭＩＳＦＥＴを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記電流源用ＭＩＳＦＥＴと上記スイッチとの間にそれぞれ設けられ、上記第２の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型のカスコードＭＩＳＦＥＴと、上記スイッチに接続され、上記表示データに応じた駆動電流を上記画素回路に出力するための出力端子とを有する複数の電流供給部と
を有している。

これにより、出力端子からの出力電流は電流源用ＭＩＳＦＥＴを流れるべき電流とカスコードＭＩＳＦＥＴを流れるべき電流の平均値となるので、電流源用ＭＩＳＦＥＴの特性ばらつきとカスコードＭＩＳＦＥＴの特性ばらつきとが相殺され、結果として、出力端子からの出力電流のばらつきを低減できることとなる。

上記半導体チップ上には、上記第１の基準電流を入力するための第１の基準電流入力端子と、上記第１の基準電流を出力するための第１の基準電流出力端子と、上記第２の基準電流を入力するための第２の基準電流入力端子と、上記第２の基準電流を出力するための第２の基準電流出力端子とがさらに設けられており、上記第１の基準電流出力端子は隣接する上記半導体チップの上記第１の基準電流入力端子に接続され、上記第２の基準電流出力端子は隣接する上記半導体チップの上記第２の基準電流入力端子に接続されていることにより、同一半導体チップ内の端子からの出力電流のばらつきが低減されると同時に、半導体チップ間の出力電流のばらつきも低減されるので、表示パネル全体に亘って均一な表示を行えるようになる。

本発明の電流駆動装置によれば、基準電流を分配するための電流分配用ＭＩＳＦＥＴ及び電流入力用ＭＩＳＦＥＴを半導体チップ当たり複数個設けることで、電流供給部を構成するＭＩＳＦＥＴのゲートにおける出力インピーダンスを相対的に下げることができるので、表示装置に用いた場合、表示パネル側から流れる電流によるＭＩＳＦＥＴのゲート電位の変動を抑えることができる。その結果、表示装置におけるクロストークの発生を抑制することが可能となる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る電流駆動装置が設けられた２つのチップの接続部分を示す回路図である。

本実施形態の表示装置は、有機ＥＬ素子を有する画素回路（図示せず）が設けられた表示パネルと、画素回路に信号線を介して駆動電流を供給するための電流駆動装置とを備えている。電流駆動装置は、図２０に示す電流駆動装置と同様に、有機ＥＬ表示装置など、電流駆動型表示装置のソースドライバとして用いられる。本実施形態の表示装置においては、集積化された電流駆動装置が設けられた半導体チップが表示パネルの額縁部に複数個並べられている。図１では、互いに接続された２つの半導体チップをそれぞれ第１の半導体チップ２０、第２の半導体チップ２２として示す。

本実施形態の表示装置において、第１の半導体チップ２０には、表示パネル上に設けられた複数の画素回路（図示せず）のそれぞれに駆動電流を供給するための電流供給部４０と、電流供給部４０に基準電流を供給するための基準電流供給部と、ｎチャネル型の第１の電流伝達用ＭＩＳＦＥＴ７と、第１の電流伝達用ＭＩＳＦＥＴ７に接続された基準電流出力端子９とが設けられている。基準電流出力端子９は、第１の半導体チップ２０のうち、第２の半導体チップ２２と対向する位置に設けられている。電流供給部４０は、実際には多数（例えば５２８個）設けられているが、図１では１つのみ示している。

基準電流供給部は、一端に電源電圧が供給されたｐチャネル型の第１のＭＩＳＦＥＴ１と、第１のＭＩＳＦＥＴ１に接続され、基準電流を発生させるための基準電流源４と、第１のＭＩＳＦＥＴ１とカレントミラー回路を構成するｐチャネル型の第２のＭＩＳＦＥＴ（電流分配用ＭＩＳＦＥＴ）２と、第２のＭＩＳＦＥＴ２に接続され、基準電流を電流供給部４０に伝達するためのｎチャネル型の電流入力用ＭＩＳＦＥＴ３とを有している。

また、電流供給部４０は、電流源５−１、５−２、…、５−ｍ（ｍは正の整数）と、各電流源を流れる電流をオンまたはオフにするためのスイッチとを有している。電流源５−１、５−２、…、５−ｍのそれぞれは、電流入力用ＭＩＳＦＥＴ３及び第１の電流伝達用ＭＩＳＦＥＴ７とカレントミラー回路を構成するＭＩＳＦＥＴ（電流源用ＭＩＳＦＥＴ）から構成されており、例えば、電流源５−１は１個のＭＩＳＦＥＴから、電流源５−２は互いに並列に接続された２個のＭＩＳＦＥＴから、電流源５−ｍは、互いに並列に接続された２^ｍ−１個のＭＩＳＦＥＴから構成されている。電流供給部４０は、いわゆる電流加算型Ｄ／Ａコンバータであり、表示データに応じて各スイッチがオンまたはオフすることにより、２^ｍ階調の表示を可能にしている。

第２の半導体チップ２２には、基準電流出力端子９に接続された基準電流入力端子１１と、基準電流入力端子１１に接続されたｐチャネル型の第３のＭＩＳＦＥＴ１３と、第３のＭＩＳＦＥＴ１３にカスコード接続され、ゲート電極が基準電流入力端子１１に接続されたｐチャネル型の第４のＭＩＳＦＥＴ１５と、第３のＭＩＳＦＥＴ１３とカレントミラー回路を構成するｐチャネル型の第５のＭＩＳＦＥＴ１７と、第５のＭＩＳＦＥＴ１７にカスコード接続され、第４のＭＩＳＦＥＴ１５とカレントミラー回路を構成するｐチャネル型の第６のＭＩＳＦＥＴ１９と、第６のＭＩＳＦＥＴ１９を流れる基準電流を受けるｎチャネル型の第７のＭＩＳＦＥＴ２３（第１の半導体チップ２０における電流入力用ＭＩＳＦＥＴに相当）と、表示パネル上に設けられた複数の画素回路（図示せず）のそれぞれに駆動電流を供給するための電流供給部４１と、次段の半導体チップに基準電流を伝達するためのｎチャネル型の第２の電流伝達用ＭＩＳＦＥＴ２７とを有している。また、第２の半導体チップ２２上には、第２の電流伝達用ＭＩＳＦＥＴ２７に接続された基準電流出力端子（図示せず）も設けられている。

基準電流入力端子１１は、第２の半導体チップ２２のうち、第１の半導体チップに対向する位置の近傍に設けられており、特に基準電流出力端子９に近接するように配置されている。

また、第２の半導体チップ２２では、第３のＭＩＳＦＥＴ１３、第４のＭＩＳＦＥＴ１５、第５のＭＩＳＦＥＴ１７、第６のＭＩＳＦＥＴ１９、及び第７のＭＩＳＦＥＴ２３は、第１の半導体チップ２０から基準電流出力端子９を介して伝達された基準電流を電流供給部４１に伝達するための基準電流供給部として機能する。

電流供給部４１は、電流源２５−１、２５−２、…、２５−ｍと、各電流源を流れる電流をオンまたはオフにするためのスイッチとを有している。電流源２５−１、２５−２、…、２５−ｍのそれぞれは、電流源５−１、５−２、…、５−ｍと同様に、第７のＭＩＳＦＥＴ２３及び第２の電流伝達用ＭＩＳＦＥＴ２７とカレントミラー回路を構成するＭＩＳＦＥＴから構成されている。

図１では２つの半導体チップのみを示しているが、表示パネルのサイズに応じて、第２の半導体チップ２２と同一構成のチップをさらに配置してもよい。通常の表示装置では、電流供給部が設けられた半導体チップは、一列に配置することが多いが、その場合には、各半導体チップの端部付近に設けられた基準電流出力端子９から基準電流入力端子１１へとカスケード状に基準電流が伝達される。

以上のような構成を有する本実施形態の半導体チップの特徴は、第２の半導体チップ２２の基準電流供給部が基準電流入力端子１１の近傍に配置されていることと、第１の半導体チップ２０の電流伝達用ＭＩＳＦＥＴ７が基準電流出力端子９の近傍に配置されていることである。ここで、第７のＭＩＳＦＥＴ２３を含む基準電流供給部と基準電流入力端子１１との距離、及び電流伝達用ＭＩＳＦＥＴ７と基準電流出力端子９との距離は、不純物の拡散等による電気的特性のばらつきが問題とならない程度であればよい。この距離は、製造条件や工程によって異なってくるが、２００μｍ以下であれば許容することができ、一般的に１００μｍ以下であれば特に好ましい。

このことにより、互いに隣接する半導体チップの電流伝達用ＭＩＳＦＥＴ７の出力電流を第２の半導体チップ２２用の基準電流として分配することができるので、半導体チップごとの出力電流（画素回路の駆動電流）のばらつきを従来よりも低減することができる。その結果、より均一な表示を行なう表示装置を実現することができる。

これに加え、本実施形態の表示装置においては、半導体チップの基準電流供給部及び基準電流入力端子１１とは、半導体チップのうち、前段の半導体チップに対向する位置の近傍に配置され、電流伝達用ＭＩＳＦＥＴと基準電流出力端子９は、半導体チップのうち、次段の半導体チップに対向する位置の近傍に配置されている。

これにより、基準電流出力端子９と基準電流入力端子１１との距離が短くなるので、電流供給部から出力される電流の、半導体チップごとのばらつきをさらに抑えることができる。ただし、半導体チップごとのばらつきを抑える効果は、基準電流の入出力端子を基準電流を伝達するＭＩＳＦＥＴの近傍に設けることにより得られる効果に比べて小さいので、必ずしも基準電流出力端子９と基準電流入力端子１１とを半導体チップの端部に設けなくてもよい。

なお、１個の半導体チップ内においては、本実施形態のように基準電流供給部（またはＭＩＳＦＥＴ）をチップの端部に配置するよりもチップの中央部に配置する方が電流供給部の位置による特性ばらつきは小さくなる。従って、この方式においても、基準電流出力端子９及び基準電流入力端子１１を基準電流供給部に近接させて設けることが好ましい。

以上のように、本実施形態の半導体チップを用いれば、半導体チップ間の特性ばらつきを抑えることができるので、表示むら等の発生が低減された表示装置を実現することができる。

なお、第１の電流伝達用ＭＩＳＦＥＴ７と基準電流出力端子９との間に、ｐチャネル型ＭＩＳＦＥＴで構成されるカレントミラー回路が設けられていてもよい。

図２は、第１の実施形態に係る電流駆動装置の一例が設けられた２つのチップの接続部分を示す回路図である。

同図に示す例では、第１の半導体チップ２０において、第１の電流伝達用ＭＩＳＦＥＴ７と基準電流出力端子９との間に、第１の電流伝達用ＭＩＳＦＥＴ７に接続されたｐチャネル型の第３の電流伝達用ＭＩＳＦＥＴ１０と、第３の電流伝達用ＭＩＳＦＥＴ１０とカレントミラー回路を構成するｐチャネル型の第４の電流伝達用ＭＩＳＦＥＴ１２とが設けられている。

また、第２の半導体チップ２２の基準電流供給部においては、図１の基準電流供給部を構成するＭＩＳＦＥＴの導電型をすべて入れ替えた構成となっている。すなわち、第２の半導体チップ２２には、基準電流入力端子１１に接続されたｎチャネル型の第８のＭＩＳＦＥＴ３３と、第８のＭＩＳＦＥＴ３３にカスコード接続され、ゲート電極が基準電流入力端子１１に接続されたｎチャネル型の第９のＭＩＳＦＥＴ３５と、第８のＭＩＳＦＥＴ３３とカレントミラー回路を構成するｎチャネル型の第１０のＭＩＳＦＥＴ３７と、第１０のＭＩＳＦＥＴ３７にカスコード接続され、第９のＭＩＳＦＥＴ３５とカレントミラー回路を構成するｎチャネル型の第１１のＭＩＳＦＥＴ３９と、第１０のＭＩＳＦＥＴ３７を流れる基準電流を受けるｐチャネル型の第１２のＭＩＳＦＥＴ４３とが設けられている。このような構成においては、第１の電流伝達用ＭＩＳＦＥＴ７、第３の電流伝達用ＭＩＳＦＥＴ１０及び第４の電流伝達用ＭＩＳＦＥＴ１２のそれぞれと第１の半導体チップ２０の基準電流出力端子９との距離が２００μｍ以下になっており、第１の電流伝達用ＭＩＳＦＥＴ７、第３の電流伝達用ＭＩＳＦＥＴ１０及び第４の電流伝達用ＭＩＳＦＥＴ１２の３つのＭＩＳＦＥＴ間の距離もそれぞれ２００μｍ以下となっている。また、第２の半導体チップ２２の基準電流入力端子１１と
第１の電流伝達用ＭＩＳＦＥＴ７から２００μｍ以下の近傍に第１の半導体チップ２０の基準電流出力端子９と第８のＭＩＳＦＥＴ３３、第９のＭＩＳＦＥＴ３５、第１０のＭＩＳＦＥＴ３７、第１１のＭＩＳＦＥＴ３９及び第１２のＭＩＳＦＥＴ４３との距離はそれぞれ２００μｍ以下となっており、各ＭＩＳＦＥＴ間の距離も２００μｍ以下となっている。これに加え、第２の半導体チップ２２の基準電流入力端子１１と第１の半導体チップ２０の基準電流出力端子９とが近接するように配置されることは変わらないので、半導体チップごとの出力電流のばらつきを小さく抑えることができる。

また、図１及び図２に示す第１の半導体チップ２０と第２の半導体チップ２２とは、基準電流供給部の構成が多少異なっている。これに対し、表示装置に用いる半導体チップにおいて、基準電流供給部の構成を同一構成とすることもできる。

図３は、第１の実施形態の変形例に係る電流駆動装置が設けられた２つのチップの接続部分を示す回路図である。同図に示す第１の実施形態の変形例において、第１の半導体チップ２０の端部付近には、第１の基準電流入力端子１１ａ１及び第２の基準電流入力端子１１ｂ１が設けられている。また、基準電流供給部の構成は図２に示す第２の半導体チップ２２の基準電流供給部と同じであるが、第１の基準電流入力端子１１ａ１及び第２の基準電流入力端子１１ｂ１に接続されているところが異なっている。

すなわち、本変形例の第１の半導体チップ２０には、第２の基準電流入力端子１１ｂ１に接続されたｎチャネル型の第８のＭＩＳＦＥＴ３３ａ１と、第８のＭＩＳＦＥＴ３３ａ１にカスコード接続され、ゲート電極が第１の基準電流入力端子１１ａ１に接続されたｎチャネル型の第９のＭＩＳＦＥＴ３５ａ１と、第８のＭＩＳＦＥＴ３３ａ１とカレントミラー回路を構成するｎチャネル型の第１０のＭＩＳＦＥＴ３７ａ１と、第１０のＭＩＳＦＥＴ３７ａ１にカスコード接続され、第９のＭＩＳＦＥＴ３５ａ１とカレントミラー回路を構成するｎチャネル型の第１１のＭＩＳＦＥＴ３９ａ１と、第１０のＭＩＳＦＥＴ３７ａ１を流れる基準電流を受けるｐチャネル型の第１のＭＩＳＦＥＴ１とが設けられている。そして、第１のＭＩＳＦＥＴ１及び第２のＭＩＳＦＥＴ２のゲート電極、第１のＭＩＳＦＥＴ１のドレイン、第１０のＭＩＳＦＥＴ３７ａ１のドレインのそれぞれは、第１の基準電流入力端子１１ａ１に接続されている。

本変形例においては、第１の半導体チップ２０と第２の半導体チップ２２の構成は同一となっている。ただし、第１の半導体チップ２０において、第１の基準電流入力端子１１ａ１は接地された抵抗１６（または基準電流源）に接続され、第２の基準電流入力端子１１ｂ１は接地されているのに対し、第２の半導体チップ２２において、第１の基準電流入力端子１１ａ２はオープン状態で、第２の基準電流入力端子１１ｂ２は第１の半導体チップ２０の基準電流出力端子９に接続されている。

本変形例の半導体チップを用いれば、表示パネルの駆動を１種類のチップのみで行なうことができるので、表示装置の製造コストを低減することが可能となる。

なお、以上で説明した半導体チップまたは電流駆動装置の例では、電流源５−１、５−２、…、５−ｍを構成するＭＩＳＦＥＴがｎチャネル型であったが、このＭＩＳＦＥＴをｐチャネル型に代えても同様に動作させることができる。この場合には、基準電流供給部を構成するＭＩＳＦＥＴや電流伝達用ＭＩＳＦＥＴの導電型を入れ替えればよい。

なお、本変形例の半導体チップを複数個カスケード接続する際に、最終段となる半導体チップの基準電流出力端子に抵抗１６と同じ抵抗値を有する抵抗を接続してもよい。

また、本実施形態の電流駆動装置において、第１の半導体チップ２０の基準電流出力端子９から出力される電流の値は、必ずしも基準電流源４を流れる基準電流の値に等しくなくてもよい。基準電流出力端子９から出力される電流は、第２の半導体チップ２２にとっての基準電流（第２の基準電流と呼ぶ）となるが、適当なミラー比のカレントミラー回路を基準電流入力端子１１と第７のＭＩＳＦＥＴ２３との間に設ければ、電流供給部４０を構成する電流源中のＭＩＳＦＥＴと電流供給部４１を構成する電流源中のＭＩＳＦＥＴにそれぞれ等しい電流を供給することができる。

（第２の実施形態）
図４は、本発明の第２の実施形態に係る電流駆動装置を示す回路図である。本実施形態の電流駆動装置の特徴は、図２１に示す従来の電流駆動装置に加え、電流供給部５９の各々に基準電流を伝達するための電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７が設けられている点である。ここで、「電流供給部５９」とは、図４に示す電流供給部５９−１〜ｍの各々を意味し、「電流分配用ＭＩＳＦＥＴ５５」とは、電流分配用ＭＩＳＦＥＴ５５−１〜ｍの各々を、「電流入力用ＭＩＳＦＥＴ５７」とは、電流入力用ＭＩＳＦＥＴ５７−１〜ｍの各々を意味するものとする。

図４に示すように、本実施形態の電流駆動装置は、ｐチャネル型の第１のＭＩＳＦＥＴ５３と、第１のＭＩＳＦＥＴ５３に接続され、基準電流を生成するための基準電流源５８と、第１のＭＩＳＦＥＴ５３とカレントミラー回路を構成し、基準電流を分配するためのｐチャネル型の電流分配用ＭＩＳＦＥＴ５５−１、５５−２、…、５５−ｎと、電流分配用ＭＩＳＦＥＴ５５−１、５５−２、…、５５−ｎにそれぞれ接続されたｎチャネル型の電流入力用ＭＩＳＦＥＴ５７−１、５７−２、…、５７−ｎと、電流入力用ＭＩＳＦＥＴ５７−１、５７−２、…、５７−ｎからカレントミラーを介して基準電流を伝達され、画素回路（図示せず）に駆動電流を供給するための電流供給部５９−１、５９−２、…、５９−ｎとを備えている。ここで、ｎは半導体チップあたりの出力数である。また、第１のＭＩＳＦＥＴ５３のゲート電極と、電流分配用ＭＩＳＦＥＴ５５−１、５５−２、…、５５−ｎの各ゲート電極とは、共通のバイアス線５６に接続されている。

また、電流供給部５９−１、５９−２、…、５９−ｎの各々の構成は第１の実施形態で説明した電流供給部４０（図１参照）とほぼ同一である。例えば、電流供給部５９−１は、電流入力用ＭＩＳＦＥＴ５７−１とカレントミラー回路を構成するＭＩＳＦＥＴからなるｍ個の電流源と、該電流源を流れる電流をオンまたはオフにするためのスイッチ（図示せず）とを有している。ただし、電流源を構成するＭＩＳＦＥＴのうち、異なる出力端子に接続されるＭＩＳＦＥＴのゲート電極同士は、図４に示すように接続されていなくてもよいが、後述するように互いに接続されていてもよい。

この電流供給部５９がｍ個の電流源を有する場合、２^ｍ階調の表示が可能になる。図４に示す例では、図示を省略しているが、電流供給部５９のそれぞれは、６ビット分の電流源を有しており、互いに同サイズの６３個のＭＩＳＦＥＴで構成されている。なお、図４では、電流供給部５９と電流入力用ＭＩＳＦＥＴの一組を電流供給ユニット５１として示している。ここで、「電流供給ユニット５１」は、電流供給ユニット５１−１〜ｍの各々を意味するものとする。

本実施形態の電流駆動装置においては、電流供給部５９ごとに基準電流を分配するための電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７を設けているので、表示装置が黒表示から白表示に切り替わる際に、パネル側から電流が流れ込んでも電流供給部５９中の電流源の動作は影響を受けにくくなっている。つまり、本実施形態の電流駆動装置においては、電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７を電流供給部ごとに設けることで、電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７の１組みに接続されるＭＩＳＦＥＴのゲート電極数が従来に比べて少なくなっている。このため、電流入力用ＭＩＳＦＥＴ５７のゲート電極と電流供給部５９の電流源を構成するＭＩＳＦＥＴのゲート電極とを接続するバイアス配線の容量が低減するので、電流供給部５９中の電流源を構成するＭＩＳＦＥＴのゲート電極の電位の変動を吸収しやすくなっている。その結果、電流供給部５９の出力の変動が抑えられる。

これと同様の理由で、白表示から黒表示に切り替わる際にも、電流分配用ＭＩＳＦＥＴ５５は影響を受けず、常時一定の電流を電流供給部５９に分配することができる。

従って、本実施形態の電流駆動装置を用いれば、表示データの書き込み期間内に、電流供給部５９内の電流源用ＭＩＳＦＥＴのゲート電位の変動が速やかに収束するので、クロストークの発生を抑え、表示の乱れが少ない電流駆動型の表示装置を実現することができる。

また、本実施形態の電流駆動装置を設けた半導体チップに、第１の実施形態で説明した基準電流の入力端子、出力端子を設けることにより、表示の乱れや表示むらをさらに抑えた表示装置を実現することが可能になる。

図５は、基準電流の入力端子及び出力端子をチップの端部に設けた場合の本実施形態の半導体チップを示す図である。

図５に示す第１の半導体チップ７０及び第２の半導体チップ７２には、それぞれ先に説明した本実施形態の電流駆動装置が設けられている。そして、第１の半導体チップ７０には、電流分配用ＭＩＳＦＥＴ５５及び第１のＭＩＳＦＥＴ５３とカレントミラー回路を構成するｐチャネル型の電流伝達用ＭＩＳＦＥＴ６１と、電流伝達用ＭＩＳＦＥＴ６１に接続された基準電流出力端子９とが設けられている。

一方、第２の半導体チップ７２には、基準電流出力端子９に接続された基準電流入力端子１１と、基準電流入力端子１１に接続されたｎチャネル型の第８のＭＩＳＦＥＴ３３と、第８のＭＩＳＦＥＴ３３にカスコード接続され、ゲート電極が基準電流入力端子１１に接続されたｎチャネル型の第９のＭＩＳＦＥＴ３５と、第８のＭＩＳＦＥＴ３３とカレントミラー回路を構成するｎチャネル型の第１０のＭＩＳＦＥＴ３７と、第１０のＭＩＳＦＥＴ３７にカスコード接続され、第９のＭＩＳＦＥＴ３５とカレントミラー回路を構成するｎチャネル型の第１１のＭＩＳＦＥＴ３９と、第１０のＭＩＳＦＥＴ３７を流れる基準電流を受けるｐチャネル型の第１２のＭＩＳＦＥＴ４３と、基準電流出力端子９（図示せず）とが設けられている。なお、ここでは、図２に示す第１の実施形態と同じ部材には同じ部材名、同じ符号を付している。

また、基準電流出力端子９は、例えば第１の半導体チップ７０及び第２の半導体チップ７２の端部付近に配置されている。さらに、基準電流出力端子９と電流伝達用ＭＩＳＦＥＴ６１との距離は約１００μｍ以下となっている。また、基準電流入力端子１１は、例えば第２の半導体チップ７２の端部付近に配置され、第１の半導体チップ７０の基準電流出力端子９に対向するように設けられている。そして、基準電流入力端子１１と第１２のＭＩＳＦＥＴ４３など基準電流供給部を構成するＭＩＳＦＥＴとの距離はそれぞれ約１００μｍ以下となっている。

基準電流源５８と第１のＭＩＳＦＥＴ５３とに生じる基準電流は、カレントミラーを介して電流伝達用ＭＩＳＦＥＴ６１に伝達され、基準電流出力端子９から出力される。次いで、基準電流は基準電流入力端子１１に入力され、第８のＭＩＳＦＥＴ３３、第９のＭＩＳＦＥＴ３５、第１０のＭＩＳＦＥＴ３７及び第１１のＭＩＳＦＥＴ３９を介して第１２のＭＩＳＦＥＴ４３に入力される。そして、基準電流は、第２の半導体チップ７２上に設けられ、第１２のＭＩＳＦＥＴ４３とカレントミラー回路を構成する電流伝達用ＭＩＳＦＥＴ（図示せず）に伝達される。電流伝達用ＭＩＳＦＥＴに伝達された基準電流は、基準電流出力端子９（図示せず）を介して、さらに次段の半導体チップへと伝達される。

以上のような構成により、互いに近接した基準電流出力端子９から基準電流入力端子１１へと誤差の小さい基準電流が伝達されるので、同一半導体チップ内において、クロストークの発生を抑えると共に、電流駆動装置が設けられた半導体チップごとの出力電流のばらつきを小さく抑えることができる。

従って、以上のような基準電流の入出力構成を取ることで、よりムラの少ない画像表示を実現することが可能になり、大画面且つ高精細の有機ＥＬ表示パネルやＬＥＤ表示パネルなどを実現することが可能となる。

また、図示しないが、基準電流供給部を図３に示す例と同様の構成とすることで、表示装置に用いる半導体チップを１種類のみとすることができ、製造コストの低減を図ることができる。

なお、本実施形態の電流駆動装置において、図４では電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７を電流供給部５９ごとに設ける例を示したが、２つ以上の電流供給部５９に対して１組みの電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７が設けられていてもよい。この場合、半導体チップあたり電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴ５７のペアが２組み以上あればよい。クロストークの抑制効果は電流分配用ＭＩＳＦＥＴ５５が多いほど大きくなるが、実際の回路では、回路面積と性能のバランスを考慮して設計することが好ましい。

また、図６は、本実施形態の電流駆動装置の一変形例を示す回路図である。半導体チップにおいて、基準電流入力端子から基準電流出力端子へと向かう方向（チップの長手方向）に配置されたＭＩＳＦＥＴのしきい値電圧Ｖｔは、不純物濃度の勾配などの要因により、例えば入力端子に近い側では高く、出力端子に近い側では低くなるように勾配がついている。

そこで、図６に示すように、本実施形態の電流駆動装置において、電流供給部５９−１〜ｍ内の電流源を構成するＭＩＳＦＥＴのうち、異なる出力端子に接続されるＭＩＳＦＥＴのゲート電極同士、及び電流入力用ＭＩＳＦＥＴ５７のゲート電極同士は、互いに接続してもよい。この場合、各ＭＩＳＦＥＴのしきい値の勾配に合わせて各ＭＩＳＦＥＴのゲート電極に勾配をつけた電圧を印加することができるので、電流供給部５９から出力される電流のばらつきを低減することができる。なお、本変形例の場合、電流入力用ＭＩＳＦＥＴ５７及び電流供給部５９内のＭＩＳＦＥＴとカレントミラー回路を構成するｎチャネル型の電流伝達用ＭＩＳＦＥＴ６６と、電流伝達用ＭＩＳＦＥＴ６６に接続された基準電流出力端子９とを設け、次段の半導体チップに接続する。この際に、図３の例のように、電流伝達用ＭＩＳＦＥＴ６６及び基準電流出力端子９を半導体チップの端部付近に配置すれば、半導体チップごとの出力電流のばらつきを低減することができる。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る電流駆動装置を示す回路図であり、図８（ａ）、（ｂ）は、本実施形態の電流駆動装置のうち、電流供給ユニット５１の構成例を拡大して示す回路図である。

図７に示すように、本実施形態の電流駆動装置は、第２の実施形態の電流駆動装置と同様に、複数の電流分配用ＭＩＳＦＥＴを備えている。ただし、以下の点が第２の実施形態の電流駆動装置と異ななる本実施形態の電流駆動装置の特徴である。

まず、本実施形態の電流駆動装置の第１の特徴は、電流供給部５９において電流源となるｎチャネル型ＭＩＳＦＥＴにカスコード接続されるｎチャネル型のカスコードＭＩＳＦＥＴ７７が設けられていることである。ここで、電流供給部５９の構成は、図７では簡略化して示しているが、実際には図８（ａ）または（ｂ）のようになっている。

図８（ａ）に示す例では、ｍビット分の電流源６０−１、６０−２、…６０−ｍに対し、スイッチ６４−１、６４−２、…６４−ｍを介して１つのカスコードＭＩＳＦＥＴ７７が設けられている。そして、カスコードＭＩＳＦＥＴ７７のゲート電圧Ｖｃｌｐは、表示パネルの電源電圧（例えば３Ｖ程度）よりも低い値に設定されている。また、カスコードＭＩＳＦＥＴ７７のしきい値電圧は、ゲート電圧Ｖｃｌｐ以下となっており、カスコードＭＩＳＦＥＴ７７は、駆動時を通してオン状態となっている。

これにより、カスコードＭＩＳＦＥＴ７７は、クランプ回路として機能し、スイッチ６４−１、６４−２、…６４−ｍが非導通状態から一斉に導通状態に切り替わる際に、パネル側から流入する電流を制限することができる。特に、ゲート電圧Ｖｃｌｐが表示パネルの電源電圧よりも低い値に設定されていることにより、表示パネル側から瞬時に高電圧が出力端子６８に印加される場合にも、電流源６０−１、６０−２、…６０−ｍを構成する各ＭＩＳＦＥＴのドレインに印加される電圧をゲート電圧Ｖｃｌｐ以下にすることができる。従って、電流源６０−１、６０−２、…６０−ｍを構成するＭＩＳＦＥＴのゲート電位が表示パネルから流れ込む電流による変動を受けにくくなるので、本実施形態の電流駆動装置では、クロストーク表示の発生が抑えられ、均一な表示が実現されている。

なお、電流制御手段として、カスコードＭＩＳＦＥＴ７７に代えて、ポリシリコン抵抗、拡散抵抗、ウエル抵抗などの抵抗素子を設けてもよい。半導体集積回路では、一般に、外部からの電荷の流入を防止するための電流制限用の抵抗を配置し、内部回路を静電破壊から保護している。ここで、当該抵抗は、表示パネルからの電荷の流入に制限を加え、高周波成分を除去する役割を果たす。そして、高周波成分が除去されることによって、電流源であるＭＩＳＦＥＴのゲート−ドレイン間の寄生容量を低減できるので、パネルから流入する電荷によるゲート電位の変動を抑えることができる。

また、本実施形態の電流駆動装置における電流供給部は、図８（ｂ）に示すような構成をとってもよい。この例では、電流供給部５９に流れる電流量を制御するためのスイッチ（図８（ａ）でのスイッチ６４−１〜ｍに相当）に代えて、カスコードＭＩＳＦＥＴ７７−１、７７−２、…、７７−ｍが設けられている。そして、カスコードＭＩＳＦＥＴ７７−１、７７−２、…、７７−ｍのそれぞれは、表示パネルの電源電圧よりも低いゲート電圧Ｖｃｌｐが印加されてオン状態
となる。なお、本実施例のカスコードＭＩＳＦＥＴ７７−１、７７−２、…、７７−ｍは、電流供給部５９の出力制御スイッチを兼ねているので、表示データに従ってオン又はオフに制御される。

これにより、カスコードＭＩＳＦＥＴ７７−１、７７−２、…、７７−ｍは黒表示から白表示への切替時などに、電流供給部５９の電流源に急激に大電流が流れるのを防ぐように働く。さらに、この構成によれば、図８（ａ）に示す実施例に比べて回路面積を低減することができるので、本実施例の電流駆動装置は、特にドライバＬＳＩの小面積化が要求される表示装置に好ましく用いられる。

次に、本実施形態の電流駆動装置の第２の特徴は、ｐチャネル型の電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴ５７との間に、電流分配用ＭＩＳＦＥＴ５５にカスコード接続され、電流分配用ＭＩＳＦＥＴ５５と同導電型の第２の電流分配用ＭＩＳＦＥＴ７３が設けられている点である。このため、本実施形態の電流駆動装置は、第１のＭＩＳＦＥＴ５３のドレインと基準電流源５８との間に設けられたｐチャネル型の第１３のＭＩＳＦＥＴ７１と、電流伝達用ＭＩＳＦＥＴ６１にカスコード接続し、第１３のＭＩＳＦＥＴ７１とカレントミラー回路を構成するｐチャネル型の第４の電流伝達用ＭＩＳＦＥＴ７５とを有している。そして、第２の電流分配用ＭＩＳＦＥＴ７３の各ゲート電極は共通のバイアス線に接続され、第１３のＭＩＳＦＥＴ７１及び第４の電流伝達用ＭＩＳＦＥＴ７５とカレントミラー回路を構成する。ここで、「第２の電流分配用ＭＩＳＦＥＴ７３」とは、第２の電流分配用ＭＩＳＦＥＴ７３−１〜ｍのそれぞれを区別しない場合の表現とする。

このような構成により、本実施形態の電流駆動装置では、電流入力用ＭＩＳＦＥＴ５７を介して電流供給部５９の電流源６０−１〜ｍに伝達される基準電流の変動を抑え、安定化させることができる。そのため、本実施形態の電流駆動装置を用いることにより、電流駆動型表示装置の表示品質をさらに向上させることができる。

次に、本実施形態の電流駆動装置の第３の特徴は、第１の実施形態で説明したように、基準電流出力端子９及び基準電流入力端子１１が半導体チップの端部付近に設けられており、且つ互いにカレントミラー回路を構成するｎチャネル型の電流伝達用ＭＩＳＦＥＴ７９、８１も半導体チップの端部付近に設けられている点である。さらに、図７に示す例において、基準電流源５８が第１の半導体チップ７０の外部にあり、基準電流源５８と第１３のＭＩＳＦＥＴ７１のドレインとの間に基準電流入力端子が設けられている場合には、第１の半導体チップ７０と第２の半導体チップ７２とを同一構成にすることができる。

これにより、半導体チップ間の出力電流のばらつきが抑えられると共に、表示装置のドライバを単一種類の半導体チップで構成することができる。

なお、本実施形態の電流駆動装置において、上述の３つの特徴を有する例を説明したが、いずれか１つの特徴のみを有する場合や、いずれか２つの特徴を組み合わせるであっても、従来に比べてより均一な表示を実現することができる。

なお、本実施形態の電流駆動装置において、電流供給部５９に含まれるＭＩＳＦＥＴの導電型をｐチャネル型とし、電流供給部５９側を表示パネルよりも高電位としてもよい。その場合、電流駆動装置を構成するＭＩＳＦＥＴの導電型をすべて逆にすればよい。これは、以下の実施形態でも同様である。

（第４の実施形態）
図９は、本発明の第４の実施形態に係る電流駆動装置を示す回路図である。

同図に示すように、本実施形態の電流駆動装置は、第２の実施形態の電流駆動装置において、電流分配用ＭＩＳＦＥＴ５５から構成されるカレントミラー回路によって分配された基準電流を、任意に切り替えて（シャッフルして）電流供給部５９の出力端子から出力することを特徴としている。従って、本実施形態の電流駆動装置において、電流供給ユニット５１−１〜ｎ内部の回路構成は第２の実施形態と同一である。

図９に示す本実施形態の電流駆動装置の例では、電流分配用ＭＩＳＦＥＴ５５が電流供給部５９ごとに設けられており、且つ、電流分配用ＭＩＳＦＥＴ５５のドレインと電流入力用ＭＩＳＦＥＴ５７のドレインとの間に第１のバイアス電流切替スイッチ９１と第２のバイアス電流切替スイッチ９２とが設けられている。例えば、電流分配用ＭＩＳＦＥＴ５５−１と電流入力用ＭＩＳＦＥＴ５７−１との間には第１のバイアス電流切替スイッチ９１−１及び第２のバイアス電流切替スイッチ９２−１が、電流分配用ＭＩＳＦＥＴ５５−２と電流入力用ＭＩＳＦＥＴ５７−２との間には第１のバイアス電流切替スイッチ９１−２及び第２のバイアス電流切替スイッチ９２−２が、それぞれ設けられている。

この構成により、電流分配用ＭＩＳＦＥＴ５５−１〜ｎのそれぞれにより分配される基準電流を、任意の期間ごとに異なる電流供給部５９の出力端子から出力させることができる。第１のバイアス電流切替スイッチ９１及び第２のバイアス電流切替スイッチ９２の接続の切り替えのタイミングは、例えばｎラインごと（ｎは正の整数）、あるいは１フレームごとなど、任意に設定できる。

図１０（ａ）〜（ｃ）は、本実施形態の電流駆動装置において、出力電流の切替方式の一例を示す回路図であり、図１１（ａ）〜（ｃ）は、本実施形態の電流駆動装置において、出力電流の切替方式の別の一例を示す回路図である。

図１０（ａ）〜（ｃ）では、１つの電流分配用ＭＩＳＦＥＴ５５について見た場合、両隣に位置する電流分配用ＭＩＳＦＥＴ５５と電流供給ユニット５１への接続を切り替える方法を示している。ここで、隣接する電流分配用ＭＩＳＦＥＴ５５同士で接続を切り替える際には、電流分配用ＭＩＳＦＥＴ５５−１の隣と電流分配用ＭＩＳＦＥＴ５５−ｎの隣に、電流分配用ＭＩＳＦＥＴ５５−１〜ｎを挟んでそれぞれダミー電流分配用ＭＩＳＦＥＴ９５、９９を設けるとよい。この際には、ダミーバイアス電流切替スイッチ９６、９７、１００、１０１も設けておく。

電流分配用ＭＩＳＦＥＴ５５−１を例にとって本方式を説明する。ここでは、接続の切り替えを水平走査期間ごとに行なう例を示す。

まず、最初の水平走査期間に、図１０（ａ）に示すように通常通り、電流分配用ＭＩＳＦＥＴ５５−１は電流供給ユニット５１−１に接続される。

次の水平走査期間では、図１０（ｂ）に示すように、電流分配用ＭＩＳＦＥＴ５５−１は、電流供給ユニット５１−２に接続される。

さらに次の水平走査期間では、図１０（ｃ）に示すように、電流分配用ＭＩＳＦＥＴ５５−１は、ダミー配線に接続される。なお、ここでは、電流分配用ＭＩＳＦＥＴ５５−１のみの説明をしたが、他の電流分配用ＭＩＳＦＥＴ５５の接続も同様に切り替える。

以上のように、電流分配用ＭＩＳＦＥＴ５５と出力電流との関係を３通りに切り替えることができるので、電流分配用ＭＩＳＦＥＴ５５の特性ばらつきを相殺することができる。このため、本実施形態の電流駆動装置を用いれば、表示のちらつきが抑えられた電流駆動型の表示装置を実現することができる。なお、図１０に示す例では、接続の切り替えパターンが（ａ）〜（ｃ）に示す３通りであったが、これより多くてもよいし、（ｂ）、（ｃ）に示す２通りのみでもよい。

また、本実施形態の電流駆動装置は、図１１（ａ）〜（ｃ）に示すような切り替え方式をとることもできる。

すなわち、最初の水平走査期間には、図１１（ａ）に示すように、電流分配用ＭＩＳＦＥＴ５５−１は電流供給ユニット５１−３に接続される。

そして、次の水平走査期間には、図１１（ｂ）に示すように、電流分配用ＭＩＳＦＥＴ５５−１は電流供給ユニット５１−２に接続される。

さらに、次の水平走査期間には、図１１（ｃ）に示すように、電流分配用ＭＩＳＦＥＴ５５−１は、ダミーバイアス電流切替スイッチ９７ｂに接続される。このような切り替え方法によっても、電流供給部５９からの出力電流の誤差は見かけ上相殺される。

なお、本実施形態の電流駆動装置において、電流分配用ＭＩＳＦＥＴ５５の接続切り替え方法は上述の方法に限らず、電流分配用ＭＩＳＦＥＴ５５−１〜ｎのそれぞれが接続される電流供給ユニット５１は、任意に切り替えることができる。ただし、電流分配用ＭＩＳＦＥＴ５５は、なるべく近傍に位置する第２のバイアス電流切替スイッチ９２に接続させる方が、配線を短くするとともに単純化できるので、より好ましい。従って、互いに隣接する電流分配用ＭＩＳＦＥＴ５５同士で接続を切り替えることが最も好ましい。

なお、本実施形態の電流駆動装置では、出力端子間の接続を切り替えるためのバイアス電流切替スイッチ９１、９２を、電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴ５７との間に設けたが、電流供給部５９−１を構成するｎチャネル型のＭＩＳＦＥＴのドレインとスイッチ６４（図８参照）との間にそれぞれ第１及び第２のバイアス電流切替スイッチ９１、９２を設けてもよい。

また、図９〜図１１に示す電流駆動装置では、電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴ５７との接続切替え手段としてスイッチ（あるいは切替用端子）を用いたが、これ以外の切替え手段を設けてもよい。

なお、本実施形態の電流駆動装置において、回路面積が限られる場合、電流分配用ＭＩＳＦＥＴ５５及び電流入力用ＭＩＳＦＥＴ５７は、複数の電流供給部５９あたり１つの割で設けられていてもよい。

−第４の実施形態の変形例−
図１２は、本発明の第４の実施形態の変形例に係る電流駆動装置及び半導体チップを示す回路図である。

本変形例の電流駆動装置は、図９に示す電流駆動装置とほぼ同様の構成をとっている。ただし、第１の半導体チップ７０においては、第１のバイアス電流切替スイッチ９１−ｎに接続された第１の端子１６０と、第２のバイアス電流切替スイッチ９２−ｎに接続された第２の端子１６２が設けられている点が第４の実施形態と異なっている。また、第２の半導体チップ７２においては、第１の端子１６０、第２の端子１６２に加え、第１のバイアス電流切替スイッチ９１−１に接続された第３の端子１６４と、第２のバイアス電流切替スイッチ９２−１に接続された第４の端子１６６とがさらに設けられている。

これにより、本変形例の電流駆動装置が設けられた半導体チップを複数個配置する場合、同一半導体チップ内のみならず、互いに隣接する半導体チップ上に設けられた電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴとの間で接続を切り替えることができるようになる。なお、図１２に示す例では、第１の端子１６０は第１のバイアス電流切替スイッチ９１−ｎに接続され、第２の端子１６２は第２のバイアス電流切替スイッチ９２−ｎに接続されているが、第１の端子１６０及び第２の端子１６２は、それぞれより遠くに位置する第１のバイアス電流切替スイッチ９１及び第２のバイアス電流切替スイッチ９２に接続されるように設計してもよい。

本変形例の電流駆動装置を以上のように駆動させることにより、半導体チップ内の出力端子からの出力電流のばらつきが低減されるだけでなく、半導体チップ間の出力電流のばらつきをも低減することが可能となる。

（第５の実施形態）
図１３は、本発明の第５の実施形態に係る電流駆動装置の第１の具体例において、電流供給部の構成を示す図である。

本発明の第１〜４までの実施形態に係る電流駆動装置において、電流供給部５９−１、５９−２、…、５９−３を構成するＭＩＳＦＥＴは、図１３の上側に示すレイアウト図のように、各電流供給部ごとにまとまって配置されることが多い。以下の説明において、これらのＭＩＳＦＥＴが設けられている領域のうち、電流供給部５９−１を構成しているＭＩＳＦＥＴが配置される領域を第１のＭＩＳＦＥＴ領域７６−１、電流供給部５９−２を構成しているＭＩＳＦＥＴが配置される領域を第２のＭＩＳＦＥＴ領域７６−２、電流供給部５９−３を構成しているＭＩＳＦＥＴが配置される領域を第３のＭＩＳＦＥＴ領域７６−３と呼ぶものとする。なお、第１〜第３のＭＩＳＦＥＴ領域を区別しないで呼ぶときは、ＭＩＳＦＥＴ領域７６と称するものとする。なお、図１４には図示を省略しているが、ＭＩＳＦＥＴ領域７６内には、それぞれ１６個と３２個の同サイズのＭＩＳＦＥＴがさらに設けられている。

本具体例の電流駆動装置は、このような回路配置の電流駆動装置において、１つの電流供給部５９が、異なるＭＩＳＦＥＴ領域７６内に設けられたＭＩＳＦＥＴから構成されていることを特徴としている。

電流供給部５９を構成するＭＩＳＦＥＴについては、半導体チップ内の位置の違いや製造工程などによって特性ばらつきが見られる。特に、異なるＭＩＳＦＥＴ領域内のＭＩＳＦＥＴ同士の特性ばらつきは比較的大きくなっている。従って、本具体例の電流駆動装置では、隣接する出力端子間、あるいは互いに離れた出力端子間で出力電流をシャフリングすることにより、電流供給部５９を構成するＭＩＳＦＥＴの特性ばらつきを平均化することができるので、出力端子ごとの出力電流のばらつきを抑えることができる。よって、本具体例の電流駆動装置を表示装置に用いることで、表示むらを抑え、表示画質の向上を図ることが可能となる。

なお、本具体例の電流駆動装置では、半導体チップ内の任意のＭＩＳＦＥＴ領域７６内のＭＩＳＦＥＴを組み合わせて１つの電流供給部５９を構成してもよいが、図１３に示すように、互いに隣接するＭＩＳＦＥＴ領域内のＭＩＳＦＥＴを組み合わせれば、配線が容易となるので特に好ましい。ただし、出力電流をより均一化するためには、互いに離れたＭＩＳＦＥＴ領域内のＭＩＳＦＥＴを組み合わせることが必要となるので、実際には配線の容易さとばらつき低減の効果のバランスを考えて設計する。いずれの場合においても、回路設計時に、どのＭＩＳＦＥＴ領域内のＭＩＳＦＥＴをどの電流供給部５９の出力端子に接続するかは、乱数などを用いて決定すればよい。

また、図１４は、第５の実施形態に係る電流駆動装置の第２の具体例において、電流供給部の構成を示す図である。

第１の具体例の電流駆動装置では、各ＭＩＳＦＥＴ領域７６内でビットに応じた電流源となるＭＩＳＦＥＴの配置が固定されていた（図１３参照）。

これに対し、本具体例の電流駆動装置では、図１４の上側のレイアウト図に示すように、ＭＩＳＦＥＴ領域７６内に設けられた任意のＭＩＳＦＥＴのゲート電極同士を接続して電流供給部５９の電流源を構成している。言い換えれば、本具体例の電流駆動装置では、出力端子ごとに電流源を構成するＭＩＳＦＥＴの選択をランダムに変えている。

同一のＭＩＳＦＥＴ領域７６内に設けられたＭＩＳＦＥＴでも、位置により特性のばらつきが見られるので、本具体例のように、各ＭＩＳＦＥＴ領域７６内に設けられたＭＩＳＦＥＴからランダムに選択したＭＩＳＦＥＴで電流供給部５９を構成することにより、第１の具体例よりもさらに出力電流のばらつきを均一化し、抑えることが可能となる。これにより、本具体例の電流駆動装置を表示装置に用いることで、表示むらを抑え、表示画質の向上を図ることが可能となる。また、スイッチを設ける面積が不要となるので、第４の実施形態に比べて回路面積を小さくすることが可能である。

なお、本実施形態の第１及び第２の具体例に係る電流駆動装置の回路配置及び配線構造は、第１〜第４の実施形態に限らず、図２０に示す従来の電流駆動装置にも応用しても同様の効果を得られる。また、第４の実施形態に本実施形態の配線構造を適用すれば、出力端子による電流の誤差を顕著に小さくすることができる。

（第６の実施形態）
図１５は、本発明の第６の実施形態に係る電流駆動装置を示す回路図である。

同図に示すように、本実施形態の電流駆動装置は、図４に示す第２の電流駆動装置において、バイアス線５６上であって互いに隣接する電流分配用ＭＩＳＦＥＴ５５のゲート電極間に、抵抗６２が設けられていることを特徴とする。ここで、「抵抗６２」とは、図１５中の抵抗６２−１、６２−２、…、６２−（ｎ−１）のそれぞれを区別しない場合の表現である。なお、図１５に示すバイアス線５６の基準電流出力端子側には、電位勾配を作るための電流源または配線（図示せず）が接続されている。

本実施形態の電流駆動装置においては、抵抗６２が設けられていることにより、出力端子間で出力電流の誤差が低減されている。以下、このことについて説明する。

カレントミラー回路は、これを構成するトランジスタの拡散条件が等しく、しきい値Ｖｔやキャリア移動度に有意差がないことを前提としている。ところが、表示装置用ドライバＬＳＩのチップの長さが１０ｍｍから２０ｍｍもの長さになると、トランジスタに含まれる不純物の拡散を均一に行なうことが困難になってくる。この結果、カレントミラーとなるトランジスタのしきい値にばらつきが生じ、ひいては出力電圧のばらつきを生じることになる。通常は、拡散の変動はウエハー面に対し徐々に傾きを持つ。このため、例えば、電流分配用ＭＩＳＦＥＴ５５のしきい値電圧Ｖｔは、電流分配用ＭＩＳＦＥＴ５５−１から電流分配用ＭＩＳＦＥＴ５５−ｎの方向に向かうにつれ、低くなる。

本実施形態の電流駆動装置においては、バイアス線５６上に抵抗６２が設けられているので、電流分配用ＭＩＳＦＥＴ５５−１〜ｎに加わるゲート電圧を、しきい値Ｖｔの勾配に合わせて傾斜させることができるので、結果的に、電流分配用ＭＩＳＦＥＴ５５に流れる電流値をほぼ一定にすることができる。

従って、本実施形態の電流駆動装置によれば、半導体チップ内の電流供給部５９からの出力電流のばらつきを抑え、表示装置の画質を向上させることができる。

なお、本実施形態の電流駆動装置には、第１の実施形態で説明したような基準電流の入出力端子の構成や、第４、第５の実施形態で説明した構成を併せて採用してもよい。

（第７の実施形態）
図１６は、本発明の第７の実施形態に係る電流駆動装置を示す回路図である。

同図に示すように、本実施形態の電流駆動装置には、図２０に示すような従来の電流駆動装置に加え、電流供給部５９の電流源を構成するＭＩＳＦＥＴのそれぞれに、該ＭＩＳＦＥＴと同導電型で、且つ該ＭＩＳＦＥＴとカスコード接続を形成するカスコードＭＩＳＦＥＴ８０が設けられている。図１６に示す電流供給部５９の構成は、図７に示す電流供給部５９の構成と似ているように見えるが、電流源を構成するＭＩＳＦＥＴごとにカスコードＭＩＳＦＥＴ８０が設けられている点、カスコードＭＩＳＦＥＴ８０と出力端子（図示せず）との間に、出力電流の階調制御を行なうためのスイッチ６４が設けられている点、さらに、各カスコードＭＩＳＦＥＴ８０のゲート電極が第２の電流入力用ＭＩＳＦＥＴ１０５のゲート電極に共通に接続されている点が異なる。そして、第２の電流入力用ＭＩＳＦＥＴ１０５のドレインとゲート電極とは互いに接続され、基準電流が流れるように設定されている。また、カスコードＭＩＳＦＥＴ８０は第２の電流入力用ＭＩＳＦＥＴ１０５とカレントミラー回路を構成している。この第２の電流入力用ＭＩＳＦＥＴ１０５のドレインには、例えば、基準電流を分配するための第２の電流分配用ＭＩＳＦＥＴ（図示せず）が接続されている。

従って、本実施形態で説明する電流供給部５９の各々においては、電流入力用ＭＩＳＦＥＴ５７側からと第２の電流入力用ＭＩＳＦＥＴ１０５側からの両方向からバイアス電圧を受けることになっている。

この構成により、電流供給部５９の出力電流は、カスコードＭＩＳＦＥＴ８０が接続されない場合の電流源を構成するＭＩＳＦＥＴ（電流源用ＭＩＳＦＥＴ）に流れるはずの電流とカスコードＭＩＳＦＥＴ８０を単独で設けた場合に流れるはずの電流とが平均化される。すべての電流源用ＭＩＳＦＥＴには互いに等しいゲート電圧が印加され、且つすべてのカスコードＭＩＳＦＥＴ８０にも互いに等しいゲート電圧が印加されるが、電流源用ＭＩＳＦＥＴ及びカスコードＭＩＳＦＥＴ８０のしきい値は、半導体チップ上の位置により、図１６の右方向から左方向へ互いに逆方向の勾配がついて変化している。そのため、電流源用ＭＩＳＦＥＴを流れるはずの電流とカスコードＭＩＳＦＥＴ８０を流れるはずの電流とを平均化することで、出力端子ごとの出力電流のばらつきが平均化され、均一化されることとなる。従って、本実施形態の電流駆動装置を用いれば、表示むらが抑えられた高精細の表示装置を実現することができる。

なお、図１６では、電流入力用ＭＩＳＦＥＴ５７と電流分配用ＭＩＳＦＥＴ（第１のＭＩＳＦＥＴ）５５のペア、及び第２の電流入力用ＭＩＳＦＥＴ１０５と第２の電流分配用ＭＩＳＦＥＴのペアが半導体チップあたり１ペアずつ設けられている例を示したが、第２の実施形態の電流駆動装置で説明した構成と組み合わせてもよい。

図１７は、本実施形態の電流駆動装置において、第２の実施形態と組み合わせた場合の電流駆動装置を示す回路図である。本電流駆動装置においては、電流入力用ＭＩＳＦＥＴ５７と電流分配用ＭＩＳＦＥＴ５５のペアが複数組み設けられている。

この場合、第２の電流入力用ＭＩＳＦＥＴ１０５と第２の電流分配用ＭＩＳＦＥＴ５５ｂのペアも半導体チップあたり複数組み設けることが好ましい。特に、電流入力用ＭＩＳＦＥＴ５７と電流分配用ＭＩＳＦＥＴ５５のペア数と第２の電流入力用ＭＩＳＦＥＴ１０５と第２の電流分配用ＭＩＳＦＥＴ５５ｂのペア数とを等しくすれば、出力電流の端子ごとのばらつきをより効果的に低減できるので特に好ましい。なお、第２の電流分配用ＭＩＳＦＥＴ５５ｂのゲート電極は、共通のバイアス線５６ｂに接続されている。このような構成により、本実施形態の電流駆動装置を表示装置に用いた場合に、クロストーク表示の発生を抑えることができる。

なお、この構成をとる場合には、第４、第５の実施形態で説明した構成と組み合わせることも可能である。例えば、図１７に示す電流駆動装置は、電流分配用ＭＩＳＦＥＴ５５と電流入力用ＭＩＳＦＥＴ５７との間に設けられた接続切替手段１３０ａと、第２の電流分配用ＭＩＳＦＥＴ５５ｂと第２の電流入力用ＭＩＳＦＥＴ１０５との間に設けられた接続切替手段１３０ｂとをさらに備えている。そして、接続切替手段１３０ａは、任意に設定した期間ごとに電流分配用ＭＩＳＦＥＴ５５を異なる電流入力用ＭＩＳＦＥＴ５７に接続させる。同様に、接続切替手段１３０ｂは、任意に設定した期間ごとに第２の電流分配用ＭＩＳＦＥＴ５５ｂを異なる第２の電流入力用ＭＩＳＦＥＴ１０５に接続させる。これにより、電流供給部５９からの出力電流をより均一化することができる。

また、本実施形態の電流駆動装置の構成を、第１の実施形態で説明した構成と組み合わせてもよい。

図１８は、本実施形態の電流駆動装置において、第１の実施形態で説明した端子構造を有する場合の電流駆動装置を示す回路図である。同図に示すように、本実施例の電流駆動装置では、半導体チップのうち、電流入力用ＭＩＳＦＥＴ５７からの距離が２００μｍ以下、好ましくは１００μｍ以下の範囲内に第１の基準電流入力端子１２４及び第１の基準電流出力端子１２６を設け、第２の電流入力用ＭＩＳＦＥＴ１０５からの距離が２００μｍ以下、好ましくは１００μｍ以下の範囲内に第２の基準電流入力端子１２８及び第２の基準電流出力端子１３０を設ければよい。そして、表示パネルの額縁部に電流駆動装置が設けられた半導体チップを複数枚並べる場合、第１の基準電流出力端子１２６と次段の第２の半導体チップ１２２の第１の基準電流入力端子１２４とを接続し、第２の基準電流出力端子１３０と第２の半導体チップ１２２の第２の基準電流入力端子１２８とを接続すればよい。これにより、半導体チップ間の出力電流のばらつきも抑えられる。

（第８の実施形態）
図１９は、本発明の第８の実施形態に係る電流駆動装置が形成された半導体チップを示す回路図である。同図に示す電流駆動装置において、電流供給部４０の構成は、図２に示す電流供給部４０と同一であるので、以下ではそれ以外の構成について説明する。

本実施形態の半導体チップの特徴は、表示パネルの周辺部に例えば一列に並べた場合、任意の時間間隔ごとに基準電流が流れる方向が切り替わることである。

図１９に示すように、本実施形態の電流駆動装置は、第１の基準電流を流すための基準電流源１５１に接続された第１の基準電流入力端子１４６と、電流源５を構成するＭＩＳＦＥＴとカレントミラー回路を構成し、ゲート電極とドレインとが互いに接続され、第１の基準電流が伝達される第１の電流入力用ＭＩＳＦＥＴ３ａと、電流源５を構成するＭＩＳＦＥＴ及び第１の電流入力用ＭＩＳＦＥＴ３ａとカレントミラー回路を構成する第１の電流伝達用ＭＩＳＦＥＴ７ｂと、第１の電流伝達用ＭＩＳＦＥＴ７ｂからの出力電流が伝達される第１の基準電流出力端子１５０と、第２の基準電流源１５３、あるいは次段の半導体チップから出力された第２の基準電流を入力するための第２の基準電流入力端子１４８と、電流源５を構成するＭＩＳＦＥＴとカレントミラー回路を構成し、ゲート電極とドレインとが接続された第２の電流入力用ＭＩＳＦＥＴ３６と、第２の電流入力用ＭＩＳＦＥＴ及び電流源５を構成するＭＩＳＦＥＴとカレントミラー回路を構成する第２の電流伝達用ＭＩＳＦＥＴ７ａと、第２の電流伝達用ＭＩＳＦＥＴ７ａからの出力電流が伝達される第２の基準電流出力端子１４４と、第２の基準電流出力端子１４４に接続されたスイッチＳＷ１と、第１の基準電流入力端子１４６に接続されたスイッチＳＷ２と、第２の基準電流入力端子１４８に接続されたスイッチＳＷ３と、第１の基準電流出力端子１５０に接続されたスイッチＳＷ４とを備えている。また、第１の基準電流入力端子１４６と第１の電流入力用ＭＩＳＦＥＴ３ａとの間の電流伝達経路上、及び第２の基準電流出力端子１４４と第２の電流伝達用ＭＩＳＦＥＴ７ａとの間の電流伝達経路上には、基準電流切替スイッチ１５４が設けられ、第２の基準電流入力端子１４８と第２の電流入力用ＭＩＳＦＥＴ３ｂとの間の電流伝達経路上、及び第１の基準電流出力端子１５０と第１の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路上には、基準電流用スイッチ１５６が設けられている。

また、第１の基準電流入力端子１４６と第１の電流入力用ＭＩＳＦＥＴ３ａとの距離は、好ましくは２００μｍ以下、さらに好ましくは１００μｍ以下となっており、第１の基準電流出力端子１５０と第１の電流伝達用ＭＩＳＦＥＴ７ｂとの距離も好ましくは２００μｍ以下、さらに好ましくは１００μｍ以下となっている。これと同様に、第２の基準電流入力端子１４８と第２の電流入力用ＭＩＳＦＥＴ３ｂとの距離は、好ましくは２００μｍ以下、さらに好ましくは１００μｍ以下となっており、第２の基準電流出力端子１４４と第２の電流伝達用ＭＩＳＦＥＴ７ａとの距離も好ましくは２００μｍ以下、さらに好ましくは１００μｍ以下となっている。

これにより、本実施形態の半導体チップ同士をカスケード接続する場合に、半導体チップごとの出力電流（画素回路の駆動電流）のばらつきを低減することができる。

また、表示装置において、第１の半導体チップ１４０と第２の半導体チップが隣接して配置されている場合、第１の半導体チップ１４０の第１の基準電流出力端子１５０と第２の半導体チップ１４２の第１の基準電流入力端子１４６とは互いに接続され、第１の半導体チップ１４０の第２の基準電流出力端子１４８と第２の半導体チップ１４２の第２の基準電流入力端子１４４とは互いに接続されている。

本実施形態の電流駆動装置では、スイッチＳＷ１とスイッチＳＷ３とは互いに同期して動作し、スイッチＳＷ２とスイッチＳＷ４とは互いに同期して動作する。加えて、スイッチＳＷ１、ＳＷ３の動作は、スイッチＳＷ２、ＳＷ４の動作とオンまたはオフが逆になるよう制御される。そして、本実施形態の電流駆動装置の動作時には、次に説明するように、第１の基準電流が複数の半導体チップに伝達される第１の期間と、第２の基準電流が複数の半導体チップに伝達される第２の期間とが交互に繰り返される。

まず、第１の期間には、図１９に示すように、スイッチＳＷ２、ＳＷ４がオン、スイッチＳＷ１、ＳＷ３がオフになると共に、基準電流用スイッチ１５４は、第１の基準電流入力端子１４６と第１の電流入力用ＭＩＳＦＥＴ３ａとの間の電流伝達経路を導通させ、第２の基準電流出力端子１４４と第２の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路を遮断する。これと同時に、基準電流用スイッチ１５６は、第１の基準電流出力端子１５０と第１の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路を導通させ、第２の基準電流入力端子１４８と第２の電流入力用ＭＩＳＦＥＴ３ｂとの間の電流伝達経路を遮断する。このような制御により、第１の基準電流が、第１の基準電流入力端子１４６と第１の基準電流出力端子１５０とを介して複数の半導体チップに伝達されてゆく。

次に、第２の期間には、スイッチＳＷ２、ＳＷ４がオフ、スイッチＳＷ１、ＳＷ３がオンになると共に、基準電流用スイッチ１５４は、第１の基準電流入力端子１４６と第１の電流入力用ＭＩＳＦＥＴ３ａとの間の電流伝達経路を遮断し、第２の基準電流出力端子１４４と第２の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路を導通させる。これと同時に、基準電流用スイッチ１５６は、第１の基準電流出力端子１５０と第１の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路を遮断し、第２の基準電流入力端子１４８と第２の電流入力用ＭＩＳＦＥＴ３ｂとの間の電流伝達経路を導通させる。このような制御により、第２の基準電流源１５３から供給される第２の基準電流が、第２の基準電流入力端子１４８と第２の基準電流出力端子１４４とを介して複数の半導体チップに伝達されてゆく。

大画面の表示パネルを駆動する際には、電流駆動装置を設けた半導体チップを多数個並べる必要があるが、基準電流を一方からのみ供給する従来の電流駆動装置では、第一段の半導体チップに供給される基準電流と最終段の半導体チップに伝達される基準電流との間に誤差が生じやすかった。これに比べ、本実施形態の電流駆動装置では、２種類の基準電流源からの基準電流が任意の期間ごとに交互に伝達されるので、出力端子からの出力電流のばらつきが平均化される。そのため、本実施形態の電流駆動装置用いることにより、表示パネルのサイズが大型化した場合であっても表示が均一化された表示装置を実現することができる。

なお、図１９では電流供給部４０の構成を第１の実施形態と同一にしたが、基準電流が流れる方向を切り替えることができる構成であれば、その他の実施形態の電流供給部と同様の構成をとってもよい。

また、第１の基準電流入力端子１４６と第１の電流入力用ＭＩＳＦＥＴ３ａとの間の電流伝達経路と、第２の基準電流出力端子１４４と第２の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路とが一部共通になっているが、それぞれの電流伝達経路を別々に設けてもよい。この場合には、基準電流用スイッチが不要となる。これと同様に、第１の基準電流出力端子１５０と第１の電流伝達用ＭＩＳＦＥＴ７ｂとの間の電流伝達経路と、第２の基準電流入力端子１４８と第２の電流入力用ＭＩＳＦＥＴ３ｂとの間の電流伝達経路とを別々に設けてもよい。

本発明の第１の実施形態に係る電流駆動装置が設けられた２つのチップの接続部分を示す回路図である。 第１の実施形態に係る電流駆動装置の一例が設けられた２つのチップの接続部分を示す回路図である。 第１の実施形態の変形例に係る電流駆動装置が設けられた２つのチップの接続部分を示す回路図である。 本発明の第２の実施形態に係る電流駆動装置を示す回路図である。 基準電流の入力端子及び出力端子をチップの端部に設けた場合の第２の実施形態に係る半導体チップを示す図である。 第２の実施形態に係る電流駆動装置の一変形例を示す回路図である。 本発明の第３の実施形態に係る電流駆動装置を示す回路図である。 （ａ）、（ｂ）は、第３の実施形態の電流駆動装置のうち、電流供給ユニット５１の構成例を拡大して示す回路図である。 本発明の第４の実施形態に係る電流駆動装置を示す回路図である。 （ａ）〜（ｃ）は、第４の実施形態の電流駆動装置において、出力電流の切替方式の一例を示す回路図である。 （ａ）〜（ｃ）は、第４の実施形態の電流駆動装置において、出力電流の切替方式の別の一例を示す回路図である。 本発明の第４の実施形態の変形例に係る電流駆動装置及び半導体チップを示す回路図である。 本発明の第５の実施形態に係る電流駆動装置の第１の具体例において、電流供給部の構成を示す図である。 第５の実施形態に係る電流駆動装置の第２の具体例において、電流供給部の構成を示す図である。 本発明の第６の実施形態に係る電流駆動装置を示す回路図である。 本発明の第７の実施形態に係る電流駆動装置を示す回路図である。 第７の実施形態の第１の変形例に係る電流駆動装置を示す回路図である。 第７の実施形態の第２の変形例に係る電流駆動装置を示す回路図である。 本発明の第８の実施形態に係る電流駆動装置が形成された半導体チップを示す回路図である。 表示パネルと、表示パネルに接続された表示用ドライバである従来の電流駆動装置の構成を示す回路図である。 （ａ）は、表示パネルにおける白黒表示の例を示す図、（ｂ）は、（ａ）に示す表示パネルのXXIb−XXIb線上に配置された画素回路と、該画素回路に接続された従来の電流供給部とを示す回路図、（ｃ）は、黒表示時におけるＴＦＴの動作点を示すグラフ図であり、（ｄ）は、白表示時におけるＴＦＴの動作点を示すグラフ図である。 （ａ）は、表示パネルにおける白黒表示の例を示す図、（ｂ）は、（ａ）に示す表示パネルのXXIIb−XXIIb線上に配置された画素回路と、該画素回路に接続された電流供給部とを示す回路図、（ｃ）は、黒表示時から白表示に切り替わった場合のＴＦＴの動作点を示すグラフ図であり、（ｄ）は、連続して白表示を行なう場合のＴＦＴの動作点を示すグラフ図である。 従来の電流駆動装置のうち、電流供給部の回路配置及び回路構成を示す図である。

符号の説明

１、５３ 第１のＭＩＳＦＥＴ
２ 第２のＭＩＳＦＥＴ
３ 電流入力用ＭＩＳＦＥＴ
４、５８ 基準電流源
５、５−１〜ｍ、２５、２５−１〜ｍ、６０ 電流源
７ 第１の電流伝達用ＭＩＳＦＥＴ
９ 基準電流出力端子
１０ 第３の電流伝達用ＭＩＳＦＥＴ
１１ 基準電流入力端子
１１ａ 第１の基準電流入力端子
１１ｂ 第２の基準電流入力端子
１２ 第４の電流伝達用ＭＩＳＦＥＴ
１３ 第３のＭＩＳＦＥＴ
１５ 第４のＭＩＳＦＥＴ
１６ 抵抗
１７ 第５のＭＩＳＦＥＴ
１９ 第６のＭＩＳＦＥＴ
２０ 第１の半導体チップ
２２ 第２の半導体チップ
２３ 第７のＭＩＳＦＥＴ
２７ 第２の電流伝達用ＭＩＳＦＥＴ
３３、３３ａ 第８のＭＩＳＦＥＴ
３５、３５ａ 第９のＭＩＳＦＥＴ
３７、３７ａ 第１０のＭＩＳＦＥＴ
３９、３９ａ 第１１のＭＩＳＦＥＴ
４０、４１、５９、５９−１〜ｎ 電流供給部
４３ 第１２のＭＩＳＦＥＴ
５１、５１−１〜ｎ 電流供給ユニット
５５、５５−１〜ｎ 電流分配用ＭＩＳＦＥＴ
５６ バイアス線
５７、５７−１〜ｎ 電流入力用ＭＩＳＦＥＴ
６１、６６、７９、８１ 電流伝達用ＭＩＳＦＥＴ
６２ 抵抗
６４ スイッチ
６８ 出力端子
７０ 第１の半導体チップ
７１ 第１３のＭＩＳＦＥＴ
７２ 第２の半導体チップ
７３ 第２の電流分配用ＭＩＳＦＥＴ
７５ 第４の電流伝達用ＭＩＳＦＥＴ
７６ ＭＩＳＦＥＴ領域
７６−１ 第１のＭＩＳＦＥＴ領域
７６−２ 第２のＭＩＳＦＥＴ領域
７６−３ 第３のＭＩＳＦＥＴ領域
７７、７７−１〜ｍ、８０ カスコードＭＩＳＦＥＴ
９１ 第１のバイアス電流切替スイッチ
９２ 第２のバイアス電流切替スイッチ
９５、９５ａ、９５ｂ、９９ ダミー電流分配用ＭＩＳＦＥＴ
９６、９６ａ、９６ｂ ダミーバイアス電流切替スイッチ
９７、９７ａ、９７ｂ、１００、１０１ ダミーバイアス電流切替スイッチ
１０５ 第２の電流入力用ＭＩＳＦＥＴ

Claims (11)

1. 駆動時に基準電流が流れる第１導電型の第１のＭＩＳＦＥＴと、
   上記第１のＭＩＳＦＥＴとカレントミラー回路を構成し、上記基準電流を流すための第１導電型の第１の電流分配用ＭＩＳＦＥＴと、
   ドレインに上記第１の電流分配用ＭＩＳＦＥＴが接続された第２導電型の第１の電流入力用ＭＩＳＦＥＴと、
   上記第１の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成する第２導電型の電流源用ＭＩＳＦＥＴと、上記電流源用ＭＩＳＦＥＴのそれぞれに接続され、表示データに応じて上記電流源用ＭＩＳＦＥＴを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記スイッチに接続され、上記表示データに応じた電流を表示パネルに出力するための出力端子とを有する複数の電流供給部と
   を備え、半導体チップ上に設けられた電流駆動装置であって、
   上記第１の電流分配用ＭＩＳＦＥＴと上記第１の電流入力用ＭＩＳＦＥＴとのペアが上記半導体チップにつき複数組み設けられており、
   上記第１のＭＩＳＦＥＴのゲート電極と上記第１の電流分配用ＭＩＳＦＥＴのゲート電極とに共通に接続されるバイアス線をさらに備え、
   上記複数の電流供給部内のすべての上記電流源用ＭＩＳＦＥＴのゲート電極とすべての上記第１の電流入力用ＭＩＳＦＥＴのゲート電極とは互いに接続されている、電流駆動装置。
2. 請求項１に記載の電流駆動装置において、
   上記複数の電流供給部のそれぞれは、上記スイッチと上記出力端子との間に介設され、駆動時にはゲート電極に上記表示パネルの電源電圧以下の電圧が印加されてオン状態となる第２導電型の第１のカスコードＭＩＳＦＥＴを有している、電流駆動装置。
3. 請求項１に記載の電流駆動装置において、
   上記スイッチは、上記電流源用ＭＩＳＦＥＴとカスコード接続を構成し、駆動時のゲート電極に所定の電圧が印加されるか否かによりオンまたはオフに制御される第２のカスコードＭＩＳＦＥＴである、電流駆動装置。
4. 請求項１〜３のうちいずれか１つに記載の電流駆動装置において、
   上記第１のＭＩＳＦＥＴに接続され、駆動時に上記基準電流が流れる第１導電型の第２のＭＩＳＦＥＴと、
   上記第１の電流分配用ＭＩＳＦＥＴと上記第１の電流入力用ＭＩＳＦＥＴとの間に設けられ、ゲート電極同士が上記第２のＭＩＳＦＥＴのゲート電極と共通に接続される第１導電型の第２の電流分配用ＭＩＳＦＥＴと
   をさらに備えている、電流駆動装置。
5. 請求項１〜４のうちいずれか１つに記載の電流駆動装置において、
   上記第１の電流分配用ＭＩＳＦＥＴと上記第１の電流入力用ＭＩＳＦＥＴとの間に、上記第１の電流分配用ＭＩＳＦＥＴを任意の期間ごとに異なる上記電流入力用ＭＩＳＦＥＴに接続させるように切り替えるための接続切替え手段をさらに備えている、電流駆動装置。
6. 請求項５に記載の電流駆動装置において、
   上記接続切替え手段は、
   第１のバイアス電流切替スイッチと、
   第２のバイアス電流切替スイッチと
   を有している、電流駆動装置。
7. 請求項５または６に記載の電流駆動装置において、
   上記第１のＭＩＳＦＥＴ及び上記第１の電流分配用ＭＩＳＦＥＴとカレントミラー回路を構成する第１導電型のダミー電流分配用ＭＩＳＦＥＴと、
   上記ダミー電流分配用ＭＩＳＦＥＴと上記電流入力用ＭＩＳＦＥＴとを一時的に接続させるためのダミー接続切替え手段と
   をさらに備えている、電流駆動装置。
8. 請求項６に記載の電流駆動装置において、
   上記半導体チップ上には、
   駆動時に一時的に上記第１のバイアス電流切替スイッチに接続される第１の端子と、
   駆動時に一時的に上記第２のバイアス電流切替スイッチに接続される第２の端子と
   がさらに設けられている、電流駆動装置。
9. 請求項１〜８のうちいずれか１つに記載の電流駆動装置において、
   上記半導体チップ上には、上記電流源用ＭＩＳＦＥＴがまとまって設けられる複数のＭＩＳＦＥＴ領域が列状に配置されており、
   上記複数の電流供給部の各々は、少なくとも２つの上記ＭＩＳＦＥＴ領域内に配置されたＭＩＳＦＥＴを有している、電流駆動装置。
10. 請求項１〜９のうちいずれか１つに記載の電流駆動装置において、
    上記バイアス線上であって互いに隣接する上記第１の電流分配用ＭＩＳＦＥＴのゲート電極間に設けられた抵抗素子をさらに備えている、電流駆動装置。
11. 請求項１〜１０のうちいずれか１つに記載の電流駆動装置において、
    駆動時に上記基準電流を伝達するための第１導電型の複数の第３の電流分配用ＭＩＳＦＥＴと、
    ゲート電極及びドレインが上記複数の第３の電流分配用ＭＩＳＦＥＴのそれぞれに接続される第２導電型の複数の第２の電流入力用ＭＩＳＦＥＴと、
    上記第２の電流入力用ＭＩＳＦＥＴとカレントミラー回路を構成し、且つ上記電流源用ＭＩＳＦＥＴのそれぞれと上記スイッチとの間に設けられた第２導電型の第３のカスコードＭＩＳＦＥＴと
    をさらに備えている、電流駆動装置。

Images