[go: up one dir, main page]

JP4754064B2 - 表示装置の駆動方法 - Google Patents

表示装置の駆動方法 Download PDF

Info

Publication number
JP4754064B2
JP4754064B2 JP2000371825A JP2000371825A JP4754064B2 JP 4754064 B2 JP4754064 B2 JP 4754064B2 JP 2000371825 A JP2000371825 A JP 2000371825A JP 2000371825 A JP2000371825 A JP 2000371825A JP 4754064 B2 JP4754064 B2 JP 4754064B2
Authority
JP
Japan
Prior art keywords
switch element
display
still image
display device
video data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000371825A
Other languages
English (en)
Other versions
JP2002175051A (ja
Inventor
孝志 前田
貴徳 綱島
裕之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to JP2000371825A priority Critical patent/JP4754064B2/ja
Priority to TW090106142A priority patent/TW494382B/zh
Priority to US09/812,571 priority patent/US6771247B2/en
Priority to KR10-2001-0014556A priority patent/KR100418536B1/ko
Priority to EP01106418A priority patent/EP1136978A3/en
Publication of JP2002175051A publication Critical patent/JP2002175051A/ja
Application granted granted Critical
Publication of JP4754064B2 publication Critical patent/JP4754064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な表示装置に関し、詳しくはデジタルメモリを備えた表示装置の駆動方法に関する。
【0002】
【従来の技術】
従来、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使われている。このような小型情報端末は、一般にバッテリー駆動方式が採用されていることから、低消費電力化が重要な課題となっている。
【0003】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められており、これを実現するための技術としては、例えば特開昭58−23091号などが挙げられる。ここに開示された画像表示装置は、画素内にデジタルメモリを備えており、待ち受け時(以下、静止画表示時)には、液晶を交流駆動するための交流駆動回路のみを動作させ、その他の周辺駆動回路を止めることにより、大幅な消費電力の低減を図っている。
【0004】
【発明が解決しようとする課題】
しかし、上記のようなデジタルメモリを備えた従来の液晶表示装置では、静止画表示から通常表示に切り替わった後でも、デジタルメモリには静止画表示時の映像データ(以下、静止画データ)がそのまま保持されるため、次に静止画表示を行った時には、デジタルメモリに新たな静止画データの書き込みが完了するまでの期間、前回表示していた静止画データが表示される。このように、従来のデジタルメモリを備えた液晶表示装置では、通常画表示から静止表示に切り替わった際に、一瞬ではあるが前回表示されていた全く別の静止画データが表示されるため、観察者は画像の変化に違和感を感じることになり、場合によっては画像の乱れとして認識されてしまうという問題点があった。
【0005】
この発明の目的は、表示切り替え時の画像の変化を改善して、表示切り替え時にも優れた表示品位を得ることができる表示装置の駆動方法を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明は、マトリクス状に配置された複数の走査線、信号線、画素電極及びデジタルメモリを有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記2つの電極基板間に狭持された表示層とを備えた表示装置に対して、通常表示期間では、前記信号線に供給された第1の映像データを前記画素電極に書き込むことで表示を行い、静止画表示期間では、前記信号線に供給された第2の映像データを前記デジタルメモリに保持させ、前記デジタルメモリに保持させた前記第2の映像データを前記画素電極に書き込むことで表示を行う表示装置の駆動方法において、前記静止画表示期間から前記通常表示期間へ切り替える際に、前記複数のデジタルメモリに、全黒又は全白の2値化された映像データ、又は、RGBの各色毎に同一の2値化された映像データである第3の映像データを保持させた後に前記通常表示期間に切り替えることを特徴とする。
【0007】
好ましい形態として、前記静止画表示期間の最後にデジタルメモリリセット期間を1フレーム分設定し、この期間内に前記第3の映像データを前記複数のデジタルメモリに保持させる。
【0008】
請求項2の発明は、請求項1において、前記画素電極と前記信号線とが第1のスイッチ素子を介して接続され、前記画素電極と前記デジタルメモリとが第2のスイッチ素子を介して接続された表示装置に対して、前記通常表示期間では前記第1のスイッチ素子を間欠的にオン、前記第2のスイッチ素子をオフとし、前記静止画表示期間では前記第1のスイッチ素子をオフ、前記第2のスイッチ素子をオンとすることを特徴とする。
【0009】
請求項3の発明は、請求項2において、前記第2のスイッチ素子が、前記デジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する2つのスイッチ素子で構成された前記表示装置に対して、前記静止画表示期間に、前記2つのスイッチ素子を交互にオンするとともに、これと同期して前記対向電極の電位の極性を反転させることを特徴とする。
【0011】
好ましい形態として、前記画素電極は、金属薄膜で構成された光反射型の画素電極であることを特徴とする。
【0012】
好ましい形態として、前記デジタルメモリは2つのインバータ回路と第3のスイッチ素子により構成され、前記第3のスイッチ素子は、前記第1のスイッチ素子とは逆チャネルのスイッチ素子であり、前記第3のスイッチ素子のゲートは前記第1のスイッチ素子のゲートと同じ走査線に接続されることを特徴とする。
【0013】
好ましい形態として、前記第3の映像データは、RGBの各色毎に同一の2値化された映像データであることを特徴とする。
【0014】
【発明の実施の形態】
以下、この発明に係わる表示装置の駆動方法を、デジタルメモリを備えたアクティブマトリクス型液晶表示装置の駆動方法に適用した場合の実施形態について説明する。
【0015】
図3は、この実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図であり、図4は図3の概略断面図である。
【0016】
この液晶表示装置100は、複数の表示画素10が形成された表示画素部110、走査線駆動回路120及び信号線駆動回路130とから構成されている。
【0017】
この実施形態では、アレイ基板101(図4)上において、走査線駆動回路120及び信号線駆動回路130が後述する信号線11、走査線12及び画素電極13などと一体に形成されている列について示すが、走査線駆動回路120及び信号線駆動回路130は、図示しない外部駆動基板上に配置されていてもよい。
【0018】
表示画素部110は、アレイ基板101上に複数本の信号線11及びこれと交差する複数本の走査線12が図示しない絶縁膜を介してマトリクス状に配置されており、両線の各交差部には表示画素10が配置されている。
【0019】
表示画素10は、画素電極13、第1のスイッチ素子14、対向電極15、液晶層16、第2のスイッチ素子17及びデジタルメモリ(以下、DM)18により構成されている。
【0020】
表示画素10において、第1のスイッチ素子14のソースは信号線11に、ゲートは走査線12に、ドレインは画素電極13にそれぞれ接続されている。また画素電極13は第2のスイッチ素子17を介してDM18に接続されており、その第2のスイッチ素子17のゲートは制御信号線19に、ソースは画素電極13に、ドレインはDM18にそれぞれ接続されている。第2のスイッチ素子17及びDM18の構成については後述する。なお、各画素電極13には電気的に並列に図示しない補助容量が接続されており、この補助容量と画素電極13との間に容量Csを形成している。また、制御信号線19は、後述するように19a,19bとして2本配置されているが、図3では説明を容易にするために1本の制御信号線19として図示している。
【0021】
画素電極13はアレイ基板101上に形成され、この画素電極13と相対する対向電極15は対向基板102(図4)上に形成されている。対向電極15には、図示しない外部駆動基板上に配置されたコントロールICから所定の対向電位が与えられている。画素電極13と対向電極15の間には表示層として例えば液晶層16が狭持され、アレイ基板101及び対向基板102の周囲はシール材103により封止されている。
【0022】
走査線駆動回路120は、シフトレジスタ121及び図示しないバッファ回路などで構成されており、図示しない外部駆動回路からコントロール信号として供給されるYクロック信号(垂直クロック信号)、Yスタート信号(垂直スタート信号)に基づいて、走査線12に対し一水平走査期間毎に順にオンレベルの走査信号を出力する。
【0023】
走査線駆動回路120では、中間調表示や動画表示時(以下、通常表示時)は制御信号線19をオフレベルとし、通常のアクティブマトリクス型液晶表示装置と同様に上から順に走査線12に走査信号を出力する。また静止画表示時には、全ての走査線12をオフレベルとし、制御信号線19をオンレベルとする。なお、制御信号線19には図示しない外部駆動回路から、走査線駆動回路120を介さずに、直接、コントロール信号を入力してもよい。
【0024】
信号線駆動回路130は、シフトレジスタ131、ASW(アナログスイッチ)132などで構成されており、図示しないコントロールICからコントロール信号としてXクロック信号(水平クロック信号)、Xスタート信号(水平スタート信号)が供給されると共に、同じくコントロールICからビデオバス133を通じて静止画データ又は動画データ(通常表示時の映像データ)が供給されている。信号線駆動回路130では、Xクロック/Xスタート信号に基づいて、シフトレジスタ131からASW132にオン・オフ信号を供給することにより、ビデオバス133から供給される静止画データ又は動画データを所定のタイミングで信号線11にサンプリングする。
【0025】
ここで、通常のアクティブマトリクス型液晶表示装置として駆動する場合の基本的な動作について簡単に説明する。
【0026】
走査線駆動回路120からオンレベルの走査信号を出力して、各走査線12を一水平走査期間毎に上から順に走査し、これと同期して信号線11に動画データをサンプリングすると、走査された走査線12に接続するすべての第1のスイッチ素子14は一水平走査期間だけオン状態となり、信号線11にサンプリングされていた動画データは第1のスイッチ素子14を通じて画素電極13に書き込まれる。この動画データは画素電極13と対向電極15(及び図示しない補助容量)との間に信号電圧として充電され、この信号電圧の大きさに応じて液晶層16が応答することで各表示画素10からの透過光量が制御される。このような動作を一フレーム期間内にすべての走査線12について実施することにより、一画面の映像が出来上がる。
【0027】
次に、表示画素10に含まれるDM18と各スイッチ素子の回路構成について説明する。
【0028】
図2は、表示画素10の回路構成図であり、図3と同等部分を同一符号で示している。第2のスイッチ素子17は、DM18の出力端子及び反転出力端子と、画素電極13との間に挿入された2つのスイッチ素子21、22で構成されている。このうち、スイッチ素子21のゲートは制御信号線19aに接続され、スイッチ素子22のゲートは制御信号線19bにそれぞれ接続されており、それぞれの制御信号線に対し走査線駆動回路120からオン又はオフレベルの制御信号が供給されることで、2つのスイッチ素子21、22は独立して制御される。この第2のスイッチ素子17と第1のスイッチ素子14は、ともにMOSトランジスタで構成されている。
【0029】
DM18は、2つのインバータ回路23、24と、第3のスイッチ素子25で構成されている。このうち、第3のスイッチ素子25は、第1のスイッチ素子14とは逆チャネルのスイッチ素子であり、第1のスイッチ素子14と相補型のMOSトランジスタで構成されている。また、第3のスイッチ素子25のゲートは、第1のスイッチ素子14のゲートと同じ走査線12に接続されている。
【0030】
次に、上記ように構成された液晶表示装置100の動作を図1に示す信号波形のタイミングチャートを参照しながら説明する。
【0031】
まず、通常表示時には、2本の制御信号線19a、19bをともにオフレベルとし、第2のスイッチ素子17の機能を停止する。この間は、走査線駆動回路120及び信号線駆動回路130に対し、それぞれX/Yのクロック信号、スタート信号、及び動画データを供給して、通常のアクティブマトリクス型液晶表示装置と同様に駆動を行うことにより、フルカラーによる高画質な中間調/動画表示を行う。なお、図中の1V期間とは一垂直走査期間であり、この1V期間毎に出力されるYスタート信号に同期して走査線駆動回路120からオンレベルの走査信号が出力される。
【0032】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後の1フレーム(静止画書き込み期間)において、制御信号線19aをオンレベルとする(制御信号線19bはオフレベル)。そして、第1のスイッチ素子14がオンレベルの走査信号によりオンしている間に、信号線11に2値化された静止画データをサンプリングし、これを第1のスイッチ素子14及びスイッチ素子21を通じてDM18に書き込む。この2値化された静止画データは、静止画表示時に表示するマルチカラー画像用の映像データである。
【0033】
DM18に書き込まれた映像データは、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層16が劣化するため、交流駆動する必要がある。この実施形態では、静止画表示期間において、一定の周期で制御信号線19a、同19bを交互にオンレベルとすることによって、スイッチ素子21、22を交互にオンし、同時に対応電極15の電位(図1では図示を省略)を反転させることで交流駆動を実現している。
【0034】
このように、2つのスイッチ素子21、22を交互にオンすることで、画素電極13の電位はハイ電源/ロー電源が交互に出力され、これと同期させて対向電極15の電位をハイ電源/ロー電源間でシフトすることにより、対向電極15と極性が同じ表示画素10では液晶層16に電圧がかからず、逆極性の表示画素10では液晶層16に電圧がかかるため、2値表示(マルチカラー表示)を行うことができる。このとき、表示画素部110で動作しているのは、低周波数の制御信号線19と対向電極15だけであるため、静止画表示期間では、低消費電力でマルチカラー表示を行うことができる。
【0035】
なお、画素電極13を金属薄膜で構成された光反射型の画素電極とした場合はバックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角5cm、25万画素の液晶パネルについてフレーム周波数60Hzで静止画表示を行ったところ、消費電力を5mWとすることができた。
【0036】
次に、静止画表示から通常表示に切り替える際は、静止画表示期間の最後に1フレーム分だけ設定されたデジタルメモリリセット期間において、静止画書き込み期間と同様に制御信号線19aをオンレベルとし(制御信号線19bはオフレベル)、第1のスイッチ素子14がオンレベルの走査信号によりオンしている間に、信号線11に一画面の全てが全黒表示又は全白表示となる2値化された映像データ(以下、全黒/全白データ)をサンプリングし、これを第1のスイッチ素子14及びスイッチ素子21を通じてDM18に書き込む。ここで、先にDM18に書き込まれていた静止画データは全黒/全白データに更新されることになる。
【0037】
続いて、通常表示期間の開始とともに再び2本の制御信号線19a、19bをともにオフレベルとし、走査線駆動回路120及び信号線駆動回路130に対し、それぞれX/Yのクロック信号、スタート信号及び動画データを供給する。
【0038】
先のデジタルメモリリセット期間でDM18に書き込まれた全黒/全白データは、次に静止画表示に切り替わるまでの間DM18に保持される。ここで、DM18に書き込まれた全黒/全白データの電位を保つために、一定時間毎に電荷の書き込みを行うようにしてもよい。
【0039】
さて、上記のようにDM18に全黒/全白データが書き込まれた状態において、通常表示から静止画表示に切り替える際は、静止画書き込み期間に新たな静止画データがDM18に書き込まれるが、この書き込みが完了するまでの間は、前回書き込まれた全黒/全白データが表示される。この全黒/全白データは静止画書き込み期間のみ表示され、その後の静止画表示期間では新たに書き込まれた静止画データによりマルチカラー表示が行われる。
【0040】
上記のような駆動方法によれば、通常表示から静止画表示に切り替わった際に、一画面が全黒表示又は全白表示となり、前回の静止画データが表示されることはない。したがって、表示切り替え時に無関係な前回の静止画データが表示される場合に比べて、観察者が画像の変化に違和感を感じることがなく、表示切り替え時の画像の変化が画像の乱れとして認識されることもなくなることから、表示切り替え時においても優れた表示品位を得ることができる。
【0041】
なお、上記実施形態では、デジタルメモリリセット期間において、全てのDM18に2値化された全黒/全白データを書き込み、静止画書き込み期間では全黒又は全白の表示を行うようにしているが、RGBの各色毎に同一の2値化された映像データを書き込み、静止画書き込み期間では色ラスター(縞模様)表示を行うようにしてもよい。
【0042】
【発明の効果】
以上説明したように、この発明に係わる表示装置の駆動方法によれば、通常表示から静止画表示に切り替わった際に、無関係な前回の静止画データが表示されることがないので、観察者が画像の変化に違和感を感じることがなく、表示切り替え時の画像の変化が画像の乱れとして認識されることもなくなるため、表示切り替え時においても優れた表示品位を得ることができる。
【図面の簡単な説明】
【図1】液晶表示装置の動作を示す信号波形のタイミングチャート。
【図2】表示画素の回路構成図。
【図3】実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図。
【図4】図3の概略断面図。
【符号の説明】
10…表示画素、11…信号線、12…信号線、13…画素電極、14…第1のスイッチ素子、15…対向電極、17…第2のスイッチ素子、18…デジタルメモリ(DM)、19…制御信号線、21,22…スイッチ素子、23,24…インバータ回路、25…第3のスイッチ素子、110…表示画素部、120…走査線駆動回路、130…信号線駆動回路

Claims (3)

  1. マトリクス状に配置された複数の走査線、信号線、画素電極及びデジタルメモリを有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記2つの電極基板間に狭持された表示層とを備えた表示装置に対して、通常表示期間では、前記信号線に供給された第1の映像データを前記画素電極に書き込むことで表示を行い、静止画表示期間では、前記信号線に供給された第2の映像データを前記デジタルメモリに保持させ、前記デジタルメモリに保持させた前記第2の映像データを前記画素電極に書き込むことで表示を行う表示装置の駆動方法において、
    前記静止画表示期間から前記通常表示期間へ切り替える際に、前記複数のデジタルメモリに、全黒又は全白の2値化された映像データ、又は、RGBの各色毎に同一の2値化された映像データである第3の映像データを保持させた後に前記通常表示期間に切り替えることを特徴とする表示装置の駆動方法。
  2. 前記画素電極と前記信号線とが第1のスイッチ素子を介して接続され、前記画素電極と前記デジタルメモリとが第2のスイッチ素子を介して接続された前記表示装置に対して、
    前記通常表示期間では前記第1のスイッチ素子を間欠的にオン、前記第2のスイッチ素子をオフとし、前記静止画表示期間では前記第1のスイッチ素子をオフ、前記第2のスイッチ素子をオンとすることを特徴とする請求項1に記載の表示装置の駆動方法。
  3. 前記第2のスイッチ素子が、前記デジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する2つのスイッチ素子で構成された前記表示装置に対して、
    前記静止画表示期間に、前記2つのスイッチ素子を交互にオンするとともに、これと同期して前記対向電極の電位の極性を反転させることを特徴とする請求項2に記載の表示装置の駆動方法。
JP2000371825A 2000-03-22 2000-12-06 表示装置の駆動方法 Expired - Lifetime JP4754064B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000371825A JP4754064B2 (ja) 2000-12-06 2000-12-06 表示装置の駆動方法
TW090106142A TW494382B (en) 2000-03-22 2001-03-16 Display apparatus and driving method of display apparatus
US09/812,571 US6771247B2 (en) 2000-03-22 2001-03-21 Display and method of driving display
KR10-2001-0014556A KR100418536B1 (ko) 2000-03-22 2001-03-21 표시 장치 및 표시 장치의 구동 방법
EP01106418A EP1136978A3 (en) 2000-03-22 2001-03-21 Display and method of driving display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000371825A JP4754064B2 (ja) 2000-12-06 2000-12-06 表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2002175051A JP2002175051A (ja) 2002-06-21
JP4754064B2 true JP4754064B2 (ja) 2011-08-24

Family

ID=18841482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371825A Expired - Lifetime JP4754064B2 (ja) 2000-03-22 2000-12-06 表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP4754064B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
JP5019859B2 (ja) * 2006-12-05 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置および電子機器
WO2011033813A1 (ja) 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
US8775842B2 (en) 2009-09-16 2014-07-08 Sharp Kabushiki Kaisha Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
CN116722019A (zh) * 2009-10-16 2023-09-08 株式会社半导体能源研究所 显示设备
US20140368488A1 (en) * 2013-06-14 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Information processing system and driving method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS59154493A (ja) * 1983-02-21 1984-09-03 セイコーエプソン株式会社 メモリ−型アクテイブパネル用集積回路基板
JPS59214075A (ja) * 1983-05-19 1984-12-03 セイコーエプソン株式会社 アクテイブパネル用集積回路基板
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置

Also Published As

Publication number Publication date
JP2002175051A (ja) 2002-06-21

Similar Documents

Publication Publication Date Title
US6980186B2 (en) Liquid crystal display having a staggered structure pixel array
TW525111B (en) Image signal compensation circuit for liquid crystal display, its compensation method, liquid crystal display device, and electronic machine
KR101125915B1 (ko) 액정표시장치 및 그 구동방법
US6853371B2 (en) Display device
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
JP2002229532A (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR20060021055A (ko) 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법
US7986376B2 (en) Liquid crystal display device
JP3305931B2 (ja) 液晶表示装置
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JP4062766B2 (ja) 電子機器および表示装置
JP2010102266A (ja) 液晶表示装置およびその駆動方法
JP2006343563A (ja) 液晶表示装置
JP2001075534A (ja) 液晶表示装置
KR100549321B1 (ko) 평면표시장치와 그 제조방법
JP4754064B2 (ja) 表示装置の駆動方法
JP3882642B2 (ja) 表示装置及び表示用駆動回路
JPH11109313A (ja) アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2001305511A (ja) 液晶表示装置及び携帯電話機
JP2008216893A (ja) 平面表示装置及びその表示方法
JPH10221675A (ja) 液晶表示装置及び駆動方法
JP3968925B2 (ja) 表示駆動装置
JP2002328661A (ja) 液晶表示装置の駆動方法及び液晶表示装置
JP2003058126A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100628

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term