JP4680552B2 - 固体撮像素子の製造方法 - Google Patents

Description

本発明は、オーバフロバリア領域を有する固体撮像素子の製造方法に関する。

図８は、固体撮像素子の画素配列部を示す概略的な平面図である。

画素配列部は、光電変換素子６０、垂直転送チャネル５３、垂直転送電極（第１層垂直転送電極５８ａ、第２層垂直転送電極５８ｂ）、素子分離領域５７を、それぞれ複数含んで構成される。

光電変換素子６０は、半導体基板内にたとえばハニカム配列され、入射光量に応じて信号電荷を発生、蓄積する。垂直転送チャネル５３は、半導体基板内で光電変換素子６０に近接して形成される。光電変換素子６０で発生、蓄積された信号電荷は、垂直転送チャネル５３に読み出され、垂直転送チャネル５３内を、全体として列方向（延在方向）である垂直方向（図面下方向）に転送される。半導体基板上方に形成される垂直転送電極（第１層垂直転送電極５８ａ、第２層垂直転送電極５８ｂ）には、駆動信号（転送電圧）が印加され、垂直転送チャネル５３のポテンシャルを制御することによって、光電変換素子６０から読み出された信号電荷を垂直方向に転送する。垂直転送電極は、ポリシリコンで形成される。アモルファスシリコンで形成することも可能である。

隣り合う光電変換素子列間には素子分離領域５７が形成されている。素子分離領域５７は、光電変換素子６０、垂直転送チャネル５３等の電気的な分離を行うための領域である。図８においては、素子分離領域５７に斜線を付して示した。

図９（Ａ）〜（Ｃ）は、それぞれ固体撮像素子の従来例の画素配列部を示す概略的な断面図である。

図９（Ａ）を参照する。ｎ型半導体基板５０には、ブルーミング防止等のため、ｐ型不純物層からなるオーバフロバリア領域５１が形成されている。バリア高を越えるエネルギの電子は、オーバフロバリア領域５１を越えてｎ型半導体基板５０に吸い出され、ブルーミングを防止する。

ｎ型半導体基板５０表面近傍には、ｎ^＋型の電荷蓄積領域５５及びそれを埋め込むｐ^＋型の埋め込み領域５６が形成されている。光電変換素子は、たとえばこれらを含んで構成され、入射光量に応じて発生した信号電荷は、電荷蓄積領域５５に蓄積される。１画素は、１つの光電変換素子を含んで構成される。

なお、本明細書等においては、ｎ型領域よりもｎ型不純物濃度の高い領域をｎ^＋、低い領域をｎ⁻、ｐ型領域よりもｐ型不純物濃度の高い領域をｐ^＋、低い領域をｐ⁻と表記する。

電荷蓄積領域５５に蓄積された信号電荷は、ｐ型領域である読み出しゲート５４を介して、ｎ型領域である垂直転送チャネル５３に読み出され、上述のように、垂直転送チャネル５３内を全体として垂直方向に転送される。

垂直転送電極５８は、絶縁膜（たとえばＯＮＯ膜）を介して、垂直転送チャネル５３を覆うようにその上方に形成され、印加電圧により、ゲート５４のポテンシャルを制御して、電荷蓄積領域５５から垂直転送チャネル５３に信号電荷を読み出す。また、上述のように、垂直転送チャネル５３内の信号電荷を全体として垂直方向に転送する。

垂直転送電極５８上方には、たとえばタングステンにより遮光膜５９が形成されている。遮光膜５９には、電荷蓄積領域５５の上方に開口部５９ａが形成されている。

垂直転送チャネル５３の直下に形成されるｐ型不純物層５２は、垂直転送チャネル５３への不要電荷の混入を防止するという意味において、垂直転送チャネル５３を保護する。また、スミア低減と画素間分離の機能を果たす。

なお、前述のように、隣り合う光電変換素子列間には素子分離領域５７が形成され、光電変換素子、垂直転送チャネル５３等の電気的な分離を行う。

ｎ型半導体基板５０には、電極６１が設けられている。電極６１を介してｎ型半導体基板５０に印加される電圧によって、各画素は飽和量以上の過剰電荷を基板に掃き出すブルーミング抑制動作や、電荷蓄積領域５５に蓄積された電荷を基板に掃き出す電子シャッタ動作を行う。

図９（Ｂ）を参照する。図９（Ｂ）に示す従来例は、図９（Ａ）のそれと比べ、電荷蓄積領域５５が２層構造である点において異なる。図９（Ａ）に示した例においては、電荷蓄積領域５５がｎ^＋型不純物層１層のみで構成されていたが、図９（Ｂ）に示す例においては、ｎ^＋型不純物層とその下方のｎ型不純物層とで、電荷蓄積領域５５が形成されている。

電荷蓄積領域５５を多層化することにより、半導体基板の深い位置でｐｎ接合を形成し、ｎ型領域内の実効的空乏層を広くすることが可能となる。なお、本明細書において、実効的空乏層とは、光電変換によって発生した信号電荷が電荷蓄積領域に収集される空乏層をいうものとする。

図９（Ｃ）を参照する。図９（Ｃ）に示す従来例は、図９（Ｂ）のそれと比べ、オーバフロバリア領域５１が２層構造である点において異なる。図９（Ｂ）に示した例においては、オーバフロバリア領域５１がｐ型不純物層１層のみで構成されていたが、図９（Ｃ）に示す例においては、ｐ型不純物層とその上方のｐ⁻型不純物層とで、オーバフロバリア領域５１が形成されている。

オーバフロバリア領域５１をこのように多層化することにより、ｐｎ接合を形成するｐ型領域の低不純物濃度化を実現することが可能となる。

一般に、光電変換素子においては、入射した光のうち、長波長領域の光は、半導体基板表面から深い位置で光電変換される。一方、近年の固体撮像素子に対する高分解能化、小型化の要求から、オーバフロバリア領域５１が形成される位置は浅くなりつつある。この結果、長波長領域の光がオーバフロバリア領域５１より深い位置で無効に光電変換され、長波長光に対する感度を十分に確保することができない場合がある。また、長波長光感度を確保するために、オーバフロバリア領域５１を半導体基板表面から深い位置に形成した場合、画素間ブルーミングが発生しやすくなるという問題がある。（たとえば、特許文献１参照。）

特開２０００−１５０８４８号公報

本発明の目的は、高品質の撮像を行うことができる固体撮像素子の製造方法を提供することである。

本発明の一観点によれば、（ａ）第１導電型の半導体基板全面に、前記第１導電型とは逆導電型の第２導電型の不純物をイオン注入してオーバフロバリア領域を形成する工程と、（ｂ）前記オーバフロバリア領域の上方の前記半導体基板内に、前記第２導電型の不純物をイオン注入して、第１の画素間分離用不純物層を形成する工程と、（ｃ）前記半導体基板上に半導体層をエピタキシャル成長し、エピタキシャル基板を形成する工程と、（ｄ）前記第１の画素間分離用不純物層の上方のエピタキシャル基板内に、前記第２導電型の不純物をイオン注入して、各電荷蓄積領域形成予定領域を囲むように、チャネル保護用不純物層を形成する工程と、（ｅ）前記チャネル保護用不純物層の上方のエピタキシャル基板内に、前記第１導電型の不純物をイオン注入して、垂直転送チャネルを形成する工程と、（ｆ）前記垂直転送チャネル上方に、垂直転送電極を形成する工程と、（ｇ）前記チャネル保護用不純物層に囲まれるような位置のエピタキシャル基板内に、前記第１導電型の不純物をイオン注入して、電荷蓄積領域を形成する工程とを有し、最終的に前記オーバフロバリア領域の不純物濃度のピーク位置をエピタキシャル基板の表面より３μｍ以上深い位置に形成する固体撮像素子の製造方法が提供される。

この固体撮像素子の製造方法によると、長波長光感度低下及び画素間ブルーミングの発生の抑止された、高品質の撮像が可能な固体撮像素子を製造することができる。

高品質の撮像を行うことができる固体撮像素子の製造方法を提供することができる。

図１（Ａ）は、固体撮像素子を組み込んだ固体撮像装置の主要部を示すブロック図であり、図１（Ｂ）及び（Ｃ）は、固体撮像素子の構成を示す概略的な平面図である。

図１（Ａ）を参照する。固体撮像装置は、画素ごとに入射した光量に応じて信号電荷を発生し、発生した信号電荷に基づく画像信号を供給する固体撮像素子８１、固体撮像素子８１を駆動するための駆動信号（転送電圧等）を発生し、固体撮像素子８１に供給する駆動信号発生装置８２、固体撮像素子８１の出力信号を相関二重サンプリングした上で、外部より設定されたゲインで増幅した後に、アナログ−デジタル変換し、デジタル出力するアナログ前段処理装置（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ、ＡＦＥ）８３、アナログ前段処理装置８３から供給される画像信号の認識処理、データ圧縮、ネットワークコントロール等の処理を行って画像データを出力するデジタル信号処理装置（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）８４、及び固体撮像素子８１、駆動信号発生装置８２、アナログ前段処理装置８３にタイミング信号を発し、それらの動作を制御するタイミングジェネレータ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ、ＴＧ）８５を含んで構成される。

駆動信号発生装置８２は、たとえば垂直ＣＣＤ駆動信号を発生するＶドライバを含む。駆動信号発生装置８２から固体撮像素子８１に供給される信号は、水平ＣＣＤ駆動信号、垂直ＣＣＤ駆動信号、出力アンプ駆動信号及び基板バイアス信号である。

図１（Ｂ）を参照する。固体撮像素子は、たとえば行列状に配置された複数の感光部９２、感光部９２の各列に近接して形成された複数の垂直ＣＣＤ部９４、複数の垂直ＣＣＤ部９４に電気的に結合された水平ＣＣＤ部９６、及び水平ＣＣＤ部９６の端部に設けられ、水平ＣＣＤ部９６からの出力電荷信号を増幅する増幅回路部９７を含んで構成される。なお、画素配列部９１は感光部９２及び垂直ＣＣＤ部９４を含んで構成される。また、本図は、画素配列部９１等の形成された半導体基板を、その法線方向（上方）から見た図である。

感光部９２は、感光素子、たとえば光電変換素子（フォトダイオード）及び読み出しゲートを含んで構成される。光電変換素子は、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷の垂直ＣＣＤ部９４（垂直転送チャネル）への読み出しは、読み出しゲートに印加される電圧により制御される。垂直ＣＣＤ部９４に読み出された信号電荷は、全体として垂直ＣＣＤ部９４内（垂直転送チャネル）を、水平ＣＣＤ部９６に向かう方向（垂直方向）に転送される。垂直ＣＣＤ部９４の末端まで転送された信号電荷は、水平ＣＣＤ部９６に転送され、水平ＣＣＤ部９６（水平転送チャネル）内を水平方向に転送され、増幅回路部９７で増幅されて外部に取り出される。

なお、感光部９２の配列は、図１（Ｂ）に示したような行方向及び列方向にそれぞれ一定ピッチで正方（テトラゴナル）行列的に配列される場合の他、行方向及び列方向に１つおきにたとえば１／２ピッチずつ位置をずらして配列されるハニカム配列がある。ハニカム配列では、第１の正方行列的に配列された感光部９２と、その格子間位置に第２の正方行列的に配列された感光部９２とを含む。

図１（Ｃ）は、ハニカム配列された固体撮像素子の概略的な平面図である。垂直ＣＣＤ部９４（垂直転送チャネル）は感光部９２の間を蛇行するように形成される。

図２は、第１の実施例による固体撮像素子の画素配列部を示す概略的な断面図である。

図９（Ｂ）に示した従来例と類似するが、オーバフロバリア領域５１が、ｎ型半導体基板５０のより深い位置に形成されている点、及び、垂直転送チャネル５３下方のｐ型不純物層５２（チャネル保護用不純物層）とオーバフロバリア領域５１との間、たとえば両者の中間程度の深さに、低濃度ｐ型（ｐ⁻型）不純物層６２（画素間分離用不純物層）が形成されている点において異なる。低濃度ｐ型（ｐ⁻型）不純物層６２は、ｐ型不純物層５２の下方であって、ｐ型不純物層５２と対向する位置に形成されている。

オーバフロバリア領域５１のｐ型不純物濃度のピーク位置は、たとえば基板表面から深さ３．５μｍの位置にある。ｐ型不純物を高い加速エネルギ、たとえば２．５ＭｅＶ以上でイオン注入することにより、オーバフロバリア領域５１を、この位置に形成することが可能である。

オーバフロバリア領域５１のｐ型不純物濃度のピーク位置は、半導体基板表面から３μｍ以上深い位置に形成されることが望ましい。このような位置にオーバフロバリア領域５１を形成することによって、後に詳述するように、実効感光領域が基板深部にまで拡大する。このため長波長光感度の向上した、高品質の撮像が可能な固体撮像素子を実現することができる。

ｐ型不純物層５２は、電荷蓄積領域５５を取り囲むような位置に形成される。

このように、ｐ型不純物層５２及び低濃度ｐ型不純物層６２を形成することにより、後に詳述するように、画素間のブルーミングを抑制することができ、高品質の撮像が可能な固体撮像素子を実現することができる。なお、垂直転送チャネル５３直下のｐ型不純物層５２は、前述のように、不要電荷の垂直転送チャネル５３への混入を防止する機能も有する。

なお、低濃度ｐ型不純物層６２は、たとえばｐ型不純物層５２よりもｐ型不純物濃度が低い。更に、たとえばオーバフロバリア領域５１を構成するｐ型不純物層よりもｐ型不純物濃度が低い。このように不純物濃度を調整することにより、Ｖ_ｏｆｄ（オーバフロドレイン電圧）を高くしていった場合に、長波長感度が早い段階で低下するのを抑制することができる。（ムービー時の長波長感度の低下を抑制することができる。）
第１の実施例による固体撮像素子は、たとえば以下のようにして製造することができる。

図１０（Ａ）〜（Ｅ）は、第１の実施例による固体撮像素子の製造方法を示す概略的な断面図である。

図１０（Ａ）を参照する。たとえばシリコン基板であるｎ型半導体基板５０を準備し、その表面から全面にｐ型の不純物、たとえばホウ素を、高加速エネルギでイオン注入し、ｐ型不純物層であるオーバフロバリア領域５１を基板深部に形成する。ホウ素のイオン注入は、たとえばドーズ量２×１０^１１〜４×１０^１１／ｃｍ^２、加速エネルギ２．５〜３ＭｅＶで行う。

次に、フォトレジストパタンをマスクとして、ｐ型不純物、たとえばホウ素を、ドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１〜２．５ＭｅＶでイオン注入し、オーバフロバリア領域５１の上方に、低濃度ｐ型不純物層６２を形成する。続いて、同じくｐ型不純物、たとえばホウ素を、ドーズ量２×１０^１１〜６×１０^１１／ｃｍ^２、加速エネルギ５００〜１０００ｋｅＶでイオン注入し、低濃度ｐ型不純物層６２の上方に、ｐ型不純物層５２を形成する。低濃度ｐ型不純物層６２形成の際のイオン注入におけるドーズ量は、たとえばｐ型不純物層５２形成の際のイオン注入におけるドーズ量よりも小さい。また、オーバフロバリア領域５１形成の際のイオン注入におけるドーズ量よりも小さい。

図１０（Ｂ）を参照する。ｐ型不純物層５２の上方に、フォトレジストパタンをマスクとしてｎ型不純物、たとえばリンまたはヒ素をイオン注入し、垂直転送チャネル５３を形成する。

図１０（Ｃ）を参照する。垂直転送チャネル５３と隣接する位置に、フォトレジストパタンをマスクとしてそれぞれｐ型不純物、たとえばホウ素をイオン注入し、読み出しゲート５４及び素子分離領域５７を形成する。

図２においては図示は省略したが、ｎ型半導体基板５０表面上に絶縁膜９８を形成する。絶縁膜９８は、たとえば熱酸化による酸化シリコン膜、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長法）による窒化シリコン膜、熱酸化による酸化シリコン膜の積層からなるＯＮＯ膜である。

垂直転送チャネル５３上方を覆うように、たとえばポリシリコンで垂直転送電極５８を形成する。垂直転送電極５８は、たとえば第１層と第２層の垂直転送電極を含んで構成され、垂直転送チャネル５３のポテンシャルを制御することによって、光電変換素子で生成され、垂直転送チャネル５３に読み出された信号電荷を垂直方向に転送する。垂直転送電極５８は、絶縁膜９８（ＯＮＯ膜）上にたとえばＣＶＤでポリシリコンを堆積し、フォトリソグラフィとエッチングでポリシリコンをパタニングすることによって作製される。図２においては図示を省略してあるが、垂直転送電極５８を熱酸化して、その表面上に酸化シリコン膜９９を形成する。

図１０（Ｄ）を参照する。垂直転送電極５８をマスクとして、または垂直転送電極５８や絶縁膜９８（ＯＮＯ膜）上に、レジストを塗布した後、露光、現像を行って、レジストを所定位置にのみ残し、そのレジストをマスクとして、ｎ型不純物、たとえばリンまたはヒ素をイオン注入して電荷蓄積領域５５を形成する。また、ｐ型不純物、たとえばホウ素をイオン注入して、電荷蓄積領域５５を埋め込む埋め込み領域５６を形成する。

なお、光電変換素子（電荷蓄積領域５５）は、正方行列状に形成してもよいし、ハニカム配列に形成してもよい。また、図２の断面図には現れていないが、ｎ型半導体基板５０に、水平ＣＣＤ部６６を、上記の工程と重複する工程によって形成する。

図１０（Ｅ）を参照する。垂直転送電極５８表面の酸化シリコン膜９９の上方にたとえばタングステンで遮光膜５９を形成する。遮光膜５９上にレジストを塗布し、露光、現像を行って、所定の位置にのみレジストを残し、レジストをマスクとしたエッチングにより、電荷蓄積領域５５の上方に開口部５９ａを形成する。

図３は、第２の実施例による固体撮像素子の画素配列部を示す概略的な断面図である。

図２に示した第１の実施例と比較すると、まず、オーバフロバリア領域５１が基板の深さ方向に沿って多層（図示の場合、２層）構造である点において異なる。第１の実施例においては、オーバフロバリア領域５１がｐ型不純物層１層のみで構成されていたが、第２の実施例においては、ｐ型不純物層とその上方のｐ⁻型不純物層とで、オーバフロバリア領域５１が形成されている。オーバフロバリア領域５１のｐ型不純物濃度のピーク位置は、たとえば半導体基板表面から４．４μｍの深さの位置である。

オーバフロバリア領域５１のｐ型不純物濃度のピーク位置の望ましい形成位置と、それによる効果は第１の実施例の場合と同様である。更に、オーバフロバリア領域５１をこのように多層化することにより、ｐｎ接合のｐ側領域の低不純物濃度化の実現が可能となる。

次に、低濃度ｐ型（ｐ⁻型）不純物層（画素間分離用不純物層）が基板の深さ方向に沿って多層（図示の場合、２層）構造である点において異なる。

ｐ型不純物層５２（チャネル保護用不純物層）は、電荷蓄積領域５５を取り囲むような位置に形成される。奏する効果は第１の実施例の場合と同様である。また、低濃度ｐ型不純物層を多層化することにより、バリアをより深くしても信号電荷が隣接する画素へ移動することの防止が可能となる。

なお、図面上では、基板裏面（オーバフロバリア領域５１）側に形成されている低濃度ｐ型不純物層６２ｂは、基板表面（電荷蓄積領域５５）側に形成されている低濃度ｐ型不純物層６２ａよりも、電荷蓄積領域５５の下方に向けて張り出しているが、２つの低濃度ｐ型不純物層６２ａ、６２ｂは等しい線幅に形成してもよい。ただし、低濃度ｐ型不純物層６２ａ、６２ｂの線幅が太いと、Ｖ_ｏｆｄ（オーバフロドレイン電圧）を高くしていった場合（ムービー時）に、長波長感度（空乏層厚）が早い段階で低下しやすくなるので、低濃度ｐ型不純物層６２ａ、６２ｂの線幅は狭い方（たとえば垂直転送チャネルと同程度）が好ましい。

なお、２層の低濃度ｐ型不純物層６２ａ、６２ｂは、たとえばｐ型不純物層５２よりもｐ型不純物濃度が低い。更に、たとえばオーバフロバリア領域５１を構成する２層のｐ型またはｐ⁻型不純物層よりもｐ型不純物濃度が低い。このように不純物濃度を調整することにより、Ｖ_ｏｆｄ（オーバフロドレイン電圧）を高くしていった場合に、長波長感度が早い段階で低下するのを抑制することができる。（ムービー時の長波長感度の低下を抑制することができる。）
図４（Ａ）〜（Ｃ）は、第２の実施例による固体撮像素子の製造方法の一例を示す概略的な断面図である。

図４（Ａ）を参照する。たとえばシリコン基板であるｎ型半導体基板５０を準備し、その表面からｐ型の不純物、たとえばホウ素をイオン注入し、ｐ型不純物層とｐ⁻型不純物層とで構成されるオーバフロバリア領域５１を形成する。ホウ素のイオン注入は２回行う。たとえば１回めはドーズ量２×１０^１１〜４×１０^１１／ｃｍ^２、加速エネルギ２．５〜３ＭｅＶで、２回めはドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１．５〜２．５ＭｅＶでイオン注入する。

次に、フォトレジストパタンをマスクとしてｐ型不純物、たとえばホウ素を、ドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１．５〜２．５ＭｅＶでイオン注入し、オーバフロバリア領域５１の上方に、低濃度ｐ型不純物層６２ｂを形成する。続いて、新たにフォトレジストパタンを形成してマスクとし、同じくｐ型不純物、たとえばホウ素を、ドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１〜２ＭｅＶでイオン注入し、低濃度ｐ型不純物層６２ｂの上方に、低濃度ｐ型不純物層６２ａを形成する。同じマスクを用いて２つの低濃度ｐ型不純物層６２ａ、６２ｂを形成することも可能である。低濃度ｐ型不純物層６２ａ、６２ｂ形成の際のイオン注入におけるドーズ量は、たとえばオーバフロバリア領域５１形成の際のイオン注入におけるドーズ量よりも小さい。

低濃度ｐ型不純物層６２ａは、たとえば図４（Ａ）におけるｎ型半導体基板５０の表面近傍に形成される。

図４（Ｂ）を参照する。エピタキシャル成長によって、図４（Ａ）に示したｎ型半導体基板５０表面に、ｎ型半導体基板５０と不純物濃度の同じエピ層（半導体層）７０を、たとえば厚さ２μｍに形成し、エピタキシャル基板を形成する。

図４（Ｃ）を参照する。図４（Ｃ）は、図３と同図である。フォトレジストパタンをマスクとして、エピ層７０の表面から、ｐ型不純物、たとえばホウ素を、ドーズ量２×１０^１１〜６×１０^１１／ｃｍ^２、加速エネルギ５００〜１０００ｋｅＶでイオン注入し、低濃度ｐ型不純物層６２ａの上方であって低濃度ｐ型不純物層６２ａと対向する位置に、ｐ型不純物層５２を形成する。ｐ型不純物層５２形成の際のイオン注入におけるドーズ量は、たとえば低濃度ｐ型不純物層６２ａ、６２ｂ形成の際のイオン注入におけるドーズ量よりも大きい。

これに続く製造工程は、図１０を参照して説明した第１の実施例による固体撮像素子の場合と同じである。こうして第２の実施例による固体撮像素子を製造することができる。

ｎ型半導体基板５０に不純物を添加して、オーバフロバリア領域５１または低濃度ｐ型不純物層６２ａ、６２ｂの全部または一部を形成した後、ｎ型半導体基板表面にエピ層を形成し、その後の製造工程を続けることにより、オーバフロバリア領域５１または低濃度ｐ型不純物層６２ａ、６２ｂ形成の際のイオン注入を低加速エネルギで行うことが可能となる。

なお、オーバフロバリア領域５１を構成するｐ型不純物層、及び低濃度ｐ型不純物層６２がそれぞれ単層構造である第１の実施例による固体撮像素子を製造するに当たっても、たとえばオーバフロバリア領域５１を形成した後、ｎ型半導体基板５０表面近傍に、低濃度ｐ型不純物層６２を形成し、その後、エピ層を形成してそのエピ層中に、垂直転送チャネル５３や電荷蓄積領域５５等の他の構成要素を形成してもよい。

また、エピ層の形成を複数回行ってもよい。第２の実施例による固体撮像素子の製造方法を例にとって、これを説明する。

図５（Ａ）〜（Ｅ）は、第２の実施例による固体撮像素子の製造方法の他の例を示す概略的な断面図である。

図５（Ａ）を参照する。たとえばシリコン基板であるｎ型半導体基板５０を準備し、その表面からｐ型の不純物、たとえばホウ素をイオン注入し、ｐ型不純物層とｐ⁻型不純物層とで構成されるオーバフロバリア領域５１を形成する。ホウ素のイオン注入は２回行う。たとえば１回めはドーズ量２×１０^１１〜４×１０^１１／ｃｍ^２、加速エネルギ１．５〜２．５ＭｅＶで、２回めはドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１〜２ＭｅＶでイオン注入する。

次に、フォトレジストパタンをマスクとしてｐ型不純物、たとえばホウ素を、ドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ５００〜１５００ｋｅＶでイオン注入し、オーバフロバリア領域５１の上方に、低濃度ｐ型不純物層６２ｂを形成する。低濃度ｐ型不純物層６２ｂは、たとえば図５（Ａ）における半導体基板５０の表面近傍に形成される。

図５（Ｂ）を参照する。エピタキシャル成長によって、図５（Ａ）に示したｎ型半導体基板５０表面に、ｎ型半導体基板５０と不純物濃度の同じエピ層７０ａを、たとえば厚さ２μｍに形成する。

図５（Ｃ）を参照する。フォトレジストパタン６５を形成してマスクとし、エピ層７０ａ表面から、ｐ型不純物、たとえばホウ素を、ドーズ量１×１０^１１〜２×１０^１１／ｃｍ^２、加速エネルギ１０〜５００ｋｅＶでイオン注入し、低濃度ｐ型不純物層６２ｂの上方に、低濃度ｐ型不純物層６２ａを形成する。低濃度ｐ型不純物層６２ａは、たとえばエピ層７０ａの表面近傍に形成される。

図５（Ｄ）を参照する。図５（Ｄ）は、図４（Ｂ）に対応する図である。エピタキシャル成長によって、図５（Ｃ）に示したｎ型半導体基板５０表面（エピ層７０ａ表面）に、ｎ型半導体基板５０（エピ層７０ａ）と不純物濃度の同じエピ層７０ｂを、たとえば厚さ２μｍに形成する。

図５（Ｅ）を参照する。図５（Ｅ）は、図３と同図である。エピ層７０ｂ形成に続く製造工程は、図４（Ｃ）を参照して説明したそれと同じである。このようにエピ層の形成を複数回行って、第２の実施例による固体撮像素子を製造することもできる。

エピ層の形成を複数回行うことにより、オーバフロバリア領域５１または低濃度ｐ型不純物層６２ａ、６２ｂ形成の際のイオン注入を、エピ層の形成を１回だけ行う場合よりも低加速エネルギで行うことができる。

以下、第１及び第２の実施例による固体撮像素子の効果について考察する。

図６（Ａ）〜（Ｃ）は、それぞれ図９（Ｃ）に示した従来例による固体撮像素子断面の６Ａ−６Ａ線に沿う電位図、図２に示した第１の実施例による固体撮像素子断面の６Ｂ−６Ｂ線に沿う電位図、及び図３に示した第２の実施例による固体撮像素子断面の６Ｃ−６Ｃ線に沿う電位図である。各図ともシミュレーションに基づく結果である。

各図とも、横軸は、基板表面からの深さを単位「μｍ」で示し、縦軸は、電位を単位「Ｖ」で示した。

図６（Ａ）〜（Ｃ）のすべての電位図において、基板表面における電位は、−０．４７２Ｖを示している。また、深さ約０．６μｍの位置で極大値として、約１．７５Ｖの値をとっている。これは、電荷蓄積領域のｎ型不純物濃度のピーク位置が、半導体基板表面から約０．６μｍの深さにあることを示す。

電位の極小値は、すべての電位図において、約０．２Ｖであるが、各電位図において、極小値を与える深さが異なる。図６（Ａ）に示す従来例の場合は、約２．５μｍの深さにおいて極小値をとっている。図６（Ｂ）に示す第１の実施例の場合は、約３．５μｍの深さで、また、図６（Ｃ）に示す第２の実施例の場合は、約４．４μｍの深さにおいて極小値をとっている。これは、オーバフロバリア領域のｐ型不純物濃度のピーク位置が、図６（Ａ）に示す従来例の場合は、半導体基板表面から約２．５μｍの深さの位置にあり、図６（Ｂ）に示す第１の実施例の場合は約３．５μｍの深さの位置にあり、図６（Ｃ）に示す第２の実施例の場合は約４．４μｍの深さの位置にあることを示している。

光電変換素子の実効的空乏層は、第２の実施例、第１の実施例、図９（Ｃ）に示した従来例の順に、基板の深い位置にまで形成されている。

図７（Ａ）〜（Ｃ）は、それぞれ図９（Ｃ）に示した従来例による固体撮像素子の断面における等電位図、図２に示した第１の実施例による固体撮像素子の断面における等電位図、及び図３に示した第２の実施例による固体撮像素子の断面における等電位図である。各図ともシミュレーションに基づく結果である。

各等電位図とも、横軸は、各断面図（図９（Ｃ）、図２、図３）における面内方向（各断面図において左右方向）の位置を、基準点からの距離（各断面図において右方向への距離）として単位「μｍ」で示し、縦軸は、基板表面からの深さを単位「μｍ」で示した。

各図中央上部（基板表面近傍）の、閉曲線が輪状に集中している部分は電荷蓄積領域の存在位置である。また、各図左右上部（基板表面近傍）の、黒っぽい部分は、垂直転送チャネルが存在する位置である。

電位の極小値を与える深さ（オーバフロバリア領域のｐ型不純物領域のピーク位置）は、図７（Ａ）においては基板表面から約２．５μｍ、図７（Ｂ）においては約３．５μｍ、図７（Ｃ）においては約４．４μｍであり、実効的空乏層はこれらの上方に形成されている。

第１、第２の実施例ともに、電荷蓄積領域下方の等電位面の分布がオーバフロバリア領域近くの深い位置まで分布している。このことから、オーバフロバリア領域近くの深い位置で光電変換された信号電荷も、電荷蓄積領域に収集されることがわかる。したがって長波長光に対する感度低下の抑止に効果がある。

更に、第１、第２の実施例ともに、電荷蓄積領域下方から横方向に関しても、左右に向かうと等電位面を横切る形となり、キャリア閉じ込め効果が生じていることがわかる。したがって画素間ブルーミングの抑止に効果がある。なお、この効果は、第２の実施例による固体撮像素子においてより顕著である。

本願発明者らがシミュレーションを繰り返した結果、オーバフロバリア領域５１のｐ型不純物濃度のピーク位置が、半導体基板表面から３μｍ以上深い位置にあるときに、長波長光に対する感度低下と画素間ブルーミングの抑止に十分な効果のある固体撮像素子が得られることがわかった。

以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、ｎ型とｐ型を反転させることも可能である。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。

上述した固体撮像素子は、デジタルカメラ全般、またたとえば携帯電話機等のデジタルカメラの機能を備えた機器等にも用いることができる。

（Ａ）は、固体撮像素子を組み込んだ固体撮像装置の主要部を示すブロック図であり、（Ｂ）及び（Ｃ）は、固体撮像素子の構成を示す概略的な平面図である。 第１の実施例による固体撮像素子の画素配列部を示す概略的な断面図である。 第２の実施例による固体撮像素子の画素配列部を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、第２の実施例による固体撮像素子の製造方法の一例を示す概略的な断面図である。 （Ａ）〜（Ｅ）は、第２の実施例による固体撮像素子の製造方法の他の例を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、それぞれ図９（Ｃ）に示した従来例による固体撮像素子断面の６Ａ−６Ａ線に沿う電位図、図２に示した第１の実施例による固体撮像素子断面の６Ｂ−６Ｂ線に沿う電位図、及び図３に示した第２の実施例による固体撮像素子断面の６Ｃ−６Ｃ線に沿う電位図である。 （Ａ）〜（Ｃ）は、それぞれ図９（Ｃ）に示した従来例による固体撮像素子の断面における等電位図、図２に示した第１の実施例による固体撮像素子の断面における等電位図、及び図３に示した第２の実施例による固体撮像素子の断面における等電位図である。 固体撮像素子の画素配列部を示す概略的な平面図である。 （Ａ）〜（Ｃ）は、それぞれ固体撮像素子の従来例の画素配列部を示す概略的な断面図である。 （Ａ）〜（Ｅ）は、第１の実施例による固体撮像素子の製造方法を示す概略的な断面図である。

符号の説明

５０ ｎ型半導体基板
５１ オーバフロバリア領域
５２ ｐ型不純物層
５３ 垂直転送チャネル
５４ 読み出しゲート
５５ 電荷蓄積領域
５６ 埋め込み領域
５７ 素子分離領域
５８ 垂直転送電極
５８ａ 第１層垂直転送電極
５８ｂ 第２層垂直転送電極
５９ 遮光膜
５９ａ 開口部
６０ 光電変換素子
６１ 電極
６２、６２ａ、６２ｂ 低濃度ｐ型不純物層
６５ フォトレジストパタン
７０、７０ａ、７０ｂ エピ層
８１ 固体撮像素子
８２ 駆動信号発生装置
８３ アナログ前段処理装置
８４ デジタル信号処理装置
８５ タイミングジェネレータ
９１ 画素配列部
９２ 感光部
９４ 垂直ＣＣＤ部
９６ 水平ＣＣＤ部
９７ 増幅回路部
９８ 絶縁膜
９９ 酸化シリコン膜

Claims (9)

1. （ａ）第１導電型の半導体基板全面に、前記第１導電型とは逆導電型の第２導電型の不純物をイオン注入してオーバフロバリア領域を形成する工程と、
   （ｂ）前記オーバフロバリア領域の上方の前記半導体基板内に、前記第２導電型の不純物をイオン注入して、第１の画素間分離用不純物層を形成する工程と、
   （ｃ）前記半導体基板上に半導体層をエピタキシャル成長し、エピタキシャル基板を形成する工程と、
   （ｄ）前記第１の画素間分離用不純物層の上方のエピタキシャル基板内に、前記第２導電型の不純物をイオン注入して、各電荷蓄積領域形成予定領域を囲むように、チャネル保護用不純物層を形成する工程と、
   （ｅ）前記チャネル保護用不純物層の上方のエピタキシャル基板内に、前記第１導電型の不純物をイオン注入して、垂直転送チャネルを形成する工程と、
   （ｆ）前記垂直転送チャネル上方に、垂直転送電極を形成する工程と、
   （ｇ）前記チャネル保護用不純物層に囲まれるような位置のエピタキシャル基板内に、前記第１導電型の不純物をイオン注入して、電荷蓄積領域を形成する工程と
   を有し、最終的に前記オーバフロバリア領域の不純物濃度のピーク位置をエピタキシャル基板の表面より３μｍ以上深い位置に形成する固体撮像素子の製造方法。
2. 前記工程（ｄ）が、
   （ｄ１）前記第１の画素間分離用不純物層の上方のエピタキシャル基板内に、前記第２導電型の不純物をイオン注入して、第２の画素間分離用不純物層を形成する工程と、
   （ｄ２）前記エピタキシャル基板上に、更に、半導体層をエピタキシャル成長する工程と、
   （ｄ３）前記第１及び第２の画素間分離用不純物層の上方のエピタキシャル基板内に、前記第２導電型の不純物をイオン注入して、各電荷蓄積領域形成予定領域を囲むように、前記チャネル保護用不純物層を形成する工程と
   を含む請求項１に記載の固体撮像素子の製造方法。
3. 前記工程（ｂ）における前記第２導電型の不純物のイオン注入が、第１のドーズ量で行われ、前記工程（ｄ）または（ｄ３）における前記第２導電型の不純物のイオン注入が、前記第１のドーズ量より大きい第２のドーズ量で行われる請求項１または２に記載の固体撮像素子の製造方法。
4. 前記工程（ｄ１）における前記第２導電型の不純物のイオン注入が、第３のドーズ量で行われ、前記工程（ｄ３）における前記第２導電型の不純物のイオン注入が、前記第３のドーズ量より大きい第２のドーズ量で行われる請求項２に記載の固体撮像素子の製造方法。
5. 前記工程（ａ）における前記第２導電型の不純物のイオン注入が、第４のドーズ量で行われ、前記工程（ｂ）における前記第２導電型の不純物のイオン注入が、前記第４のドーズ量より小さい第１のドーズ量で行われる請求項１〜４のいずれか１項に記載の固体撮像素子の製造方法。
6. 前記工程（ａ）における前記第２導電型の不純物のイオン注入が、第４のドーズ量で行われ、前記工程（ｄ１）における前記第２導電型の不純物のイオン注入が、前記第４のドーズ量より小さい第３のドーズ量で行われる請求項２〜５のいずれか１項に記載の固体撮像素子の製造方法。
7. 前記工程（ｇ）において、前記電荷蓄積領域を、前記半導体基板の法線方向から見たとき、行列状に形成する請求項１〜６のいずれか１項に記載の固体撮像素子の製造方法。
8. 前記工程（ｇ）において、前記電荷蓄積領域を、前記半導体基板の法線方向からみたとき、第１の正方行列と、その格子間位置の第２の正方行列とからなる行列状に形成する請求項７に記載の固体撮像素子の製造方法。
9. 前記第１導電型がｎ型である請求項１〜８に記載の固体撮像素子の製造方法。

Images