JP2010206178A - 光電変換装置、及び光電変換装置の製造方法 - Google Patents

Abstract

【課題】隣接する光電変換部間の距離が小さくなった場合における光電変換部の感度の低下を抑制する。
【解決手段】半導体基板ＳＢに配された複数の光電変換部と、前記複数の光電変換部を互いに分離するように前記半導体基板に配された分離部１０３とを備え、前記光電変換部は、第１の導電型と反対の第２の導電型の不純物を含む第２の半導体領域と、前記第２の半導体領域の下に配され、前記第２の半導体領域より低い濃度で前記第２導電型の不純物を含む第３の半導体領域と、前記第３の半導体領域の下に配され、前記第１導電型の不純物を含む第４の半導体領域とを含み、前記分離部１０３は、前記半導体基板ＳＢの表面より深い位置であって少なくとも前記第２の半導体領域の側方に配され、前記第１導電型の不純物を含む第５の半導体領域と、前記第５の半導体領域の下方であって少なくとも前記第３の半導体領域の側方に配される。
【選択図】図２

Description

本発明は光電変換装置、及び光電変換装置の製造方法に関する。

近年、ＣＭＯＳセンサなどの光電変換装置には、画素の微細化と画素の感度向上とが要求されている。

特許文献１に記載された固体撮像装置では、フォトダイオードのＮ型エピタキシャル層とＮ型ドレイン拡散領域（ＦＤ）との間に、Ｐ型分離層及びＰ型ウエル層が配されている。また、フォトダイオードのＮ型エピタキシャル層と隣接画素におけるフォトダイオードのＮ型エピタキシャル層との間に、Ｐ型分離層及びＰ型ウエル層が配されている。これにより、特許文献１によれば、フォトダイオードで発生した電子がＮ型エピタキシャル層を囲んでいる種々のポテンシャルバリアにより確実にＮ型エピタキシャル層に蓄積され、画素の感度が向上するとされている。

特許文献１の公報には、Ｎ型シリコン基板にボロンをイオン注入することにより、Ｐ型分離層及びＰ型ウエル層をそれぞれ形成することが記載されている。具体的には、プロセス条件の一例として、１２００ＫｅＶのエネルギーで６X１０¹¹/ｃｍ^２のｄｏｓｅ量のボロンをイオン注入することによりＰ型分離層を形成している。５００ＫｅＶのエネルギーで１０^１２/ｃｍ²のｄｏｓｅ量のボロンをイオン注入することによりＰ型ウエル層を形成している。

Ｐ型分離層及びＰ型ウエル層の形成後に熱処理を行った場合、ボロンが拡散する傾向にあるので、フォトダイオードのカソードとなるＮ型エピタキシャル領域の体積が小さくなる可能性がある。これにより、フォトダイオードのＮ型エピタキシャル領域内に溜められる電荷の量が減少するので、画素におけるフォトダイオードの感度が低下する可能性がある。すなわち、隣接するフォトダイオード（光電変換部）間の距離が近くなった場合に、フォトダイオード（光電変換部）の感度が低下する可能性がある。

特開２００４-１９３５４７号

本発明の目的は、隣接する光電変換部間の距離が近くなった場合における光電変換部の感度の低下を抑制することにある。

本発明の第１側面に係る光電変換装置は、半導体基板に配された複数の光電変換部と、前記複数の光電変換部を互いに分離するように前記半導体基板に配された分離部とを備え、前記光電変換部は、第１導電型と反対導電型の第２導電型の不純物を含む第２の半導体領域と、前記第２の半導体領域の下に配され、前記第２の半導体領域より低い濃度で前記第２導電型の不純物を含む第３の半導体領域と、前記第３の半導体領域の下に配され、前記第１導電型の不純物を含む第４の半導体領域とを含み、前記分離部は、前記半導体基板の表面より深い位置であって少なくとも前記第２の半導体領域の側方に配され、前記第１導電型の不純物を含む第５の半導体領域と、前記第５の半導体領域の下方であって少なくとも前記第３の半導体領域の側方に配され、前記第１導電型の不純物を含む第６の半導体領域とを含み、前記第５の半導体領域に含まれる不純物の拡散係数は、前記第６の半導体領域に含まれる不純物の拡散係数より小さいことを特徴とする。

本発明の第２側面に係る撮像システムは、本発明の第１側面に係る光電変換装置と、前記光電変換装置の撮像面へ像を形成する光学系と、前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明の第３側面に係る光電変換装置の製造方法は、半導体基板を有する光電変換装置の製造方法であって、前記半導体基板における複数の光電変換部を互いに分離すべき領域に素子分離部を形成する第１の工程と、前記素子分離部が露出されるように形成された第１のレジストパターンをマスクとして第１導電型の第１の不純物を前記半導体基板に注入することにより、前記半導体基板における前記素子分離部の下方に第１の半導体領域を形成する第２の工程と、前記第１のレジストパターンをマスクとして前記第１導電型の第２の不純物を前記半導体基板に注入することにより、前記半導体基板における前記第１の半導体領域の下方に第２の半導体領域を形成する第３の工程と、複数の前記素子分離部の間の領域が露出されるように形成された第２のレジストパターンをマスクとして前記第１導電型と反対導電型の第２導電型の不純物を前記半導体基板に注入することにより、前記半導体基板における複数の前記素子分離部の間に前記光電変換部における電荷蓄積領域を形成する第４の工程とを備え、前記第１の不純物の拡散係数は、前記第２の不純物の拡散係数より小さいことを特徴とする。

本発明によれば、隣接する光電変換部間の距離が近くなった場合における光電変換部の感度の低下を抑制することができる。

本発明の実施形態に係る光電変換装置１００の断面構成を示す図。 本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。 本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。 本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。 砒素の横方向拡散プロファイルのシミュレーション結果を示す図。 リンの横方向拡散プロファイルのシミュレーション結果を示す図。 本発明の他の実施形態に係る光電変換装置１００の断面構成を示す図 本発明の実施形態に係る光電変換装置を適用した撮像システムの構成図。

本発明の実施形態に係る光電変換装置１００を、図１を用いて説明する。図１は、本発明の実施形態に係る光電変換装置１００の断面構成を示す図である。図１には、１画素に対応した画素領域ＰＲが示されている。

光電変換装置１００は、複数の光電変換部ＰＤ及び分離部ＩＰを備える。

複数の光電変換部ＰＤは、半導体基板ＳＢに配されている。半導体基板ＳＢは、例えば、主としてシリコンで形成されている。複数の光電変換部ＰＤは、図示しないが、上面視において１次元状又は２次元状に配列されている。半導体基板ＳＢには、全ての画素領域ＰＲに渡って延びた下地領域１０１及び埋め込みＮ層１０２が表面ＳＢａから深い位置に配されている。下地領域１０１は、半導体基板ＳＢにおける不純物が注入されなかった領域である。下地領域１０１は、第２導電型（例えば、Ｐ型）の不純物を含む。埋め込みＮ層１０２は、下地領域１０１の上に配されている。埋め込みＮ層１０２は、第１導電型（例えば、Ｎ型）の不純物を、下地領域１０１における第２導電型の不純物の濃度より高い濃度で含む。第２導電型は、第１導電型の反対導電型である。埋め込みＮ層１０２は、例えばリンの高加速注入にて形成することが可能である。

各光電変換部ＰＤは、光に応じた電荷対を発生させて一方の電荷（例えば、ホール）を蓄積する。各光電変換部ＰＤは、例えば、フォトダイオードである。各光電変換部ＰＤは、電荷蓄積領域（第２の半導体領域）１０７、有効感度領域（第３の半導体領域）１０９、及び埋め込み領域（第４の半導体領域）１０２を含む。１０２ａは有効感度領域１０９と埋め込み領域１０２とのＰＮ接合界面を示している。また、絶縁膜界面での暗電流を抑制するために表面領域（第１の半導体領域）１０８を設けて、埋め込み型のフォトダイオードとしても良い。

電荷蓄積領域１０７は、表面領域１０８の下に配されている。電荷蓄積領域１０７は、第２導電型（例えば、Ｐ型）の不純物を下地領域１０１より高い濃度で含む。電荷蓄積領域１０７は、例えば、ボロンのイオン注入を行うことにより形成されている。電荷蓄積領域１０７は、Ｐ型の不純物を含む場合、ホールを蓄積する。

表面領域１０８は、第１導電型（例えば、Ｎ型）の不純物を有効感度領域１０９より高い濃度で含む。表面領域１０８は、例えば砒素のイオン注入を行うことにより形成されている。表面領域１０８により光電変換部であるフォトダイオードが埋め込み型フォトダイオードとなるので、半導体基板ＳＢの表面ＳＢａのダングリングボンドに起因する暗電流の発生を抑制することができる。

有効感度領域１０９は、電荷蓄積領域１０７の下に配されている。有効感度領域１０９は、第２導電型（例えば、Ｐ型）の不純物を電荷蓄積領域１０７より低い濃度で含む。有効感度領域１０９は、ボロンのイオン注入を行うことによって形成することも可能であるが、半導体基板ＳＢにおける不純物が注入されなかった領域とすることも可能である。

界面領域１０２ａは、埋め込みＮ層１０２における有効感度領域１０９の下に配された部分の領域である。

分離部ＩＰは、複数の光電変換部ＰＤを互いに分離するように半導体基板ＳＢに配されている。ここで分離とは、少なくとも電荷蓄積領域１０７どうしを電気的に分離することを意味する。より好ましくは、有効感度領域１０９どうしをも電気的に分離しても良い。これに対して、表面領域１０８、埋め込み領域１０２は分離する必要は無い。分離部ＩＰは、複数の光電変換部ＰＤを互いに分離するように、複数の光電変換部ＰＤの間を短冊状に又は格子状に延びている。分離部ＩＰは、素子分離部１０３、第１の分離領域（第５の半導体領域）１０４、第２の分離領域（第６の半導体領域）１０５、及び第３の分離領域（第６の半導体領域）１０６を含む。

素子分離部１０３は、第１の分離領域１０４の上に配されている。素子分離部１０３は、光電変換部ＰＤにおける表面領域１０８の側方に配されている。素子分離部１０３は、シリコン酸化物などの絶縁物で形成されている。素子分離部１０３は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型の構造を有していても良いし、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）型の構造を有していても良い。または拡散分離を用いても良い。

第１の分離領域１０４は、素子分離部１０３の底部を覆うように、素子分離部１０３の下に配されている。第１の分離領域１０４は、半導体基板ＳＢの表面ＳＢａより深い位置であって少なくとも電荷蓄積領域１０７の側方に配されている。有効感度領域１０９の側方まで配されていてもよい。第１の分離領域１０４は、第１導電型の不純物を含む。第１の分離領域１０４に含まれる不純物は、例えば、Ｎ型の不純物である砒素を主成分としている。第１の分離領域１０４は、例えば、砒素のイオン注入を行うことにより形成されている。

第２の分離領域１０５は、第１の分離領域１０４の下方に配されている。第２の分離領域１０５は、少なくとも有効感度領域１０９の側方に配されている。更に、電荷蓄積領域１０７の側方に配されていても良い。第２の分離領域１０５に含まれる不純物は、例えば、Ｎ型の不純物であるリンを主成分としている。第２の分離領域１０５は、例えばリンのイオン注入を行うことにより形成されている。

第３の分離領域１０６は、第２の分離領域１０５の下方に配されている。第３の分離領域１０６は、第１の分離領域１０４の下方であって有効感度領域１０９の側方に配されている。更に、電荷蓄積領域１０７の側方に配されていても良い。第３の分離領域１０６に含まれる不純物は、例えば、Ｎ型の不純物であるリンを主成分としている。第３の分離領域１０６は、例えば、リンのイオン注入を行うことにより形成されている。

ここで、第１の分離領域１０４に含まれる不純物（例えば、砒素）の質量は、第２の分離領域１０５又は第３の分離領域１０６に含まれる不純物（例えば、リン）の質量より大きい。これに応じて、第１の分離領域１０４に含まれる不純物の拡散係数は、第２の分離領域１０５又は第３の分離領域１０６に含まれる不純物の拡散係数より小さい。これにより、光電変換部ＰＤで発生した電荷が隣接する光電変換部ＰＤへ漏れることを防止しながら、第１の分離領域１０４に含まれる不純物が電荷蓄積領域１０７へ拡散することを低減できる。すなわち、隣接する光電変換部の間に電荷のポテンシャル障壁を確実に形成できるとともに電荷蓄積領域１０７の体積の減少を抑制できるので、隣接する光電変換部間の距離が近くなった場合における光電変換部の感度の低下を抑制することができる。

本実施形態によれば、分離領域をＮ型で形成し、かつ浅い領域と深い領域とにおいてイオン種を異ならせている。砒素のイオン注入における注入プロファイルでは、横方向の広がりが小さく、砒素の熱による拡散係数が小さい。そのため、第１の分離領域１０４を砒素にて形成することにより第１の分離領域を狭く形成することが可能である。これにより、光電変換部ＰＤの電荷蓄積領域１０７を大きくレイアウトすることが可能となる。また、光電変換部ＰＤの電荷蓄積領域１０７と第１の分離領域１０４との間にレイアウト上で隙間を設けて設計した際に、接合部分の濃度を低くし、電界を緩和する方法をとることができる。この場合にも、第１の分離領域１０４の横広がりが小さい事から、接合部分の不純物濃度を効率的に低減することが可能である。これらにより接合部分の電界を緩和することで、暗電流、暗時輝点の少ないセンサを実現することが可能となる。

さらに、本発明者の実験によれば、シリコン基板中にボロンを注入することにより形成したＰ型の半導体領域とリンを注入することにより形成したＮ型の半導体領域との接合部分において、暗電流、暗時輝点の発生が多いことが判明している。それに対して、ボロンを注入することにより形成したＰ型の半導体領域と砒素を注入することにより形成したＮ型の半導体領域との接合部分においては、暗電流、暗時輝点の発生が少ないことが判明している。このような差異が生じる理由は、シリコン中のイオンの半径がリンより砒素の方が大きいためであると思われる。砒素はシリコンに比較してイオンの半径ｒａがわずかに大きい。砒素のｒａ＝１.１８Åであり対シリコン比は１.００８５５である。それに対して、リンは、シリコンに比較してイオンの半径が小さい。リンのｒａ＝１.１Åであり対シリコン比は０.９４０１７１である。このことにより、リンでは格子歪をもたらしていると考えられる。

本実施形態によれば、例えば、光電変換部ＰＤの電荷蓄積領域１０７がボロンを不純物として含み第１の分離領域１０４が砒素を不純物として含む。このため、電荷蓄積領域１０７と第１の分離領域１０４との接合部分における暗電流、暗時輝点の発生を抑制できる。

また、本実施形態では、例えば、第３の分離領域１０６をリンのイオン注入を行うことにより形成している。この効果について説明する。光電変換部ＰＤの感度、特に波長の長い入射光に対して高い感度を得るためには光電変換部ＰＤを深く形成する必要がある。そのため、本件では埋め込みＮ層１０２は、例えばリンの高加速注入にて形成している。リンは砒素に比べて質量が小さく、同じ加速エネルギーでもより深くまで侵入するためである。埋め込みＮ層１０２を深く形成した際、第３の分離領域１０６が浅すぎると隣の光電変換部ＰＤとの分離が十分に行なわれず、混色やブルーミングを引き起こす。そのため、第３の分離領域１０６を深くに注入することが必要であり、リンにて形成することが性能面、生産性、コストにおいて有利である。なお、第２の分離領域１０５は本実施形態ではリンにて形成しているが、砒素を選択することも可能である。

本実施形態の構造における注入の加速エネルギーについて記述する。

埋め込みＮ層１０２については、リンを５００ｋｅＶ〜１０ＭｅＶ程度の加速エネルギーにて注入し形成することができる。工程のコストを考慮すると、さらに望ましくは３〜５ＭｅＶ程度の加速エネルギーにて形成することができる。第１の分離領域１０４については、砒素を３００ｋｅＶ〜２ＭｅＶ程度の加速エネルギーにて注入し形成することができる。さらに望ましくは５００ｋｅＶ〜９００ｋｅＶ程度で形成することが可能である。第２の分離領域１０５については、リンを５００ｋｅＶ〜３ＭｅＶ程度の加速エネルギーにて注入し形成することができる。さらに望ましくは８００ｋｅＶ〜１.５ＭｅＶ程度の加速エネルギーにて形成することができる。本実施形態では第２の分離領域１０５をリンで形成したが、砒素で形成することも可能である。第３の分離領域１０６については、リンを１ＭｅＶ〜９ＭｅＶ程度の加速エネルギーにて注入し形成することができる。さらに望ましくは１ＭｅＶ〜２ＭｅＶ程度の加速エネルギーにて形成することができる。光電変換部ＰＤの電荷蓄積領域１０７はボロンを５０〜２００ｋｅＶ程度の加速エネルギーにて注入し形成することができる。光電変換部ＰＤの表面領域１０８は砒素を３０〜１２０ｋｅＶ程度の加速エネルギーにて注入し形成することができる。

次に、本発明の実施形態に係る光電変換装置の製造方法を、図２Ａ〜図４Ｃを用いて説明する。図２Ａ〜図４Ｃは、本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図である。

図２Ａに示す工程では、半導体基板ＳＢに第１導電型の不純物のイオン注入を行うことにより、埋め込みＮ層１０２を形成する。この工程における第１導電型の不純物は、例えば、Ｎ型の不純物であるリンである。

図２Ｂに示す工程（第１の工程）では、半導体基板ＳＢにおける複数の光電変換部を互いに分離すべき領域に溝を形成しその溝に絶縁物を埋め込むことにより、ＳＴＩ型の素子分離部１０３を形成する。

図３Ａに示す工程（第２の工程）では、レジストを塗布後、露光工程にてパターニングすることにより、素子分離部が露出されるように第１のレジストパターン１１０を形成する。第１のレジストパターン１１０をマスクとして第１導電型の第１の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける素子分離部１０３の下に第１の分離領域１０４’を形成する。この工程における第１導電型の第１の不純物は、例えば、Ｎ型の不純物である砒素である。

図３Ｂに示す工程（第３の工程）では、第１のレジストパターン１１０をマスクとして第１導電型の第２の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける第１の分離領域１０４’の下方に第２の分離領域１０５’を形成する。また、第１のレジストパターン１１０をマスクとして第１導電型の第２の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける第１の分離領域１０４’の下方に第３の分離領域１０６’を形成する。この工程における第１導電型の第２の不純物は、例えば、Ｎ型の不純物であるリンである。

ここで、各注入条件は上述の条件で行なうことができる。また、本実施形態では、第１の分離領域１０４’、第２の分離領域１０５’及び第３の分離領域１０６’を同一のレジストパターンにて形成することが可能である。そのため、工程数が増えることなく、安価に製造することが可能である。加えて、アライメントのずれによる特性の製造ばらつきの発生を抑制することができる。

図３Ｃに示す工程では、第１のレジストパターン１１０を除去する。

図４Ａに示す工程では、レジストを塗布後、露光工程にてパターニングすることにより、複数の素子分離部の間の領域が露出されるように、第２のレジストパターン（図示せず）を形成する。第２のレジストパターンをマスクとして第２導電型の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける複数の素子分離部１０３の間に光電変換部ＰＤにおける電荷蓄積領域１０７を形成する。この工程における第２導電型の不純物は、例えば、Ｐ型の不純物であるボロンである。

図４Ｂに示す工程では、第２のレジストパターンをマスクとして第１導電型の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける複数の素子分離部１０３の間に光電変換部ＰＤにおける表面領域１０８を形成する。この工程における第１導電型の不純物は、例えば、Ｎ型の不純物である砒素である。

図４Ｃに示す工程では、熱拡散（熱処理）を行なうことにより、第１の分離領域１０４、第２の分離領域１０５及び第３の分離領域１０６を安定化させる。この熱拡散を行なった際、第１の分離領域１０４’に含まれた砒素はその拡散係数が小さく注入直後のプロファイルに対してさほど拡散しない。

例えば９００℃で１時間程度の熱拡散の影響についてのシミュレーション結果を図５および図６に示す。図５は、砒素の横方向拡散プロファイルのシミュレーション結果を示す図である。図６は、リンの横方向拡散プロファイルのシミュレーション結果を示す図である。図５及び図６において、縦軸が濃度の大きさを示し、横軸が基準位置からの横方向の距離を示す。また、図５及び図６において、黒色のプロットが熱拡散を行う前のプロファイルを示し、白色のプロットが熱拡散を行った後のプロファイルを示す。

図６に示すように、第１の分離領域１０４に含まれる不純物としてリンを用いた場合、注入後の工程の熱により大きく拡散し、光電変換部ＰＤの電荷蓄積領域１０７を圧迫する結果となり光電変換部ＰＤの電荷蓄積領域１０７に蓄積できる電荷の量が減少する。加えて、光電変換部ＰＤの電荷蓄積領域１０７と第１の分離領域１０４との間に濃い濃度で接合が形成され、電界が集中し暗電流、暗時輝点が発生する。

一方、図５に示すように、第１の分離領域１０４に含まれる不純物として砒素を用いた場合、注入後の工程の熱による拡散が小さいことがわかる。これにより、光電変換部ＰＤの電荷蓄積領域１０７を圧迫しにくく、加えて、光電変換部ＰＤの電荷蓄積領域１０７と第１の分離領域１０４との間に濃い濃度で接合が形成されにくい。このため、光電変換部ＰＤの電荷蓄積領域１０７に蓄積できる電荷の量の減少を抑制できるとともに、電荷蓄積領域１０７と第１の分離領域１０４との接合部分における電界の集中を抑制して暗電流及び暗時輝点の発生を低減できる。

本発明の実施形態においては、第１から第３の分離領域を注入した後に与える熱工程の温度、時間を調整することにより、第２の分離領域１０５及び第３の分離領域１０６のそれぞれの幅を調整することも可能である。結果として、熱工程の調整により隣接画素間のクロストーク、基板方向への電荷の溢れ出し量制御などの設計が可能となる。

このように、質量の大きい元素ほど拡散係数が小さく第１の分離領域１０４を形成する上で望ましい。また、イオン注入の深さは同じ加速エネルギーであれば質量の小さい元素ほど深く侵入しやすいため、第３の分離領域１０６を形成する不純物としては質量の小さい元素を用いることが望ましい。これにより、画素サイズを微細化しつつも、感度と飽和出力の大きな画素を実現することができる。また、暗電流、暗時輝点の少ない画素を実現することができる。故に高精細、高いＳ/Ｎ比で、ダイナミックレンジの広い光電変換装置を提供することが可能となる。

図７に本発明のさらに別の実施形態に係る光電変換装置１００の断面図を示す。上述の実施例の構成と同一の機能を有する部分には同一の符号を付し、詳細な説明は省略する。本実施例と上述の実施例との違いは撮像光の入射する方向である。本実施例においては、紙面下方向、すなわち配線が設けられた側とは反対の方向から撮像光が入射する、いわゆる裏面入射構造となっている。

８０１は、光電変換部や各トランジスタの半導体領域などが形成される基板（以下便宜上PD形成基板と称する）である。PD形成基板８０１の第一主面側（表面側）には、配線層８０２が積層される。配線層８０２の上部、すなわちPD形成基板８０１とは反対側に、主として基板強度を保つことを目的として、支持基板８０３が設けられる。PD形成基板８０１の第二主面側（裏面側）、すなわち配線層８０２の反対側には、酸化膜８０４、保護膜８０５を介して、必要に応じて光学機能部８０６が形成される。光学機能部８０６には例えばカラーフィルタ、マイクロレンズ、平坦化膜などが含まれる。

このように本実施形態は、配線層が設けられる側とは反対側、すなわち裏面側から撮像光が入射する、いわゆる裏面照射型の固体撮像装置の構成になっている。

図7の断面構成には、画素領域８０７と周辺回路領域８０８が示されている。画素領域８０７には、複数の光電変換部が配置される。周辺回路領域808には周辺回路トランジスタ用のウエル８１０が配され、本実施例の固体撮像装置を駆動するために必要な能動回路が形成される。周辺回路には、例えばシフトレジスタ、デコーダ等で構成される走査回路が含まれる。更に周辺回路には光電変換部から出力された信号に対して増幅等の信号処理を行う読み出し回路が含まれていてもよい。

PD 形成基板８０１の第二主面（裏面側）の界面には高濃度のN型半導体領域８０９が配されている。N型半導体領域８０９は、PD形成基板８０１と酸化膜８０４との界面で発生した暗電流を抑制する機能を有する。図7ではN型半導体領域８０９がPD形成基板８０１ほぼ全面にわたって配されているが、画素領域８０７のみに配されていてもよい。

上述の実施例と同様に分離部IPが配され、ここで第一の分離領域１０４に含まれる不純物（例えば砒素）の質量は、第二の分離領域１０５または第三の分離領域１０６に含まれる不純物（例えばリン）の質量よりも大きい。これに応じて、第一の分離領域１０４に含まれる不純物の拡散係数は、第二の分離領域１０５又は第三の分離領域１０６に含まれる不純物の拡散係数よりも小さい。これにより、光電変換部で発生した電荷が隣接する光電変換部PDに漏れることを防止しながら、第一の分離領域１０４に含まれる不純物が電荷蓄積領域１０７へ拡散することを低減できる。すなわち、隣接する光電変換部の間に電荷のポテンシャル障壁を確実に形成するとともに電荷蓄積領域１０７の体積の減少を抑制できるので、隣接する光電変換部間の距離が近くなった場合における光電変換部の感度の低下を抑制することができる。これは上述の実施例と同様である。

次に、本発明の光電変換装置を適用した撮像システムの一例を図８に示す。撮像システム９０は、図８に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００の撮像面に被写体の像を形成する。

絞り９３は、光路上においてレンズ９２と光電変換装置１００との間に設けられ、レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。

撮像装置８６の光電変換装置１００は、光電変換装置１００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。

撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

Claims (7)

1. 半導体基板に配された複数の光電変換部と、
   前記複数の光電変換部を互いに分離するように前記半導体基板に配された分離部と、を備え、
   前記光電変換部は、
   第１導電型と反対導電型の第２導電型の不純物を含む第２の半導体領域と、
   前記第２の半導体領域の下に配され、前記第２の半導体領域より低い濃度で前記第2導電型の不純物を含む第３の半導体領域と、
   前記第３の半導体領域の下に配され、前記第１導電型の不純物を含む第４の半導体領域と、を含み、
   前記分離部は、前記半導体基板の表面より深い位置であって少なくとも前記第２の半導体領域の側方に配され、前記第１導電型の不純物を含む第５の半導体領域と、
   前記第５の半導体領域の下方であって少なくとも前記第３の半導体領域の側方に配され、前記第１導電型の不純物を含む第６の半導体領域と、
   を含み、
   前記第５の半導体領域に含まれる不純物の拡散係数は、前記第６の半導体領域に含まれる不純物の拡散係数より小さいことを特徴とする光電変換装置。
2. 前記第５の半導体領域に含まれる不純物の質量は、前記第６の半導体領域に含まれる不純物の質量より大きいことを特徴とする請求項１に記載の光電変換装置。
3. 前記分離部は、前記第５の半導体領域の上に配され、絶縁物で形成されている素子分離部を含むことを特徴とする請求項１に記載の光電変換装置。
4. 前記第１導電型は、Ｎ型であり、
   前記第５の半導体領域に含まれる不純物は、砒素を主成分としており、
   前記第６の半導体領域に含まれる不純物は、リンを主成分としている
   ことを特徴とする請求項１に記載の光電変換装置。
5. 前記半導体基板の裏面側から撮像光が入射するように配されることを特徴とする請求項１に記載の光電変換装置。
6. 請求項１に記載の光電変換装置と、
   前記光電変換装置の撮像面へ像を形成する光学系と、
   前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする撮像システム。
7. 半導体基板を有する光電変換装置の製造方法であって、
   前記半導体基板における複数の光電変換部を互いに分離すべき領域に素子分離部を形成する第１の工程と、
   前記素子分離部が露出されるように形成された第１のレジストパターンをマスクとして第１導電型の第１の不純物を前記半導体基板に注入することにより、前記半導体基板における前記素子分離部の下に第１の半導体領域を形成する第２の工程と、
   前記第１のレジストパターンをマスクとして前記第１導電型の第２の不純物を前記半導体基板に注入することにより、前記半導体基板における前記第１の半導体領域の下方に第２の半導体領域を形成する第３の工程と、
   複数の前記素子分離部の間の領域が露出されるように形成された第２のレジストパターンをマスクとして前記第１導電型と反対導電型の第２導電型の不純物を前記半導体基板に注入することにより、前記半導体基板における複数の前記素子分離部の間に前記光電変換部における電荷蓄積領域を形成する第４の工程と、
   を備え、
   前記第１の不純物の拡散係数は、前記第２の不純物の拡散係数より小さいことを特徴とする光電変換装置の製造方法。

Images