[go: up one dir, main page]

JP2001291858A - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法

Info

Publication number
JP2001291858A
JP2001291858A JP2000102412A JP2000102412A JP2001291858A JP 2001291858 A JP2001291858 A JP 2001291858A JP 2000102412 A JP2000102412 A JP 2000102412A JP 2000102412 A JP2000102412 A JP 2000102412A JP 2001291858 A JP2001291858 A JP 2001291858A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
epitaxial layer
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000102412A
Other languages
English (en)
Inventor
Hideji Abe
秀司 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000102412A priority Critical patent/JP2001291858A/ja
Priority to US09/826,144 priority patent/US6599772B2/en
Priority to KR1020010017880A priority patent/KR100734159B1/ko
Publication of JP2001291858A publication Critical patent/JP2001291858A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H10F39/1515—Optical shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 感度の向上と画素の縮小化を共に実現するこ
とができる固体撮像素子及びその製造方法を提供する。 【解決手段】 第１導電型半導体領域２１が半導体基体
２の内部のオーバーフローバリア領域３より上方に少な
くとも半導体基体２内を含んで形成され、半導体基体２
上のエピタキシャル層４内の受光センサ部５の第１導電
型半導体領域２１に対応する位置に電荷蓄積領域６が形
成されて成る固体撮像素子１を構成する。また、半導体
基体２の内部にオーバーフローバリア領域３を、表面に
第１導電型半導体領域２１をそれぞれ形成し、半導体基
体２上にエピタキシャル層３を形成し、エピタキシャル
層３の表面側の第１導電型半導体領域２１に対応する位
置に電荷蓄積領域６を形成して固体撮像素子１を製造す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＣＣＤ固体
撮像素子等において、縦型オーバーフロードレイン方式
を採用した固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】固体撮像素子として、受光センサ部での
余剰の電荷を基板側に排出するようにした、いわゆる縦
型オーバーフロードレイン方式の固体撮像素子が知られ
ている。このような縦型オーバーフロードレイン方式の
固体撮像素子において、受光センサ部の電荷収集領域を
深く形成するようにして、近赤外線領域にも感度を有す
るようにした固体撮像素子が提案されている。
【０００３】このような近赤外線領域にも感度を有する
ようにしたＣＣＤ固体撮像素子の概略構成図（断面図）
を図１１に示す。このＣＣＤ固体撮像素子５１は、第１
導電型、例えばｎ型のシリコンからなる半導体基板５２
にオーバーフローバリア領域となる第２導電型、即ちｐ
型の第１の半導体ウエル領域５３が形成され、この第１
のｐ型半導体ウエル領域５３が形成された半導体基板５
２上に例えばｐ--領域、ノンドープ領域、ｎ--領域等の
比抵抗の高い高抵抗領域５４が形成される。
【０００４】この高抵抗領域５４の表面にマトリックス
配列の各受光センサ部５５を構成するための、ｎ+ 半導
体領域５６及びこの上のｐ+ 正電荷蓄積領域５７が形成
される。このｐ+ 正電荷蓄積領域５７は、界面準位によ
る暗電流の発生を抑える。ｎ + 半導体領域５６は、いわ
ゆる電荷蓄積領域となる。ｎ+ 半導体領域５６下の高抵
抗領域５４には、ｎ+ 半導体領域５６から第１のｐ型半
導体ウエル領域、いわゆるオーバーフローバリア領域５
３に達する電荷収集領域となる、高抵抗領域よりは濃度
の濃いｎ- 半導体領域７０が形成される。受光センサ部
５５の光電変換が行われる領域は、ｎ+ 半導体領域５６
と、これから基板下方向へ向かって伸びる空乏層のうち
オーバーフローバリア領域５３の手前のｎ- 半導体領域
７０からなる。
【０００５】高抵抗領域５４の各受光センサ部列の一側
に対応する位置に、読み出しゲート部５８を挟んで垂直
転送レジスタ５９のｎ型埋め込み転送チャネル領域６０
が形成される。この埋め込み転送チャネル領域６０の周
りを囲むように第２のｐ型半導体ウエル領域６１が形成
される。さらに、受光センサ部５５を含む各画素を区画
するｐ型のチャネルストップ領域６２が形成される。
【０００６】埋め込み転送チャネル領域６０、チャネル
ストップ領域６２及び読み出しゲート部５８上に、ゲー
ト絶縁膜６４を介して、例えば多結晶シリコンからなる
転送電極６５が形成され、埋め込み転送チャネル領域６
０、ゲート絶縁膜６４及び転送電極６５によりＣＣＤ構
造の垂直転送レジスタ５９が構成される。
【０００７】転送電極６５上を被覆する層間絶縁膜６６
を介して受光センサ部５５の開口を除く他部全面に、例
えばＡｌによる遮光膜６７が形成される。この遮光膜６
７の開口部を介して受光センサ部５５に光が入射され、
また遮光膜６７によって受光センサ部５５以外への光の
入射が遮断される。
【０００８】さらに図示しないが、平坦化膜や色フィル
タ、オンチップレンズ等が形成されてＣＣＤ固体撮像素
子５１が形成される。
【０００９】そして、上述の構造において、より長波長
の光に対する感度を向上させる方法として、例えば特開
平９−３３１０５８号に開示されているように、オーバ
ーフローバリア領域を深い位置に形成するために、図１
１の高抵抗領域５４として、第１のｐ型ウエル領域５３
の上層に低濃度のシリコンエピタキシャル膜を厚く成長
させることにより電荷収集領域７０を深く拡げる方法が
提案されている。
【００１０】
【発明が解決しようとする課題】ここで、表面から深い
位置で光電変換された電子を受光センサ部５５の表面に
導くためには、受光センサ部５５のフォトダイオードを
構成するｎ+ 半導体領域５６とオーバーフローバリアを
構成するｐ型半導体ウエル領域５３との間の空乏層内に
おいて表面側に向かって電位が傾斜していることが必要
である。従来はこれを電荷収集領域７０を低濃度領域
（ｎ- ）とすることで実現していた。
【００１１】また、垂直転送レジスタ５９を構成する第
２のｐ型半導体ウエル領域６１の下方の半導体領域５４
Ｂでは、さらに下方の第１のｐ型半導体ウエル領域５３
と電位的に連続して受光センサ部５５とは逆の傾斜が形
成されることにより、電子が基板５２の方向に流れるプ
ロファイルとなっている。
【００１２】そのため、画素サイズが小さくなると、低
濃度領域即ち電荷収集領域７０は上述の半導体領域５４
Ｂからの３次元的な電位変調を受け、これによりオーバ
ーフローバリアが容易に表面側に移動してしまう。その
結果、長波長側に感度がなくなる現象が生じている。
【００１３】この現象を抑制するためには、受光センサ
部５５のｎ+ 半導体領域５６をさらに第１のｐ型半導体
ウエル領域５３に近づけて形成する必要がある。そのた
めには、高エネルギーのイオン注入が必要となる。
【００１４】しかしながら、現状では、３．２ＭｅＶ以
上のエネルギーで注入できる装置が存在していない。従
って、最大でもＰ（リン）を３．２ＭｅＶのエネルギー
で注入した場合で、プロジェクションレンジ（打ち込み
飛程距離）ＲｐはＲｐ＝２．６μｍ＋ΔＲｐ０．３μｍ
となり、合計約３μｍの深さまでしかｎ+ 半導体領域５
６を形成することができない。このため、画素をこれ以
上小さくすることが困難であった。
【００１５】上述した問題の解決のために、本発明にお
いては、感度の向上と画素の縮小化を共に実現すること
ができる固体撮像素子及びその製造方法を提供するもの
である。
【００１６】
【課題を解決するための手段】本発明の固体撮像素子
は、半導体基体の内部にオーバーフローバリア領域が形
成され、この半導体基体上にエピタキシャル層が形成さ
れ、オーバーフローバリア領域より上方に電荷収集領域
を拡げるための第１導電型半導体領域が少なくとも半導
体基体内を含んで形成され、エピタキシャル層の第１導
電型半導体領域に対応する位置に受光センサ部の電荷蓄
積領域が形成されて成るものである。
【００１７】本発明の固体撮像素子の製造方法は、半導
体基体の内部にオーバーフローバリア領域を形成し、こ
の半導体基体の表面に第１導電型半導体領域を形成する
工程と、半導体基体上にエピタキシャル層を形成する工
程と、このエピタキシャル層の表面側の第１導電型半導
体領域に対応する位置に第１導電型の電荷蓄積領域を形
成する工程とを有するものである。
【００１８】上述の本発明の固体撮像素子の構成によれ
ば、第１導電型半導体領域がオーバーフローバリア領域
より上方に形成されていることにより、この第１導電型
半導体領域によって電荷収集領域をオーバーフローバリ
ア領域付近まで拡げることが可能になる。この第１導電
型半導体領域は、少なくとも半導体基体内を含んで形成
されているので、半導体基体上に形成されるエピタキシ
ャル層の厚さに係わらず、半導体基体の内部に形成され
たオーバーフローバリア領域付近の深い位置まで電荷収
集領域を拡げることができる。そして、受光センサ部の
電荷蓄積領域が第１導電型半導体領域に対応した位置に
形成されているため、深い電荷収集領域を利用して光電
変換した電荷を受光センサ部に蓄積することができる。
【００１９】上述の本発明製法によれば、半導体基体の
表面に第１導電型半導体領域を形成する工程と、半導体
基体上にエピタキシャル層を形成する工程を有すること
により、エピタキシャル層の厚さに応じた深い位置に第
１導電型半導体領域を形成することができ、深い位置ま
で拡がった電荷収集領域を構成することができる。そし
て、エピタキシャル層の表面側の第１導電型半導体領域
に対応する位置に第１導電型の電荷蓄積領域を形成する
ことにより、深い電荷収集領域上に電荷蓄積領域を形成
することができる。
【００２０】
【発明の実施の形態】本発明は、半導体基体の内部にオ
ーバーフローバリア領域が形成され、半導体基体上にエ
ピタキシャル層が形成され、オーバーフローバリア領域
より上方に電荷収集領域を拡げるための第１導電型半導
体領域が少なくとも半導体基体内を含んで形成され、エ
ピタキシャル層の第１導電型半導体領域に対応する位置
に受光センサ部の電荷蓄積領域が形成されて成る固体撮
像素子である。
【００２１】また本発明は、上記固体撮像素子におい
て、半導体基体は半導体基板と半導体基板上のエピタキ
シャル層とから成る構成とする。
【００２２】本発明は、半導体基体の内部にオーバーフ
ローバリア領域を形成し、半導体基体の表面に第１導電
型半導体領域を形成する工程と、半導体基体上にエピタ
キシャル層を形成する工程と、エピタキシャル層の表面
側の第１導電型半導体領域に対応する位置に第１導電型
の電荷蓄積領域を形成する工程とを有する固体撮像素子
の製造方法である。
【００２３】図１は本発明の一実施の形態として、ＣＣ
Ｄ固体撮像素子の概略構成図（断面図）を示す。このＣ
ＣＤ固体撮像素子１は、第１導電型、例えばｎ型のシリ
コンからなる半導体基板２の深い位置にオーバーフロー
バリア領域となる第２導電型、即ちｐ型の第１の半導体
ウエル領域３が形成されている。また、この半導体基板
２上に例えばｐ--領域、ノンドープ領域、ｎ--領域等の
比抵抗の高い高抵抗領域を構成するエピタキシャル層４
が形成されている。
【００２４】このエピタキシャル層４の表面に、マトリ
ックス配列の各受光センサ部５を構成するための、第１
導電型のｎ+ 半導体領域６及びこの上のｐ+ 正電荷蓄積
領域７が形成される。このｐ+ 正電荷蓄積領域７は、界
面準位による暗電流の発生を抑える。ｎ+ 半導体領域６
は、いわゆる電荷蓄積領域となる。
【００２５】ｎ+ 半導体領域６下のエピタキシャル層４
内には、ｎ+ 半導体領域６から第１のｐ型半導体ウエル
領域、いわゆるオーバーフローバリア領域３に達する電
荷収集領域となる、エピタキシャル層４よりは濃度の高
いｎ- 半導体領域２０が形成される。
【００２６】エピタキシャル層４の各受光センサ部列の
一側に対応する位置に、読み出しゲート部８を挟んで垂
直転送レジスタ９のｎ型の埋め込み転送チャネル領域１
０が形成される。この埋め込み転送チャネル領域１０の
周りを囲むように第２のｐ型半導体ウエル領域１１が形
成される。さらに、受光センサ部５を含む各画素を区画
するｐ型のチャネルストップ領域１２が形成される。
【００２７】埋め込み転送チャネル領域１０、チャネル
ストップ領域１２及び読み出しゲート部８上に、ゲート
絶縁膜１４を介して、例えば多結晶シリコンからなる転
送電極１５が形成され、埋め込み転送チャネル領域１
０、ゲート絶縁膜１４及び転送電極１５によりＣＣＤ構
造の垂直転送レジスタ９が構成される。転送電極１５上
を被覆する層間絶縁膜１６を介して受光センサ部５の開
口を除く他部全面に、例えばＡｌによる遮光膜１７が形
成される。
【００２８】さらに図示しないが、平坦化膜、色フィル
タやオンチップレンズ等が形成されて、ＣＣＤ固体撮像
素子１が構成される。
【００２９】本実施の形態においては、特に、受光セン
サ部５の電荷蓄積領域となるｎ+ 半導体領域６より深
く、かつオーバーフローバリア領域となる第１のｐ型半
導体ウエル領域３の上方のｎ- 半導体領域２０内の位置
に新たにｎ型半導体領域２１を形成する。ｎ型半導体領
域２１は、半導体基板２内を含んで形成され、半導体基
板２上のエピタキシャル層４に跨って形成されている。
【００３０】ｎ型半導体領域２１の濃度は、受光センサ
部５のｎ+ 半導体領域６より薄く、例えばｎ+ 半導体領
域６の少なくとも半分以下の濃度で、かつｎ- 半導体領
域２０の濃度より大きい濃度にする。この理由は、電荷
蓄積される領域を従来と同じｎ+ 半導体領域６の位置に
しないと電荷の読み出しができないので、ポテンシャル
プロファイルがｎ型半導体領域２１からｎ+ 半導体領域
６に向かって緩やかに上昇するような濃度設定にするた
めである。
【００３１】受光センサ部５の光電変換する領域は、ｎ
+ 半導体領域６と、これから基板下方向へ向かって伸び
る空乏層のうちオーバーフローバリア領域３の手前のｎ
- 半導体領域２０、ｎ型半導体領域２１からなる。
【００３２】本実施の形態によれば、ｎ型半導体領域２
１がオーバーフローバリア領域３より上方に形成されて
いることにより、このｎ型半導体領域２１によって電荷
収集領域１３をオーバーフローバリア領域３付近まで拡
げることが可能になる。
【００３３】また、このｎ型半導体領域２１は、半導体
基板２内を含んで形成されているので、半導体基板２上
に形成されるエピタキシャル層４の厚さに係わらず、半
導体基板２の内部に形成されたオーバーフローバリア領
域３付近の深い位置まで電荷収集領域１３を拡げること
ができる。
【００３４】そして、受光センサ部５の電荷蓄積領域と
なるｎ+ 半導体領域６が第１導電型半導体領域に対応し
た位置に形成されているため、深い電荷収集領域１３を
利用して光電変換した電荷を受光センサ部５に蓄積する
ことができる。従って、従来は捨てていた電荷を集める
ことができ、感度を向上することができる。
【００３５】また、エピタキシャル層４が厚くなるほど
ｎ型半導体領域２１が深く形成されるため、これにより
電荷収集領域１３を深く拡げて感度を向上させることが
できると共に、より波長の長い光に対して感度を有する
ようになる。
【００３６】例えばｎ型半導体領域２１をゲート絶縁膜
１４とエピタキシャル層４の界面から４〜５μｍの深さ
に形成すると、可視光線（波長４００ｎｍ〜７００ｎ
ｍ）に対する感度が向上する。また、例えばエピタキシ
ャル層４の厚さを１０μｍ程度にすれば、オーバーフロ
ーバリアが１０μｍ以上の深さになるため、近赤外線に
対して感度を有するようになる。エピタキシャル層４の
厚さや濃度、ｐ型半導体ウエル領域３及びｎ型半導体領
域２１の深さや濃度を設定することにより、所望の特性
を有するＣＣＤ固体撮像素子１を形成することができ
る。
【００３７】さらに、ｎ型半導体領域２１により、受光
センサ部５のｎ+ 半導体領域６を深く形成しなくても、
電荷収集領域１３を深くしてオーバーフローバリアも深
くすることができる。このため、画素サイズが小さくな
った場合にオーバーフローバリアの位置が表面側に移動
することが抑制される。従って、ＣＣＤ固体撮像素子１
の画素の縮小化をも図ることができる。
【００３８】上述の本実施の形態のＣＣＤ固体撮像素子
１は、次のようにして製造することができる。まず、図
２Ａに示すように、例えばｎ型のシリコンから成る半導
体基板２を用意する。
【００３９】次に、図２Ｂに示すように、半導体基板２
の内部に例えばＢ（ボロン）をイオン注入することによ
り、オーバーフローバリア領域となるｐ型半導体ウエル
領域３を形成する。また、ｐ型半導体ウエル領域３より
上方の半導体基板２の表面付近に、例えばＡｓ（砒素）
又はＰ（リン）をイオン注入することにより、ｎ型半導
体領域２１を形成する。このｎ型半導体領域２１は、後
に受光センサ部５となる部分に対応して形成する。
【００４０】このとき、ｐ型半導体ウエル領域３とｎ型
半導体領域２１のイオン注入の順序はどちらが先であっ
ても構わない。
【００４１】続いて、図２Ｃに示すように、半導体基板
２上に低濃度のシリコンエピタキシャル成長を行って、
エピタキシャル層４を例えば１０μｍの厚さに成膜す
る。
【００４２】このエピタキシャル成長の際の成膜温度を
低温にすることにより、より良好な不純物プロファイル
が形成されるため、成膜温度を１１００℃以下とするこ
とが望ましい。より好ましくは成膜温度を１０５０℃以
下とする。
【００４３】ところで、エピタキシャル成長は一般に高
温で行われることが多いため、その熱処理による第１の
ｐ型半導体ウエル領域３のＢ（ボロン）の拡散及びｎ型
半導体領域２１のＡｓ（砒素）又はＰ（リン）の拡散が
起きて、ｎ型半導体領域２１がエピタキシャル層４にも
跨るように拡散する。そこで、ｎ型半導体領域２１が拡
散した後でも第１のｐ型半導体ウエル領域３よりも浅い
位置になるように、第１のｐ型半導体ウエル領域３は深
く形成しておくことが必要である。
【００４４】この後は、エピタキシャル層４内にイオン
注入により受光センサ部５や垂直転送レジスタ９などを
構成する半導体領域を形成し、またエピタキシャル層４
の上方にゲート絶縁膜１４、転送電極１５や遮光膜１７
等を順次形成する。ここで、受光センサ部５を構成する
ｎ+ 半導体領域（電荷蓄積領域）６及びｐ + 正電荷蓄積
領域７は、エピタキシャル４層の表面側のｎ型半導体領
域２１に対応する位置に形成する。以後の工程は通常と
同様であるので、説明を省略する。
【００４５】このようにして、図１に示したＣＣＤ固体
撮像素子１を製造することができる。半導体基板２の表
面にｎ型半導体領域２１を形成し、半導体基板２上にエ
ピタキシャル層４を形成する工程を有することにより、
エピタキシャル層４の厚さに応じた深い位置にｎ型半導
体領域２１を形成することができ、深い位置まで拡がっ
た電荷収集領域１３を構成することができる。
【００４６】そして、エピタキシャル層４の表面側のｎ
型半導体領域２１に対応する位置に電荷蓄積領域となる
ｎ+ 半導体領域６を形成することにより、深い電荷収集
領域１３上に電荷蓄積領域を形成することができる。
【００４７】尚、エピタキシャル層４の成膜温度をさら
に低温とした場合には、ｎ型半導体領域２１が拡散して
も半導体基板２内に留まるようになる。従って、この場
合には、図３に断面図を示すようなＣＣＤ固体撮像素子
２５が形成される。
【００４８】続いて、本発明の他の実施の形態について
説明する。本実施の形態は、半導体基体を半導体基板と
その上に形成されたエピタキシャル層から構成し、この
半導体基体に電荷収集領域を拡げるｎ型領域を形成した
場合である。図４は、本発明の他の実施の形態のＣＣＤ
固体撮像素子の概略構成図（断面図）を示す。このＣＣ
Ｄ固体撮像素子３１は、半導体基板２上に第１のエピタ
キシャル層３２が形成されて成る半導体基体３３の内部
にオーバーフローバリア領域となるｐ型半導体ウエル領
域３が形成されている。尚、このｐ型半導体ウエル領域
３は、実際には半導体基板２の表面付近に形成されてい
る（図５参照）。
【００４９】また、半導体基体３３上には第２のエピタ
キシャル層３４が形成されている。この第２のエピタキ
シャル層３４内には、受光センサ部５を構成するｎ+ 半
導体領域６及びｐ+ 正電荷蓄積領域７や、垂直転送レジ
スタ９を構成する埋め込みチャネル領域１０及び第２の
ｐ型半導体ウエル領域１１が形成されている。
【００５０】そして、受光センサ部５のｎ+ 半導体領域
６の下には、半導体基体３３の第１のエピタキシャル層
３２とその上の第２のエピタキシャル層３４とに跨るよ
うにｎ型半導体領域２１が形成されている。このｎ型半
導体領域２１は、オーバーフローバリアとなるｐ型半導
体ウエル領域３より上方に形成されている。
【００５１】その他の構成は、図１のＣＣＤ固体撮像素
子１と同様であるので、同一符号を付して重複説明を省
略する。
【００５２】本実施の形態のＣＣＤ固体撮像素子３１に
よれば、受光センサ部５の電荷蓄積領域となるｎ+ 半導
体領域６下に半導体基体３３の第１のエピタキシャル層
３２とその上の第２のエピタキシャル層３４とに跨るよ
うにｎ型半導体領域２１が形成されていることにより、
先の実施の形態のＣＣＤ固体撮像素子１と同様に電荷収
集領域１３を半導体基体３３まで深く拡げることができ
る。従って、従来は捨てていた深い位置で光電変換され
た電荷を、電荷蓄積領域に蓄積することができるため、
感度を向上させることができる。さらに、ＣＣＤ固体撮
像素子３１の画素の縮小化を図ることも可能になる。
【００５３】本実施の形態のＣＣＤ固体撮像素子３１
は、次のようにして製造することができる。まず、図５
Ａに示すように、例えばｎ型のシリコンから成る半導体
基板２を用意する。次に、図５Ｂに示すように、半導体
基板２の表面付近に、例えばＢ（ボロン）をイオン注入
することにより、オーバーフローバリア領域となるｐ型
半導体ウエル領域３を形成する。
【００５４】続いて、図５Ｃに示すように、半導体基板
２上に第１のエピタキシャル層３２を成膜する。これに
より、半導体基板２と第１のエピタキシャル層３２から
成り、内部にｐ型半導体ウエル領域３が形成された半導
体基体３３が構成される。
【００５５】次に、図６Ｄに示すように、半導体基体３
３の表面付近即ち第１のエピタキシャル層３２の表面付
近に、例えばＰ（リン）をイオン注入することにより、
ｎ型半導体領域２１を形成する。
【００５６】さらに、図６Ｅに示すように、半導体基体
３３上に第２のエピタキシャル層３４を成膜する。この
とき、ｎ型半導体領域２１が第２のエピタキシャル層３
４にも跨るように拡散する。但し、第２のエピタキシャ
ル層３４の成膜温度を低くした場合には、ｎ型半導体領
域２１が拡散しても半導体基体３３内に留まる。
【００５７】この後は、第２のエピタキシャル層３４に
イオン注入により受光センサ部５や垂直転送レジスタ９
などを構成する領域を形成し、また第２のエピタキシャ
ル層３４の上方に転送電極１５や遮光膜１７等を形成す
ることにより、図４に示したＣＣＤ固体撮像素子３１を
製造することができる。
【００５８】続いて、本発明のさらに他の実施の形態に
ついて説明する。本実施の形態も、半導体基体を半導体
基板とその上に形成されたエピタキシャル層から構成
し、この半導体基体に電荷収集領域を拡げるｎ型領域を
形成した場合であるが、図４のＣＣＤ固体撮像素子３１
とはオーバーフローバリア領域をエピタキシャル層内に
形成している点で異なっている。
【００５９】図７は、本発明のさらに他の実施の形態の
ＣＣＤ固体撮像素子の概略構成図（断面図）を示す。こ
のＣＣＤ固体撮像素子４１は、半導体基板２上に第１の
エピタキシャル層４２が形成されて成る半導体基体４３
の内部にオーバーフローバリア領域となるｐ型半導体ウ
エル領域３が形成されている。このｐ型半導体ウエル領
域３は、第１のエピタキシャル層４２の内部に形成され
ている。
【００６０】また、半導体基体４３上には第２のエピタ
キシャル層４４が形成されている。この第２のエピタキ
シャル層４４内には、受光センサ部５を構成するｎ+ 半
導体領域６及びｐ+ 正電荷蓄積領域７や、垂直転送レジ
スタ９を構成する埋め込みチャネル領域１０及び第２の
ｐ型半導体ウエル領域１１が形成されている。
【００６１】そして、受光センサ部５のｎ+ 半導体領域
６の下には、半導体基体４３の第１のエピタキシャル層
４２とその上の第２のエピタキシャル層４４とに跨るよ
うにｎ型半導体領域２１が形成されている。このｎ型半
導体領域２１は、オーバーフローバリアとなるｐ型半導
体ウエル領域３より上方に形成されている。
【００６２】その他の構成は、図１のＣＣＤ固体撮像素
子１と同様であるので、同一符号を付して重複説明を省
略する。
【００６３】本実施の形態のＣＣＤ固体撮像素子４１に
よれば、受光センサ部５の電荷蓄積領域となるｎ+ 半導
体領域６下に半導体基体４３の第１のエピタキシャル層
４２とその上の第２のエピタキシャル層４４とに跨るよ
うにｎ型半導体領域２１が形成されていることにより、
先の実施の形態のＣＣＤ固体撮像素子１，３１と同様に
電荷収集領域１３を半導体基体４３まで深く拡げること
ができる。従って、従来は捨てていた深い位置で光電変
換された電荷を、電荷蓄積領域に蓄積することができる
ため、感度を向上させることができる。さらに、ＣＣＤ
固体撮像素子４１の画素の縮小化を図ることも可能にな
る。
【００６４】本実施の形態のＣＣＤ固体撮像素子４１
は、次のようにして製造することができる。まず、図８
Ａに示すように、例えばｎ型のシリコンから成る半導体
基板２を用意する。次に、図８Ｂに示すように、ｎ型の
半導体基板２上に、ｎ型の低濃度の第１のエピタキシャ
ル層４２を形成する。これにより、半導体基板２と第１
のエピタキシャル層４２から成る半導体基体４３が構成
される。
【００６５】続いて、図９Ｃに示すように、第１のエピ
タキシャル層４２の内部にオーバーフローバリア領域と
なるｐ型半導体ウエル領域３を形成し、また半導体基体
４３の表面付近即ち第１のエピタキシャル層４２の表面
付近にｎ型半導体領域２１を形成する。
【００６６】さらに、図９Ｄに示すように、半導体基体
４３上に第２のエピタキシャル層４４を成膜する。この
とき、ｎ型半導体領域２１が第２のエピタキシャル層４
４にも跨るように拡散する。但し、第２のエピタキシャ
ル層４４の成膜温度を低くした場合には、ｎ型半導体領
域２１が拡散しても半導体基体４３内に留まる。
【００６７】この後は、第２のエピタキシャル層４４に
イオン注入により受光センサ部５や垂直転送レジスタ９
などを構成する領域を形成し、また第２のエピタキシャ
ル層４４の上方に転送電極１５や遮光膜１７等を形成す
ることにより、図７に示したＣＣＤ固体撮像素子４１を
製造することができる。
【００６８】上述の各実施の形態においては、受光セン
サ部５のフォトダイオード下に深いｎ型半導体領域２１
を形成して電荷収集領域２０を拡げることができた。し
かし、その一方で画素が小さくなると、垂直転送方向の
画素間では電位障壁が低下する。その点の改善を図る方
法を次に示す。
【００６９】図１０は、図１のＣＣＤ固体撮像素子１に
チャネルストップ領域を形成した場合を示す断面図であ
る。この図は画素の垂直転送方向の断面を示している。
画素間となる領域に、例えばＢ（ボロン）をイオン注入
することによりｐ型不純物領域が形成されて、チャネル
ストップ領域１２の下にｐ型の第２のチャネルストップ
領域２２が形成されている。この第２のチャネルストッ
プ領域２２は、受光センサ部５の電荷蓄積領域６下に形
成されたｎ型半導体領域２１とほぼ同じ深さ即ち半導体
基板２とエピタキシャル層４に跨る深さに形成されてい
る。
【００７０】この第２のチャネルストップ領域２２は、
ｎ型半導体領域２１と同様に低濃度エピタキシャル層４
の成膜の前に半導体基板２にイオン注入することにより
形成しておくことで容易に形成することが可能である。
【００７１】尚、第２のチャネルストップ領域２２の深
さは、ｎ型半導体領域２１と多少異なっていても構わな
い。例えば図１のＣＣＤ固体撮像素子１に対しては、第
２のチャネルストップ領域２２を半導体基板２のみに形
成したり、エピタキシャル層４のみに形成したりするこ
とも可能である。
【００７２】また、オーバーフローバリア領域３とｎ型
半導体領域２１と第２のチャネルストップ領域２２の３
つの領域のイオン注入は、特に順序は限定されず、いず
れもエピタキシャル層４の成膜前に行えばよい。
【００７３】本実施の形態によれば、画素間のチャネル
ストップ領域１２の下に第２のチャネルストップ領域２
２が形成されていることにより、画素間に充分な高さの
電位障壁を形成して、各画素を確実に分離することがで
きる。従って、隣接する画素への電荷の漏れ込みや電荷
の混合等を抑制することができる。
【００７４】また、図３に示したＣＣＤ固体撮像素子２
５、図４に示したＣＣＤ固体撮像素子３１、図７に示し
たＣＣＤ固体撮像素子４１についても、同様に画素間の
チャネルストップ領域１２の下に第２のチャネルストッ
プ領域２２を形成して、画素を確実に分離することがで
きる。
【００７５】上述の各実施の形態では、受光センサ部５
として、ｐ+ 正電荷蓄積領域７を有するＨＡＤ（Hole A
ccumulation Diode ）センサを構成したが、その他、例
えばｐ+ 正電荷蓄積領域７を有しないｎ+ 半導体領域
６、ｎ- 半導体領域１０及び第１のｐ型半導体ウエル領
域３によるフォトダイオードで構成した場合にも本発明
を適用することができる。
【００７６】上述の各実施の形態は、いずれも本発明を
ＣＣＤ固体撮像素子に適用した場合であったが、本発明
はその他の構成の固体撮像素子にも適用することができ
る。例えばＭＯＳ型の固体撮像素子に本発明を適用した
場合には、半導体基体の内部にオーバーフローバリア領
域となる第２導電型の半導体ウエル領域を形成して縦型
オーバーフロードレイン構造を形成し、半導体基体上に
エピタキシャル層を成膜し、さらに半導体基体の受光セ
ンサ部に対応する位置に第１導電型の半導体領域を形成
することにより、同様に電荷収集領域をオーバーフロー
バリア領域付近の深い位置まで拡張することができる。
【００７７】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
【００７８】
【発明の効果】上述の本発明によれば、第１導電型半導
体領域によって電荷収集領域をオーバーフローバリア領
域付近まで拡げることが可能になる。これにより、深い
電荷収集領域を利用して光電変換した電荷を受光センサ
部に蓄積することができるため、従来は捨てていた電荷
を集めることができ、感度を向上することができる。
【００７９】また、エピタキシャル層が厚くなるほど第
１導電型半導体領域が深く形成されて電荷収集領域が拡
がるため、より波長の長い光に対して感度を有するよう
になる。即ち長波長側の光の感度向上と可視光の感度の
向上を図ることが可能になる。
【００８０】さらに、受光センサ部の第１導電型半導体
領域を深く形成しなくても、電荷収集領域を深くするこ
とができるため、画素サイズが小さくなった場合にオー
バーフローバリアの位置が表面側に移動することが抑制
される。従って、本発明により、固体撮像素子の感度の
向上と画素の縮小化を共に実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＣＣＤ固体撮像素子の
概略構成図（断面図）である。
【図２】Ａ〜Ｃ 図１のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
【図３】図１のＣＣＤ固体撮像素子を変形した形態の概
略構成図（断面図）である。
【図４】本発明の他の実施の形態のＣＣＤ固体撮像素子
の概略構成図（断面図）である。
【図５】Ａ〜Ｃ 図４のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
【図６】Ｄ、Ｅ 図４のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
【図７】本発明のさらに他の実施の形態のＣＣＤ固体撮
像素子の概略構成図（断面図）である。
【図８】Ａ、Ｂ 図７のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
【図９】Ｃ、Ｄ 図７のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
【図１０】図１のＣＣＤ固体撮像素子に第２のチャネル
ストップ領域を形成した場合を示す断面図である。
【図１１】従来のＣＣＤ固体撮像素子の概略構成図（断
面図）である。
【符号の説明】
１，２５，３１，４１ ＣＣＤ固体撮像素子、２ 半導
体基板、３ 第１のｐ型半導体ウエル領域、４ エピタ
キシャル層、５ 受光センサ部、６ ｎ+ 半導体領域、
７ ｐ+ 正電荷蓄積領域、８ 読み出しゲート部、９
垂直転送レジスタ、１０ 埋め込みチャネル領域、１１
第２のｐ型半導体ウエル領域、１２ チャネルストッ
プ領域、１３ 電荷収集領域、１４ ゲート絶縁膜、１
５ 転送電極、１７ 遮光膜、２０ ｎ- 半導体領域、
２１ ｎ型半導体領域、２２ 第２のチャネルストップ
領域、３２，４２ 第１のエピタキシャル層、３３，４
３半導体基体、３４，４４ 第２のエピタキシャル層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体の内部にオーバーフローバリ
    ア領域が形成され、 上記半導体基体上にエピタキシャル層が形成され、 上記オーバーフローバリア領域より上方に、電荷収集領
    域を拡げるための第１導電型半導体領域が、少なくとも
    上記半導体基体内を含んで形成され、 上記エピタキシャル層の上記第１導電型半導体領域に対
    応する位置に、受光センサ部の電荷蓄積領域が形成され
    て成ることを特徴とする固体撮像素子。
  2. 【請求項２】 上記半導体基体は、半導体基板及び該半
    導体基板上のエピタキシャル層から成ることを特徴とす
    る請求項１に記載の固体撮像素子。
  3. 【請求項３】 半導体基体の内部にオーバーフローバリ
    ア領域を形成し、該半導体基体の表面に第１導電型半導
    体領域を形成する工程と、 上記半導体基体上にエピタキシャル層を形成する工程
    と、 上記エピタキシャル層の表面側の上記第１導電型半導体
    領域に対応する位置に第１導電型の電荷蓄積領域を形成
    する工程とを有することを特徴とする固体撮像素子の製
    造方法。
JP2000102412A 2000-04-04 2000-04-04 固体撮像素子及びその製造方法 Pending JP2001291858A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000102412A JP2001291858A (ja) 2000-04-04 2000-04-04 固体撮像素子及びその製造方法
US09/826,144 US6599772B2 (en) 2000-04-04 2001-04-04 Solid-state pickup element and method for producing the same
KR1020010017880A KR100734159B1 (ko) 2000-04-04 2001-04-04 고체 촬상 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000102412A JP2001291858A (ja) 2000-04-04 2000-04-04 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001291858A true JP2001291858A (ja) 2001-10-19

Family

ID=18616299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000102412A Pending JP2001291858A (ja) 2000-04-04 2000-04-04 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (1) US6599772B2 (ja)
JP (1) JP2001291858A (ja)
KR (1) KR100734159B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317768A (ja) * 2004-04-28 2005-11-10 Sony Corp 固体撮像素子
JP2006229107A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP2007059733A (ja) * 2005-08-26 2007-03-08 Sony Corp 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置
KR100761048B1 (ko) 2006-08-24 2007-09-21 주식회사 쎄이미지 고감도 시시디 이미지센서 및 그 제조방법
JP2010040840A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
WO2011155182A1 (ja) * 2010-06-11 2011-12-15 パナソニック株式会社 固体撮像素子
WO2016151982A1 (ja) * 2015-03-26 2016-09-29 パナソニックＩｐマネジメント株式会社 固体撮像素子およびこれを備えた撮像装置
JP2017520105A (ja) * 2014-04-28 2017-07-20 ソニー株式会社 Ｎｉｒ撮像素子のための深いウェルのフォトダイオード

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474607C (zh) * 2002-08-12 2009-04-01 索尼株式会社 固态摄像装置及其制造方法
JP4183464B2 (ja) * 2002-09-20 2008-11-19 富士フイルム株式会社 固体撮像装置とその駆動方法
KR100619408B1 (ko) * 2002-10-10 2006-09-05 매그나칩 반도체 유한회사 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
WO2004079825A1 (ja) * 2003-03-06 2004-09-16 Sony Corporation 固体撮像素子及びその製造方法、並びに固体撮像素子の駆動方法
JP3793205B2 (ja) * 2003-03-06 2006-07-05 松下電器産業株式会社 電荷検出装置および固体撮像装置
JP3885769B2 (ja) * 2003-06-02 2007-02-28 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US6897082B2 (en) * 2003-06-16 2005-05-24 Micron Technology, Inc. Method of forming well for CMOS imager
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
JP2005209695A (ja) * 2004-01-20 2005-08-04 Toshiba Corp 固体撮像装置およびその製造方法
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP2006108485A (ja) * 2004-10-07 2006-04-20 Sanyo Electric Co Ltd 固体撮像装置
JP2006120743A (ja) * 2004-10-20 2006-05-11 Sanyo Electric Co Ltd 固体撮像装置
KR100642760B1 (ko) * 2005-03-28 2006-11-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
US20070072332A1 (en) * 2005-09-26 2007-03-29 Josef Kemmer Semiconductor radiation detectors and method for fabrication thereof
JP2010016113A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置及び電子機器
US7910961B2 (en) * 2008-10-08 2011-03-22 Omnivision Technologies, Inc. Image sensor with low crosstalk and high red sensitivity
US8648288B2 (en) * 2010-03-18 2014-02-11 California Institute Of Technology Pixels, imagers and related fabrication methods
JP5948007B2 (ja) 2010-03-29 2016-07-06 セイコーエプソン株式会社 分光センサー及び分光フィルター
JP5663918B2 (ja) 2010-03-29 2015-02-04 セイコーエプソン株式会社 光センサー及び分光センサー
JP5682150B2 (ja) * 2010-06-14 2015-03-11 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
US9029972B2 (en) * 2012-09-25 2015-05-12 Semiconductor Components Industries, Llc Image sensors with in-pixel anti-blooming drains
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
KR0130959B1 (ko) * 1992-06-03 1998-04-14 쓰지 하루오 고체촬상장치 및 그 제조방법
KR970007711B1 (ko) * 1993-05-18 1997-05-15 삼성전자 주식회사 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
JP3384509B2 (ja) * 1994-07-05 2003-03-10 ソニー株式会社 固体撮像素子
JPH09199704A (ja) * 1996-01-19 1997-07-31 Sony Corp 増幅型固体撮像素子及びその製造方法
US6351001B1 (en) * 1996-04-17 2002-02-26 Eastman Kodak Company CCD image sensor
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子
KR100192954B1 (ko) * 1996-07-18 1999-06-15 김광호 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
JP3252804B2 (ja) * 1998-07-31 2002-02-04 日本電気株式会社 固体撮像素子の駆動方法
JP2001060680A (ja) * 1999-08-23 2001-03-06 Sony Corp 固体撮像素子およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317768A (ja) * 2004-04-28 2005-11-10 Sony Corp 固体撮像素子
JP2006229107A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP2007059733A (ja) * 2005-08-26 2007-03-08 Sony Corp 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置
KR100761048B1 (ko) 2006-08-24 2007-09-21 주식회사 쎄이미지 고감도 시시디 이미지센서 및 그 제조방법
JP2010040840A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
WO2011155182A1 (ja) * 2010-06-11 2011-12-15 パナソニック株式会社 固体撮像素子
JP2017520105A (ja) * 2014-04-28 2017-07-20 ソニー株式会社 Ｎｉｒ撮像素子のための深いウェルのフォトダイオード
WO2016151982A1 (ja) * 2015-03-26 2016-09-29 パナソニックＩｐマネジメント株式会社 固体撮像素子およびこれを備えた撮像装置
JPWO2016151982A1 (ja) * 2015-03-26 2018-01-25 パナソニックＩｐマネジメント株式会社 固体撮像素子およびこれを備えた撮像装置

Also Published As

Publication number Publication date
KR100734159B1 (ko) 2007-07-03
US20010054726A1 (en) 2001-12-27
US6599772B2 (en) 2003-07-29
KR20010095308A (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
JP2001291858A (ja) 固体撮像素子及びその製造方法
JP4419238B2 (ja) 固体撮像素子及びその製造方法
CN100438049C (zh) 光电变换装置和摄像系统
CN102376730B (zh) 嵌入传送栅
US7465598B2 (en) Solid-state imaging device and method for fabricating same
CN113013187B (zh) 像素装置的负偏置隔离结构
US20040217390A1 (en) Solid-state imaging device and method for manufacturing the same
JPH09331058A (ja) 固体撮像素子
JP2004039832A (ja) 光電変換装置及びその製造方法
TWI451564B (zh) 具有二磊晶層之影像感測器及其製造方法
KR100741559B1 (ko) 고체 촬상 소자 및 그 제조 방법
JP2009111118A (ja) 裏面照射型固体撮像素子およびその製造方法
JP2004031878A (ja) 固体撮像装置
JPH08264747A (ja) コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
JP2000294760A (ja) 光検出素子
JP3341514B2 (ja) 半導体装置の製造方法
JP4479167B2 (ja) 固体撮像素子および固体撮像素子の製造方法
KR100262006B1 (ko) 고체촬상소자 및 그 제조방법
JP2005026717A (ja) 固体撮像素子
JP4310845B2 (ja) 固体撮像素子及びその製造方法
JP2007201087A (ja) 固体撮像素子の製造方法及び固体撮像素子
JPH0575089A (ja) 固体撮像装置
KR100624341B1 (ko) 시시디 고체촬상소자
JP3934718B2 (ja) 固体撮像装置、及びその製造方法
JP3729537B2 (ja) 固体撮像装置及びその製造方法