[go: up one dir, main page]

JP4620576B2 - 無線装置 - Google Patents

無線装置 Download PDF

Info

Publication number
JP4620576B2
JP4620576B2 JP2005348644A JP2005348644A JP4620576B2 JP 4620576 B2 JP4620576 B2 JP 4620576B2 JP 2005348644 A JP2005348644 A JP 2005348644A JP 2005348644 A JP2005348644 A JP 2005348644A JP 4620576 B2 JP4620576 B2 JP 4620576B2
Authority
JP
Japan
Prior art keywords
hole
substrate
wiring
connection
wireless device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005348644A
Other languages
English (en)
Other versions
JP2007158555A (ja
Inventor
秀一 永井
健志 福田
啓之 酒井
将明 西嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005348644A priority Critical patent/JP4620576B2/ja
Publication of JP2007158555A publication Critical patent/JP2007158555A/ja
Application granted granted Critical
Publication of JP4620576B2 publication Critical patent/JP4620576B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、無線装置に関し、特に、対象物までの距離や位置を測定するレーダ装置等の無線装置に関する。
自動車交通における衝突防止などの用途として、高精度の位置検知が実現できるミリ波または準ミリ波を用いた高周波レーダ装置が検討されており、様々なレーダ方式が提案されている。例えば、パルス方式レーダ装置は、送信アンテナからパルス信号を電波として送信し、対象物から反射した電波を受信アンテナで検出する。パルス式レーダ装置は、送信したパルス信号と受信したパルス信号との遅延時間差を算出することで対象物までの距離および位置を測定する。パルス式レーダ装置は、広い周波数帯域を必要とするため、広帯域特性が必要である。
ミリ波および準ミリ波のパルス式レーダ装置は、高周波かつ広帯域の周波数を扱うので、チップとアンテナの接続部が重要である。チップとアンテナの接続部に寄生容量などが付加すると、高周波領域では不整合などにより特性が極端に悪くなる。これに対し、寄生成分を極力おさえるため、アンテナとチップが一体化した構造のレーダ装置が知られている。
アンテナとチップが一体化した構造のレーダ装置は、基板表面にアンテナ素子が形成され、基板裏面にチップ実装領域が形成される。このような構造のレーダ装置において、基板表面に形成されたアンテナ素子と基板裏面に実装されたチップとの間で高周波信号を伝送するには工夫が必要である。例えば、同軸構造のスルーホールを用いたレーダ装置が知られている（特許文献１および特許文献２参照。）。同軸構造のスルーホールを用いる場合には、スルーホールの周りのグランドと、そのグランド層間を接続するグランド用スルーホールが必要である。
特開２００４−１２０６５９号公報 特開２００３−１３３８０１号公報
しかしながら、従来のアンテナ・チップ一体型レーダ装置におけるグランド用スルーホールは、ビアオンビア構造であり、ビルドアップ方式といった特別な作製工法が用いられる。そのため、作製プロセスが多い等により、高価となってしまうという問題がある。さらに、基板が異なる材料で積層された構造である場合には、アンテナとチップとを接続するスルーホールの設計が非常に難しくなる。
一方、高い周波数領域では、基板上の線路損失やアンテナでの損失が大きくなるため、誘電正接が小さく損失が少ない基板を用いる必要がある。
図６は、周波数に対する長さ１０ｍｍの線路における線路損失特性を示す図である。図６に示すように、誘電正接が大きい基板の線路は、特に高い周波数で損失が増大する。
図７は、基板の誘電正接に対する平面パッチアンテナのアンテナ放射効率を示す図である。図７に示すように、誘電正接が大きくなると、アンテナ放射効率が減少する。すなわち、良好なアンテナ特性を得るためには、誘電正接の小さな材料の基板を使う必要がある。しかし、このような高周波基板は非常に高価であるという問題がある。
そこで、本発明は、安価で高性能な無線装置を提供することを目的とする。
上記目的を達成するために、本発明に係る無線装置は、誘電体で形成された第一の基板と、前記第一の基板の裏面に表面が接合され、前記誘電体の誘電正接より大きい誘電正接の誘電体で形成された第二の基板と、前記第一の基板の表面に形成されたアンテナ素子と、前記第二の基板の裏面に実装され、前記アンテナ素子と電気的に接続された回路チップとを備える。
これにより、本発明における無線装置は、アンテナ素子を、誘電正接が小さく高周波特性にすぐれた高価な第一の基板上に形成することで、高性能を実現することができる。また、回路チップを誘電正接が大きく安価な第二の基板に実装することで、無線装置を安価に形成することができる。よって、本発明における無線装置は、安価で高性能を実現することができる。
また、前記第一の基板および前記第二の基板には、前記第一の基板および前記第二の基板を貫通する第一のスルーホールが形成され、前記第一の基板は、前記アンテナ素子と前記第一のスルーホールとを電気的に接続する第一の配線を備え、前記第二の基板は、前記回路チップと前記第一のスルーホールとを電気的に接続する第二の配線を備えてもよい。
これにより、アンテナ素子と回路チップとを、スルーホールを介して電気的に接続することができる。
また、前記第二の基板は、積層された複数の基板から形成され、前記第二の基板は、さらに、前記複数の基板の各層間に形成され、電気的に接地され、前記第一のスルーホールを電気的に分離して囲む導体層である接地部を備えてもよい。
これにより、第一のスルーホールは同軸構造により形成される。よって、第一のスルーホールの信号伝送特性を向上させることができる。
また、前記第一の基板および前記第二の基板には、さらに、前記第一の基板および前記第二の基板を貫通し、前記複数の基板の各層間に形成された接地部を電気的に接続する第二のスルーホールが形成されてもよい。
これにより、第二のスルーホールを安価な貫通スルーホールで形成することができる。よって、本発明における無線装置は、安価に形成することができる。
また、前記第一の基板および前記第二の基板には、複数の前記第二のスルーホールが形成され、前記複数の第二のスルーホールは、前記第一のスルーホールと隣接する前記第一の配線または前記第二の配線の配線方向の軸に対し対称に配置されてもよい。
これにより、接地部により、第一のスルーホールを効率よくシールドすることができる。これにより、同軸構造である第一のスルーホールの信号伝送特性を向上させることができる。
また、前記各第二のスルーホールの中心は、前記第一のスルーホールと隣接する前記第一の配線または前記第二の配線の配線方向に対し垂直であり、前記第一のスルーホールの中心を含む軸上に配置されなくともよい。
これにより、接地部により、第一のスルーホールを効率よくシールドすることができる。これにより、同軸構造である第一のスルーホールの信号伝送特性を向上させることができる。
また、前記第一の基板は、一層から形成される基板であり、前記第一の配線は、前記第一の基板の表面に形成されてもよい。
これにより、高価な高周波基板である第一の基板を１層しか用いないので、無線装置のコストを削減することができる。
また、前記第一のスルーホールのインピーダンスは、前記第一の配線のインピーダンス以下かつ前記第二の配線のインピーダンス以上、または、前記第一の配線のインピーダンス以上かつ前記第二の配線のインピーダンス以下であってもよい。
これにより、アンテナ素子と回路チップとの信号伝送特性を向上させることができる。
また、前記第一の基板の厚さは、前記複数の基板の各層の厚さよりも厚くてもよい。
これにより、第一の基板の厚さが厚くなり、第一の基板上に形成されるアンテナ素子および第一の配線の高周波特性を向上させることができる。また、第二の基板を薄くすることにより、コストを削減することができる。よって、本発明における無線装置は、安価で高性能を実現することができる。
本発明は、安価で高性能な無線装置を提供することができる。
以下、本発明に係るレーダ装置の実施の形態について、図面を参照しながら詳細に説明する。
本実施の形態におけるレーダ装置は、アンテナ素子を形成する基板表面側に高周波基板を用い、チップが実装される基板裏面側には安価なプリント基板を用いることで、安価で高性能なレーダ装置を実現することができる。また、本実施の形態におけるレーダ装置は、グランド用スルーホールに貫通スルーホールを用いることで安価で高性能なレーダ装置を実現することができる。
図１Ａは、本実施の形態におけるレーダ装置の断面構造を模式的に示した図である。
図１Ａに示すように、本実施の形態におけるレーダ装置は、１層の高周波基板１０２と４層の実装基板１０３と、高周波基板１０２の表面に形成された配線１６１と、実装基板の裏面に形成された配線１６２、接続用スルーホール１１０と、グランド用スルーホール１５０と、接地導体１７０と、回路チップ１４０と、ワイヤ１０６とを備える。
高周波基板１０２は、レーダ装置を構成する第一の基板であり、誘電正接が小さい誘電体で形成されたプリント配線板である。例えば、高周波基板１０２は、松下電工製ガラス布基材熱硬化ＰＰＯ樹脂銅張積層板Ｒ−４７２６である。広帯域なアレーアンテナ特性を実現するため、高周波基板１０２は、厚膜基板であり、例えば、基板厚は０．５ｍｍである。
実装基板１０３は、レーダ装置を構成する第二の基板であり、高周波基板１０２の裏面に表面が接合される。実装基板１０３は、高周波基板１０２を形成する誘電体の誘電正接より大きい誘電正接の誘電体で形成される。また、実装基板１０３は、積層された複数の基板から形成される。実装基板１０３は、誘電正接が大きいが安価なプリント配線板であり、例えば、松下電工製ＦＲ−４ガラス布基材エポキシ樹脂多層プリント材料である。また、レーダ装置の低コスト化のために、実装基板１０３の一層の厚さは、高周波基板１０２の厚さより薄くする。
このように、本実施形態におけるレーダ装置は、誘電正接が異なる基板を張り合わせ、高価な高周波基板１０２を１層構造とし、安価な実装基板を多層構造とすることで、低コスト化を実現している。
また、高周波基板１０２と実装基板１０３との組み合わせを、同じ材料の基板を積載するのと同様のプロセスで形成できる組み合わせの基板にすることで、プロセスを複雑化することなく、レーダ装置を形成することができる。
接続用スルーホール１１０は、高周波基板１０２および実装基板１０３を貫通し形成される貫通スルーホールである。接続用スルーホールは、配線１６１と配線１６２とを電気的に接続する。
接地導体１７０は、実装基板１０３の各層間に形成され、電気的に接地される。接地導体１７０は、接続用スルーホール１１０を電気的に分離して囲む導体層である。すなわち、接続用スルーホール１１０は、同軸構造のスルーホールである。
グランド用スルーホール１５０は、高周波基板１０２および実装基板１０３を貫通し形成される貫通スルーホールである。グランド用スルーホール１５０は、実装基板１０３の各層間に形成された接地導体１７０を電気的に接続する。
回路チップ１４０は、高周波基板の表面に形成されるアンテナ素子が受信した信号の処理等を行うＬＳＩである。
ワイヤ１０６は、回路チップ１４０と実装基板上の配線１６２とをワイヤボンディング接続する。
図１Ｂは、本実施の形態におけるレーダ装置の基板表面側（高周波基板側）の平面図である。
図１Ｂに示すように、本実施の形態におけるレーダ装置は、高周波基板１０２の表面に形成された送信側アレーアンテナ１２１と、受信側アレーアンテナ１２２と、送信側接続用スルーホール１１１と、受信側接続用スルーホール１１２と、配線１６１ａおよび１６１ｂと、分離用導体１０４とを備える。なお、送信側接続用スルーホール１１１と受信側接続用スルーホール１１２とを特に区別しない場合は接続用スルーホール１１０と表す。また、配線１６１ａと１６１ｂとを特に区別しない場合は、配線１６１と表す。
送信側アレーアンテナ１２１は、高周波基板１０２の表面に形成され、電波を放出する複数のアンテナ素子１２０と、送信側フィルタ１３１と、配線１２３ａとを備える。
受信側アレーアンテナ１２２は、高周波基板の表面に形成され、電波を受信する複数のアンテナ素子１２０と、受信側フィルタ１３２と、配線１２３ｂとを備える。送信側アレーアンテナ１２１から、放出された電波は、対象物に反射し、受信側アレーアンテナ１２２に受信される。
送信側アレーアンテナ１２１および受信側アレーアンテナ１２２のアンテナ素子１２０は、マイクロストリップ型の平面パッチアンテナである。マイクロストリップ型の平面パッチアンテナを用いることで送信側アレーアンテナ１２１および受信側アレーアンテナ１２２を薄膜化することができる。
送信側アレーアンテナ１２１および受信側アレーアンテナ１２２は、複数のアンテナ素子１２０を並べたアレー構造である。これにより、所望のアンテナ利得およびアンテナ放射パターンを容易に実現することができる。
配線１２３ａは、高周波基板１０２の表面に形成され、送信側アレーアンテナ１２１の複数のアンテナ素子１２０と送信側フィルタ１３１とを電気的に接続する。同様に、配線１２３ｂは、高周波基板１０２の表面に形成され、受信側アレーアンテナ１２２の複数のアンテナ素子１２０と受信側フィルタ１３２とを電気的に接続する。配線１２３ａおよび配線１２３ｂは、送信側フィルタ１３１または受信側フィルタ１３２から、各アンテナ素子１２０への配線長が等しくなるように形成される。すなわち、各アンテナ素子１２０への給電方式は、並列給電方式（トーナメント方式）である。これにより、広帯域なアレーアンテナ特性を得ることができる。
送信側フィルタ１３１および受信側フィルタ１３２は、所定の周波数領域以外の信号をカットするフィルタである。例えば、送信側フィルタ１３１および受信側フィルタ１３２は、２０〜３０ＧＨｚの周波数領域以外の信号をカットするバンドパスフィルタである。送信側フィルタ１３１及び受信側フィルタ１３２は、例えば、マイクロストリップ並列結合型バンドパスフィルタであり、複数のアンテナ素子１２０、配線１２３ａおよび配線１２３ｂと同一基板上表面に形成される。これにより、レーダ装置の小型および低コスト化ができる。また、送信側フィルタ１３１および受信側フィルタ１３２は、フィルタ線路幅を細くし、入出力のインピーダンスを大きくしている。これにより、送信側フィルタ１３１および受信側フィルタ１３２の実装面積が小さくなり、送信側フィルタ１３１および受信側フィルタ１３２を小型化および高性能化できる。例えば、送信側フィルタ１３１および受信側フィルタ１３２の入出力インピーダンスは１００Ωである。
送信側接続用スルーホール１１１および受信側接続用スルーホール１１２は、高周波基板１０２および実装基板１０３を貫通し形成される。
配線１６１ａは、送信側接続用スルーホール１１１と、送信側フィルタ１３１とを電気的に接続する。配線１６１ｂは、受信側接続用スルーホール１１２と、受信側フィルタ１３２とを電気的に接続する。高周波基板１０２の表面に形成された第一の配線である配線１６１ａおよび配線１２３ａにより、送信側アレーアンテナ１２１の複数のアンテナ素子１２０と送信側接続用スルーホール１１１とが電気的に接続される。高周波基板１０２の表面に形成された第一の配線である配線１６１ｂおよび配線１２３ｂにより、受信側アレーアンテナ１２２の複数のアンテナ素子１２０と受信側接続用スルーホール１１２とが電気的に接続される。
分離用導体１０４は、高周波基板１０２の表面の送信側アンテナ１２１と受信側アンテナ１２２の間に形成された導体である、分離用導体１０４は、電気的に接地され、送受信間のアイソレーションを向上させる。分離用導体１０４は、スルーホール１０５を介し、実装基板１０３の各層間の接地導体１７０と接続される。
図１Ｃは、本実施の形態におけるレーダ装置の基板裏面側（チップ実装側）の平面図である。
図１Ｃに示すように、本実施の形態におけるレーダ装置は、基板裏面側の実装基板１０３の裏面に、送信用チップ１４１と、受信用チップ１４２と、配線１６２ａおよび１６２ｂとを備える。なお、送信用チップ１４１と受信用チップ１４２とを特に区別しない場合は回路チップ１４０と表す。配線１６２ａと配線１６２ｂとを特に区別しない場合は配線１６２と表す。
送信用チップ１４１は、実装基板１０３の裏面に実装され、送信側アレーアンテナ１２１と電気的に接続される。送信用チップ１４１は、送信側アレーアンテナ１２１から電波を放出させる信号を出力するＬＳＩである。送信用チップ１４１は、パルス変調を行うミキサーと、パルス変調された信号を増幅するパワー増幅器等を備える。
受信用チップ１４２は、実装基板１０３の裏面に実装され、受信側アレーアンテナ１２２と電気的に接続される。受信用チップ１４２は、受信側アレーアンテナ１２２が受信した信号から、対象物までの距離を算出するＬＳＩである。受信用チップ１４２は、受信側アレーアンテナ１２２が受信した信号を増幅する低雑音増幅器と、増幅された信号を復調するミキサーと、対象物までの距離を算出する検波回路とを備える。検波回路は、受信信号と遅延回路で送信パルス信号遅延させた遅延信号とを比較する。検波回路は、送信された電波が対象物から反射して戻ってくる間の時間と遅延信号の遅延時間とが同じかどうかを判定し、遅延時間から対象物までの距離を換算する。
配線１６２ａは、実装基板１０３の裏面に形成された第二の配線であり、送信用チップ１４１と送信側接続用スルーホール１１１とを電気的に接続する。配線１６２ｂは、実装基板１０３の裏面に形成された第二の配線であり、受信用チップ１４２と受信側接続用スルーホール１１２とを電気的に接続する。
送信側チップ１４１および受信側チップ１４２は、送信アレーアンテナ１２１および受信アレーアンテナ１２２からの電波放射の影響を受けないように、送信アレーアンテナ１２１および受信アレーアンテナ１２２が形成されている実装基板１０３の裏面に実装される。これにより、優れた送受アイソレーションが得られる。さらに、送信用チップ１４１と受信用チップ１４２は相互干渉を避けるため、送信側アンテナ１２１と受信側アンテナ１２２の外側つまり、実装基板１０３の外側にそれぞれ実装される。
送信側アレーアンテナ１２１または受信側アレーアンテナ１２２と送信用チップ１４１または受信用チップ１４２との間での損失はレーダ感度の悪化の原因となるので、極力少なくする必要がある。また、実装基板１０３は、誘電正接が大きいため、配線１６２における信号の高周波領域での損失は大きい。よって、本実施の形態におけるレーダ装置は、接続用スルーホール１１０に近い位置に回路チップ１４０を実装する。これにより、配線１６２の配線長は短くなり、実装基板１０３における信号の高周波領域での損失を低減することができる。例えば、接続用スルーホール１１０と回路チップ１４０との距離は３ｍｍ程度である。
このように、本実施の形態におけるレーダ装置は、送信側アレーアンテナ１１１および受信側アレーアンテナ１１２を高周波基板の表面に形成し、回路チップ１４０を安価な実装基板１０３に実装する。これにより、基板全体を高価な高周波基板で形成する場合に比べレーダ装置のコストを削減することができる。
また、本実施の形態におけるレーダ装置は、高周波領域の信号の損失に対する影響の大きいアンテナ素子１２０、配線１２３ａ、配線１２３ｂ、受信側フィルタ１３１および送信側フィルタを高周波基板１０２の表面に形成するので、基板全体を高周波基板で形成した場合に対し、特性の減少を抑えることができる。すなわち、本発明は、安価で高性能なレーダ装置を実現することができる。
図２Ａは、本実施の形態における接続用スルーホール１１０周辺の概略を示す平面図である。図２Ｂは、図２Ａにおける領域２１０を拡大した図である。図２Ｂ上図は、領域２１０の平面図である。図２Ｂ下図は、図２Ｂ上図の断面図である。
図２Ｂに示すように、接続用スルーホール１１０は、周囲を各層に形成されている接地導体１７０に囲まれる。接地導体１７０は、実装基板１０３の各層間に形成され、電気的に接地された導体層である。接地導体１７０は、上面から見て接続用スルーホール１１０を中心とし、円形に削除された形状である。このように、接続用スルーホール１１０の周囲に接地導体１７０を配置した同軸構造のスルーホールを用いることで、接続用スルーホール１１０のインピーダンスを調整することができる。ここで、接続用スルーホール１１０のインピーダンスは、高周波基板上の配線１６１のインピーダンスと、実装基板上の配線１６２と整合するよう設計する。すなわち、接続用スルーホール１１０のインピーダンスは、高周波基板上の配線１６１のインピーダンス以下かつ実装基板上の配線１６２のインピーダンス以上、または、高周波基板上の配線１６１のインピーダンス以上かつ実装基板上の配線１６２のインピーダンス以下に設計する。本実施形態では、高周波基板上の配線１６１のインピーダンスと実装基板側の配線１６２のインピーダンスと、接続用スルーホール１１０のインピーダンスとをそれぞれ５０Ωとしている。これにより、接続による不整合が起きないので良好な特性を得ることができる。
図２Ａに示すように、接続用スルーホール１１０の周囲には、複数のグランド用スルーホール１５０ａ、１５０ｂ、１５０ｃおよび１５０ｄが形成される。なお、グランド用スルーホール１５０ａ、１５０ｂ、１５０ｃおよび１５０ｄを特に区別しない場合は、グランド用スルーホール１５０と表す。
グランド用スルーホール１５０は、高周波基板１０２および実装基板１０３を貫通し形成される貫通スルーホールである。グランド用スルーホール１５０は、実装基板１０３の各層間に形成された接地導体１７０を電気的に接続する。グランド用スルーホール１５０は、基板作製の最後にドリル等で基板の最上部から最下位部まで貫通する穴を形成し、内部をメッキして導電させることにより形成される。貫通スルーホールは、ビルドアップ方式に比べ安価に形成することができる。これにより、本実施の形態におけるレーダ装置を安価に形成することができる。
貫通スルーホールを用いた場合、グランド用スルーホール１５０は高周波基板上の配線１６１および実装基板上の配線１６２と重ならないよう設置する必要がある。また、本実施形態におけるレーダ装置は、接続用スルーホール１１０のサイズおよびグランド用スルーホール１５０の位置を工夫することで、ビルドアップ方式で作製した構造と同程度の特性が得ることができる。
図３は、図２Ｂにおけるグランド径２０８に対する接続用スルーホール１１０の挿入損失を示す図である。図３に示すように、接続用スルーホール１１０のコア径２０７に対し、挿入損失が最も小さくなる最適なグランド径２０８が存在する。また、図３に示すように、接続用スルーホール１１０のコア径２０７を小さくすることで良好な特性が得られる。例えば、コア径２０７を０．3ｍｍ、グランド径２０８を１．4ｍｍとすることで、良好な特性を得ることができる。
図２Ａに示すように、接続用スルーホール１１０に接続される高周波基板上の配線１６１または実装基板上の配線１６２の配線領域があるため、グランド用スルーホール１５０を接続用スルーホール１１０の周囲全方向に作成することはできない。本実施の形態におけるレーダ装置では、グランド用スルーホール１５０は、接続用スルーホール１１０の周囲に接続用スルーホール１１０に対し対称に配置される。複数のグランド用スルーホール１５０は、接続用スルーホール１１０と隣接する配線１６１または配線１６２の配線方向の軸に対し対称に配置される。すなわち、図２Ａに示す軸２１１に対し、グランド用スルーホール１５０ａおよび１５０ｃと、グランド用スルーホール１５０ｂおよび１５０ｄとが対称に配置される。
また、グランド用スルーホール１５０ａおよび１５０ｂは、接続用スルーホール１１０の中心に対し、図２Ａにおける上方向にオフセット２０９を設けて配置される。すなわち、複数のグランド用スルーホール１５０の中心は、接続用スルーホール１１０に隣接する配線１６１または配線１６２の配線方向に対し垂直であり、接続用スルーホール１１０の中心を含む軸上に配置されない。
図４は、図２Ａのグランド用スルーホール１５０ａおよび１５０ｂのオフセット２０９に対する接続用スルーホール１１０の損失を示している。図４に示すように、グランド用スルーホール１５０の位置によって挿入損失が変化する。つまり、グランド用スルーホール１５０の位置と接続用スルーホール１１０の位置にオフセット２０９をつけ、対称構造に近づけることで、挿入損失を低減できる。例えば、図４に示すように、オフセット２０９を０．４ｍｍとすることで、良好な特性を得ることができる。
このように、本実施の形態におけるレーダ装置は、接続用スルーホール１１０に対し、グラント用スルーホール１５０を最適に配置することで、ビルドアップ方式を用いた場合と同等の特性を得ることができる。また、グランド用スルーホール１５０を貫通スルーホールとすることで、安価にグランド用スルーホール１５０を形成できる。よって、本発明は、安価で高性能なレーダ装置を実現することができる。
以上より、本実施の形態におけるレーダ装置は、送信側アレーアンテナ１１１および受信側アレーアンテナ１１２を高周波基板の表面に形成し、回路チップ１４０を安価な実装基板１０３に実装する。これにより、基板全体を高価な高周波基板で形成する場合に比べレーダ装置のコストを削減することができる。
また、本実施の形態におけるレーダ装置は、高周波領域の信号の損失に対する影響の大きいアンテナ素子１２０、配線１２３ａ、配線１２３ｂ、受信側フィルタ１３１および送信側フィルタを高周波基板１０２の表面に形成するので、基板全体を高周波基板で形成した場合に対し、特性の減少を抑えることができる。すなわち、本発明は、安価で高性能なレーダ装置を実現することができる。
また、高周波基板１０２と実装基板１０３との組み合わせを、同じ材料の基板を積載するのと同様のプロセスで形成できる組み合わせの基板にすることで、プロセスを複雑化することなく、レーダ装置を形成することができる。
また、同軸構造の接続用スルーホール１１０を用いることで、信号伝送特性を向上させることができる。さらに、グランド用スルーホール１５０を、貫通スルーホールで形成する。これにより、安価にグランド用スルーホール１５０を形成することができる。また、接続用スルーホール１１０に対し、グラント用スルーホール１５０を最適に配置することで、高性能なレーダ装置を実現することができる。
以上、本発明の実施の形態に係るレーダ装置について説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、実装基板１０３は、テフロン（登録商標）基板、ポリミド基板、アルミナ基板、セラミック基板または紙フェノール基板等であってもよい。
また、上記説明では、実装基板１０３は４層としているが、何層であってもよい。
また、上記説明では、高周波基板１０２は１層としているが、複数層であってもよい。
また、上記説明では、送信側アレーアンテナ１２１と受信側アレーアンテナ１２２とを同じ構成としたが、構成や構造が異なっていても良い。また、送信側アレーアンテナ１２１および受信側アレーアンテナ１２２は、パッチアンテナとしたがその他のアンテナであってもよい。
また、送信側アレーアンテナ１２１および受信側アレーアンテナ１２２への給電方法は並列給電方式でなくてもよい。
また、上記説明では、送信側フィルタ１３１および受信側フィルタ１３２を挿入しているが、どちらか片側だけでもよいし、挿入しなくてもよい。
また、上記説明では、送信側フィルタ１３１および受信側フィルタ１３２は、特定の周波数領域以外をカットするフィルタとしているが、これに限らない。例えば、送信側フィルタ１３１および受信側フィルタ１３２は、特定の周波数領域をカットするフィルタであってもよいし、ローパスフィルタ等であってもよい。また、複数種類のフィルタを併用してもよい。
また、上記説明では、回路チップ１４０と実装基板上の配線１６２との接続は、ワイヤ１０６によるワイヤボンディング接続としたが、フリップチップ実装による接続等であってもよい。
また、上記説明では、分離用導体１０４およびスルーホール１０５を形成したが、分離用導体１０４がなくてもよいし、分離用導体１０４にスルーホール１０５を形成しなくてもよい。
また、上記説明では、接地導体１７０を円形としたがこれに限らない。例えば、接地導体１７０は、楕円形または多角形等の形状であってもよい。
また、上記説明では、接続用スルーホール１１０と高周波基板上の配線１６１と実装基板上の配線１６２を一直線上に配置しているが、直線上でなくても良い。例えば、図５に示すように、高周波基板上の配線１６１および実装基板上の配線１６２が上方向から見てグランド層２７１を介して重なった位置にあってもよい。これにより、グランド用スルーホール１５０を形成できる領域が増やすことができる。
また、上記説明では、接続用スルーホール１１０を用い、高周波基板上の配線１６１と実装基板上の配線１６２とを接続しているが、電磁結合で接続してもよい。
本発明は、無線装置に適用でき、特に、高周波領域を使用する無線通信装置、レーダ装置または車載レーダ装置に適用できる。
本実施の形態におけるレーダ装置の断面構造を模式的に示す図である。 本実施の形態におけるレーダ装置の平面図である。 本実施の形態におけるレーダ装置の裏面図である。 本発明の実施形態における接続用スルーホール周辺の平面図である。 図２Ａにおける領域２１０の拡大図である。 本発明の実施形態における接続用スルーホールのグランド径に対する損失特性を示す図である。 本発明の実施形態における接続用スルーホールのオフセットに対する損失特性を示す図である。 本発明の実施形態の変形例における接続用スルーホール周辺の平面図である。 誘電正接が異なる材料における長さ10ｍｍの線路損失を示す図である。 誘電正接に対するアンテナ放射効率を示す図である。
符号の説明
１０２ 高周波基板
１０３ 実装基板
１０４ 分離用導体
１０５ スルーホール
１０６ ワイヤ
１１０ 接続用スルーホール
１１１ 送信側接続用スルーホール
１１２ 受信側接続用スルーホール
１２０ アンテナ素子
１２１ 送信側アレーアンテナ
１２２ 受信側アレーアンテナ
１２３ａ、１２３ｂ、 １６１、１６１ａ、１６１ｂ、１６２、１６２ａ、１６２ｂ 配線
１３１ 送信側フィルタ
１３２ 受信側フィルタ
１４０ 回路チップ
１４１ 送信用チップ
１４２ 受信用チップ
１５０、１５０ａ、１５０ｂ、１５０ｃ、１５０ｄ グランド用スルーホール
１７０ 接地導体
２０７ コア径
２０８ グランド径
２０９ オフセット
２１０ 領域
２１１ 軸

Claims (6)

  1. 誘電体で形成された第一の基板と、
    前記第一の基板の裏面に表面が接合され、前記誘電体の誘電正接より大きい誘電正接の誘電体で形成され、積層された複数の基板から構成された第二の基板と、
    前記第一の基板および前記第二の基板を貫通する第一のスルーホールと、
    前記第一の基板および前記第二の基板を貫通し、前記複数の基板の各層間に形成された接地部を電気的に接続する複数の第二のスルーホールと、
    前記第一の基板の表面に形成されたアンテナ素子と、
    前記第二の基板の裏面に実装され、前記アンテナ素子と電気的に接続された回路チップと、
    前記第一の基板に形成され、前記アンテナ素子と前記第一のスルーホールとを電気的に接続する第一の配線と、
    前記第二の基板に形成され、前記回路チップと前記第一のスルーホールとを電気的に接続し、前記第１の配線の幅よりも狭い幅を有する第二の配線とを備え、
    前記複数の第二のスルーホールは、第一群スルーホールと第二群スルーホールとを含み、
    前記第一群スルーホールは、前記第一の配線を、当該第一の配線の幅と同じ幅で当該第一の配線の配線方向の前記第一のスルーホール側に延長した領域の外側に位置し、
    前記第一の配線の配線方向における前記第一群スルーホールの中心の位置は、前記第一のスルーホールの中心の位置と、前記第一の配線の前記第一のスルーホール側の端部の位置との間であり、
    前記第一の配線の配線方向における前記第二群スルーホールの中心の位置は、前記第一のスルーホールに対して前記第一の配線と反対側であり、
    前記第一の配線の配線方向と垂直な方向における、前記第二群スルーホールと前記第一のスルーホールとの中心間の距離は、前記第一の配線の配線方向と垂直な方向における、前記第一群スルーホールと前記第一のスルーホールとの中心間の距離より短い
    ことを特徴とする無線装置。
  2. 前記第二の基板は、前記複数の基板の各層間に形成され、電気的に接地され、前記第一のスルーホールを電気的に分離して囲む導体層である接地部を備える
    ことを特徴とする請求項１記載の無線装置。
  3. 前記第一の基板および前記第二の基板には、
    前記複数の第二のスルーホールは、前記第一のスルーホールと隣接する前記第一の配線または前記第二の配線の配線方向の軸に対し対称に配置される
    ことを特徴とする請求項１記載の無線装置。
  4. 前記第一の基板は、一層から形成される基板であり、
    前記第一の配線は、前記第一の基板の表面に形成される
    ことを特徴とする請求項１〜３記載のうちいずれか一つの無線装置。
  5. 前記第一のスルーホールのインピーダンスは、前記第一の配線のインピーダンス以下かつ前記第二の配線のインピーダンス以上、または、前記第一の配線のインピーダンス以上かつ前記第二の配線のインピーダンス以下である
    ことを特徴とする請求項１〜４記載のうちいずれか一つの無線装置。
  6. 前記第一の基板の厚さは、前記複数の基板の各層の厚さよりも厚い
    ことを特徴とする請求項１〜５記載のうちいずれか一つの無線装置。
JP2005348644A 2005-12-02 2005-12-02 無線装置 Expired - Fee Related JP4620576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005348644A JP4620576B2 (ja) 2005-12-02 2005-12-02 無線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348644A JP4620576B2 (ja) 2005-12-02 2005-12-02 無線装置

Publications (2)

Publication Number Publication Date
JP2007158555A JP2007158555A (ja) 2007-06-21
JP4620576B2 true JP4620576B2 (ja) 2011-01-26

Family

ID=38242366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348644A Expired - Fee Related JP4620576B2 (ja) 2005-12-02 2005-12-02 無線装置

Country Status (1)

Country Link
JP (1) JP4620576B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786496B2 (en) * 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
JP6102106B2 (ja) * 2012-07-20 2017-03-29 株式会社デンソー レーダ装置
JP6712765B2 (ja) * 2016-05-31 2020-06-24 パナソニックＩｐマネジメント株式会社 高周波基板
DE112018003566T5 (de) * 2017-07-11 2020-03-26 Mitsubishi Electric Corporation Radarvorrichtung
US10916854B2 (en) * 2018-03-29 2021-02-09 Mediatek Inc. Antenna structure with integrated coupling element and semiconductor package using the same
WO2020050341A1 (ja) 2018-09-07 2020-03-12 株式会社村田製作所 アンテナ素子、アンテナモジュールおよび通信装置
KR102568207B1 (ko) * 2019-10-30 2023-08-18 엘지전자 주식회사 5g 안테나를 구비하는 전자 기기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110325A (ja) * 1991-10-15 1993-04-30 Matsushita Electric Works Ltd 移動体通信用アンテナ
JP2001028511A (ja) * 1999-07-13 2001-01-30 Hitachi Ltd 平面アンテナおよびそれを用いた応用装置
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2003168903A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp ストリップ線路の接続構造
JP2004055598A (ja) * 2002-07-16 2004-02-19 Sumitomo Metal Electronics Devices Inc 高周波モジュール用パッケージ
JP2004120659A (ja) * 2002-09-30 2004-04-15 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110325A (ja) * 1991-10-15 1993-04-30 Matsushita Electric Works Ltd 移動体通信用アンテナ
JP2001028511A (ja) * 1999-07-13 2001-01-30 Hitachi Ltd 平面アンテナおよびそれを用いた応用装置
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2003168903A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp ストリップ線路の接続構造
JP2004055598A (ja) * 2002-07-16 2004-02-19 Sumitomo Metal Electronics Devices Inc 高周波モジュール用パッケージ
JP2004120659A (ja) * 2002-09-30 2004-04-15 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2007158555A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
US11417938B2 (en) Printed circuit board with substrate-integrated waveguide transition
US10431892B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US20100134376A1 (en) Wideband rf 3d transitions
US8922425B2 (en) Waveguide structure, high frequency module including waveguide structure, and radar apparatus
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
JP6050967B2 (ja) フェーズドアレイの広帯域連結リングアンテナ素子
US9647313B2 (en) Surface mount microwave system including a transition between a multilayer arrangement and a hollow waveguide
US9577340B2 (en) Waveguide adapter plate to facilitate accurate alignment of sectioned waveguide channel in microwave antenna assembly
EP2467897B1 (en) Precision waveguide interface
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
US11715886B2 (en) Low-cost, IPD and laminate based antenna array module
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
EP2449621B1 (en) Hybrid single aperture inclined antenna
CN104051440A (zh) 具有天线的半导体结构
CN112186347B (zh) 应用于毫米波安检成像的带状线馈电喇叭天线
JP2012175624A (ja) ポスト壁導波路アンテナ及びアンテナモジュール
JP4620576B2 (ja) 無線装置
JP4199796B2 (ja) 高周波線路−導波管変換器
KR20150008765A (ko) 레이더 장치
JP2019161360A (ja) 高周波伝送線路
JP6690586B2 (ja) マイクロ波装置
CN119050654A (zh) 一种相控阵天线单元
JP4186166B2 (ja) 高周波回路モジュールおよび通信機
KR20150083737A (ko) 레이더 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4620576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees