JP2004055598A - 高周波モジュール用パッケージ - Google Patents
高周波モジュール用パッケージ Download PDFInfo
- Publication number
- JP2004055598A JP2004055598A JP2002207100A JP2002207100A JP2004055598A JP 2004055598 A JP2004055598 A JP 2004055598A JP 2002207100 A JP2002207100 A JP 2002207100A JP 2002207100 A JP2002207100 A JP 2002207100A JP 2004055598 A JP2004055598 A JP 2004055598A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal line
- gnd
- layer
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】高周波化が進んだ場合においても良好な伝送特性を得ることができる高周波モジュール用パッケージを提供する。
【解決手段】チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターンを削除する。
【選択図】 図３
【解決手段】チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターンを削除する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は高周波モジュール用パッケージに関し、特に伝送特性を向上させた高周波モジュール用パッケージに関する。
【０００２】
【従来の技術】
従来より、積層構造をとる誘電体パッケージであって、高周波の信号を通過させるものが知られている。
【０００３】
図１５は、積層構造をとる誘電体パッケージの断面図である。例えば周波数５ＧＨｚ程度以下の周波数の信号が通過する配線（ＲＦ信号線）構造として、図１５に示すような構造が考えられている。
【０００４】
図１５を参照して、この誘電体パッケージは第１層〜第５層の導体パターン層と、各層に介在する誘電体層とから構成されている。
【０００５】
図１６〜図２０は、第５層〜第１層の各層の導体パターンを平面的に見た図である。図１６〜図２０に関しては、ハッチングにより導体部分を示している。
【０００６】
導体パターン層の最下部を構成する第１層は、パッケージ裏面パターン層（６）と呼ばれ、このパターン層により配線構造が外部に電気的に接続される。
【０００７】
導体パターン層の下から数えて第４層目は、チップ接続用パターン層（５）と呼ばれ、チップが直接接続される層である。第４層および第１層には、それぞれチップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とが設けられている。チップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とは、第１層から第４層を貫通するＲＦ信号線ビア（３）によって電気的に接続される。
【０００８】
第１層、第４層および第５層にはＧＮＤ（グランド）パターン（１）が設けられ、それぞれはＧＮＤビア（７）により電気的に接続される。
【０００９】
【発明が解決しようとする課題】
しかしながら、さらに高周波化が進み、例えば１０ＧＨｚ程度以上の信号を通過させる場合になると、上述のように構成されたパッケージでは伝送特性が悪化するという問題がある。
【００１０】
この発明は上述の問題点を解決するためになされたものであり、高周波化が進んだ場合においても良好な伝送特性を得ることができる高周波モジュール用パッケージを提供することを目的としている。
【００１１】
【課題を解決するための手段】
高周波化が進んだ場合における伝送特性の悪化の原因としては、以下の要素が考えられる。
【００１２】
・チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部と、その周囲のＧＮＤパターン（１）との容量結合
・パッケージ裏面ＲＦ信号線（４）とＲＦ信号線ビア（３）との接続部と、その周囲のＧＮＤパターン（１）との容量結合
・チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部と、チップ接続用パターン層（５）よりも上層（第５層）のＧＮＤパターン（１）との容量結合
・チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）の共振
すなわち、図１５〜図２０に示す例において、チップ接続用ＲＦ信号線（２）は、特性インピーダンスが例えば５０Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＲＦ信号線ビア（３）は、ＲＦ信号線ビア（３）周囲にＧＮＤビア（７）を配置することにより、特性インピーダンスが、例えば同様に５０Ωとなるように設計されている。
【００１３】
ところが、図１５〜図２０に示す従来の構造では、チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部は、周囲のＧＮＤパターン（１）との容量結合が大きい構造となっている。この不要な容量が、特性インピーダンスの不整合を引き起こし、結果として伝送特性が劣化するのである。
【００１４】
また、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量結合についても同様である。すなわち、図２０において、パッケージ裏面ＲＦ信号線（４）は、特性インピーダンスが例えば５０Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とを結ぶＲＦ信号線ビア（３）は、ＲＦ信号線ビア（３）の周囲にＧＮＤビア（７）を配置することにより、特性インピーダンスを、例えば同様に５０Ωに設計している。
【００１５】
ところが、図２０に示す従来の構造では、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量結合が大きい構造となっており、不要な容量が、特性インピーダンスの不整合を引き起こし、伝送特性が劣化するのである。
【００１６】
また、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、チップ接続用パターン層（５）よりも上層（例えば図１５における第５層）のＧＮＤパターン（１）とについても同様に、容量結合が大きい構造となっているため、不要な容量が特性インピーダンスの不整合を引き起こし、伝送特性が劣化するという問題がある。
【００１７】
さらに、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）に関して、図１５〜図２０に示す従来の構造では、周波数がより高周波になってくると、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）のビア長がおよそλ／２（λ：波長）に等しいとき、共振が発生するという問題がある。共振は、特定の周波数の信号が通過しない（信号の特定の部分に特異点が生じる）という問題発生の原因となる。
【００１８】
上記課題を解決するため、本発明は以下の構成を備えている。
すなわちこの発明のある局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする。
【００１９】
この発明の他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、パッケージ裏面パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする。
【００２０】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線とそれよりも上層のＧＮＤパターンとの距離を増大させる構造を備えたことを特徴とする。
【００２１】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線とパッケージ裏面パターン層のＲＦ信号線とを接続するＲＦ信号線ビアを、２段以上にずらした構造を備えたことを特徴とする。
【００２２】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、ＲＦ信号線に流れる信号の波長がλであるときに、各層のＧＮＤパターン間の距離がλ／２以下になるようにされていることを特徴とする。
【００２３】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図１５に対応する図である。また、図２〜図６は、各層の導体パターンを平面的に見た図である。図２〜図６に関しては、ハッチングにより導体部分を示している。
【００２４】
以下に、本実施の形態における誘電体パッケージが従来技術と異なる部分について説明する。
【００２５】
まず、図１を参照して、本実施の形態においては第４層（チップ接続用パターン層（５））の右部分のＧＮＤパターン（１）が削除されている。すなわち図１７の従来例の構造と図３の本実施の形態の構造とを比較して、本実施の形態においては、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターンが削除されている。より詳しくは、図３に示されるようにチップ接続用ＲＦ信号線（２）はＲＦ信号線ビア（３）に向かうにつれパターンが細くなる形状を示しており、導体部分が形成されていない部分（図中白抜きで示される部分）は、チップ接続用ＲＦ信号線（２）が存在する方向からＲＦ信号線ビア（３）が存在する方向に進むにつれて太くなっている。
【００２６】
また、ＲＦ信号線ビア（３）の右部分のＧＮＤパターン（１）は削除されている。
【００２７】
なお、図４および５に示されるように、第３層および第２層においては、４本のＧＮＤビア（７）を接続するためのＧＮＤパターン（１）が面状に形成されている。
【００２８】
さらに、図６に示されるように、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターン（１）が削除されている。これにより、第１層においてもＲＦ信号線ビア（３）からその周囲のＧＮＤパターン（１）までの距離が長くなっている。
【００２９】
このようにして、本実施の形態においては、パッケージにおいて不要な容量を少なくすることができる。これにより、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【００３０】
［第２の実施の形態］
図７は、本発明の第２の実施の形態における積層構造をとる誘電体パッケージの断面図である。
【００３１】
本実施の形態における誘電体パッケージが第１の実施の形態における誘電体パッケージと異なるのは、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、チップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との容量を低減させるために、チップ接続用パターン層（５）とチップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくした点である。
【００３２】
これにより、本実施の形態においては、パッケージにおいて不要な容量を第１の実施の形態よりもさらに少なくすることができる。そして、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【００３３】
［第３の実施の形態］
図８は、本発明の第３の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図１５に対応する図である。また、図９〜図１３は、各層の導体パターンを平面的に見た図である。図９〜図１３に関しては、ハッチングにより導体部分を示している。
【００３４】
本実施の形態における誘電体パッケージが第１の実施の形態における誘電体パッケージと異なるのは、ＲＦ信号線ビア（３）により、チップ接続用パターン層（５）と仲介層（チップ接続用パターン層（５）の下層であり、図８の例では第３層）のＲＦ信号線（１０）（図１１参照）とを、チップ接続用パターン層（５）の空気に面した位置から接続している点である。また、仲介層のＲＦ信号線（１０）とパッケージ裏面パターン層（６）とがビアで接続される。これにより、本実施の形態におけるパッケージは、図８に示されるように２段以上にビアをずらした構造を採ることになる。これにより、チップ接続用ＲＦ信号線（２）とチップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくすることができる。これにより、伝送特性の劣化を防ぐことができる。
【００３５】
なお、上記実施の形態においてはビアを２段にずらすこととしたが、２段以上にずらすようにしてもよい。
【００３６】
さらに、上述の実施の形態において、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）の共振対策として、各層のＧＮＤパターン間の距離がλ／２以下となるようにＧＮＤパターンを設置することが望ましい（ＲＦ信号線に流れる信号の波長がλであるものとする）。
【００３７】
図１４は、第３の実施の形態における効果を説明するための図である。
このグラフにおいて、横軸はパッケージを流れる信号の周波数を示し、縦軸は反射を示している。グラフ中、実線で第３の実施の形態のようにビアを２段構造とした場合の特性を示し、点線で第１の実施の形態のようにビアを１段構造とした場合の特性を示している。
【００３８】
図に示されるようにビアを２段にした方が、高周波数領域における反射を抑えることができるという効果があることがわかる。
【００３９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体パッケージの断面図である。
【図２】図１の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図３】図１の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図４】図１の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図５】図１の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図６】図１の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【図７】本発明の第２の実施の形態における半導体パッケージの断面図である。
【図８】本発明の第３の実施の形態における半導体パッケージの断面図である。
【図９】図８の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図１０】図８の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図１１】図８の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図１２】図８の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図１３】図８の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【図１４】第３の実施の形態における効果を示す図である。
【図１５】従来技術における半導体パッケージの断面図である。
【図１６】図１５の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図１７】図１５の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図１８】図１５の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図１９】図１５の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図２０】図１５の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【符号の説明】
１ ＧＮＤパターン、２ チップ接続用ＲＦ信号線、３ ＲＦ信号線ビア、４パッケージ裏面ＲＦ信号線、５ チップ接続用パターン層、６ パッケージ裏面パターン層、７ ＧＮＤビア、１０ 仲介層ＲＦ信号線。
【発明の属する技術分野】
この発明は高周波モジュール用パッケージに関し、特に伝送特性を向上させた高周波モジュール用パッケージに関する。
【０００２】
【従来の技術】
従来より、積層構造をとる誘電体パッケージであって、高周波の信号を通過させるものが知られている。
【０００３】
図１５は、積層構造をとる誘電体パッケージの断面図である。例えば周波数５ＧＨｚ程度以下の周波数の信号が通過する配線（ＲＦ信号線）構造として、図１５に示すような構造が考えられている。
【０００４】
図１５を参照して、この誘電体パッケージは第１層〜第５層の導体パターン層と、各層に介在する誘電体層とから構成されている。
【０００５】
図１６〜図２０は、第５層〜第１層の各層の導体パターンを平面的に見た図である。図１６〜図２０に関しては、ハッチングにより導体部分を示している。
【０００６】
導体パターン層の最下部を構成する第１層は、パッケージ裏面パターン層（６）と呼ばれ、このパターン層により配線構造が外部に電気的に接続される。
【０００７】
導体パターン層の下から数えて第４層目は、チップ接続用パターン層（５）と呼ばれ、チップが直接接続される層である。第４層および第１層には、それぞれチップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とが設けられている。チップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とは、第１層から第４層を貫通するＲＦ信号線ビア（３）によって電気的に接続される。
【０００８】
第１層、第４層および第５層にはＧＮＤ（グランド）パターン（１）が設けられ、それぞれはＧＮＤビア（７）により電気的に接続される。
【０００９】
【発明が解決しようとする課題】
しかしながら、さらに高周波化が進み、例えば１０ＧＨｚ程度以上の信号を通過させる場合になると、上述のように構成されたパッケージでは伝送特性が悪化するという問題がある。
【００１０】
この発明は上述の問題点を解決するためになされたものであり、高周波化が進んだ場合においても良好な伝送特性を得ることができる高周波モジュール用パッケージを提供することを目的としている。
【００１１】
【課題を解決するための手段】
高周波化が進んだ場合における伝送特性の悪化の原因としては、以下の要素が考えられる。
【００１２】
・チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部と、その周囲のＧＮＤパターン（１）との容量結合
・パッケージ裏面ＲＦ信号線（４）とＲＦ信号線ビア（３）との接続部と、その周囲のＧＮＤパターン（１）との容量結合
・チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部と、チップ接続用パターン層（５）よりも上層（第５層）のＧＮＤパターン（１）との容量結合
・チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）の共振
すなわち、図１５〜図２０に示す例において、チップ接続用ＲＦ信号線（２）は、特性インピーダンスが例えば５０Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＲＦ信号線ビア（３）は、ＲＦ信号線ビア（３）周囲にＧＮＤビア（７）を配置することにより、特性インピーダンスが、例えば同様に５０Ωとなるように設計されている。
【００１３】
ところが、図１５〜図２０に示す従来の構造では、チップ接続用ＲＦ信号線（２）とＲＦ信号線ビア（３）との接続部は、周囲のＧＮＤパターン（１）との容量結合が大きい構造となっている。この不要な容量が、特性インピーダンスの不整合を引き起こし、結果として伝送特性が劣化するのである。
【００１４】
また、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量結合についても同様である。すなわち、図２０において、パッケージ裏面ＲＦ信号線（４）は、特性インピーダンスが例えば５０Ωの、コプレナ線路構造あるいはグランデッドコプレナ線路構造を構成している。また、チップ接続用ＲＦ信号線（２）とパッケージ裏面ＲＦ信号線（４）とを結ぶＲＦ信号線ビア（３）は、ＲＦ信号線ビア（３）の周囲にＧＮＤビア（７）を配置することにより、特性インピーダンスを、例えば同様に５０Ωに設計している。
【００１５】
ところが、図２０に示す従来の構造では、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量結合が大きい構造となっており、不要な容量が、特性インピーダンスの不整合を引き起こし、伝送特性が劣化するのである。
【００１６】
また、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、チップ接続用パターン層（５）よりも上層（例えば図１５における第５層）のＧＮＤパターン（１）とについても同様に、容量結合が大きい構造となっているため、不要な容量が特性インピーダンスの不整合を引き起こし、伝送特性が劣化するという問題がある。
【００１７】
さらに、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）に関して、図１５〜図２０に示す従来の構造では、周波数がより高周波になってくると、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）のビア長がおよそλ／２（λ：波長）に等しいとき、共振が発生するという問題がある。共振は、特定の周波数の信号が通過しない（信号の特定の部分に特異点が生じる）という問題発生の原因となる。
【００１８】
上記課題を解決するため、本発明は以下の構成を備えている。
すなわちこの発明のある局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする。
【００１９】
この発明の他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、パッケージ裏面パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする。
【００２０】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線とそれよりも上層のＧＮＤパターンとの距離を増大させる構造を備えたことを特徴とする。
【００２１】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、チップ接続用パターン層のＲＦ信号線とパッケージ裏面パターン層のＲＦ信号線とを接続するＲＦ信号線ビアを、２段以上にずらした構造を備えたことを特徴とする。
【００２２】
この発明のさらに他の局面に従うと、高周波モジュール用パッケージは、積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、ＲＦ信号線に流れる信号の波長がλであるときに、各層のＧＮＤパターン間の距離がλ／２以下になるようにされていることを特徴とする。
【００２３】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図１５に対応する図である。また、図２〜図６は、各層の導体パターンを平面的に見た図である。図２〜図６に関しては、ハッチングにより導体部分を示している。
【００２４】
以下に、本実施の形態における誘電体パッケージが従来技術と異なる部分について説明する。
【００２５】
まず、図１を参照して、本実施の形態においては第４層（チップ接続用パターン層（５））の右部分のＧＮＤパターン（１）が削除されている。すなわち図１７の従来例の構造と図３の本実施の形態の構造とを比較して、本実施の形態においては、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターンが削除されている。より詳しくは、図３に示されるようにチップ接続用ＲＦ信号線（２）はＲＦ信号線ビア（３）に向かうにつれパターンが細くなる形状を示しており、導体部分が形成されていない部分（図中白抜きで示される部分）は、チップ接続用ＲＦ信号線（２）が存在する方向からＲＦ信号線ビア（３）が存在する方向に進むにつれて太くなっている。
【００２６】
また、ＲＦ信号線ビア（３）の右部分のＧＮＤパターン（１）は削除されている。
【００２７】
なお、図４および５に示されるように、第３層および第２層においては、４本のＧＮＤビア（７）を接続するためのＧＮＤパターン（１）が面状に形成されている。
【００２８】
さらに、図６に示されるように、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部と、その周囲のＧＮＤパターン（１）との容量を低減させるために、パッケージ裏面ＲＦ信号線（４）およびＲＦ信号線ビア（３）の接続部周辺におけるＧＮＤパターン（１）が削除されている。これにより、第１層においてもＲＦ信号線ビア（３）からその周囲のＧＮＤパターン（１）までの距離が長くなっている。
【００２９】
このようにして、本実施の形態においては、パッケージにおいて不要な容量を少なくすることができる。これにより、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【００３０】
［第２の実施の形態］
図７は、本発明の第２の実施の形態における積層構造をとる誘電体パッケージの断面図である。
【００３１】
本実施の形態における誘電体パッケージが第１の実施の形態における誘電体パッケージと異なるのは、チップ接続用ＲＦ信号線（２）およびＲＦ信号線ビア（３）の接続部と、チップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との容量を低減させるために、チップ接続用パターン層（５）とチップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくした点である。
【００３２】
これにより、本実施の形態においては、パッケージにおいて不要な容量を第１の実施の形態よりもさらに少なくすることができる。そして、特性インピーダンスの不整合が生じることによる伝送特性の劣化を防ぐことができる。
【００３３】
［第３の実施の形態］
図８は、本発明の第３の実施の形態における積層構造をとる誘電体パッケージの断面図であり、図１５に対応する図である。また、図９〜図１３は、各層の導体パターンを平面的に見た図である。図９〜図１３に関しては、ハッチングにより導体部分を示している。
【００３４】
本実施の形態における誘電体パッケージが第１の実施の形態における誘電体パッケージと異なるのは、ＲＦ信号線ビア（３）により、チップ接続用パターン層（５）と仲介層（チップ接続用パターン層（５）の下層であり、図８の例では第３層）のＲＦ信号線（１０）（図１１参照）とを、チップ接続用パターン層（５）の空気に面した位置から接続している点である。また、仲介層のＲＦ信号線（１０）とパッケージ裏面パターン層（６）とがビアで接続される。これにより、本実施の形態におけるパッケージは、図８に示されるように２段以上にビアをずらした構造を採ることになる。これにより、チップ接続用ＲＦ信号線（２）とチップ接続用パターン層（５）よりも上層のＧＮＤパターン（１）との距離を増大させ、この部分における不要な容量を特性インピーダンスの不整合が生じない程度に小さくすることができる。これにより、伝送特性の劣化を防ぐことができる。
【００３５】
なお、上記実施の形態においてはビアを２段にずらすこととしたが、２段以上にずらすようにしてもよい。
【００３６】
さらに、上述の実施の形態において、チップ接続用パターン層（５）とパッケージ裏面パターン層（６）とを結ぶＧＮＤビア（７）の共振対策として、各層のＧＮＤパターン間の距離がλ／２以下となるようにＧＮＤパターンを設置することが望ましい（ＲＦ信号線に流れる信号の波長がλであるものとする）。
【００３７】
図１４は、第３の実施の形態における効果を説明するための図である。
このグラフにおいて、横軸はパッケージを流れる信号の周波数を示し、縦軸は反射を示している。グラフ中、実線で第３の実施の形態のようにビアを２段構造とした場合の特性を示し、点線で第１の実施の形態のようにビアを１段構造とした場合の特性を示している。
【００３８】
図に示されるようにビアを２段にした方が、高周波数領域における反射を抑えることができるという効果があることがわかる。
【００３９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体パッケージの断面図である。
【図２】図１の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図３】図１の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図４】図１の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図５】図１の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図６】図１の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【図７】本発明の第２の実施の形態における半導体パッケージの断面図である。
【図８】本発明の第３の実施の形態における半導体パッケージの断面図である。
【図９】図８の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図１０】図８の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図１１】図８の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図１２】図８の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図１３】図８の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【図１４】第３の実施の形態における効果を示す図である。
【図１５】従来技術における半導体パッケージの断面図である。
【図１６】図１５の半導体パッケージの第５層の導体パターンを平面的に見た図である。
【図１７】図１５の半導体パッケージの第４層の導体パターンを平面的に見た図である。
【図１８】図１５の半導体パッケージの第３層の導体パターンを平面的に見た図である。
【図１９】図１５の半導体パッケージの第２層の導体パターンを平面的に見た図である。
【図２０】図１５の半導体パッケージの第１層の導体パターンを平面的に見た図である。
【符号の説明】
１ ＧＮＤパターン、２ チップ接続用ＲＦ信号線、３ ＲＦ信号線ビア、４パッケージ裏面ＲＦ信号線、５ チップ接続用パターン層、６ パッケージ裏面パターン層、７ ＧＮＤビア、１０ 仲介層ＲＦ信号線。
Claims (5)
- 積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、
チップ接続用パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする、高周波モジュール用パッケージ。 - 積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、
パッケージ裏面パターン層のＲＦ信号線と、ＲＦ信号線ビアとの接続部周辺におけるＧＮＤパターンを削除していることを特徴とする、高周波モジュール用パッケージ。 - 積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、
チップ接続用パターン層のＲＦ信号線とそれよりも上層のＧＮＤパターンとの距離を増大させる構造を備えたことを特徴とする、高周波モジュール用パッケージ。 - 積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、
チップ接続用パターン層のＲＦ信号線とパッケージ裏面パターン層のＲＦ信号線とを接続するＲＦ信号線ビアを、２段以上にずらした構造を備えたことを特徴とする、高周波モジュール用パッケージ。 - 積層構造をとる誘電体パッケージのチップ接続用パターン層とパッケージ裏面パターン層とを、ＲＦ信号線およびＧＮＤそれぞれに対してビアで接続した高周波モジュールパッケージであって、
ＲＦ信号線に流れる信号の波長がλであるときに、各層のＧＮＤパターン間の距離がλ／２以下になるように設計されていることを特徴とする、高周波モジュール用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207100A JP2004055598A (ja) | 2002-07-16 | 2002-07-16 | 高周波モジュール用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207100A JP2004055598A (ja) | 2002-07-16 | 2002-07-16 | 高周波モジュール用パッケージ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006323448A Division JP4570607B2 (ja) | 2006-11-30 | 2006-11-30 | 高周波モジュール用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055598A true JP2004055598A (ja) | 2004-02-19 |
Family
ID=31931647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207100A Pending JP2004055598A (ja) | 2002-07-16 | 2002-07-16 | 高周波モジュール用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055598A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721595B1 (ko) * | 2006-06-29 | 2007-05-23 | 세광테크 주식회사 | 글래스 패드의 세정장치 |
| JP2007158555A (ja) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 無線装置 |
-
2002
- 2002-07-16 JP JP2002207100A patent/JP2004055598A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158555A (ja) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 無線装置 |
| JP4620576B2 (ja) * | 2005-12-02 | 2011-01-26 | パナソニック株式会社 | 無線装置 |
| KR100721595B1 (ko) * | 2006-06-29 | 2007-05-23 | 세광테크 주식회사 | 글래스 패드의 세정장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
| US7436056B2 (en) | Electronic component package | |
| US7940143B2 (en) | Vertical transmission line structure that includes bump elements for flip-chip mounting | |
| JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| JP2003519925A (ja) | 相互接続装置および方法 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
| JPH10270976A (ja) | 分波器パッケージ | |
| JP2004055598A (ja) | 高周波モジュール用パッケージ | |
| WO2017218359A1 (en) | Electrical interface for printed circuit board, package and die | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| US7804167B2 (en) | Wire bond integrated circuit package for high speed I/O | |
| JP4570607B2 (ja) | 高周波モジュール用パッケージ | |
| JPH09283693A (ja) | 高周波半導体装置 | |
| US7091803B2 (en) | Signal transmission structure | |
| EP1603201A1 (en) | Connection structure for coaxial connector and multilayer substrate | |
| JP3810566B2 (ja) | 高周波用パッケージ | |
| JP2004112143A (ja) | 高周波信号用導体の接続構造、および半導体集積回路パッケージ | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JP3470053B2 (ja) | 高周波用部品の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061130 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |