JP4616968B2 - インターポーザを使用した高周波用半導体装置 - Google Patents
インターポーザを使用した高周波用半導体装置 Download PDFInfo
- Publication number
- JP4616968B2 JP4616968B2 JP2000167727A JP2000167727A JP4616968B2 JP 4616968 B2 JP4616968 B2 JP 4616968B2 JP 2000167727 A JP2000167727 A JP 2000167727A JP 2000167727 A JP2000167727 A JP 2000167727A JP 4616968 B2 JP4616968 B2 JP 4616968B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor chip
- signal line
- line
- open stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インターポーザを用いた半導体装置に関し、特に高い周波数領域まで使用できるものに関する。
【０００２】
【従来の技術】
高い周波数領域で使用される場合、周波数が低い場合には無視できた線路のインダクタンス及びキャパシタンスが無視できなくなる。従って、半導体チップは入出力を５０Ω又は７５Ωとし設計している。しかしながら、パッケージがそれらのインピーダンスからかけ離れていると、ミスマッチとなり半導体チップ単体の特性とパッケージング後の特性が異なり、使用できなくなる場合も少なくない。現在ＩＣパツケージの主流となっているＳＳＯＰ（shrink Small Outline Package）等樹脂モールドパツケージは、２ＧＨｚを超えた領域では使用できないということが知られている。そのため基板上にインピーダンスが５０Ωになるよう計算された線路を配し、５０Ωで設計された半導体チップとミスマッチを起こさないようにしたパッケージが使用されている。さらに封止も誘電損失のあるモールド樹脂は使用せず、乾燥空気又は窒素によって充填し蓋をするという方法を採っている。
【０００３】
図１０に示すものはその一例であり、（ａ）に平面図、（ｂ）に側面断面図を示す。なお、図の理解のため、（ａ）の平面図において蓋は省略してある。本図において、２は半導体チップ、３はボンディングワイヤ、１２はシグナルライン、１３は同軸コネクタ、１４は金属筐体、１５は基板、１６はグランドパターンを示す。
【０００４】
基板１５は、所定厚さのアルミナ等の誘電体からなり、裏面全面にグランドパターン１６が被着されている。シグナルライン１２はこのような基板１５の表面にパターニングされ、マクロストリップ線路となっている。本図に示すように、半導体チップ２はワイヤのインダクタンスの影響を考慮し、極力ワイヤ長を短くするため、基板１５を介さずに直接金属筐体１４上に搭載され、ボンディングワイヤ３・シグナルライン１２・同軸コネクタ１３を介して外部と接続できるよう構成されている。同軸コネクタ１３とシグナルライン１２のインピーダンスは５０Ωであるため、ほぼ５０Ω化されたパッケージを得ることができる。
【０００５】
【発明が解決しようとする課題】
上記図１０のような構造のパッケージでは、接続する他の部品も同軸構造が必要である。また、同軸コネクタを使用することから、半導体チップに比べてパッケージサイズが大きくなってしまう。さらに金属製の筐体を使用することからパッケージ重量が重くなってしまい、携帯機器への使用には大きな欠点となってしまう。
【０００６】
本発明は、上記間題点を解消し、容易に構成でき、小さく薄く軽いパッケージを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、前記インターポーザは、前記半導体チップ周辺に複数配置された前記シグナルラインと、該シグナルラインの両脇に配置されたグランドラインと、前記シグナルラインと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備し、前記複数のシグナルラインには、該シグナルラインのパターンを前記ワイヤーボンドのボンディングポイントから前記ビアホールと反対方向に延在してなるオープンスタブが形成されていることを特徴とする。
【０００８】
また、モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、前記インターポーザは、貫通穴と、該貫通穴周辺に複数配置された前記シグナルラインと、該シグナルラインを裏面に導通させるビアホールとを具備する第１のインターポーザと、前記ビアホールのそれぞれに接続する複数のオープンスタブと、該オープンスタブの両脇に配置されたグランドラインと、前記オープンスタブと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備する第２のインターポーザとからなる多層構造を有し、前記半導体チップが前記貫通穴に挿入され、前記第２のインターポーザ上へ接着されていることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を実施例及び図面を用いて説明する。なお、複数の図面にわたって同一又は相当するものには同一の符号を付し、説明の重複を避けた。
【００１１】
図１は本発明の参考例を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は底面図を示す。また、本図において、１はインターポーザ、４はモールド樹脂、５はシグナルライン、６はグランドライン、７はグランドパターン、８は電極、９はビアホールを示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００１２】
インターポーザ１はアルミナ等からなる誘電体であり、その表面には、シグナルライン５とともにグランドライン６が金属パターンで形成され、そのパターンは、シグナルライン５の両脇にグランドライン６が配置された形となっている。一方、インターポーザ１の裏面にはグランドパターン７と電極８の金属パターンが形成され、シグナルライン５と電極８がビアホール９によって電気的に接続され、各グランドライン６とグランドパターン７もそれぞれビアホール９によって電気的に接続されている。なお、図中インターポーザ１の角部近傍にあり、ビアホール９には接続しているがシグナルライン５が形成されていない端子があるが、これは半導体チップに形成した回路のグランド接続用のものあるいは電源接続用のものであり、信号が流れるものではない。
【００１３】
さらに、このシグナルライン５とグランドライン６を配置したインターポーザ１上には、半導体チップ２が接着され、半導体チップ２の電極とシグナルライン５がボンディングワイヤ３にて接続され、それら全てがモールド樹脂４によって覆われている。なお、図示省略しているが、インターポーザ１の表裏のシグナルライン５、グランドライン６、グランドパターン７、電極８には、それらの電気的接続に必要な部分のみ露出するようにしたレジストが被着している。
【００１４】
このような構造であるため、インターポーザ１表面でシグナルライン５がコプレーナ線路となり、そのインピーダンスを半導体チップの持つ任意のインピーダンスに合わせることができる。例えば、半導体チップが５０Ω系で設計され作製されている場合、シグナルライン５の線幅及びグランドライン６との距離をシミュレーションや実験結果等に基づいて適宜選択することで線路の持つインピーダンスも５０Ωに合わせることができる。もっとも、ワイヤのインダクタンスのみが不整合となるが、全体としては５０Ωに近いパッケージを得ることができる。むしろワイヤの高周波領域に与える影響を補正するため、インピーダンスを必ずしも５０Ωに設定せず、ワイヤの長さや径などを考慮して決定することが望ましい。
【００１５】
図２は、図１に示す半導体装置の高周波特性の一例を示すグラフである。本例の半導体装置は、４ＧＨｚ以下の周波数帯で使用されるものであり、そのときの半導体チップのインピーダンスと線路インピーダンスを共に５０Ωとし、ワイヤー長を１ｍｍとして形成したものである。また、このときのインターポーザの厚さは０．２ｍｍで比誘電率は４．６５、シグナルラインの幅は０．１ｍｍでグランドラインとの間隙は０．０５ｍｍであった。なお、図２において、横軸は周波数、縦軸は反射損失と挿入損失を示す。本図に示すように、使用帯域とされる４ＧＨｚまでの周波数帯において、反射損失は−１３ｄＢ以下、挿入損失は０〜−０．９ｄＢとなっている。これは、従来例に示したものに対して一般的に要求される反射損失−１０ｄＢ以下、挿入損失０〜−１ｄＢに比べ、同等の性能といえる。
【００１６】
一方、図９は、通常よく使用されている１６ピンのＳＳＯＰを使用した場合の高周波特性を示すグラフであり、横軸、縦軸は図２に示したものと同一のものを示す。なお、ＳＳＯＰ１６は一般的な樹脂モールドパッケージで、内部で半導体チップがリードフレームに搭載され、ワイヤボンディングが施されているものであり、その搭載した半導体チップは図２で使用したものと同一である。本図に示すとおり、図２の特性に比べ、周波数上昇による反射損失と挿入損失の増加割合が大きいことが判る。特に挿入損失においては、３．５ＧＨｚあたりから急激な増加を来たし、使用に耐えないことが明らかになっている。もっとも、前述したような一般的に要求される特性があるため、事実上２ＧＨｚ以上では使えないことになる。
【００１７】
また、本例では、インターポーザ１表面の各グランドライン６をそれぞれビアホール９でグランドパターン７に繋げており、そのグランドパターン７を電極８で囲まれる領域内に１つの連続したパターンで形成した構造としている。そのため、実装基板にもグランドパターン７に対応した面積を持つパターンを形成しておけば、そこへグランドパターン７を半田付け等で接合することにより、実装基板を放熱板として使用でき、ＳＳＯＰ等の樹脂封止パッケージに比較し、高い放熱性を得ることができる。なお、グランドパターン７は、電極８とマイグレーション等の問題を発生させない限り、電極８に囲まれる領域内で加工寸法限界まで拡張することができる。
【００１８】
図３は、本発明の一実施例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図を示し、１０はオープンスタブを示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００１９】
本例は、図１の半導体装置とオープンスタブ１０が形成されている点と、半導体チップのサイズが大きくなっている点のみ異なり、他は同じものである。即ち、オープンスタブ１０は、シグナルラインのパターンをワイヤーボンドのボンディングポイント（ワイヤーボンドポイント）からビアホール９と反対方向に延在してなり、ワイヤーボンドポイントからビアホールとの接続部までは伝送線路として機能し、ワイヤーボンドポイントから反対方向に延在したパターンの開放端まではワイヤーのインダクタンス成分をキャンセルするオープンスタブとして機能する。従って、半導体チップのサイズが大きくなったためにボンディングポイントがインターポーザ端近傍に移っても、オープンスタブによってワイヤーのインダクタンス成分を補正することができる。
【００２０】
ワイヤの高周波領域での影響は、周波数が高くなるとワイヤのインピーダンスも高くなることが知られている。ワイヤのインピーダンスをＺ、インダクタンスをＬ、周波数をｆとすると、これらの間には、Ｚ＝２ｊπｆＬ（ｊ2＝−１）の関係が存在する。従って、５０Ωで設計された半導体チップをワイヤで接続すると、そのインピーダンスが５０Ωからずれてくるが、そのずれ幅が高い周波数になれば大きくなる。
【００２１】
図４は、図３に示した半導体装置の高周波特性であるが、先に図２で示したオープンスタブがない半導体装置の特性と比較して、挿入損失及び反射損失の増加割合がともに緩やかになっていることが判る。これは使用する周波数帯域の最高周波数４ＧＨｚにおける挿入損失と反射損失が最も少なくなるよう、ワイヤーボンドポイントを選択したためである。即ち、オープンスタブがワイヤのもつインダクタンス成分を打ち消した結果を示している。因みに、本例は、図１の半導体装置のシグナルラインのパターンをその端部からさらに０．４５ｍｍ延長しており、このときのオープンスタブの長さは０．８ｍｍであった。
【００２２】
図５は、図３における半導体チップをサイズの小さなものに変えた場合を示す例で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図を示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
本例のように、半導体チップのサイズが小さくなった場合でも、ワイヤーのインダクタンス成分の補正が可能である。
【００２３】
図６は、このときの高周波特性の例である。インターポーザへのワイヤ長が大きい半導体チップを搭載したときと同じとすると、小さい半導体チップを搭載したことにより、オープンスタブ長は短くなり、伝送線路長が長くなる。図６は、ワイヤ長１ｍｍ、オープンスタブ長０．３ｍｍのときの特性である。従って、半導体チップは図３よりも一辺あたり１ｍｍ小さい半導体チップが搭載されたことになる。本図が示すように図４と比較して挿入損失で０．１８ｄＢ、反射損失で１．６８ｄＢ劣る結果ながら、前述した従来要求されている特性に対して見劣りがしない特性である。
また、図２と比較すると挿入損失で０．１６ｄＢ、反射損失で０．８ｄＢ優る結果である。これは、小さいチップを搭載しオープンスタブ長が短くなっても、オープンスタブの補正効果があることを示している。
【００２４】
図７も図５に示した例の高周波特性の例であり、ワイヤー長を長くした場合を示す。インターポーザへのワイヤボンドポイントが、図３に示した大きい半導体チップを搭載したときと同じであるとして、小さい半導体チップを搭載したことによりワイヤ長が長くなったと想定した。このときのワイヤ長は１．５ｍｍであった。本図が示すように図２と比較して挿入損失で０．３９ｄＢ、反射損失で１．６ｄＢ劣る結果ながら、前述した従来要求されている特性を満足し得る程までに特性劣化を抑制している。通常、ワイヤ長は限界まで短くするものであるが、このようにワイヤ長を長くしてもオープンスタブによるインダクタンス成分の補正がなされるため、それだけ回路設計に冗長性を持たせることができる。
また、従来例である図９と比較すると挿入損失で１．６７ｄＢ、反射損失で７．３ｄＢ優る結果である。これは、小さいチップを搭載しそのことによってワイヤ長が長くなってもオープンスタブの補正効果があることを示している。
【００２５】
このように、インターポーザ上に接着する半導体チップのサイズを変えることによって、ワイヤーボンドポイントが変わっても、またはワイヤー長が長くなってもワイヤーのインダクタンス成分の補正が可能となる。よって、本実施例によれば、図１に示したものよりも容易に半導体チップのインピーダンスに合わせたパッケージを得ることができる。
また、図３のようにオープンスタブの一部を半導体チップの下に位置させることにより、オープンスタブを設けることによる回路面積の増大を抑止することができる。このことは、これまで述べたように、インターポーザに接着する半導体チップの大きさに自由度を与えることにもなり、パッケージに汎用性を持たせることができる。
【００２６】
図８は、本発明の別の実施例を示すであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は後述する第２のインターポーザの平面図を示し、１ａ及び１ｂはそれぞれ第１及び第２のインターポーザ、９ａ及び９ｂはビアホール、１０ａはオープンスタブ、１１は半導体チップ搭載用穴を示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００２７】
本例で使用するインターポーザは第１のインターポーザと第２のインターポーザからなる多層構造を有し、第１のインターポーザに矩形状の貫通穴を設けることによって半導体チップ搭載用穴１１を形成している。半導体チップ２は、半導体チップ搭載用穴１１内に挿入され、第２のインターポーザ１ｂ上に接着されている。
【００２８】
第１のインターポーザ１ａの半導体チップ搭載用穴１１の周辺には、シグナルライン５が複数配置されており、これらはビアホール９ａによって裏面に導通可能となっており、そのビアホール９ａには、第２のインターポーザ１ｂ上に形成されたオープンスタブ１０ａが電気的に接続されている。
【００２９】
一方、第２のインターポーザ１ｂ上には、図８（ｃ）で示したようなパターンが形成されている。それは図１（ａ）や図３（ａ）で示したパターンと略同一であり、それらの図のシグナルライン５やオープンスタブ１０に相当する部分が全てオープンスタブ１０ａとなったものにほぼ等しい。オープンスタブ１０ａ及びグランドライン６はそれぞれビアホール９ｂによって裏面の電極８及びグランドパターン７に電気的に接続されている。
【００３０】
このような構成とすることにより、ワイヤ長を短くしてボンディングすることができ、高周波領域では無視できなくなるワイヤのインダクタンス成分を小さくでき、ワイヤの高周波に与える影響を小さくでき、加えてオープンスタブによって補正できるため、さらに５０Ωに近いパッケージを得ることができる。
また、モールド樹脂４が半導体チップ搭載用穴１１にも充填されることから密着性を向上し、容易に剥離しない構造とすることができる。
【００３１】
以上、発明の実施の形態について述べたが、本発明はこれに限らず、請求の範囲に記載された発明の趣旨を逸脱しない限り種々の変更が可能である。例えば、上記実施例において、１層または２層のインターポーザを使用するものについて言及したが、３層以上の多層構造のインターポーザや多層構造のインターポーザをさらに積層したものを使用しても同様の効果を得ることができる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、インターポーザ上にシグナルラインをグランドラインとともに構成することにより、樹脂モールドとインターポーザを用いた高周波用パッケージを得ることができる。しかも、シグナルラインにそのパターンを延在させて形成したオープンスタブを設けたことから、より５０Ωに近い高周波用パッケージを得ることができる。またこのパッケージは、主流となっているパッケージングプロセスを使用でき、さらにパッケージサイズを小さく・薄くかつ軽くできる特徴がある。そして、小さいパッケージの問題点であった、耐熱性に関しても、インターポーザのグランドパターンとマザーボード等の実装基板に設けられたグランドとを半田接合することにより、高い放熱性を得ることができる。
【図面の簡単な説明】
【図１】本発明の参考例を示す図である。
【図２】図１に示した参考例の特性を示すグラフである。
【図３】本発明の実施例を示す図である。
【図４】図３に示した実施例の特性を示すグラフである。
【図５】本発明の別の実施例を示す図である。
【図６】図５に示した実施例の高周波特性を示す図である。
【図７】図５に示した実施例の高周波特性を示す図である。
【図８】本発明の更に別の実施例を示す図である。
【図９】パッケージとして、ＳＳＯＰ１６を用いた場合の特性を示すグラフである。
【図１０】従来の高周波用パッケージを用いた半導体装置を示す図である。
【符号の説明】
１：インターポーザ、１ａ：第１のインターポーザ、１ｂ：第２のインターポーザ、２：半導体チップ、３：ボンディングワイヤ、４：モールド樹脂、５：シグナルライン、６：グランドライン、７：グランドパターン、８：電極、９，９ａ，９ｂ：ビアホール、１０：オープンスタブ、１１：半導体チップ搭載用穴、１２：５０Ω線路、１３：同軸コネクタ、１４：金属筐体、１５：基板、１６：グランドパターン
【発明の属する技術分野】
本発明は、インターポーザを用いた半導体装置に関し、特に高い周波数領域まで使用できるものに関する。
【０００２】
【従来の技術】
高い周波数領域で使用される場合、周波数が低い場合には無視できた線路のインダクタンス及びキャパシタンスが無視できなくなる。従って、半導体チップは入出力を５０Ω又は７５Ωとし設計している。しかしながら、パッケージがそれらのインピーダンスからかけ離れていると、ミスマッチとなり半導体チップ単体の特性とパッケージング後の特性が異なり、使用できなくなる場合も少なくない。現在ＩＣパツケージの主流となっているＳＳＯＰ（shrink Small Outline Package）等樹脂モールドパツケージは、２ＧＨｚを超えた領域では使用できないということが知られている。そのため基板上にインピーダンスが５０Ωになるよう計算された線路を配し、５０Ωで設計された半導体チップとミスマッチを起こさないようにしたパッケージが使用されている。さらに封止も誘電損失のあるモールド樹脂は使用せず、乾燥空気又は窒素によって充填し蓋をするという方法を採っている。
【０００３】
図１０に示すものはその一例であり、（ａ）に平面図、（ｂ）に側面断面図を示す。なお、図の理解のため、（ａ）の平面図において蓋は省略してある。本図において、２は半導体チップ、３はボンディングワイヤ、１２はシグナルライン、１３は同軸コネクタ、１４は金属筐体、１５は基板、１６はグランドパターンを示す。
【０００４】
基板１５は、所定厚さのアルミナ等の誘電体からなり、裏面全面にグランドパターン１６が被着されている。シグナルライン１２はこのような基板１５の表面にパターニングされ、マクロストリップ線路となっている。本図に示すように、半導体チップ２はワイヤのインダクタンスの影響を考慮し、極力ワイヤ長を短くするため、基板１５を介さずに直接金属筐体１４上に搭載され、ボンディングワイヤ３・シグナルライン１２・同軸コネクタ１３を介して外部と接続できるよう構成されている。同軸コネクタ１３とシグナルライン１２のインピーダンスは５０Ωであるため、ほぼ５０Ω化されたパッケージを得ることができる。
【０００５】
【発明が解決しようとする課題】
上記図１０のような構造のパッケージでは、接続する他の部品も同軸構造が必要である。また、同軸コネクタを使用することから、半導体チップに比べてパッケージサイズが大きくなってしまう。さらに金属製の筐体を使用することからパッケージ重量が重くなってしまい、携帯機器への使用には大きな欠点となってしまう。
【０００６】
本発明は、上記間題点を解消し、容易に構成でき、小さく薄く軽いパッケージを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、前記インターポーザは、前記半導体チップ周辺に複数配置された前記シグナルラインと、該シグナルラインの両脇に配置されたグランドラインと、前記シグナルラインと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備し、前記複数のシグナルラインには、該シグナルラインのパターンを前記ワイヤーボンドのボンディングポイントから前記ビアホールと反対方向に延在してなるオープンスタブが形成されていることを特徴とする。
【０００８】
また、モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、前記インターポーザは、貫通穴と、該貫通穴周辺に複数配置された前記シグナルラインと、該シグナルラインを裏面に導通させるビアホールとを具備する第１のインターポーザと、前記ビアホールのそれぞれに接続する複数のオープンスタブと、該オープンスタブの両脇に配置されたグランドラインと、前記オープンスタブと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備する第２のインターポーザとからなる多層構造を有し、前記半導体チップが前記貫通穴に挿入され、前記第２のインターポーザ上へ接着されていることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を実施例及び図面を用いて説明する。なお、複数の図面にわたって同一又は相当するものには同一の符号を付し、説明の重複を避けた。
【００１１】
図１は本発明の参考例を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は底面図を示す。また、本図において、１はインターポーザ、４はモールド樹脂、５はシグナルライン、６はグランドライン、７はグランドパターン、８は電極、９はビアホールを示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００１２】
インターポーザ１はアルミナ等からなる誘電体であり、その表面には、シグナルライン５とともにグランドライン６が金属パターンで形成され、そのパターンは、シグナルライン５の両脇にグランドライン６が配置された形となっている。一方、インターポーザ１の裏面にはグランドパターン７と電極８の金属パターンが形成され、シグナルライン５と電極８がビアホール９によって電気的に接続され、各グランドライン６とグランドパターン７もそれぞれビアホール９によって電気的に接続されている。なお、図中インターポーザ１の角部近傍にあり、ビアホール９には接続しているがシグナルライン５が形成されていない端子があるが、これは半導体チップに形成した回路のグランド接続用のものあるいは電源接続用のものであり、信号が流れるものではない。
【００１３】
さらに、このシグナルライン５とグランドライン６を配置したインターポーザ１上には、半導体チップ２が接着され、半導体チップ２の電極とシグナルライン５がボンディングワイヤ３にて接続され、それら全てがモールド樹脂４によって覆われている。なお、図示省略しているが、インターポーザ１の表裏のシグナルライン５、グランドライン６、グランドパターン７、電極８には、それらの電気的接続に必要な部分のみ露出するようにしたレジストが被着している。
【００１４】
このような構造であるため、インターポーザ１表面でシグナルライン５がコプレーナ線路となり、そのインピーダンスを半導体チップの持つ任意のインピーダンスに合わせることができる。例えば、半導体チップが５０Ω系で設計され作製されている場合、シグナルライン５の線幅及びグランドライン６との距離をシミュレーションや実験結果等に基づいて適宜選択することで線路の持つインピーダンスも５０Ωに合わせることができる。もっとも、ワイヤのインダクタンスのみが不整合となるが、全体としては５０Ωに近いパッケージを得ることができる。むしろワイヤの高周波領域に与える影響を補正するため、インピーダンスを必ずしも５０Ωに設定せず、ワイヤの長さや径などを考慮して決定することが望ましい。
【００１５】
図２は、図１に示す半導体装置の高周波特性の一例を示すグラフである。本例の半導体装置は、４ＧＨｚ以下の周波数帯で使用されるものであり、そのときの半導体チップのインピーダンスと線路インピーダンスを共に５０Ωとし、ワイヤー長を１ｍｍとして形成したものである。また、このときのインターポーザの厚さは０．２ｍｍで比誘電率は４．６５、シグナルラインの幅は０．１ｍｍでグランドラインとの間隙は０．０５ｍｍであった。なお、図２において、横軸は周波数、縦軸は反射損失と挿入損失を示す。本図に示すように、使用帯域とされる４ＧＨｚまでの周波数帯において、反射損失は−１３ｄＢ以下、挿入損失は０〜−０．９ｄＢとなっている。これは、従来例に示したものに対して一般的に要求される反射損失−１０ｄＢ以下、挿入損失０〜−１ｄＢに比べ、同等の性能といえる。
【００１６】
一方、図９は、通常よく使用されている１６ピンのＳＳＯＰを使用した場合の高周波特性を示すグラフであり、横軸、縦軸は図２に示したものと同一のものを示す。なお、ＳＳＯＰ１６は一般的な樹脂モールドパッケージで、内部で半導体チップがリードフレームに搭載され、ワイヤボンディングが施されているものであり、その搭載した半導体チップは図２で使用したものと同一である。本図に示すとおり、図２の特性に比べ、周波数上昇による反射損失と挿入損失の増加割合が大きいことが判る。特に挿入損失においては、３．５ＧＨｚあたりから急激な増加を来たし、使用に耐えないことが明らかになっている。もっとも、前述したような一般的に要求される特性があるため、事実上２ＧＨｚ以上では使えないことになる。
【００１７】
また、本例では、インターポーザ１表面の各グランドライン６をそれぞれビアホール９でグランドパターン７に繋げており、そのグランドパターン７を電極８で囲まれる領域内に１つの連続したパターンで形成した構造としている。そのため、実装基板にもグランドパターン７に対応した面積を持つパターンを形成しておけば、そこへグランドパターン７を半田付け等で接合することにより、実装基板を放熱板として使用でき、ＳＳＯＰ等の樹脂封止パッケージに比較し、高い放熱性を得ることができる。なお、グランドパターン７は、電極８とマイグレーション等の問題を発生させない限り、電極８に囲まれる領域内で加工寸法限界まで拡張することができる。
【００１８】
図３は、本発明の一実施例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図を示し、１０はオープンスタブを示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００１９】
本例は、図１の半導体装置とオープンスタブ１０が形成されている点と、半導体チップのサイズが大きくなっている点のみ異なり、他は同じものである。即ち、オープンスタブ１０は、シグナルラインのパターンをワイヤーボンドのボンディングポイント（ワイヤーボンドポイント）からビアホール９と反対方向に延在してなり、ワイヤーボンドポイントからビアホールとの接続部までは伝送線路として機能し、ワイヤーボンドポイントから反対方向に延在したパターンの開放端まではワイヤーのインダクタンス成分をキャンセルするオープンスタブとして機能する。従って、半導体チップのサイズが大きくなったためにボンディングポイントがインターポーザ端近傍に移っても、オープンスタブによってワイヤーのインダクタンス成分を補正することができる。
【００２０】
ワイヤの高周波領域での影響は、周波数が高くなるとワイヤのインピーダンスも高くなることが知られている。ワイヤのインピーダンスをＺ、インダクタンスをＬ、周波数をｆとすると、これらの間には、Ｚ＝２ｊπｆＬ（ｊ2＝−１）の関係が存在する。従って、５０Ωで設計された半導体チップをワイヤで接続すると、そのインピーダンスが５０Ωからずれてくるが、そのずれ幅が高い周波数になれば大きくなる。
【００２１】
図４は、図３に示した半導体装置の高周波特性であるが、先に図２で示したオープンスタブがない半導体装置の特性と比較して、挿入損失及び反射損失の増加割合がともに緩やかになっていることが判る。これは使用する周波数帯域の最高周波数４ＧＨｚにおける挿入損失と反射損失が最も少なくなるよう、ワイヤーボンドポイントを選択したためである。即ち、オープンスタブがワイヤのもつインダクタンス成分を打ち消した結果を示している。因みに、本例は、図１の半導体装置のシグナルラインのパターンをその端部からさらに０．４５ｍｍ延長しており、このときのオープンスタブの長さは０．８ｍｍであった。
【００２２】
図５は、図３における半導体チップをサイズの小さなものに変えた場合を示す例で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図を示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
本例のように、半導体チップのサイズが小さくなった場合でも、ワイヤーのインダクタンス成分の補正が可能である。
【００２３】
図６は、このときの高周波特性の例である。インターポーザへのワイヤ長が大きい半導体チップを搭載したときと同じとすると、小さい半導体チップを搭載したことにより、オープンスタブ長は短くなり、伝送線路長が長くなる。図６は、ワイヤ長１ｍｍ、オープンスタブ長０．３ｍｍのときの特性である。従って、半導体チップは図３よりも一辺あたり１ｍｍ小さい半導体チップが搭載されたことになる。本図が示すように図４と比較して挿入損失で０．１８ｄＢ、反射損失で１．６８ｄＢ劣る結果ながら、前述した従来要求されている特性に対して見劣りがしない特性である。
また、図２と比較すると挿入損失で０．１６ｄＢ、反射損失で０．８ｄＢ優る結果である。これは、小さいチップを搭載しオープンスタブ長が短くなっても、オープンスタブの補正効果があることを示している。
【００２４】
図７も図５に示した例の高周波特性の例であり、ワイヤー長を長くした場合を示す。インターポーザへのワイヤボンドポイントが、図３に示した大きい半導体チップを搭載したときと同じであるとして、小さい半導体チップを搭載したことによりワイヤ長が長くなったと想定した。このときのワイヤ長は１．５ｍｍであった。本図が示すように図２と比較して挿入損失で０．３９ｄＢ、反射損失で１．６ｄＢ劣る結果ながら、前述した従来要求されている特性を満足し得る程までに特性劣化を抑制している。通常、ワイヤ長は限界まで短くするものであるが、このようにワイヤ長を長くしてもオープンスタブによるインダクタンス成分の補正がなされるため、それだけ回路設計に冗長性を持たせることができる。
また、従来例である図９と比較すると挿入損失で１．６７ｄＢ、反射損失で７．３ｄＢ優る結果である。これは、小さいチップを搭載しそのことによってワイヤ長が長くなってもオープンスタブの補正効果があることを示している。
【００２５】
このように、インターポーザ上に接着する半導体チップのサイズを変えることによって、ワイヤーボンドポイントが変わっても、またはワイヤー長が長くなってもワイヤーのインダクタンス成分の補正が可能となる。よって、本実施例によれば、図１に示したものよりも容易に半導体チップのインピーダンスに合わせたパッケージを得ることができる。
また、図３のようにオープンスタブの一部を半導体チップの下に位置させることにより、オープンスタブを設けることによる回路面積の増大を抑止することができる。このことは、これまで述べたように、インターポーザに接着する半導体チップの大きさに自由度を与えることにもなり、パッケージに汎用性を持たせることができる。
【００２６】
図８は、本発明の別の実施例を示すであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は後述する第２のインターポーザの平面図を示し、１ａ及び１ｂはそれぞれ第１及び第２のインターポーザ、９ａ及び９ｂはビアホール、１０ａはオープンスタブ、１１は半導体チップ搭載用穴を示す。なお、図の理解のため、（ａ）の平面図において、モールド樹脂４は省略し、半導体チップ２は輪郭のみ点線で示している。
【００２７】
本例で使用するインターポーザは第１のインターポーザと第２のインターポーザからなる多層構造を有し、第１のインターポーザに矩形状の貫通穴を設けることによって半導体チップ搭載用穴１１を形成している。半導体チップ２は、半導体チップ搭載用穴１１内に挿入され、第２のインターポーザ１ｂ上に接着されている。
【００２８】
第１のインターポーザ１ａの半導体チップ搭載用穴１１の周辺には、シグナルライン５が複数配置されており、これらはビアホール９ａによって裏面に導通可能となっており、そのビアホール９ａには、第２のインターポーザ１ｂ上に形成されたオープンスタブ１０ａが電気的に接続されている。
【００２９】
一方、第２のインターポーザ１ｂ上には、図８（ｃ）で示したようなパターンが形成されている。それは図１（ａ）や図３（ａ）で示したパターンと略同一であり、それらの図のシグナルライン５やオープンスタブ１０に相当する部分が全てオープンスタブ１０ａとなったものにほぼ等しい。オープンスタブ１０ａ及びグランドライン６はそれぞれビアホール９ｂによって裏面の電極８及びグランドパターン７に電気的に接続されている。
【００３０】
このような構成とすることにより、ワイヤ長を短くしてボンディングすることができ、高周波領域では無視できなくなるワイヤのインダクタンス成分を小さくでき、ワイヤの高周波に与える影響を小さくでき、加えてオープンスタブによって補正できるため、さらに５０Ωに近いパッケージを得ることができる。
また、モールド樹脂４が半導体チップ搭載用穴１１にも充填されることから密着性を向上し、容易に剥離しない構造とすることができる。
【００３１】
以上、発明の実施の形態について述べたが、本発明はこれに限らず、請求の範囲に記載された発明の趣旨を逸脱しない限り種々の変更が可能である。例えば、上記実施例において、１層または２層のインターポーザを使用するものについて言及したが、３層以上の多層構造のインターポーザや多層構造のインターポーザをさらに積層したものを使用しても同様の効果を得ることができる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、インターポーザ上にシグナルラインをグランドラインとともに構成することにより、樹脂モールドとインターポーザを用いた高周波用パッケージを得ることができる。しかも、シグナルラインにそのパターンを延在させて形成したオープンスタブを設けたことから、より５０Ωに近い高周波用パッケージを得ることができる。またこのパッケージは、主流となっているパッケージングプロセスを使用でき、さらにパッケージサイズを小さく・薄くかつ軽くできる特徴がある。そして、小さいパッケージの問題点であった、耐熱性に関しても、インターポーザのグランドパターンとマザーボード等の実装基板に設けられたグランドとを半田接合することにより、高い放熱性を得ることができる。
【図面の簡単な説明】
【図１】本発明の参考例を示す図である。
【図２】図１に示した参考例の特性を示すグラフである。
【図３】本発明の実施例を示す図である。
【図４】図３に示した実施例の特性を示すグラフである。
【図５】本発明の別の実施例を示す図である。
【図６】図５に示した実施例の高周波特性を示す図である。
【図７】図５に示した実施例の高周波特性を示す図である。
【図８】本発明の更に別の実施例を示す図である。
【図９】パッケージとして、ＳＳＯＰ１６を用いた場合の特性を示すグラフである。
【図１０】従来の高周波用パッケージを用いた半導体装置を示す図である。
【符号の説明】
１：インターポーザ、１ａ：第１のインターポーザ、１ｂ：第２のインターポーザ、２：半導体チップ、３：ボンディングワイヤ、４：モールド樹脂、５：シグナルライン、６：グランドライン、７：グランドパターン、８：電極、９，９ａ，９ｂ：ビアホール、１０：オープンスタブ、１１：半導体チップ搭載用穴、１２：５０Ω線路、１３：同軸コネクタ、１４：金属筐体、１５：基板、１６：グランドパターン
Claims (2)
- モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、前記インターポーザは、前記半導体チップ周辺に複数配置された前記シグナルラインと、該シグナルラインの両脇に配置されたグランドラインと、前記シグナルラインと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備し、
前記複数のシグナルラインには、該シグナルラインのパターンを前記ワイヤーボンドのボンディングポイントから前記ビアホールと反対方向に延在してなるオープンスタブが形成されていることを特徴とする高周波用半導体装置。 - モールド樹脂とインターポーザとともに半導体パッケージを構成し、半導体チップがインターポーザ上に接着され、該半導体チップと前記インターポーザ上にパターニングされたシグナルラインをワイヤーボンドで接続したインターポーザを使用した高周波用半導体装置において、
前記インターポーザは、貫通穴と、該貫通穴周辺に複数配置された前記シグナルラインと、該シグナルラインを裏面に導通させるビアホールとを具備する第１のインターポーザと、前記ビアホールのそれぞれに接続する複数のオープンスタブと、該オープンスタブの両脇に配置されたグランドラインと、前記オープンスタブと前記グランドラインをそれぞれ裏面に導通させるビアホールとを具備する第２のインターポーザとからなる多層構造を有し、前記半導体チップが前記貫通穴に挿入され、前記第２のインターポーザ上へ接着されていることを特徴とする高周波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167727A JP4616968B2 (ja) | 2000-06-05 | 2000-06-05 | インターポーザを使用した高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167727A JP4616968B2 (ja) | 2000-06-05 | 2000-06-05 | インターポーザを使用した高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352000A JP2001352000A (ja) | 2001-12-21 |
| JP4616968B2 true JP4616968B2 (ja) | 2011-01-19 |
Family
ID=18670846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167727A Expired - Fee Related JP4616968B2 (ja) | 2000-06-05 | 2000-06-05 | インターポーザを使用した高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4616968B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4237517B2 (ja) * | 2003-03-05 | 2009-03-11 | シャープ株式会社 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
| US7223924B2 (en) * | 2003-09-23 | 2007-05-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Via placement for layer transitions in flexible circuits with high density ball grid arrays |
| JP4907178B2 (ja) * | 2006-01-26 | 2012-03-28 | パナソニック株式会社 | 半導体装置およびそれを備えた電子機器 |
| JP2013004784A (ja) * | 2011-06-17 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| US9368475B2 (en) | 2013-05-23 | 2016-06-14 | Industrial Technology Research Institute | Semiconductor device and manufacturing method thereof |
| TWI539572B (zh) | 2013-05-23 | 2016-06-21 | 財團法人工業技術研究院 | 半導體裝置及其製造方法 |
| JP7237790B2 (ja) * | 2019-03-04 | 2023-03-13 | 株式会社東芝 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04336702A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | パッケージ |
| JPH07240483A (ja) * | 1994-02-25 | 1995-09-12 | Oki Electric Ind Co Ltd | 高周波半導体装置のパッケージ |
| JP2000040771A (ja) * | 1998-07-24 | 2000-02-08 | Sumitomo Metal Electronics Devices Inc | 高周波パッケージ |
| JP2000068713A (ja) * | 1998-08-20 | 2000-03-03 | Murata Mfg Co Ltd | 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板 |
-
2000
- 2000-06-05 JP JP2000167727A patent/JP4616968B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04336702A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | パッケージ |
| JPH07240483A (ja) * | 1994-02-25 | 1995-09-12 | Oki Electric Ind Co Ltd | 高周波半導体装置のパッケージ |
| JP2000040771A (ja) * | 1998-07-24 | 2000-02-08 | Sumitomo Metal Electronics Devices Inc | 高周波パッケージ |
| JP2000068713A (ja) * | 1998-08-20 | 2000-03-03 | Murata Mfg Co Ltd | 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352000A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| US7854368B2 (en) | Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers | |
| US6294966B1 (en) | Interconnection device | |
| JPH0321089B2 (ja) | ||
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| US6717255B2 (en) | Chip carrier for a high-frequency electronic package | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP2005533366A (ja) | 高周波信号伝送に適合する電子デバイス・キャリア | |
| US6906406B2 (en) | Multiple dice package | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP2004112143A (ja) | 高周波信号用導体の接続構造、および半導体集積回路パッケージ | |
| JP4108099B2 (ja) | 電子部品のパッケージ | |
| US6770979B2 (en) | Semiconductor package and substrate thereof | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2001250849A (ja) | 半導体装置およびその製造方法 | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JPH0917906A (ja) | 半導体用パッケージ | |
| JP2001168235A (ja) | 高周波回路用パッケージ | |
| JPH0427170Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4616968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |