[go: up one dir, main page]

JP4590884B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4590884B2
JP4590884B2 JP2004061077A JP2004061077A JP4590884B2 JP 4590884 B2 JP4590884 B2 JP 4590884B2 JP 2004061077 A JP2004061077 A JP 2004061077A JP 2004061077 A JP2004061077 A JP 2004061077A JP 4590884 B2 JP4590884 B2 JP 4590884B2
Authority
JP
Japan
Prior art keywords
region
trench
conductivity type
gate electrode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004061077A
Other languages
English (en)
Other versions
JP2005026664A (ja
Inventor
白木　　聡
喜明 中山
祥司 水野
敬志 中野
山田　　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004061077A priority Critical patent/JP4590884B2/ja
Priority to EP20140190772 priority patent/EP2858115A3/en
Priority to EP20040013680 priority patent/EP1487023A3/en
Priority to EP20140190774 priority patent/EP2833411A3/en
Priority to US10/864,518 priority patent/US20050001265A1/en
Publication of JP2005026664A publication Critical patent/JP2005026664A/ja
Priority to US12/219,008 priority patent/US7799667B2/en
Application granted granted Critical
Publication of JP4590884B2 publication Critical patent/JP4590884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置およびその製造方法に関するものである。
トレンチゲートとプレーナゲートの両方を利用した横型パワー素子が知られている。この素子構造は、従来のプレーナゲートの横型パワー素子に対して、深く電流を流し、かつチャネル密度を向上することでオン抵抗の低減を実現する。
本発明者らは、プレーナゲートにより横方向に流す際の閾値電圧Ｖｔと、トレンチゲートにより縦方向に流す際の閾値電圧Ｖｔを決める部分の拡散層の濃度について検討を行った。その結果、図３８に示すように、横方向の接合部の濃度は１．６×１０17／ｃｍ3であるとともに縦方向の接合部の濃度は８×１０17／ｃｍ3であることが分かった。このように、横方向よりも縦方向の接合の濃度が高いと、横方向に流す際の閾値電圧Ｖｔよりも縦方向に流す際の閾値電圧Ｖｔが高くなる。従って、トレンチゲートにより電流が深く流れることが抑制され、オン抵抗の低減が困難となる。
本発明はこのような背景の下になされたものであって、その目的は、トレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる半導体装置およびその製造方法を提供することにある。
請求項１に記載の半導体装置は、第１導電型の半導体基板（３）における主表面（３ａ）での表層部において第２導電型のベース領域と接するように形成された第１導電型のウエル領域を有しており、第２導電型のベース領域におけるプレーナゲート電極と対向するチャネル領域となる不純物拡散領域が形成された部位のソース領域との横方向の接合部濃度は、第２導電型のベース領域におけるトレンチゲート電極と対向するチャネル領域となる部位の不純物濃度よりも同第２導電型の不純物濃度が高濃度となる態様で形成された不純物拡散領域を備えたことを特徴としている。これにより、トレンチゲート電極に対向するチャネル領域の不純物濃度と、プレーナゲート電極に対向するチャネル領域の不純物濃度との関係において、プレーナゲート電極に対向するチャネル領域の不純物濃度が高くなる。よって、トレンチゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値と、プレーナゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値との関係において、プレーナゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値が高くなる。その結果、従来構造に比べトレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
また、請求項２に記載の半導体装置は、第１導電型の半導体基板（３）における主表面（３ａ）での表層部において第２導電型のベース領域と接するように形成された第１導電型のウエル領域を有しており、上記ベース領域におけるトレンチゲート電極と対向するチャネル領域となる不純物拡散領域が形成された部位のソース領域との縦方向の接合部濃度は、第２導電型のベース領域におけるプレーナ電極と対向するチャネル領域となる部位の不純物濃度よりも同第２導電型の不純物濃度が低濃度となる態様で形成された不純物拡散領域を備えたことを特徴としている。これにより、トレンチゲート電極に対向するチャネル領域の不純物濃度と、プレーナゲート電極に対向するチャネル領域の不純物濃度との関係において、トレンチゲート電極に対向するチャネル領域の不純物濃度が低くなる。よって、トレンチゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値と、プレーナゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値との関係において、トレンチゲート電極に対向するチャネル領域を通して電流を流す際のＶｔ値が低くなる。その結果、従来構造に比べさらにトレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
請求項３に記載のように、請求項１または２に記載の半導体装置において半導体基板における素子形成領域の周囲に形成した素子分離用トレンチの内面に、上記第１の電極用ゲート絶縁膜と同一の絶縁膜を形成するとともに当該膜の内面にトレンチゲート電極を構成する膜と同一の膜を形成し、さらに、当該膜の内面に絶縁膜を形成する。このようにすると、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することができる。
請求項４に記載のように、請求項１または２に記載の半導体装置において半導体基板における素子形成領域の周囲に形成した素子分離用トレンチの内面に、上記第１のゲート絶縁膜よりも厚い絶縁膜を形成するとともに当該膜の内面にトレンチゲート電極を構成する膜と同一の膜を形成する。このようにすると、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することが可能となる。
請求項５に記載のように、請求項１または２に記載の半導体装置において半導体基板における素子形成領域の周囲に形成する素子分離用トレンチを二重以上設け、各トレンチの内面に、上記第１のゲート絶縁膜と同一の絶縁膜を形成するとともに当該膜の内面にトレンチゲート電極を構成する膜と同一の膜を形成する。このようにすると、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することができる。
請求項６に記載の半導体装置の製造方法においては、第１導電型の半導体基板の主表面にトレンチを形成する。そして、トレンチの内壁を含む半導体基板の主表面の上に第１および第２のゲート絶縁膜を形成する。次に、第１導電型の半導体基板における主表面での表層部に第２導電型のベース領域と接するように形成された第１導電型のウエル領域における不純物濃度よりも同第１導電型の不純物濃度が高い不純物拡散領域を、前記トレンチの内壁の表層部のチャネル領域となる部位に対し第１導電型の元素を斜めイオン注入して形成する。さらに、トレンチの内面において前記第１のゲート絶縁膜を介してトレンチゲート電極を形成するとともに、主表面の上に前記第２のゲート絶縁膜を介してプレーナゲート電極を形成する。さらには、前記第１導電型の不純物濃度が高い不純物拡散領域に重ねるように第２導電型のベース領域を形成して同不純物拡散領域を前記第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が低い不純物拡散領域とするとともにプレーナゲート電極をマスクとしたイオン注入にて第１導電型のソース領域を形成する。そして、前記第２導電型のベース領域におけるプレーナゲート電極と対向するチャネル領域となる部位に対し同第２導電型の元素を斜めイオン注入して前記第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が高い不純物拡散領域を形成する。このプレーナゲート電極と対向するチャネル領域となる不純物拡散領域が形成された部位のソース領域との横方向の接合部濃度は、第２導電型のベース領域におけるトレンチゲート電極と対向するチャネル領域となる部位の不純物濃度よりも同第２導電型の不純物濃度が高濃度となる態様となる。その結果、請求項１に記載の半導体装置を得ることができる。
請求項７に記載の半導体装置の製造方法においては、第１導電型の半導体基板の主表面にトレンチを形成する。そして、トレンチの内壁を含む半導体基板の主表面の上に第１および第２のゲート絶縁膜を形成する。次に、第１導電型の半導体基板における主表面での表層部に第２導電型のベース領域と接するように形成された第１導電型のウエル領域における不純物濃度よりも同第１導電型の不純物濃度が高い不純物拡散領域を、前記トレンチの内壁の表層部のチャネル領域となる部位に対し第１導電型の元素を斜めイオン注入して形成する。さらに、トレンチの内面において前記第１のゲート絶縁膜を介してトレンチゲート電極を形成する。さらには、前記第１導電型の不純物濃度が高い不純物拡散領域に重ねるように第２導電型のベース領域を形成して同不純物拡散領域を前記第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が低い不純物拡散領域とするとともに第１導電型のソース領域を形成する。そして、前記第２導電型のベース領域における半導体基板の主表面の表層部のチャネル領域となる部位に対し同第２導電型の元素をイオン注入して前記第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が高い不純物拡散領域を形成する。さらに、主表面の上に前記第２のゲート絶縁膜を介してプレーナゲート電極を形成する。このプレーナゲート電極と対向するチャネル領域となる不純物拡散領域が形成された部位のソース領域との横方向の接合部濃度は、第２導電型のベース領域におけるトレンチゲート電極と対向するチャネル領域となる部位の不純物濃度よりも同第２導電型の不純物濃度が高濃度となる態様となる。その結果、請求項１に記載の半導体装置を得ることができる。
請求項８に記載の半導体装置の製造方法においては、第１導電型の半導体基板の主表面にトレンチを形成する。そして、トレンチの内壁を含む半導体基板の主表面の上に第１および第２のゲート絶縁膜を形成する。さらに、トレンチの内面において前記第１のゲート絶縁膜を介して前記第１導電型をドープしたポリシリコンによりトレンチゲート電極を形成するとともに、主表面の上に前記第２のゲート絶縁膜を介してプレーナゲート電極を形成する。さらには、第２導電型のベース領域を形成するとともにプレーナゲート電極をマスクとしたイオン注入にて第１導電型のソース領域を形成する。そして、熱処理により前記第１導電型をドープしたポリシリコンから同第１導電型の元素を前記第２導電型のベース領域に拡散させてこの第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が低い不純物拡散領域を形成する。加えて、前記第２導電型のベース領域におけるプレーナゲート電極と対向するチャネル領域となる部位に対し同第２導電型の元素を斜めイオン注入して前記第２導電型のベース領域における不純物濃度よりも同第２導電型の不純物濃度が高い不純物拡散領域を形成する。そして、トレンチゲート電極と対向するチャネル領域となる不純物拡散領域が形成された部位のソース領域との縦方向の接合部濃度は、第２導電型のベース領域におけるプレーナゲート電極と対向するチャネル領域となる部位の不純物濃度よりも同第２導電型の不純物濃度が低濃度となる態様となる。その結果、請求項２に記載の半導体装置を得ることができる。
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
図１に、本実施形態における半導体装置の縦断面を示す。本実施形態においてはＳＯＩ基板を用いている。つまり、シリコン基板１の上に絶縁膜（シリコン酸化膜）２を介して薄い単結晶シリコン層（単結晶半導体層）３が形成され、ＳＯＩ基板を構成している。単結晶シリコン層３において、絶縁膜２に達する素子分離用トレンチ４が形成され、このトレンチ４にて多数の素子形成島が区画形成されている。素子分離用トレンチ４に関して、トレンチ４の側面にはシリコン酸化膜５が形成されるとともに、シリコン酸化膜５の内方にはポリシリコン膜６が充填されている。図１において、第１の素子形成島はロジック部であり、このロジック部においてＣＭＯＳトランジスタが形成されている。また、第２の素子形成島はパワーＭＯＳ部であり、横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）が形成されている。以下の説明においてＮ型を第１導電型とするとともに、Ｐ型を第２導電型とする。
ロジック部におけるＣＭＯＳトランジスタに関してＮチャネルＭＯＳとして、Ｎ-シリコン層３の表層部にはＰウエル領域１０が形成されている。Ｐウエル領域１０の表層部にはＮ+ソース領域１１とＮ+ドレイン領域１２が離間して形成されている。また、Ｐウエル領域１０の上にはゲート酸化膜（図示略）を介してゲート電極１３が配置されている。一方、ＰチャネルＭＯＳとして、Ｎ-シリコン層３の表層部にはＰ+ソース領域１４とＰ+ドレイン領域１５が離間して形成され、さらに、Ｎ-シリコン層３の上にはゲート酸化膜（図示略）を介してゲート電極１６が配置されている。
パワーＭＯＳ部における横型ＭＯＳトランジスタについて説明する。図１でのＹ部の詳細を、図２，３，４を用いて説明する。図２は平面図であり、図２のＡ−Ａ線での縦断面を図３に、図２のＢ−Ｂ線での縦断面を図４に示す。このＭＯＳトランジスタにおいてＮ-シリコン層３を半導体基板として素子を作り込んでおり、Ｎ-シリコン層３の上面（３ａ）を半導体基板の主表面としている。
図３において、Ｎ-シリコン層３（基板の主表面３ａ）での表層部にはＰベース領域２０，２１が形成されている。Ｐベース領域２１はウエル領域であり、それよりもＰベース領域２０が深く形成されている。Ｐベース領域２０，２１内におけるＮ-シリコン層３（基板の主表面３ａ）での表層部にはＮ+ソース領域２２がＰベース領域２１よりも浅く形成されている。また、Ｐベース領域２０，２１内におけるＮ-シリコン層３（基板の主表面３ａ）での表層部には、Ｐ+ベースコンタクト領域２３がＮ+ソース領域２２と隣接し、かつＰベース領域２１よりも浅く形成されている。
Ｎ-シリコン層３（基板の主表面３ａ）での表層部にはＮウエル領域２４がＰベース領域２１と接するように形成されている。Ｎウエル領域２４内におけるＮ-シリコン層３（基板の主表面３ａ）での表層部にはＮ+ドレイン領域２５がＰベース領域２０，２１とは離間した位置に、Ｎウエル領域２４よりも浅く形成されている。
図４に示すように、Ｎ-シリコン層３（基板）の主表面３ａからトレンチ２６が掘られている。トレンチ２６の平面構造として、図２に示すごとくＮ+ソース領域２２からＮ+ドレイン領域２５に向かう方向においてソース領域２２とドレイン領域２５との間のＰベース領域２０，２１を貫通するように形成されている。
図４に示すように、トレンチ２６の内面においてゲート酸化膜（ゲート絶縁膜）２７を介してトレンチゲート電極２８が形成されている。詳しくは、トレンチゲート電極２８はリンがドープされたポリシリコンを用いており、このポリシリコンがゲート電極としてトレンチ２６に埋め込まれている。
Ｎ-シリコン層３（基板の主表面３ａ）にはＬＯＣＯＳ酸化膜２９が形成され、ＬＯＣＯＳ酸化膜２９はＮ+ソース領域２２とＮ+ドレイン領域２５との間に延設されている。また、図３に示すように、基板表面（主表面３ａ）の上にゲート酸化膜（ゲート絶縁膜）３０を介してプレーナゲート電極３１が形成されている。このプレーナゲート電極３１も前述のトレンチゲート電極２８と同様にリンがドープされたポリシリコンを用いている。プレーナおよびトレンチゲート電極（不純物ドープトポリシリコン膜）の表面にはシリコン酸化膜３２が形成されている。
Ｎ-シリコン層３の上にはソース電極３３とドレイン電極３４が形成されている。ソース電極３３はＮ+ソース領域２２およびＰ+ベースコンタクト領域２３と電気的に接続されている。ドレイン電極３４はＮ+ドレイン領域２５と電気的に接続されている。
そして、横型パワーＭＯＳトランジスタがオフ時（ドレイン電位：正の所定電位，ゲート電位：０ボルト，ソース電位：０ボルト）の場合、電流は流れない。
一方、横型パワーＭＯＳトランジスタがオン時（ドレイン電位：正の所定電位，ゲート電位：正の所定電位，ソース電位：０ボルト）の場合、Ｐベース領域２０，２１におけるトレンチゲート電極２８に対向する部位およびプレーナゲート電極３１に対向する部位に反転層が形成される。そして、図２，３においてＩplにて示す電流経路にてＮ+ソース領域２２から、Ｐベース領域２０，２１におけるプレーナゲート電極３１に対向する部位（反転層）を通して、ドリフト領域であるＮウエル領域２４を介してＮ+ドレイン領域２５に電流が流れる。また、図２，４においてＩtrにて示す電流経路にてＮ+ソース領域２２から、Ｐベース領域２０，２１におけるトレンチゲート電極２８に対向する部位（反転層）を通して、ドリフト領域であるＮウエル領域２４を介してＮ+ドレイン領域２５に電流が流れる。このとき、電流経路Ｉtrは表面から離れた深い部分にまで形成され、そのためオン抵抗を小さくすることができる。このようにして、トレンチゲートとプレーナゲートの両方を利用した横型パワー素子構造の本トランジスタにおいては、従来のプレーナゲートの横型パワー素子に対して、深く電流を流し、かつチャネル密度を向上することでオン抵抗の低減を実現することができる。
さらに本実施形態では、図３に示すごとく、Ｐベース領域２０，２１の表層部においてＰ型の高濃度な不純物拡散領域（Ｐ+領域３５）が形成されている。詳しくは、Ｐ+領域３５がＰベース領域２０，２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位に形成されている。このように、ベース領域の一部に不純物濃度が高い領域（３５）が形成されている。
次に、製造方法を、図５〜図９を用いて説明する。
まず、図５に示すように、ＳＯＩ基板を用意する。つまり、シリコン基板１の上に絶縁膜（シリコン酸化膜）２を介してＮ-シリコン層３が形成されたＳＯＩ基板を用意する。そして、Ｎ-シリコン層３にトレンチ４（図１参照）を形成するとともに、トレンチ４の側面にシリコン酸化膜５を形成し、さらに、シリコン酸化膜５の内方にポリシリコン膜６を充填する。これにより、トレンチ４にて多数の素子形成島に区画される。続いて、横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）の形成島において、図５のごとくＰベース領域２０およびＮウエル領域２４を形成する。
さらに、図６（ａ）に示すように、横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）の形成島において、ＬＯＣＯＳ酸化膜２９を形成する。そして、図６（ｂ）に示すように、酸化膜４０，４１を積層するとともにホトレジストを用いてトレンチ形成領域を開口する。酸化膜４０の厚さは４２５Å程度であり、酸化膜４１の厚さは５０００Å程度である。引き続き、図６（ｃ）に示すように、酸化膜４０，４１の開口部からＮ-シリコン層３をドライエッチングしてトレンチ２６を形成する。さらに、ウエットエッチングにて反応生成物を除去する。
このようにして、Ｎ-シリコン層３（基板の主表面３ａ）にトレンチ２６を形成する。
その後、図７（ａ）に示すように、熱酸化により、トレンチ２６の内壁を含むＮ-シリコン層３（基板の主表面３ａ）の上にゲート酸化膜２７，３０を形成する。ゲート酸化膜２７，３０の膜厚は５００Å程度である。さらに、図７（ｂ）に示すように、不純物ドープトポリシリコン膜４２を９０００Å程度成膜（デポ）してトレンチ２６内を不純物ドープトポリシリコン膜４２で埋め込む。そして、基板上の不純物ドープトポリシリコン膜４２をエッチバックして厚さを３７００Å程度にする。さらに、反応生成物を除去するとともに洗浄する。
引き続き、基板上の不純物ドープトポリシリコン膜４２をホト工程・ドライエッチング工程を経てパターニングして、図８（ａ）に示すように、プレーナゲート電極３１とする。さらに、反応生成物を除去するとともに洗浄する。そして、不純物ドープトポリシリコン膜（３１）の表面に、厚さ６００Åの酸化膜３２を形成する。さらに、１１７０℃，３０分間のアニールを行ってトレンチ内面でのダメージ回復処理を行う。
このようにして、トレンチ２６の内面においてゲート酸化膜２７を介してトレンチゲート電極２８を形成するとともに、主表面３ａの上にゲート酸化膜３０を介してプレーナゲート電極３１を形成する。
引き続き、図８（ｂ）に示すように、Ｐベース領域（ウエル）２１を形成するとともに、プレーナゲート電極３１をマスクとしたイオン注入にてＮ+ソース領域２２およびＮ+ドレイン領域２５を形成する（Ｎ+ソース領域２２をセルフアラインにて形成する）。また、Ｐ+ベースコンタクト領域２３を形成する。
そして、図９に示すように、ベース領域２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位に対しＰ型の元素を斜めイオン注入して当該部位の不純物濃度を高くする（Ｐ+領域３５を形成する）。その後に、コンタクトを形成するとともに配線を行う。その結果、図２，３，４に示す横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）が製造される。
ポリシリコンセルフアラインを用いることにより、図１のロジック部（ＣＭＯＳ）のＮ+ソース領域１１およびＮ+ドレイン領域１２と、パワーＭＯＳ部のＮ+ソース領域２２およびＮ+ドレイン領域２５の形成を同時に行うことができ（工程を共有）でき、工程の簡略化を図ることができる。また、ソース拡散層（Ｎ領域）をセルフアラインにて形成することは、横方向の拡散層のバラツキを小さくでき、均一な動作を行わせる上で好ましく、電流経路に偏りが発生しにくくオン抵抗の上昇やＥＳＤ耐量の低下を抑える上でも好ましい。
さらに、トレンチゲートとプレーナゲートの両方を利用した横型パワー素子を有する半導体ＩＣにおいて、本実施形態においては、図２，３に示すように、ベース領域２０，２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位にＰ+領域３５を形成した。これにより、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールして、プレーナゲートよりもトレンチゲートでの閾値動作（Ｖｔ動作）を低くし、より電流が深く流れるようにすることができる。その結果、低オン抵抗化かつ高ＥＳＤ耐量化し、安価で、高品質のＩＣを生産できる。
つまり、従来は、図３８に示したように、セルフアラインでソース拡散層（Ｎ+領域）を形成すると、横方向のＶｔと縦方向のＶｔを決める部分の拡散層の濃度が異なり、横方向よりも縦方向接合の濃度が高く、Ｖｔが高くなる。従って、トレンチゲートによる、電流が深く流れることが抑制され、オン抵抗の低減が困難となる。電流経路が横方向、つまり表面だけで流れる場合は、ＥＳＤ耐量が低下することも予想される。
これに対し、本実施形態においては、ポリシリコンゲート電極のエッジをマスクとした斜めイオン注入（Ｐ型イオン種）にて、図１０に示すように、最表面の濃度を上げて、縦方向の接合部濃度を約５．０×１０16／ｃｍ3、横方向の接合部濃度を約１．０×１０17／ｃｍ3にして、プレーナゲートよりもトレンチゲートでのＶｔ動作を低くしている。その結果、より電流を深く流し、かつチャネル密度を向上し、これにより、オン抵抗の低減が実現される。また、電流経路をより深くすることで、発熱範囲を拡大し、高ＥＳＤ耐量化も可能となる。
効果確認のための実験を行ったので、図１１を用いて説明する。
図１１において、横軸には耐圧をとり、縦軸にはオン抵抗をとっている。サンプルとして、プレーナゲートのみを有するデバイスと、プレーナゲートとトレンチゲートの両方を有するデバイスを用いた。プレーナゲートとトレンチゲートの両方を有するデバイスは、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールした場合としていない場合を比較した。さらに、図３においてＮウエル領域２４のソース側への広がりをＺ１としたとき、それよりも狭いＺ２，Ｚ３としたデバイスもサンプルとして用いた。
図１１から、プレーナゲートのみのデバイスから、プレーナゲートとトレンチゲートの両方を有するデバイスにすることでオン抵抗の低減効果が確認できた。また、プレーナゲートとトレンチゲートの両方を有するデバイスは、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールした場合は、しない場合に対して、オン抵抗低減効果が大きいことが確認できた。
以上のように本実施形態は下記の特徴を有している。
（イ）構造として、図２，３に示すように、ベース領域２０，２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位にＰ+領域３５を形成した。これにより、トレンチゲート電極２８に対向するチャネル領域の不純物濃度と、プレーナゲート電極３１に対向するチャネル領域の不純物濃度との関係において、プレーナゲート電極３１に対向するチャネル領域の不純物濃度が高くなる。よって、トレンチゲート電極２８に対向するチャネル領域を通して電流を流す際のＶｔ値と、プレーナゲート電極３１に対向するチャネル領域を通して電流を流す際のＶｔ値との関係において、プレーナゲート電極３１に対向するチャネル領域を通して電流を流す際のＶｔ値が高くなる。その結果、従来構造に比べトレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
（ロ）そのための製造方法として、図９に示すように、Ｐベース領域２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位に対しＰ型の元素を斜めイオン注入して当該部位の不純物濃度を高くする工程を有することにより、（イ）の構造が得られる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
第１の実施の形態においてはポリシリコンゲート電極をマスクとした斜めイオン注入（Ｐ型イオン種）にて、最表面の濃度を上げて、縦方向のＶｔと横方向のＶｔの相対的な関係をコントロールしていた。これに対し本実施形態では、次のようにしてチャネル領域をＰ+領域にしている。
図６（ａ），（ｂ），（ｃ）に示したように、Ｎ-シリコン層３（基板の主表面３ａ）にトレンチ２６を形成し、図７（ａ）に示したように、トレンチ２６の内壁を含むＮ-シリコン層３（基板の主表面３ａ）の上にゲート酸化膜２７，３０を形成する。さらに、図７（ｂ）に示した工程を経てトレンチ２６の内面においてゲート酸化膜２７を介してトレンチゲート電極２８を形成する。つまり、図８（ａ）においては基板上に不純物ドープトポリシリコン膜（３１）を残したが、本実施形態では残さない（主表面３ａの上におけるプレーナゲート電極はまだ形成しない）。
この状態から、即ち、プレーナゲート電極を形成することなく、図１２に示すように、レジストマスクを用いたイオン注入にてＰベース領域２１、Ｎ+ソース領域２２およびＮ+ドレイン領域２５、Ｐ+ベースコンタクト領域２３を形成する。そして、図１３（ａ）に示すように、基板上にマスク５０を形成し、Ｐベース領域２１におけるＮ-シリコン層３（基板の主表面３ａ）の表層部のチャネル領域となる部位に対しＰ型の元素を低加速イオン注入して当該部位の不純物濃度を高くする（Ｐ+領域５１を形成する）。
さらに、図１３（ｂ）に示すように、基板上に不純物ドープトポリシリコン膜を厚さ３５００Å程度成膜し、ホト工程およびエッチング工程にてパターニングしてプレーナゲート電極３１とする。さらに、不純物ドープトポリシリコン膜（３１）の表面に酸化膜３２を形成する。このようにして、Ｎ-シリコン層３（基板の主表面３ａ）の上にゲート酸化膜３０を介してプレーナゲート電極３１を形成する。
その後、コンタクトを形成するとともに配線を行う。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１４には、本実施形態における横型ＭＯＳトランジスタの平面図を示す。図１４のＡ−Ａ線での縦断面を図１５に、図１４のＢ−Ｂ線での縦断面を図１６に、図１４のＣ−Ｃ線での縦断面を図１７に示す。
図１４，１７に示すように、トレンチ２６の内壁面におけるＰベース領域（Ｐウエル領域）２１の表層部にＰ型の低濃度な不純物拡散領域（Ｐ-領域６０）が形成されている。即ち、Ｐベース領域２０，２１におけるトレンチゲート電極２８と対向するチャネル領域となる部位にＰ-領域６０が形成されている。このように、ベース領域の一部に不純物濃度が低い領域（６０）が形成されている。これにより、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールして、プレーナゲートよりもトレンチゲートでの閾値動作（Ｖｔ動作）を低くし、より電流が深く流れる。
次に、製造方法を説明する。
まず、横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）の形成島において、図１５のＰベース領域２０およびＮウエル領域２４、ＬＯＣＯＳ酸化膜２９を形成する。さらに、図１８（ａ）に示すように、Ｎ-シリコン層３をエッチングして、Ｎ-シリコン層３（基板の主表面３ａ）にトレンチ２６を形成する。その後、図１８（ｂ）に示すように、熱酸化により、トレンチ２６の内壁を含むＮ-シリコン層（基板）３の上にゲート酸化膜２７，３０（図１５参照）を形成する。さらに、図１８（ｃ）に示すように、トレンチ２６の内壁の表層部のチャネル領域となる部位に対し、Ｎ型イオン種を用いて斜めイオン注入してＮ+領域６１を形成する。
そして、図１９（ａ）に示すように、不純物ドープトポリシリコン膜６２を成膜してトレンチ２６内を不純物ドープトポリシリコン膜６２で埋め込む。さらに、図１９（ｂ）に示すように、基板上の不純物ドープトポリシリコン膜６２をエッチバックして所定の厚さにし、さらに、不純物ドープトポリシリコン膜６２をパターニングしてプレーナゲート電極３１（図１５参照）とする。さらに、表面に酸化膜３２を形成する。このようにして、トレンチ２６の内面においてゲート酸化膜２７を介してトレンチゲート電極２８を形成するとともに、主表面３ａの上にゲート酸化膜３０を介してプレーナゲート電極３１を形成する。
引き続き、図１７に示すように、Ｐベース領域（Ｐウエル領域）２１を形成するとともにプレーナゲート電極３１をマスクとしたイオン注入にてＮ+ソース領域２２を形成する。Ｐベース領域（Ｐウエル領域）２１の形成時において図１４，１７に示すＰ-領域６０が形成される。即ち、Ｎ+領域６１に対し重ねるようにＰ領域（Ｐベース領域２１）を形成することにより元のＮ+領域６１がＰ-領域６０となる。
このように、予めトレンチ内壁面での表層部に、高加速イオン注入にてＮ+領域６１を形成しておき、その後のＰベース領域（Ｐウエル領域）２１の形成の際に、縦方向のＶｔが決定する部分の濃度を下げるようにする。
以上のように本実施形態は下記の特徴を有している。
（イ）構造として、ベース領域２０，２１におけるトレンチゲート電極２８と対向するチャネル領域となる部位に、図１４，１７に示すように、Ｐ-領域６０を形成した。これにより、トレンチゲート電極２８に対向するチャネル領域の不純物濃度と、プレーナゲート電極３１に対向するチャネル領域の不純物濃度との関係において、トレンチゲート電極２８に対向するチャネル領域の不純物濃度が低くなる。よって、トレンチゲート電極２８に対向するチャネル領域を通して電流を流す際のＶｔ値と、プレーナゲート電極３１に対向するチャネル領域を通して電流を流す際のＶｔ値との関係において、トレンチゲート電極２８に対向するチャネル領域を通して電流を流す際のＶｔ値が低くなる。その結果、従来構造に比べトレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
（ロ）そのための製造方法として、図１８（ｃ）に示すように、トレンチ２６およびゲート酸化膜２７，３０を形成した後に、トレンチ２６の内壁の表層部のチャネル領域となる部位に対しＮ型の元素をイオン注入する。そして、トレンチゲート電極２８およびプレーナゲート電極３１を形成した後に、図１７に示すように、Ｐベース領域２１を形成する。これにより、（イ）の構造が得られる。
（第４の実施の形態）
次に、第４の実施の形態を、第３の実施の形態との相違点を中心に説明する。
第３の実施の形態においてはＰベース領域２１を形成する前にトレンチ２６の内壁の表層部のチャネル領域となる部位に対しＮ型の元素をイオン注入することによりＰ-領域６０を形成した。これに対し本実施形態では、次のようにしてＰ-領域６０を形成している。
図７（ｂ）でのトレンチゲートの埋め込み用のポリシリコン膜４２として、Ｎ型不純物元素であるリンを高濃度にドープしたものを用いる。そして、その後の熱処理においてポリシリコン膜にドープしたリンを、ゲート酸化膜（シリコン酸化膜）２７を通してシリコン基板側に拡散させて図１４のＰ-領域６０を形成する。このようにしてトレンチゲート電極のチャネル表面濃度を下げる。
以上のように、トレンチ２６およびゲート酸化膜２７，３０を形成した後に、トレンチ２６の内面においてゲート酸化膜２７を介して第１導電型の元素としてのリンをドープしたトレンチゲート電極２８を形成するとともに、主表面３ａの上にゲート酸化膜３０を介してプレーナゲート電極３１を形成する。さらに、Ｐベース領域２１を形成するとともにプレーナゲート電極３１をマスクとしたイオン注入にてＮ＋ソース領域２２を形成する。これにより、ドープしたリンを基板側に拡散させることによって第３の実施の形態での（イ）の構造が得られる。
（比較例）
次に、上記各実施の形態に対する比較例を、第１の実施の形態との相違点を中心に説明する。
図２０には、本比較例における横型ＭＯＳトランジスタの縦断面を示す。
本比較例においては、Ｐ型シリコン層（Ｐ基板）７０を用い、Ｐ型シリコン層（Ｐ基板）７０にはＮウエル領域７１を形成して、Ｐ型シリコン層（Ｐ基板）７０にてベース領域７２を構成している。つまり、ベース領域７２は、Ｐ型シリコン層７０（基板の主表面７０ａ）の表層部に形成されたドリフト領域となるＮウエル領域７１以外のバルク部分よりなる。
また、Ｎ+ソース領域２２が、ベース領域７２内におけるＰ型シリコン層７０（基板の主表面７０ａ）での表層部に形成されている。Ｎ+ドレイン領域２５が、Ｎウエル領域７１内におけるＰ型シリコン層７０（基板の主表面７０ａ）での表層部にＮウエル領域７１よりも浅く形成されている。トレンチ２６がＰ型シリコン層の主表面（基板の主表面）７０ａから掘られ、その平面構造としてＮ+ソース領域２２からＮ+ドレイン領域２５に向かう方向においてソース領域２２とドレイン領域２５との間のベース領域７２を貫通するように形成されている。トレンチゲート電極２８がトレンチ２６の内面においてゲート酸化膜２７を介して形成されるとともに、プレーナゲート電極３１が主表面７０ａの上にゲート酸化膜３０を介して形成されている。
この構成により、トレンチゲート電極２８に対向するチャネル領域の不純物濃度と、プレーナゲート電極３１に対向するチャネル領域の不純物濃度との関係において、両者が等しくなる。よって、トレンチゲート電極２８に対向するチャネル領域を通して電流を流す際のＶｔ値と、プレーナゲート電極３１に対向するチャネル領域を通して電流を流す際のＶｔ値との関係において、両者が等しくなる。その結果、従来構造に比べトレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
図２０の応用例として、図２１に示すように、ベース領域７２におけるプレーナゲート電極３１に対向するチャネル領域となる部位にＰ＋領域７４を形成してもよく、この場合には、横方向のＶｔと縦方向のＶｔの相関関係を更に所望にコントロールすることができる。あるいは、第３の実施の形態のように、ベース領域７２におけるトレンチゲート電極２８と対向するチャネル領域となる部位にＰ−領域を形成してもよい。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図２２には、図２に代わる本実施形態における横型ＭＯＳトランジスタの平面図を示す。図２２のＡ−Ａ線での縦断面を図２３に、図２２のＢ−Ｂ線での縦断面を図２４に示す。
図２２〜２４において、プレーナゲート電極３１とトレンチゲート電極２８とが分離されている。また、プレーナゲート電極３１につながるアルミ配線８０と、トレンチゲート電極２８につながるアルミ配線８１とが独立に設けられている。そして、アルミ配線８１を通してトレンチゲート電極２８に第１のゲート電圧Ｇ１を印加するとともに、アルミ配線８０を通してプレーナゲート電極３１に第２のゲート電圧Ｇ２を印加している。
このようにして、プレーナゲートのアルミ配線８０と、トレンチゲートのアルミ配線８１とを独立して形成し、縦方向のＶｔ値と横方向のＶｔ値を独立して制御している。
プレーナゲートとトレンチゲートを独立して電圧を制御することにより、横方向よりも縦方向に電流が流れる。これによって、深く電流を流し、かつ、チャネル密度を向上することでオン抵抗の低減を図ることができる。
効果確認のための実験を行ったので、図２５を用いて説明する。
図２５において、横軸には耐圧をとり、縦軸にはオン抵抗をとっている。サンプルとして、プレーナゲートとトレンチゲートを独立して電圧制御しない場合と、独立して電圧制御した場合を比較した。つまり、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールした場合と、していない場合を比較した。さらに、図２３においてＮウエル領域２４のソース側への広がりをＺ１としたとき、それよりも狭いＺ２，Ｚ３としたデバイスもサンプルとして用いた。
図２５から、プレーナゲートとトレンチゲートを独立して電圧制御することでオン抵抗の低減効果が確認できた。つまり、縦方向の閾値Ｖｔと横方向の閾値Ｖｔの相対的な関係をコントロールした場合は、しない場合に対してオン抵抗低減効果が大きいことが確認できた。
以上のように、主表面３ａの上にゲート酸化膜（ゲート絶縁膜）３０を介して形成され、トレンチゲート電極２８とは別体構造をなすプレーナゲート電極３１と、トレンチゲート電極２８に第１のゲート電圧Ｇ１を印加するためのアルミ配線（トレンチゲート用配線）８１と、プレーナゲート電極３１に第２のゲート電圧Ｇ２を印加するためのアルミ配線（プレーナゲート用配線）８０と、を備えた。よって、プレーナゲート電極３１とトレンチゲート電極２８とを独立して電圧を制御し、横方向よりも縦方向に電流が流れるようにすることにより、深く電流を流し、かつ、チャネル密度を向上することで、オン抵抗の低減を図ることができる。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図２６には、図２に代わる本実施形態における横型ＭＯＳトランジスタの平面図を示す。図２６のＡ−Ａ線での縦断面を図２７に示す。
図２６，２７においてトレンチゲートのゲート酸化膜（シリコン酸化膜）２７の膜厚ｔ２を、プレーナゲートのゲート酸化膜（シリコン酸化膜）３０の膜厚ｔ１よりも薄くしている（ｔ２＜ｔ１）。これにより、トレンチゲート電極２８による縦方向のＶｔ値よりも、プレーナゲート電極３１による横方向のＶｔ値が高くなるように制御することができる。
以上のように、トレンチ２６の内面においてゲート酸化膜（第１のゲート絶縁膜）２７を介して形成されたトレンチゲート電極２８と、主表面３ａの上に、ゲート酸化膜（第１のゲート絶縁膜）２７よりも厚いゲート酸化膜（第２のゲート絶縁膜）３０を介して形成されたプレーナゲート電極３１と、を備えている。よって、トレンチゲート電極２８に対向するチャネル領域を通して電流を流す際のＶｔ値よりもプレーナゲート電極３１に対向するチャネル領域を通して電流を流す際のＶｔ値の方が高くなる。その結果、トレンチゲートによる縦方向の電流を流しやすくしてオン抵抗の低減を図ることができる。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図２８には、図２に代わる本実施形態における横型ＭＯＳトランジスタの平面を示す。図２８のＡ−Ａ線での縦断面を図２９に示す。
図２８の平面図に示すように、シリコン層３における横型ＭＯＳトランジスタの周囲には素子分離用のトレンチ１００が形成されている。ゲート用のトレンチ２６と素子分離用のトレンチ１００とは同時に形成され、図２９に示すように、絶縁膜（埋め込みシリコン酸化膜）２に達している。
ここで、ゲート用のトレンチ２６内において内壁にゲート酸化膜（シリコン酸化膜）２７が形成されるとともにその内方にトレンチゲート電極（ポリシリコンゲート電極）２８が配置されている。ゲート酸化膜（シリコン酸化膜）２７の膜厚は約３００Åである。一方、素子分離用のトレンチ１００においては図２９に示すようにトレンチ内壁にシリコン酸化膜１０１が形成されるとともにその内面にはポリシリコン膜１０２が形成され、さらにその内壁にシリコン酸化膜１０３が形成（充填）されている。ゲート酸化膜（シリコン酸化膜）２７とシリコン酸化膜１０１とは同時に形成されるとともにトレンチゲート電極（ポリシリコンゲート電極）２８とポリシリコン膜１０２とは同時に形成される。よって、工程の簡素化を図るべくシリコン酸化膜１０１はゲート酸化膜（シリコン酸化膜）２７と同時に形成するので、膜厚は約３００Åである。
このように、ゲートトレンチのゲート酸化膜２７は、オン抵抗の低減効果を出しやすい膜厚（約３００Å）で形成する。また、素子分離用のトレンチ１００におけるシリコン酸化膜（トレンチ側壁酸化膜）１０１の膜厚も同じ膜厚（約３００Å）であるが、埋め込みポリシリコン／酸化膜／埋め込みポリシリコンという構造を形成する。これにより、素子分離耐圧（５０〜１５０ボルト）が確保される。つまり、プレーナゲートの横型パワー素子に対して、深く電流を流し、かつチャネル密度を向上することでオン抵抗の低減を実現すべく、トレンチゲートを利用して深く電流を流す際に、オン抵抗の低減を実現するには酸化膜をゲート耐圧（約１０ボルト）を確保しながら、できるだけ薄膜化したい（約３００Å）。それに対し素子分離トレンチは、素子分離耐圧（５０〜１５０ボルト）を確保するため、トレンチ側壁酸化膜厚を厚く（約１０００Å以上）する必要がある。そのため、トレンチゲートを利用した低オン抵抗化の実現と、素子分離トレンチの素子分離耐圧（１００ボルト程度）の確保を両立すべく、素子分離用のトレンチ１００において埋め込みポリシリコン／酸化膜／埋め込みポリシリコンという構造を採用した。
素子分離用のトレンチ１００において、埋め込みポリシリコン／酸化膜／埋め込みポリシリコンの構造を形成するために、製造工程において次のようにする。
両方のトレンチ２６，１００を同時に形成する。このとき、図２８での素子分離用のトレンチ１００の溝幅ｔ１１を２μｍ程度とし、ゲートトレンチ２６の幅ｔ１０を１μｍ程度とし、素子分離トレンチの溝幅ｔ１１をゲートトレンチの幅ｔ１０よりも大きくする。その後、両方のトレンチ２６，１００の内壁にシリコン酸化膜（２７，１０１）を同時に形成する。さらに、膜厚０．９μｍ程度のポリシリコン膜をデポしてゲートトレンチ２６をポリシリコン膜（２８）で完全に埋め込むとともに、当該ポリシリコン膜をエッチバックする。ここで、素子分離用のトレンチ１００においては完全にポリシリコン膜（１０２）で埋められていない。この素子分離用のトレンチ１００内におけるポリシリコン膜１０２の表面を酸化させて素子絶縁耐圧を確保できる膜厚のシリコン酸化膜１０３を形成する。
以上のごとく本実施形態においては、半導体基板としてのシリコン層３における素子形成領域の周囲に形成した素子分離用トレンチ１００の内面に、トレンチゲート電極用ゲート絶縁膜（２７）と同一の絶縁膜（１０１）を形成するとともに当該膜（１０１）の内面にトレンチゲート電極２８を構成する膜と同一の膜（１０２）を形成し、さらに、当該膜（１０２）の内面に絶縁膜（１０３）を形成した。よって、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することができる。
この構成は第１の実施形態に限ることなく第２〜第６の各実施形態および比較例において適用することができる。
（第８の実施の形態）
次に、第８の実施の形態を、第７の実施の形態との相違点を中心に説明する。
図３０には、図２８に代わる本実施形態における横型ＭＯＳトランジスタの平面を示す。図３０のＡ−Ａ線での縦断面を図３１に示す。
本実施形態では第７の実施形態と同じ目的で別の構造および製造方法を用いている。
図３０に示すように、トレンチゲートの酸化膜厚ｔ２０よりも素子分離トレンチの酸化膜厚ｔ２１を厚くしている。つまり、素子分離用トレンチ１１０の内面に、トレンチゲート電極用ゲート酸化膜２７よりも厚いシリコン酸化膜１１１を形成するとともに当該シリコン酸化膜１１１の内面にトレンチゲート電極２８を構成する膜と同一のポリシリコン膜１１２を形成している。
そのために製造工程において、図３２に示すようにトレンチ２６，１１０を形成した後に、図３３に示すように、トレンチ１１０の内壁に対し高濃度イオンを選択的に注入する。その後に熱酸化によりトレンチ２６，１１０の内壁にシリコン酸化膜を形成する。この熱酸化において、選択的にイオン注入した箇所において酸化が増速されて図３０，３１に示すようにトレンチゲートの酸化膜厚ｔ２０よりも素子分離トレンチの酸化膜厚ｔ２１を厚くすることができる。
このように、トレンチ１１０の内壁に対し高濃度イオンを選択的に注入することにより増速酸化効果によりトレンチゲートの酸化膜厚ｔ２０よりも素子分離トレンチの酸化膜厚ｔ２１を厚くする。これにより、素子分離耐圧を確保し、トレンチゲートを利用した低オン抵抗化を実現しながら、トレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することによって、安価で、高品質のＩＣを生産できる。
以上のごとく本実施形態においては、半導体基板としてのシリコン層３における素子形成領域の周囲に形成した素子分離用トレンチ１１０の内面に、トレンチゲート電極用ゲート絶縁膜（２７）よりも厚い絶縁膜（１１１）を形成するとともに当該膜（１１１）の内面にトレンチゲート電極２８を構成する膜と同一の膜（１１２）を形成した。よって、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することが可能となる。
この構成は第１の実施形態に限ることなく第２〜第６の各実施形態および比較例において適用することができる。
（第９の実施の形態）
次に、第９の実施の形態を、第８の実施の形態との相違点を中心に説明する。
図３４に示すように、トレンチ２６，１１０を形成するとともにトレンチ２６，１１０の内壁にシリコン酸化膜１２０を形成した後に、図３５に示すように、マスク１２５でトレンチ１１０内のシリコン酸化膜１２０を覆い、かつ、トレンチ２６内のシリコン酸化膜１２０を露出させる。この状態でトレンチ２６内のシリコン酸化膜１２０をエッチングして所定の厚さ（約３００Å）にする。その後に、トレンチ２６，１１０内にポリシリコンを埋め込む。これにより、図３０，３１に示すようにトレンチゲートの酸化膜厚ｔ２０よりも素子分離トレンチの酸化膜厚ｔ２１を厚くすることができる。
以上のごとく本実施形態においては、トレンチ２６，１１０の内壁にシリコン酸化膜１２０を形成した後に、マスク１２５を用いてトレンチ２６内のシリコン酸化膜１２０をエッチングして所定の厚さ（約３００Å）にする。これにより、素子分離耐圧を確保し、トレンチゲートを利用した低オン抵抗化を実現しながら、トレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することによって、安価で、高品質のＩＣを生産できる。
（第１０の実施の形態）
次に、第１０の実施の形態を、第７の実施の形態との相違点を中心に説明する。
図３６には、図２８に代わる本実施形態における横型ＭＯＳトランジスタの平面を示す。図３６のＡ−Ａ線での縦断面を図３７に示す。
本実施形態においては、横型ＭＯＳトランジスタの周囲に素子分離用トレンチを二重に形成している。つまり、横型ＭＯＳトランジスタの周囲にトレンチ１３０を形成するとともに、そのトレンチ１３０の外方にトレンチ１３１を形成している。
詳しくは、素子分離用トレンチ１３０の内壁にシリコン酸化膜１３２が形成されるとともにその内方にポリシリコン膜１３３が充填されている。同様に、素子分離用トレンチ１３１の内壁にシリコン酸化膜１３４が形成されるとともにその内方にポリシリコン膜１３５が充填されている。
このように、横型ＭＯＳトランジスタの周囲に素子分離用トレンチを二重に形成することにより、レイアウトのみで分離耐圧を向上させることができる。
なお、横型ＭＯＳトランジスタの周囲に素子分離用トレンチを二重に形成したが、三重、四重といったように更に多重に形成してもよく、要は二重以上に形成することによりレイアウトのみで分離耐圧を向上させることができる。
以上のごとく本実施形態においては、横型ＭＯＳトランジスタの周囲に素子分離用トレンチを二重以上に形成している。これにより、素子分離耐圧を確保し、トレンチゲートを利用した低オン抵抗化を実現しながら、トレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することによって、安価で、高品質のＩＣを生産できる。
つまり、半導体基板としてのシリコン層３における素子形成領域の周囲に形成する素子分離用トレンチを二重以上設け、各トレンチ１３０，１３１の内面に、トレンチゲート電極用ゲート絶縁膜（２７）と同一の絶縁膜（１３２，１３４）を形成するとともに当該膜（１３２，１３４）の内面にトレンチゲート電極２８を構成する膜と同一の膜（１３３，１３５）を形成した。よって、素子分離耐圧を確保しつつトレンチゲート用の部材（トレンチ、ゲート絶縁膜、トレンチゲート電極）とトレンチ分離用の部材（トレンチ、絶縁膜、絶縁膜の内方に配する膜）を同時に形成することができる。この構成は第１の実施形態に限ることなく第２〜第６の各実施形態および比較例において適用することができる。
次に、上記第３，４の実施形態から把握できる技術思想を以下に記載する。
（イ）第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０）を貫通するように形成されたトレンチ（２６）と、
前記トレンチ（２６）の内面においてゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
前記主表面（３ａ）の上にゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、
を備えた半導体装置の製造方法であって、
第１導電型の半導体基板（３）の主表面（３ａ）にトレンチ（２６）を形成する工程と、
前記トレンチ（２６）の内壁を含む前記半導体基板（３）の上にゲート絶縁膜（２７，
３０）を形成する工程と、
前記トレンチ（２６）の内壁の表層部のチャネル領域となる部位に対し第１導電型の元素をイオン注入する工程と、
前記トレンチ（２６）の内面においてゲート絶縁膜（２７）を介してトレンチゲート電極（２８）を形成するとともに、前記主表面（３ａ）の上にゲート絶縁膜（３０）を介してプレーナゲート電極（３１）を形成する工程と、
第２導電型のベース領域（２１）を形成するとともにプレーナゲート電極（２８）をマスクとしたイオン注入にて第１導電型のソース領域（２２）を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
この半導体装置の製造方法においては、第１導電型の半導体基板の主表面にトレンチを形成する。そして、トレンチの内壁を含む半導体基板の上にゲート絶縁膜を形成する。さらに、トレンチの内壁の表層部のチャネル領域となる部位に対し第１導電型の元素をイオン注入する。さらには、トレンチの内面においてゲート絶縁膜を介してトレンチゲート電極を形成するとともに、主表面の上にゲート絶縁膜を介してプレーナゲート電極を形成する。そして、第２導電型のベース領域を形成するとともにプレーナゲート電極をマスクとしたイオン注入にて第１導電型のソース領域を形成する。その結果、上記第１の実施の形態または第２の実施の形態と、この第３の実施の形態とを組み合わせることによって、請求項１に記載の半導体装置を得ることができる。
（ロ）第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０）を貫通するように形成されたトレンチ（２６）と、
前記トレンチ（２６）の内面においてゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
前記主表面（３ａ）の上にゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、
を備えた半導体装置の製造方法であって、
第１導電型の半導体基板（３）の主表面（３ａ）にトレンチ（２６）を形成する工程と、
前記トレンチ（２６）の内壁を含む前記半導体基板（３）の上にゲート絶縁膜（２７，３０）を形成する工程と、
前記トレンチ（２６）の内面においてゲート絶縁膜（２７）を介して第１導電型の元素をドープしたトレンチゲート電極（２８）を形成するとともに、前記主表面（３ａ）の上にゲート絶縁膜（３０）を介してプレーナゲート電極（３１）を形成する工程と、
第２導電型のベース領域（２１）を形成するとともにプレーナゲート電極（３１）をマスクとしたイオン注入にて第１導電型のソース領域（２２）を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
この半導体装置の製造方法においては、第１導電型の半導体基板の主表面にトレンチを形成する。そして、トレンチの内壁を含む半導体基板の上にゲート絶縁膜を形成する。さらに、トレンチの内面においてゲート絶縁膜を介して第１導電型の元素をドープしたトレンチゲート電極を形成するとともに、主表面の上にゲート絶縁膜を介してプレーナゲート電極を形成する。そして、第２導電型のベース領域を形成するとともにプレーナゲート電極をマスクとしたイオン注入にて第１導電型のソース領域を形成する。その結果、上記第１の実施の形態または第２の実施の形態と、ドープした第１導電型の元素を基板側に拡散させるこの第４の実施の形態とを組み合わせることにより請求項１に記載の半導体装置を得ることができる。
実施の形態における半導体装置の縦断面図。 第１の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図２のＡ−Ａ線での縦断面図。 図２のＢ−Ｂ線での縦断面図。 半導体装置の製造工程を説明するための縦断面図。 （ａ），（ｂ），（ｃ）は半導体装置の製造工程を説明するための縦断面図。 （ａ），（ｂ）は半導体装置の製造工程を説明するための縦断面図。 （ａ），（ｂ）は半導体装置の製造工程を説明するための縦断面図。 半導体装置の製造工程を説明するための縦断面図。 濃度分布を示す図。 オン抵抗と耐圧の測定結果を示す図。 第２の実施の形態における横型パワーＭＯＳトランジスタの製造工程を説明するための縦断面図。 （ａ），（ｂ）は半導体装置の製造工程を説明するための縦断面図。 第３の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図１４のＡ−Ａ線での縦断面図。 図１４のＢ−Ｂ線での縦断面図。 図１４のＣ−Ｃ線での縦断面図。 （ａ），（ｂ），（ｃ）は半導体装置の製造工程を説明するための縦断面図。 （ａ），（ｂ）は半導体装置の製造工程を説明するための縦断面図。 比較例における横型パワーＭＯＳトランジスタの縦断面図。 横型パワーＭＯＳトランジスタの縦断面図。 第５の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図２２のＡ−Ａ線での縦断面図。 図２２のＢ−Ｂ線での縦断面図。 オン抵抗と耐圧の測定結果を示す図。 第６の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図２６のＡ−Ａ線での縦断面図。 第７の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図２８のＡ−Ａ線での縦断面図。 第８の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図３０のＡ−Ａ線での縦断面図。 半導体装置の製造工程を説明するための縦断面図。 半導体装置の製造工程を説明するための縦断面図。 第９の実施の形態における半導体装置の製造工程を説明するための縦断面図。 半導体装置の製造工程を説明するための縦断面図。 第１０の実施の形態における横型パワーＭＯＳトランジスタの平面図。 図３６のＡ−Ａ線での縦断面図。 背景技術を説明するための濃度分布を示す図。
符号の説明
３…Ｎ-シリコン層、３ａ…主表面、２０…Ｐベース領域、２１…Ｐベース領域、２２…Ｎ+ソース領域、２５…Ｎ+ドレイン領域、２６…トレンチ、２７…ゲート酸化膜、２８…トレンチゲート電極、３０…ゲート酸化膜、３１…プレーナゲート電極、３３…ソース電極、３４…ドレイン電極、３５…Ｐ+領域、６０…Ｐ-領域、７０…Ｐ型シリコン層、７０ａ…主表面、７１…Ｎウエル領域、７２…ベース領域、８０…アルミ配線、８１…アルミ配線、１００…素子分離用トレンチ、１０１…シリコン酸化膜、１０２…ポリシリコン膜、１０３…シリコン酸化膜、１１０…素子分離用トレンチ、１１１…シリコン酸化膜、１１２…シリコン酸化膜、１３０…素子分離用トレンチ、１３１…素子分離用トレンチ、１３２…シリコン酸化膜、１３３…ポリシリコン膜、１３４…シリコン酸化膜、１３５…ポリシリコン膜。

Claims (8)

  1. 第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
    前記第１導電型の半導体基板（３）における主表面（３ａ）での表層部において前記第２導電型のベース領域（２１）と接するように形成された第１導電型のウエル領域（２４）と、
    前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
    前記第１導電型のウエル領域（２４）内における前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
    前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０，２１）を貫通するように形成されたトレンチ（２６）と、
    前記トレンチ（２６）の内面において第１のゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
    前記主表面（３ａ）の上に第２のゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、
    前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる部位に形成された第２導電型の不純物拡散領域（３５，５１）と、を備え、
    前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる前記不純物拡散領域（３５，５１）が形成された部位の、前記ソース領域（２２）との横方向の接合部の濃度は、前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる部位の、前記ソース領域（２２）との縦方向の接合部の濃度よりも高いことを特徴とする半導体装置。
  2. 第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
    前記第１導電型の半導体基板（３）における主表面（３ａ）での表層部において前記第２導電型のベース領域（２１）と接するように形成された第１導電型のウエル領域（２４）と、
    前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
    前記第１導電型のウエル領域（２４）内における前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
    前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０，２１）を貫通するように形成されたトレンチ（２６）と、
    前記トレンチ（２６）の内面において第１のゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
    前記主表面（３ａ）の上に第２のゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、
    前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる部位に形成された不純物拡散領域（６０）と、を備え、
    前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる前記不純物拡散領域（６０）が形成された部位の、前記ソース領域（２２）との縦方向の接合部の濃度は、前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる部位の、前記ソース領域（２２）との横方向の接合部の濃度よりも低いことを特徴とする半導体装置。
  3. 前記半導体基板（３，７０）における素子形成領域の周囲に形成した素子分離用トレンチ（１００）の内面に、前記第１のゲート絶縁膜（２７）と同一の絶縁膜（１０１）を形成するとともに当該膜（１０１）の内面にトレンチゲート電極（２８）を構成する膜と同一の膜（１０２）を形成し、さらに、当該膜（１０２）の内面に絶縁膜（１０３）を形成したことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体基板（３，７０）における素子形成領域の周囲に形成した素子分離用トレンチ（１１０）の内面に、前記第１のゲート絶縁膜（２７）よりも厚い絶縁膜（１１１）を形成するとともに当該膜（１１１）の内面にトレンチゲート電極（２８）を構成する膜と同一の膜（１１２）を形成したことを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記半導体基板（３，７０）における素子形成領域の周囲に形成する素子分離用トレンチを二重以上設け、各トレンチ（１３０，１３１）の内面に、前記第１のゲート絶縁膜（２７）と同一の絶縁膜（１３２，１３４）を形成するとともに当該膜（１３２，１３４）の内面にトレンチゲート電極（２８）を構成する膜と同一の膜（１３３，１３５）を形成したことを特徴とする請求項１又は２に記載の半導体装置。
  6. 第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
    前記第１導電型の半導体基板（３）における主表面（３ａ）での表層部において前記第２導電型のベース領域（２１）と接するように形成された第１導電型のウエル領域（２４）と、
    前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
    前記第１導電型のウエル領域（２４）内における前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
    前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０，２１）を貫通するように形成されたトレンチ（２６）と、
    前記トレンチ（２６）の内面において第１のゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
    前記主表面（３ａ）の上に第２のゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、を備え、
    前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる前記不純物拡散領域（３５，５１）が形成された部位の、前記ソース領域（２２）との横方向の接合部の濃度が、前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる部位の、前記ソース領域（２２）との縦方向の接合部の濃度よりも高い半導体装置の製造方法であって、
    前記第１導電型の半導体基板（３）の主表面（３ａ）に前記トレンチ（２６）を形成する工程と、
    前記トレンチ（２６）の内壁を含む前記半導体基板（３）の主表面（３ａ）の上に前記第１のゲート絶縁膜（２７）及び前記第２のゲート絶縁膜（３０）を形成する工程と、
    前記トレンチ（２６）の内面において前記第１のゲート絶縁膜（２７）を介して前記トレンチゲート電極（２８）を形成するとともに、前記主表面（３ａ）の上に前記第２のゲート絶縁膜（３０）を介して前記プレーナゲート電極（３１）を形成する工程と、
    前記ベース領域（２１）を形成するとともに前記プレーナゲート電極（３１）をマスクとしたイオン注入にて前記ソース領域（２２）を形成する工程と、
    前記ベース領域（２１）における前記プレーナゲート電極（３１）と対向する前記チャネル領域となる部位に対して第２導電型の元素を斜めイオン注入して前記不純物拡散領域（３５）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  7. 第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
    前記第１導電型の半導体基板（３）における主表面（３ａ）での表層部において前記第２導電型のベース領域（２１）と接するように形成された第１導電型のウエル領域（２４）と、
    前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
    前記第１導電型のウエル領域（２４）内における前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
    前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０，２１）を貫通するように形成されたトレンチ（２６）と、
    前記トレンチ（２６）の内面において第１のゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
    前記主表面（３ａ）の上に第２のゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、を備え、
    前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる前記不純物拡散領域（３５，５１）が形成された部位の、前記ソース領域（２２）との横方向の接合部の濃度が、前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる部位の、前記ソース領域（２２）との縦方向の接合部の濃度よりも高い半導体装置の製造方法であって、
    前記第１導電型の半導体基板（３）の主表面（３ａ）に前記トレンチ（２６）を形成する工程と、
    前記トレンチ（２６）の内壁を含む前記半導体基板（３）の主表面（３ａ）の上に前記第１のゲート絶縁膜（２７）及び前記第２のゲート絶縁膜（３０）を形成する工程と、
    前記トレンチ（２６）の内面において前記第１のゲート絶縁膜（２７）を介して前記トレンチゲート電極（２８）を形成する工程と、
    前記ベース領域（２１）を形成するとともに前記ソース領域（２２）を形成する工程と、
    前記ベース領域（２１）における前記主表面（３ａ）での表層部の前記チャネル領域となる部位に対して第２導電型の元素をイオン注入して前記不純物拡散領域（５１）を形成する工程と、
    前記主表面（３ａ）の上に前記第２のゲート絶縁膜（３０）を介してプレーナゲート電極（３１）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  8. 第１導電型の半導体基板（３）における主表面（３ａ）での表層部に形成された第２導電型のベース領域（２０，２１）と、
    前記第１導電型の半導体基板（３）における主表面（３ａ）での表層部において前記第２導電型のベース領域（２１）と接するように形成された第１導電型のウエル領域（２４）と、
    前記ベース領域（２０，２１）内における前記主表面（３ａ）での表層部に前記ベース領域（２０，２１）よりも浅く形成された第１導電型のソース領域（２２）と、
    前記第１導電型のウエル領域（２４）内における前記主表面（３ａ）での表層部において前記ベース領域（２０，２１）とは離間した位置に形成された第１導電型のドレイン領域（２５）と、
    前記半導体基板（３）の主表面（３ａ）から掘られ、その平面構造として前記ソース領域（２２）からドレイン領域（２５）に向かう方向においてソース領域（２２）とドレイン領域（２５）との間のベース領域（２０，２１）を貫通するように形成されたトレンチ（２６）と、
    前記トレンチ（２６）の内面において第１のゲート絶縁膜（２７）を介して形成されたトレンチゲート電極（２８）と、
    前記主表面（３ａ）の上に第２のゲート絶縁膜（３０）を介して形成されたプレーナゲート電極（３１）と、
    前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる部位に形成された第２導電型の不純物拡散領域（６０）と、を備え、
    前記ベース領域（２０，２１）における前記トレンチゲート電極（２８）と対向するチャネル領域となる前記不純物拡散領域（６０）が形成された部位の、前記ソース領域（２２）との縦方向の接合部の濃度が、前記ベース領域（２０，２１）における前記プレーナゲート電極（３１）と対向するチャネル領域となる部位の、前記ソース領域（２２）との横方向の接合部の濃度よりも低い半導体装置の製造方法であって、
    前記第１導電型の半導体基板（３）の主表面（３ａ）に前記トレンチ（２６）を形成する工程と、
    前記トレンチ（２６）の内壁を含む前記半導体基板（３）の主表面（３ａ）の上に前記第１のゲート絶縁膜（２７）及び前記第２のゲート絶縁膜（３０）を形成する工程と、
    前記トレンチ（２６）の内壁の表層部のチャネル領域となる部位に対し前記第１導電型の元素を斜めイオン注入して不純物注入領域（６１）を形成する工程と、
    前記トレンチ（２６）の内面において前記第１のゲート絶縁膜（２７）を介して前記トレンチゲート電極（２８）を形成するとともに、前記主表面（３ａ）の上に前記第２のゲート絶縁膜（３０）を介して前記プレーナゲート電極（３１）を形成する工程と、
    前記不純物注入領域（６１）に重ねるように第２導電型の前記ベース領域（２１）を形成して前記不純物注入領域（６１）を前記不純物拡散領域（６０）とするとともに前記プレーナゲート電極（３１）をマスクとしたイオン注入にて第１導電型の前記ソース領域（２２）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
JP2004061077A 2003-06-13 2004-03-04 半導体装置およびその製造方法 Expired - Fee Related JP4590884B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004061077A JP4590884B2 (ja) 2003-06-13 2004-03-04 半導体装置およびその製造方法
EP20140190772 EP2858115A3 (en) 2003-06-13 2004-06-09 Semiconductor device comprising a MIS transistor
EP20040013680 EP1487023A3 (en) 2003-06-13 2004-06-09 Semiconductor device comprising a MIS transistor and method for manufacturing the same
EP20140190774 EP2833411A3 (en) 2003-06-13 2004-06-09 Semiconductor device comprising a MIS transistor
US10/864,518 US20050001265A1 (en) 2003-06-13 2004-06-10 Semiconductor device and method for manufacturing the same
US12/219,008 US7799667B2 (en) 2003-06-13 2008-07-15 Method for manufacturing semiconductor device with planer gate electrode and trench gate electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003170019 2003-06-13
JP2004061077A JP4590884B2 (ja) 2003-06-13 2004-03-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005026664A JP2005026664A (ja) 2005-01-27
JP4590884B2 true JP4590884B2 (ja) 2010-12-01

Family

ID=33302299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004061077A Expired - Fee Related JP4590884B2 (ja) 2003-06-13 2004-03-04 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US20050001265A1 (ja)
EP (3) EP2858115A3 (ja)
JP (1) JP4590884B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820688B (zh) * 2021-05-06 2023-11-01 南韓商三星電子股份有限公司 半導體裝置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
DE102005022129B4 (de) * 2005-05-12 2015-06-18 Infineon Technologies Ag Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
JP4501820B2 (ja) * 2005-09-07 2010-07-14 株式会社デンソー 半導体装置の製造方法
DE102006053145B4 (de) * 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
KR100649867B1 (ko) * 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 고전압 반도체소자 및 그 제조방법
US8410539B2 (en) 2006-02-14 2013-04-02 Stmicroelectronics (Crolles 2) Sas MOS transistor with a settable threshold
JP5186729B2 (ja) * 2006-05-11 2013-04-24 株式会社デンソー 半導体装置
US7804150B2 (en) 2006-06-29 2010-09-28 Fairchild Semiconductor Corporation Lateral trench gate FET with direct source-drain current path
US20080042221A1 (en) * 2006-08-15 2008-02-21 Liming Tsau High voltage transistor
DE102007013803A1 (de) * 2007-03-22 2008-10-09 Austriamicrosystems Ag MOS Transistor mit verbessertem Driftgebiet
JP4616856B2 (ja) * 2007-03-27 2011-01-19 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
JP2008270318A (ja) * 2007-04-17 2008-11-06 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR20090072013A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 수평형 디모스 트랜지스터
CN101510559B (zh) * 2008-02-15 2011-12-07 联咏科技股份有限公司 功率金属氧化物半导体晶体管元件与布局
KR101009399B1 (ko) * 2008-10-01 2011-01-19 주식회사 동부하이텍 Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
KR101530579B1 (ko) * 2008-12-11 2015-06-29 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP5784269B2 (ja) * 2009-11-11 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN102148251B (zh) * 2011-01-10 2013-01-30 电子科技大学 Soi横向mosfet器件和集成电路
CN102769036B (zh) * 2011-05-03 2014-12-03 旺宏电子股份有限公司 Ldmos半导体结构及其制造方法与操作方法
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US8575694B2 (en) 2012-02-13 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
JP5644793B2 (ja) 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP5852913B2 (ja) 2012-03-27 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5718265B2 (ja) * 2012-03-27 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8686505B2 (en) * 2012-07-27 2014-04-01 Infineon Technologies Dresden Gmbh Lateral semiconductor device and manufacturing method therefor
US8772867B2 (en) * 2012-12-03 2014-07-08 Monolithic Power Systems, Inc. High voltage high side DMOS and the method for forming thereof
US9142540B2 (en) * 2013-04-30 2015-09-22 United Microelectronics Corp. Electrostatic discharge protection semiconductor device
JP6004109B2 (ja) * 2013-07-19 2016-10-05 日産自動車株式会社 半導体装置及びその製造方法
CN104979381B (zh) * 2014-04-01 2018-07-13 世界先进积体电路股份有限公司 半导体装置及其制造方法
US9263436B2 (en) * 2014-04-30 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US10281571B2 (en) * 2014-08-21 2019-05-07 Raytheon Company Phased array antenna using stacked beams in elevation and azimuth
CN105826380A (zh) * 2015-01-09 2016-08-03 世界先进积体电路股份有限公司 半导体装置及其制造方法
JP5961295B2 (ja) * 2015-03-18 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6578724B2 (ja) * 2015-04-24 2019-09-25 富士電機株式会社 半導体装置
CN106486546B (zh) * 2015-08-31 2019-07-26 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
WO2017038344A1 (ja) * 2015-09-04 2017-03-09 日立オートモティブシステムズ株式会社 半導体装置、車載用半導体装置および車載制御装置
CN107180762B (zh) * 2016-03-09 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR101988202B1 (ko) * 2016-08-10 2019-06-11 닛산 지도우샤 가부시키가이샤 반도체 장치
JP6726092B2 (ja) 2016-12-28 2020-07-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TWI647850B (zh) * 2017-05-17 2019-01-11 立錡科技股份有限公司 高壓元件及其製造方法
CN109216175B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
US10262997B2 (en) * 2017-09-14 2019-04-16 Vanguard International Semiconductor Corporation High-voltage LDMOSFET devices having polysilicon trench-type guard rings
JP6962457B2 (ja) * 2018-04-19 2021-11-05 日産自動車株式会社 半導体装置及び半導体装置の製造方法
JP7365154B2 (ja) * 2019-07-04 2023-10-19 ローム株式会社 半導体装置
CN111969065B (zh) * 2020-10-22 2021-02-09 晶芯成(北京)科技有限公司 一种半导体装置的制备方法
CN112490293B (zh) * 2020-12-08 2022-10-11 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN112599602B (zh) * 2020-12-08 2022-09-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN112599601B (zh) * 2020-12-08 2022-09-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN113555442A (zh) * 2021-07-05 2021-10-26 浙江芯国半导体有限公司 一种三栅Ga2O3横向MOSFET功率器件及其制备方法
CN118431299A (zh) * 2024-07-05 2024-08-02 武汉新芯集成电路股份有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323706A (ja) * 1999-05-06 2000-11-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2002076355A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Works Ltd 半導体装置及び製造方法
JP2003017503A (ja) * 2001-06-29 2003-01-17 Denso Corp 半導体装置の製造方法および半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1084A (en) * 1839-02-20 Improvement in fire-arms
US30347A (en) * 1860-10-09 Joseph pine
US12663A (en) * 1855-04-10 Improvement in drills for artesian wells
JPS5242078A (en) 1975-09-30 1977-04-01 Sanken Electric Co Ltd Insulated gate tupe field effect transistor
JPS59228762A (ja) * 1983-06-10 1984-12-22 Hitachi Ltd マルチゲ−トトランジスタ
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP3329973B2 (ja) 1995-01-26 2002-09-30 松下電工株式会社 半導体装置およびその製造方法
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
EP0772242B1 (en) * 1995-10-30 2006-04-05 STMicroelectronics S.r.l. Single feature size MOS technology power device
KR100204033B1 (ko) * 1996-11-15 1999-06-15 정선종 고압 소자 및 그 제조 방법
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
EP1005091B1 (en) * 1998-11-17 2002-07-10 STMicroelectronics S.r.l. A method of manufacturing a vertical-channel MOSFET
US6198131B1 (en) * 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP4175750B2 (ja) 1999-10-27 2008-11-05 株式会社東芝 絶縁ゲート型半導体装置
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
JP4471480B2 (ja) * 2000-10-18 2010-06-02 三菱電機株式会社 半導体装置
TWI288472B (en) * 2001-01-18 2007-10-11 Toshiba Corp Semiconductor device and method of fabricating the same
AU2003260899A1 (en) * 2002-10-04 2004-04-23 Koninklijke Philips Electronics N.V. Power semiconductor devices
JP4225177B2 (ja) 2002-12-18 2009-02-18 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323706A (ja) * 1999-05-06 2000-11-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2002076355A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Works Ltd 半導体装置及び製造方法
JP2003017503A (ja) * 2001-06-29 2003-01-17 Denso Corp 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820688B (zh) * 2021-05-06 2023-11-01 南韓商三星電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
EP2833411A3 (en) 2015-04-29
US20080293202A1 (en) 2008-11-27
EP2858115A2 (en) 2015-04-08
US20050001265A1 (en) 2005-01-06
EP1487023A3 (en) 2009-12-23
EP2858115A3 (en) 2015-04-29
US7799667B2 (en) 2010-09-21
EP1487023A2 (en) 2004-12-15
JP2005026664A (ja) 2005-01-27
EP2833411A2 (en) 2015-02-04

Similar Documents

Publication Publication Date Title
JP4590884B2 (ja) 半導体装置およびその製造方法
KR100734302B1 (ko) 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법
KR100363353B1 (ko) 반도체 장치 및 그 제조 방법
US8716791B1 (en) LDMOS with corrugated drift region
JP2008034649A (ja) 半導体装置
US8076720B2 (en) Trench gate type transistor
JP4308096B2 (ja) 半導体装置及びその製造方法
JP2005136150A (ja) 半導体装置及びその製造方法
JP2005101334A (ja) 半導体装置およびその製造方法
JP4440188B2 (ja) 半導体装置の製造方法
JP2009272480A (ja) 半導体装置の製造方法
JP4787709B2 (ja) 半導体装置および半導体装置の製造方法
JP5378925B2 (ja) 半導体装置およびその製造方法
JP2009088186A (ja) トレンチゲート型トランジスタ及びその製造方法
JP2002124675A (ja) 半導体装置およびその製造方法
JP2012142487A (ja) 半導体装置およびその製造方法
JP2009267027A (ja) 半導体装置及びその製造方法
JP2010056216A (ja) 半導体装置およびその製造方法
US9299833B2 (en) Lateral double diffused MOSFET device
US10290728B2 (en) Semiconductor device and manufacturing method thereof
JP5298403B2 (ja) 半導体装置の製造方法
JP2013026488A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4572541B2 (ja) 半導体装置の製造方法
JP2005086140A (ja) 半導体装置およびその製造方法
JPH1093101A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4590884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees