JP4559498B2 - アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 - Google Patents

Description

本発明は、無線通信または有線通信の受信器に搭載され周波数変換を行うミキサ回路に係わり、特に電源電圧の低いアクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末を提供するのに有効な技術に関するものである。

従来からあるミキサ回路の例として、特許文献１には図１６に示したギルバートセル型ダブルバランスミキサ回路が開示されている（特許文献１の図１０を引用）。このギルバートセル型ダブルバランスミキサ回路は、１つの差動増幅トランジスタペア（ＭＢ、ＭＣ）と２つの差動スイッチトランジスタペア（ＭＤ、ＭＥ）、（ＭＦ、ＭＧ）を交差接続した回路とが直列に接続されている。また、ＭＡはバイアス用電流源トランジスタである。ＲＦ＋、ＲＦ−に入力された差動の無線周波数信号ＲＦが差動増幅トランジスタペアにより増幅され、その出力と受信機に搭載された局部発振器から入力される周波数信号ＬＯとが差動スイッチトランジスタペアによって乗算され、その結果として、差の中間周波数ＩＦ（ＩＦ＋，ＩＦ−）が出力され、かつ入力信号の振幅よりも大きい振幅の出力信号となるように増幅される。

非特許文献１には、図１７（非特許文献１のＦｉｇ．９を引用）に示すような、トランスＴ１を用いた単相差動変換器を備えたミキサ回路が開示されている。無線周波数信号ＲＦ_ｉｎはトランスＴ１を介して差動単相変換されて差動スイッチトランジスタペア（Ｑ１、Ｑ２）、（Ｑ３、Ｑ４）を介して周波数変換され中間周波数信号ＩＦ＋、ＩＦ−が出力される。Ｑ５はバイアス用電流源トランジスタである。この構成により単相差動変換を行うことができる。Ｑ６、Ｑ７はダーリントンバッファである。

また、特許文献１には、上記図１６に示した従来のミキサ回路の課題を解決するものとして、図１８に示した広帯域バランを用いたミキサ回路も開示されている（特許文献１の図２を引用）。このミキサ回路は、増幅段トランジスタＭ１、カスコード段トランジスタＭ２および負荷１２４を備えＲＦ信号（無線周波数信号）を増幅する低雑音増幅器（ＬＮＡ）１２１と、このＬＮＡ１２１からのＲＦ信号（シングルエンド信号）を差動信号に変換するバルン１２２と、このバルンからの差動信号と局部発信信号ＬＯを混合するスイッチ回路１２３とで構成されている。ＲＦ信号（無線周波数信号）は抵抗１２５を通して与えられるバイアス電圧とあわせて増幅段トランジスタＭ１のゲートに供給される。

特開２００４−３５７０９１号公報 John R. Long et al,"A 1.9 GHz Low-Voltage Silicon Bipolar Receiver Front-End for Wireless Personal Communications Systems", IEE Journal of Solid-State circuits, Vol. 30, No. 12, pp. 1438-1448, December 1995

ミキサ回路は、無線通信システムの受信系において無線通信用の所定の高い周波数から、無線周波数信号に変調された変調信号を復調するための低い周波数へと周波数変換を行うために用いられる回路ブロックであり、可能な限り低い雑音、かつ大きな変換利得で周波数を変換する必要がある。ここで変換利得とはミキサ回路に入力される無線周波数における信号振幅に対する出力される出力周波数における信号振幅の比であり、変換利得が大きいほど同じ入力信号振幅に対して出力される信号の振幅が増加する。変換利得が１より小さく信号振幅を減衰するミキサ回路をパッシブミキサ回路、変換利得が１より大きく信号振幅を増幅するミキサ回路をアクティブミキサ回路という。適切に設計された場合、アクティブミキサ回路の方がパッシブミキサ回路よりも雑音の劣化が小さくＳ／Ｎ比を向上できるために受信器の受信感度を向上できる。よって無線通信器にはアクティブミキサ回路が多用される。また、ミキサ回路において、出力信号に含まれる復調に不要な周波数信号を低減する必要がある。

従来のミキサ回路である図１６に示したギルバートセル型ミキサ回路は、トランジスタを３段積み上げた構成となり、トランジスタの駆動電圧を十分保つために電源電圧が高くなるという問題があるとされている。すなわち、図１６に示される回路において、電源電圧ＶＤＤと接地端子との間にはトランジスタが三段直列に接続されているために、それぞれのトランジスタを駆動することができるよう１つのトランジスタに必要な電圧の三倍の電圧が最低でも必要となる。現在の技術で実現しうる、バイポーラトランジスタのコレクタエミッタ間電圧ＶＣＥや電界効果トランジスタのドレイン−ソース間電圧ＶＤＳと負荷素子による電圧降下のマージンを合計した適切な動作電圧は、通常１V程度であるから、三段直列に接続した場合には３V以上の電圧が必要である。

図１６のトランジスタＭＡを省略して、トランジスタペアＭＢとＭＣのそれぞれのソースを接地してＭＢとＭＣのそれぞれのゲートに適切なバイアス電圧を供給することによりミキサ回路として動作させることもできるが、その場合でも２Ｖ以上の電圧が必要である。また、ミキサ回路のトランジスタの動作電圧を１Ｖ以下に減少させて動作させる場合、トランジスタのコレクタ−エミッタ間またはドレイン−ソース間の寄生容量が大幅に増加するために無線通信に用いられる数ＧＨｚから数１０ＧＨｚの高周波信号を駆動することができない。

また、ダブルバランスミキサ回路は入力された局部発振周波数信号を抑圧して出力するため、出力信号に含まれる復調に不要な信号成分が小さいという利点がある一方で、入力される単相信号を予め差動信号に変換する必要がある。無線通信の受信器の場合、アンテナを用いて受信するために入力信号は微弱な単相信号であり、単相差動変換器の挿入は振幅の減少と雑音の増加によりＳ／Ｎ比の減少の原因となる。

一方、図１７に示すトランスを用いた単相差動変換器を備えたミキサ回路は、トランジスタを２段積み上げた構成であるために、上記ギルバートセル型ミキサ回路に比べて、駆動に必要な電源電圧を減少させることができる。しかしながら、この回路構成の場合には差動増幅トランジスタペアがないために、周波数変換を行うのみで増幅することができない。ＲＦｉｎに入力された信号はトランスＴ１通過することによって振幅が減衰し、かつ雑音が増加する。そのためにＳ／Ｎ比の減少を避けることができない。

そこで、特許文献１には、図１８に示した広帯域バルン１２２を用いたミキサ回路が開示されている。この回路構成では、低雑音増幅器によって予め電圧振幅を増幅してからバルンによって単相差動変換をしているため、バルンの通過で発生する雑音の寄与が小さくなる。そのためＳ／Ｎ比の減少を小さく抑えることができる。

ただし、図１８の回路構成の場合、Ｓ／Ｎ比の改善を図ることはできるが、バルン１２２の前段には電圧増幅を行う低雑音増幅器１２１が接続されており、利得を増大するために低雑音増幅器に必要な電源電圧はトランジスタ二段分となっている。また、従来のギルバートセル型ミキサ回路と異なり、低雑音増幅器１２１を駆動する電流と乗算器１２３を駆動する電流のそれぞれが必要となるため、低雑音増幅器と乗算器を含めた消費電力の増加の原因となっている。

本発明は、以上のような従来技術の課題を検討し、これらの課題を解決するためになされたものである。

従って、本発明の目的とするところは、低電圧かつ低雑音かつ低消費電力で動作する半導体集積回路で構成されるミキサ回路を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば、下記のとおりである。すなわち、本発明のアクティブミキサ回路は、電圧−電流変換型増幅器と、乗算器と、前記電圧−電流変換型増幅器と前記乗算器との間に接続されたトランスとを具備して成り、入力信号の周波数をより低い周波数に周波数変換して出力するものであって、前記電圧−電流変換型増幅器は、１個もしくは並列接続された複数個のトランジスタで構成されており、前記トランスは、一次巻線と二次巻線とを具備して成り、前記電圧−電流変換型増幅器が、前記トランスの一次巻線の入力端子及び出力端子を介して該トランスに電源電圧を供給する一対の基準電位端子間に直列に接続されており、前記トランスの一次巻線の入力端子と前記一対の基準電位端子の一方を構成する接地端子との間に、前記入力信号の周波数に合わせた共振周波数を設定するための素子容量が存在しており、前記トランスの二次巻線の出力端子が前記乗算器に接続されており、前記トランスの一次巻線と二次巻線が該トランス内部で直流に対して分離されており、前記トランスの入力端子と前記接地端子間の自己インダクタンス値と前記素子容量の値とを調整し、前記入力信号の周波数に合わせた共振周波数が設定されていることを特徴とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、動作に必要な電源電圧を低くしたアクティブミキサ回路を備えた半導体集積回路を提供することができる。更に、高い周波数で動作し、かつ雑音を小さくし、かつ消費電力を少なくしたアクティブミキサ回路を備えた半導体集積回路を提供することができる。

まず、本願において開示される発明の代表的な実施の形態について概要を説明する。
本発明の代表的な半導体集積回路に内蔵されたアクティブミキサ回路では、電圧−電流変換型増幅器と乗算器との間にトランスを直列に接続し、かつトランスによって電圧−電流変換型増幅器と乗算器に必要な直流バイアス電流をそれぞれ異なる経路へと分離する。

本発明の代表的な実施の形態によるアクティブミキサ回路は、電圧−電流変換型増幅器とトランスと乗算器とを具備してなり、前記電圧−電流変換型増幅器の入力端子に第１の周波数の入力信号が供給され、前記電圧−電流変換型増幅器の接地端子が第１の基準電位ＧＮＤに接続され、前記電圧−電流変換型増幅器の出力端子が前記トランスの入力端子に接続され、前記トランスの入力信号の基準電位端子が第２の基準電位ＶＣＣ１に接続され、前記トランスの出力端子は前記乗算器の第１の入力端子に接続され、前記トランスの出力信号の基準電位端子が前記第１の基準電位ＧＮＤに接続されている。

そして、前記乗算器の第２の入力端子に第２の周波数の入力信号が供給され、前記乗算器の電源端子が第３の基準電位ＶＣＣ２に接続され、前記乗算器の出力端子より第３の周波数の出力信号が出力され、前記第３の周波数は前記第１の周波数と前記第２の周波数の差である。また、前記トランスの入力信号の基準電位端子と前記トランスの出力信号の基準電位端子との間がトランス内部で直流に対して分離されている。

本発明の代表的な他の実施の形態によるアクティブミキサ回路は、電圧−電流変換型増幅器のトランジスタのみならず、乗算器を構成するトランジスタに関しても、トランスの二次巻線の出力端子と基準電位間に並列接続された、換言すると電源電圧の高さ方向に一段に並列接続された複数のトランジスタ群で構成されている。
以下、本願において開示される発明の代表的な実施の形態について詳細に説明する。参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

まず、本発明の第１の実施形態になるアクティブミキサ回路について説明する。
図１は、本発明の１実施形態による、半導体集積回路に構成されたアクティブミキサ回路のブロック構成を示す図である。トランスコンダクタンス増幅器１には、入力端子ＲＦＩＮより無線周波数信号（ＲＦＩＮ）が入力され、電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器１により、入力された信号の電圧振幅が電流振幅に変換して増幅される。変換された入力信号はトランス２の一次巻線の一方の端子（入力端子）に入力される。また、トランスコンダクタンス増幅器１の電源電圧は、トランス２の一次巻線の他方の端子に与えられた電源電圧ＶＣＣ１から供給され、直流バイアス電流はＶＣＣ１からトランス２を介して供給され、トランスコンダクタンス増幅器１の接地端子へと流れる。

トランス２の二次巻線の一方の端子は乗算器３の入力端子と接続され、トランス２の二次巻線のもう一方の端子は接地されている。トランスコンダクタンス増幅器１で増幅された無線周波数信号は、トランス２の内部の磁気結合を介して乗算器３へと伝達される。

ここで、トランス２を介して最も効率よく信号を伝達できる周波数は、トランスコンダクタンス増幅器の出力端子とトランス一次巻線の入力端子に生じる寄生容量または素子容量４と、トランスの一次巻線の入力端子に生じるインダクタンスとの共振周波数である。無線周波数に合わせて容量値とインダクタンス値をそれぞれ調整し適切な共振周波数を設定することにより、効率的に信号を伝達することができる。

乗算器３は、局部発振信号ＬＯによって無線周波数信号電流をＯＮ／ＯＦＦするスイッチトランジスタと、電流信号を電圧信号に変換するための所定のインピーダンスをもつ負荷素子とで構成され、電源電圧ＶＣＣ２が供給される。乗算器３によって無線周波数信号と局部発振信号との乗算が行われ、その結果として差の周波数である出力周波数の電圧信号が出力端子ＯＵＴから得られる。

トランス２を図１のように接続することによって、共振周波数付近の高周波信号を効率的に伝達でき、かつ前後の回路のバイアス電流を分離することができる。よって、トランスコンダクタンス増幅器１の電源電圧（ＶＣＣ１）およびバイアス電流と乗算器３の電源電圧（ＶＣＣ２）とバイアス電流をそれぞれ独立に設定することが可能となる。トランスコンダクタンス増幅器１と乗算器３のそれぞれのトランジスタの縦積みの段数は、１段まで最小化できる。また、バイアス電流についてもそれぞれの動作条件に合わせて最小化することが出来る。その結果、ミキサ回路３の電源電圧とバイアス電流をそれぞれ低減することができる。

なお、トランス２は、一次巻線、二次巻線ともに単相あるいは差動のどちらにもなりうる。また、電源電圧ＶＣＣ１とＶＣＣ２は異なる電位、あるいは同一電位のどちらにもなりうる。よって同一の電位の場合には、ＶＣＣ１の電極とＶＣＣ２の電極とは、ミキサ回路の内部で接続されてもよく、トランスコンダクタンス増幅器１と乗算器２にそれぞれ流れる直流電流の経路が分離されていればよい。

なお、本発明において、トランスの一次巻線に直列に接続される電圧−電流変換型増幅器１は、１個のトランジスタで構成しても良く、あるいは図２に示すように、トランス２の一次巻線の入力端子に対して並列接続された複数のトランジスタ群で構成しても良い。このような構成のミキサ回路でも、トランス２によって、複数のトランジスタ群を含む電圧−電流変換型増幅器１と、乗算器３に必要な直流バイアス電流が、それぞれ異なる経路へと分離される。

図３に、本発明のミキサ回路と従来のミキサ回路における、電源電圧と変換利得の関係を示す。従来のミキサ回路では、例えば電源電圧がトランジスタ二段分あるいはそれ以上必要であり、従って高い電源電圧でないと所望の変換利得を得ることが出来なかった。これに対し、電源電圧に対してトランスの一次巻線と直列に接続される電圧−電流変換型増幅器を備えた本発明のミキサ回路では、電源電圧がトランジスタ一段分で足りるため、比較的低い電源電圧でも所望の変換利得を得ることが出来る。例えば、ゲートソース間耐圧が１Ｖ以下と低くゲート長が９０ｎｍ未満の高速なＭＯＳトランジスタを用いることができる。

このように、本実施例によれば、動作に必要な電源電圧を低くしたミキサ回路を備えた半導体集積回路を提供することができる。更に、高い周波数で動作し、かつ雑音を小さくし、かつ消費電力を少なくしたアクティブミキサ回路を備えた半導体集積回路を提供することができる。また、必要な電源電圧を低くできることにより、ゲートソース間耐圧が１Ｖ以下と低くゲート長が９０ｎｍ未満の高速なＭＯＳトランジスタを用いることができる。

次に、本発明の更に別の観点の代表的な実施の形態による半導体集積回路として、無線通信受信回路の構成例を説明する。図４は、本発明の１実施形態になるミキサ回路を用いて構成された無線通信受信回路のブロック構成を示す図である。

図４において、無線通信受信回路は、低雑音増幅器（ＬＮＡ）と、ミキサ回路（ＭＩＸ）と、局部発振器（ＬＯ）と、第１の差動増幅器（ＬＯＢＵＦ）と、第２の差動増幅器（ＡＭＰ）を具備している。低雑音増幅器（ＬＮＡ）には、無線システムの受信機のアンテナで受信された第１の周波数の入力信号（ＲＦＩＮ）が供給される。低雑音増幅器の出力電極とミキサ回路の第１の入力電極とが接続されている。第２の周波数を発振して出力する局部発振器（ＬＯ）の第１の出力電極と第１の差動増幅器（ＬＯＢＵＦ）の第１の入力電極とが接続されており、また、局部発振器（ＬＯ）の第２の出力電極と第１の差動増幅器（ＬＯＢＵＦ）の第２の入力電極とが接続されている。第１の差動増幅器（ＬＯＢＵＦ）の第１の出力電極はミキサ回路（ＭＩＸ）の第２の入力電極に接続され、また、第１の差動増幅器（ＬＯＢＵＦ）の第１の出力電極とミキサ回路（ＭＩＸ）の第３の入力電極とが接続されている。さらに、ミキサ回路（ＭＩＸ）の第１の出力電極と第２の差動増幅器（ＡＭＰ）の第１の入力電極とが接続され、ミキサ回路（ＭＩＸ）の第２の出力電極と第２の差動増幅器（ＡＭＰ）の第２の入力電極とがそれぞれ接続されている。

次に、本実施例になる無線通信受信回路の動作を説明する。無線周波数信号ｆＲＦは、入力端子ＲＦＩＮに入力され、低雑音増幅器（ＬＮＡ）によって所定の利得で増幅される。増幅された信号はミキサ回路（ＭＩＸ）に入力される。また、無線通信受信回路の局部発振器（ＬＯ）で生成された所定の周波数ｆＬＯの信号が、第１の差動増幅器（ＬＯＢＵＦ）により所定の振幅まで増幅されてミキサ回路（ＭＩＸ）に入力される。ミキサ回路（ＭＩＸ）において、無線周波数ｆＲＦと局部発振周波数ｆＬＯの差の周波数であるｆＯＵＴの信号が出力される。このとき、出力周波数ｆＯＵＴは、無線周波数ｆＲＦに変調された変調信号帯域より大きい帯域とする。出力信号ｆＯＵＴは第２の差動増幅回路（ＡＭＰ）を介して一定の振幅まで増幅して出力されて復調を行う信号処理回路に入力される。

ミキサ回路（ＭＩＸ）の電源電圧は従来の回路構成の場合、受信回路の他の回路よりも高い電圧を必要とする場合が多い。本発明によれば、ミキサ回路（ＭＩＸ）に必要な電源電圧を低下させることにより、受信回路の消費電力を大きく低減することが可能となる。すなわち、ミキサ回路（ＭＩＸ）は、一般に、受信回路の他の回路である低雑音増幅器（ＬＮＡ）、局部発振器（ＬＯ）、差動増幅器（ＬＯＢＵＦ、ＡＭＰ）よりも駆動に必要な電源電圧が高い場合が多い。本発明のように、ミキサ回路（ＭＩＸ）の電源電圧を低く抑えることで、受信回路全体の電源電圧を低下させることができ消費電力の大幅な低減が可能となる。

次に、図５は、本発明の他の１つの実施の形態による半導体集積回路に構成されたミキサ回路のブロック構成を示す図である。図１の実施例とは異なり、トランス１２の一次巻線は単相入力となり、二次巻線は差動出力となっている。一次巻線の一方の端部には単相信号が入力され、もう一方の端部は電源電圧ＶＣＣ１に接続される。トランス１２の二次巻線の一方の端部は、差動の正相信号を出力し、もう一方の端部は差動の逆相信号を出力し、中間の電極は接地されている。

すなわち、トランス１２は、一次巻線と中間の電極を有した二次巻線とを具備し、一次巻線の端部（第１の電極）がトランスの単相信号の入力端子に接続され、一次巻線の他の端部（第２の電極）がトランスの単相入力信号の基準電位端子ＶＣＣ１に接続されている。また、トランス１２の二次巻線の端部（第１の電極）がトランスの差動正相信号の出力端子に接続され、二次巻線の他の端部（第２の電極）がトランスの差動逆相信号の出力端子に接続され、二次巻線の中間（第３の電極）がトランスの差動出力信号の基準電位端子（ＧＮＤ）に接続されている。そして、トランス１２の入力端子に入力された単相信号から差動信号に変換された信号がトランスの差動出力端子から出力され、トランスの入力信号の基準電位端子（ＶＣＣ１）とトランスの出力信号の基準電位端子（ＧＮＤ）との間が、トランス内部において直流に対して分離されている。

このような構成とすることにより、トランス１２によって単相差動変換を行うことができる。トランスコンダクタンス増幅器１１によって増幅された信号をトランス１２に入力していることから、単相差動変換による雑音の増加の影響を小さくすることができる。また、一次巻線と二次巻線の正相側との間、および一次巻線と二次巻線の逆相側との間についてそれぞれ互いに磁気結合するように同心円状にトランスを構成することによって、同じ大きさの単相入力・単相出力のトランスよりも結合を強めることができる。一方、乗算器１３の内部回路を差動構成とすることにより、ＬＯから入力された局部発振信号が内部で相殺され、出力される局部発振周波数成分の振幅が小さくなる。

よって、本実施例によれば、出力信号の歪みが減少すると共にミキサ回路の電力効率が良くなる。

図６は、本発明の更に他の１つの実施の形態による半導体集積回路に構成されたミキサ回路のブロック構成を示す図である。図１の例と異なり、トランス２２の一次巻線の入力端子に負荷素子Ｚ２１と容量Ｃ２１が接続されている。

すなわち、トランス２２は、一次巻線と、中間の電極を有した二次巻線と、負荷素子（Ｚ２１）と容量（Ｃ２１）とを具備している。容量（Ｃ２１）の第１の電極は一次巻線の（端部の）第１の電極に接続され、容量の第２の電極と負荷素子（Ｚ２１）の第１の電極とは互いに単相信号入力端子に接続されている。負荷素子の第２の電極はトランスの単相入力信号の基準電位端子（ＶＣＣ１）に接続され、一次巻線の（端部の）第２の電極がトランスの差動出力信号の基準電位端子（ＧＮＤ）に接続されている。一方、トランス２２の二次巻線の（端部の）第１の電極がトランスの差動正相出力端子に接続され、二次巻線の（端部の）第２の電極がトランスの差動逆相出力端子に接続され、二次巻線の中間の電極がトランスの差動信号の基準電位端子（ＧＮＤ）に接続されている。

そして、トランス２２の単相信号入力端子（ＲＦＩＮ）に入力された単相信号から差動信号に変換された信号が、トランスの差動出力端子から出力され、トランスの入力信号の基準電位端子（ＶＣＣ１）とトランスの出力信号の基準電位端子（ＧＮＤ）との間がトランス内部において直流に対して分離されている。

このような構成とすることにより、トランスコンダクタンス増幅器２１と負荷素子Ｚ２１によって電圧利得が生じるため、トランス２２に入力される電圧振幅を増加させることができる。

本実施例によれば、トランス共振周波数とは異なる無線周波数の場合や、広帯域に動作させる場合に、ミキサの変換利得を得ることが出来る。容量Ｃ２１をトランスの一次巻線に直列に接続することによって、直流信号を分離してトランスに接続する電位の数を減らすことができ、半導体集積回路において他のトランジスタや抵抗素子などと比べて面積の大きなトランスの配置を容易にする。なお、トランスの一次巻線の一方の電極を、図５と同様にＶＣＣ１と接続できる場合には、容量Ｃ２１は不要となる。

次に、本発明のより具体的な実施の形態について詳述する。
図７は、本発明の１実施形態による、半導体集積回路に構成されたミキサ回路の具体的構成例を示す図である。
本実施例によるミキサ回路は、第１のトランジスタ（Ｑ３１）で構成されるトランスコンダクタンス増幅器（３１）と、トランス（３２）と、第２から第５のトランジスタ（Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５）と第１と第２の負荷素子（ＺＬ３１、ＺＬ３２）とを含む乗算器（３３）とを具備する。

なお、本発明のより好適な実施の形態では、第１乃至第５のトランジスタ(Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５)は、それぞれバイポーラトランジスタである。また、本発明の更に好適な実施の形態では、第１乃至第５のトランジスタ（Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５）は、それぞれシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。本発明の他のより好適な実施の形態では、第１乃至第５のトランジスタ(Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５)は、それぞれ電界効果トランジスタである。本発明の他の更に好適な実施の形態では、前記電界効果トランジスタはそれぞれ金属酸化膜型（ＭＯＳ）トランジスタである。以下の説明では、上記いずれかのトランジスタを採用することを想定して説明する。

第１のトランジスタ（Ｑ３１）のベースまたはゲートの第１の入力電極（ＲＦＩＮ）は、所定の第１の基準電位（ＶＲＦ）に接続されると共に、この第１の入力電極に第１の周波数の入力信号が供給される。また、第１のトランジスタ（Ｑ３１）のコレクタまたはドレインはトランス（３２）の一次巻線の第１の電極に接続され、第１のトランジスタ（Ｑ３１）のエミッタまたはソースは所定の第２の基準電位（ＧＮＤ）に接続されている。さらに、トランス（３２）の一次巻線の第２の電極は、第３の基準電位（ＶＣＣ１）に接続されている。

乗算器（３３）の第２及び第５のトランジスタ（Ｑ３２、Ｑ３５）のベースまたはゲートを互いに接続した第２の入力電極（ＬＯＩＮ＋）は、所定の第４の基準電位（ＶＬＯ）に接続されると共に、この第２の入力電極に第２の周波数の正相入力信号が供給される。第３及び第４のトランジスタ（Ｑ３３、Ｑ３４）のベースまたはゲートを互いに接続した第３の入力電極（ＬＯＩＮ−）は、所定の第４の基準電位（ＶＬＯ）に接続されると共に、この第３の入力電極に第２の周波数の逆相入力信号が供給される。

さらに、第２及び第５のトランジスタ（Ｑ３２、Ｑ３５）のエミッタまたはソースは互いに接続され、トランス（３２）の二次巻線の第１の電極に接続されている。また、第３及び第４のトランジスタ（Ｑ３３、Ｑ３４）のエミッタまたはソースは互いに接続され、トランスの二次巻線の第２の電極に接続されている。

トランス（３２）の二次巻線の中間の電極は、第２の基準電位（ＧＮＤ）に接続されている。

第２及び第３のトランジスタ（Ｑ３２、Ｑ３３）のコレクタまたはドレインを互いに接続した第１の出力電極（ＯＵＴ−）と第５の基準電位（ＶＣＣ２）との間には、第１の負荷素子（ＺＬ３１）が接続されている。

第４及び第５のトランジスタ（Ｑ３４、Ｑ３５）のコレクタまたはドレインを互いに接続した第２の出力電極（ＯＵＴ＋）と第５の基準電位（ＶＣＣ２）との間には、第２の負荷素子（ＺＬ３２）が接続されている。

第１の出力電極（ＯＵＴ−）には、第３の周波数の逆相の信号が出力され、第２の出力電極（ＯＵＴ＋）には、第３の周波数の正相の信号が出力される。出力信号となる第３の周波数は、入力信号となる第１の周波数と第２の周波数の差である。

本実施例において、トランス（３２）の一次巻線の第２の電極が接続された第３の基準電位（ＶＣＣ１）とトランスの二次巻線の中間の電極（ＧＮＤ）との間が、トランス（３２）内部において直流に対して分離されている。従って、トランスコンダクタンス増幅器（３１）と乗算器（３３）ともに内部を構成するトランジスタにおいて、電源電圧ＶＣＣ１、ＶＣＣ２と基準電位ＧＮＤ間に対して直列に接続されているトランジスタは、一段のみであり、トランジスタを十分に駆動できる電源電圧を低く抑えることができる。また、トランスコンダクタンス増幅器（３１）によって増幅された信号がトランス（３２）を通過するために、雑音の影響を低減できる。

本発明の具体的な実施の形態では、トランス（３２）が半導体集積回路に集積されている。

また、本発明の更に好適な実施の形態では、電圧−電流変換型増幅器３１のトランジスタのみならず、乗算器３３のトランジスタに関しても、トランス２の二次巻線の出力端子と基準電位ＶＣＣ２間に並列接続された、換言すると図２に示したように、電源電圧の高さ方向に一段に並列接続された複数のトランジスタ群で構成しても良い。これにより、必要な電源電圧を低くできる。ゲートソース間耐圧が１Ｖ以下と低くゲート長が９０ｎｍ未満の高速なＭＯＳトランジスタを用いても良い。

本発明によれば、前記ミキサ回路の第３の基準電位ＶＣＣ１と第２の基準電位との差の電圧および第５の基準電位ＶＣＣ２と第２の基準電位ＧＮＤとの差の電圧を、共に０．５Ｖ以上１．５Ｖ以下とすることが出来る。

なお、本実施例の回路の動作原理を確認するために、一例としてＲＦ入力信号は２４ＧＨｚを中心周波数として１ＧＨｚの帯域幅を有する無線周波数信号であり、局部発振信号は２３ＧＨｚ、出力中心周波数は１ＧＨｚとして設計している。トランジスタＱ３１〜Ｑ３５は、遮断周波数ｆ_Ｔが略１４０ＧＨｚのＳｉＧｅへテロバイポーラトランジスタで構成されている。なお、トランス３２の一次巻線および二次巻線は、ＳｉＧｅへテロバイポーラトランジスタが構成された半導体集積回路の上のオンチップ・スパイラル・インダクタを同心円上に配置することによりそれぞれ構成されている。電源電圧ＶＣＣ１とＶＣＣ２はともに１Ｖと設定している。

ＲＦＩＮに入力された無線周波数信号はトランジスタＱ３１によって電流信号へと変換され、トランジスタＱ３１のコンダクタンス値ｇｍによって増幅される。また、トランジスタＱ３１のベースのバイアス電圧ＶＲＦはコレクタ電流が１ｍＡとなるように設定している。トランス２の一次巻線の終端は電源電圧ＶＣＣ１に接続される。トランス２の二次巻線の中間の電極はＧＮＤに接地される。

二次巻線の向きと一次巻線の向きは、図７に示す向きになるように設定しているが、どちらの方向でもよい。但し、二次巻線の中間点の両側で巻線の巻く向きを逆転することは、二次巻線において伝達された信号が相殺されるためにできない。トランスの結合係数が十分大きい場合、トランスの等価回路として自己インダクタンスＬｔが入力端子と接地端子間に接続される。またトランスの対接地寄生容量とトランジスタＱ３１のコレクタ接地間寄生容量の合計容量Ｃｔが存在する。ＬｔとＣｔの共振周波数はｆｒｅｓ≒１／（２π√（ＬｔＣｔ））と表される。

図７の設計例においては、Ｌｔ≒０．５ｎＨ、Ｃｔ≒８０ｆＦ、ｆｒｅｓ≒２５ＧＨｚである。共振周波数ｆｒｅｓのときには、トランスの入力電極と接地間のインピーダンスは非常に大きくなる。そのため、トランスに入力された信号は乗算器３３へと小さい損失で伝達される。半導体集積回路に構成されるトランスでは自己インダクタンスＬｔと寄生容量Ｃｔを簡易計算で正確に見積もることは困難であり、結合係数が０．６程度、配線間や配線基板間寄生容量が数１０ｆＦであるために、伝達方向の寄生インダクタンスなど多数の寄生素子が存在する。そのため、実際の設計では、計算機を用いてトランス部分の電磁界解析を行い、その結果得られた数値モデルとトランジスタを接続し回路シミュレーションを行うことで最適な値を容易に算出することができる。なお、Ｃｔが所望の値よりも小さい場合には、容量素子をトランス３２の入力端子と接地端子間に接続してもよい。

トランジスタＱ３２とＱ３３およびＱ３４とＱ３５はそれぞれ差動スイッチトランジスタペアを構成し、それぞれのコレクタ端子で交差させて接続している。入力端子ＬＯＩＮ＋、ＬＯＩＮ−には、局部発振信号が入力される。Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５のトランジスタがスイッチ動作可能になるよう十分大きな振幅の局部発振信号を入力する。トランス２を介して伝達された無線周波数の電流信号ｉＲＦを各スイッチトランジスタペアによって正相または逆相へと切り換えることにより、無線周波数と局部発振周波数とが乗算される。

それぞれの信号を三角関数ｉＲＦ・ｓｉｎ（ωＲＦ），ｃｏｓ（ωＬＯ）と表すと、乗算の結果、
ｉＲＦ・ｓｉｎ（ωＲＦ）×ｃｏｓ（ωＬＯ）＝ｉＲＦ／２・｛ｓｉｎ（ωＲＦ＋ωＬＯ）＋ｓｉｎ（ωＲＦ−ωＬＯ）｝となり、
差の周波数成分ｉＩＦ＝ｉＲＦ／２・ｓｉｎ（ωＲＦ−ωＬＯ）が発生することが示される。
得られた出力周波数の電流信号は、負荷素子ＺＬ３１、ＺＬ３２のインピーダンスＺＬによって、ｖＩＦ＝ＺＬ・ｉＲＦ／２・ｓｉｎ（ωＲＦ−ωＬＯ）の電圧振幅が出力される。

よって、上記の簡易的な計算結果から、トランス３２の伝達特性が共振周波数における理想的な特性で損失が無い場合、ｉＲＦ＝ｖｉｎ・ｇｍであることから、変換利得はｇｍ・ＺＬ／２として表される。
この値は、ギルバートセル型ミキサと同じであり、本発明の構成の場合もギルバートセル型ミキサと同様の変換利得が得られることを示している。

トランジスタＱ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５に必要な電源電圧はおよそ１Ｖでありギルバートセル型の１／２以下である。従って、ギルバートセル型の変換利得と同じ利得のまま、低電圧化が可能となる。

さらに、トランジスタＱ３１のバイアス電流と、トランジスタＱ３２、Ｑ３３、Ｑ３４、Ｑ３５のバイアス電流は、それぞれ独立に設定することができる。トランジスタＱ３２、Ｑ３３、Ｑ３４、Ｑ３５のバイアス電流はスイッチ動作に必要な電流であるため、トランジスタＱ３１よりも１／５程度に低減することが出来る。スイッチ動作時に寄生容量のチャージのために増加する消費電流を加味しても、トランジスタＱ３１の１／２程度である。従って電源電圧と消費電流の積である消費電力は、電源電圧１／２×消費電流３／２となり、ギルバートセル型に対して３／４程度に低減することができる。

次に、図８と図９により、ミキサ回路の変換利得および雑音指数の周波数特性の観点で、本実施例の効果を説明する。なお、図８と図９は、それぞれ回路シミュレータソフトウェアを用いてコンピュータで計算して求めた結果を示すものであり、同じトランジスタパラメータを用いて設計し、トランジスタのコレクタ電流を等しい値とした。

まず、図８は、図７の本発明の実施形態による半導体集積回路に構成されたミキサ回路と、従来のギルバートセル型の半導体集積回路に構成されたミキサ回路の、それぞれの周波数変換利得の周波数特性を示す図である。

図８の横軸はＲＦ入力周波数であり、縦軸は周波数変換電圧利得をｄＢで表示している。また、ＬＯ入力周波数は、出力周波数が１ＧＨｚとなるように、ＲＦ入力周波数−１ＧＨｚと設定している。ＬＯ入力電力は−６ｄＢｍである。実線（８１）が本発明の１つの実施の形態によるミキサ回路の周波数変換利得の周波数特性、点線（８２）が従来例のギルバートセル型ミキサ回路の周波数変換利得である。

図から明らかな通り、実線（８１）の周波数依存性はトランスの共振特性を表しており、点線（８２）の周波数依存性は負荷素子と寄生容量とで生じる高域遮断特性を示している。このとき、電源電圧は従来回路では２Ｖであるのに対して、本発明回路では１Ｖである。また、従来回路の消費電流は２ｍＡである。

本発明回路では、トランスコンダクタンス増幅器の入力が単相であることから１ｍＡであり、乗算器のスイッチトランジスタペアの消費電流も低減させているため０．９ｍＡであることから、ミキサ回路の消費電流は１．９ｍＷである。従って、消費電力は従来例の回路が２Ｖ×２ｍＡ＝４ｍＷに対して、本発明の回路は１Ｖ×１．９ｍＡ＝１．９ｍＷとなり、５３％の消費電力となった。

次に、図９は、図７の本発明の１実施形態による半導体集積回路に構成されたミキサ回路と、図１６の従来の半導体集積回路に構成されたミキサ回路の、それぞれの雑音の周波数特性を示す図である。横軸がＲＦ入力周波数であり、縦軸は両側波帯雑音指数をｄＢで表している。両側波帯雑音指数とは、ミキサ回路に入力された局部発振周波数を中心として両側の帯域についてＳ／Ｎの入出力間の比を算出した指数である。バイアス条件は図８の場合と同一である。実線（８３）が本発明の１つの実施形態によるミキサ回路の雑音の周波数特性、８４が従来からあるミキサ回路の雑音の周波数特性である。
２４ＧＨｚ付近が最適値となるように設計されており、どちらもほぼ等しい１５dBの周波数変換利得が得られている。

図から明らかな通り、両側波帯雑音指数が２４ＧＨｚにおいてどちらもほぼ１１ｄＢと一致しており、設計された所定の無線周波数ではギルバートセル型に対して電源電圧を低下させた場合でも特性に違いが無いことを示している。

図８と図９の結果から、従来のギルバートセル型ミキサ回路とほぼ同じ特性のまま、電源電圧を１／２に低減でき、消費電力もおよそ１／２に低減できることが示されている。

すなわち、本発明によれば、動作に必要な電源電圧を低くしたミキサ回路を備えた半導体集積回路を提供することができる。更に、高い周波数で動作し、かつ雑音を小さくし、かつ消費電力を少なくしたミキサ回路を備えた半導体集積回路を提供することができる。

次に、本発明の実施例に用いるのに適したトランスの構成例について説明する。図１０は、図７の半導体集積回路に構成されたトランスの上面から見た配線レイアウトを示す図である。

寄生抵抗を可能な限り小さくするために最も配線膜厚が３μmの厚い最上層を用いてスパイラルインダクタ９１を構成している。交差部には、また、磁気結合をより大きくするために、配線間のスペースを２μmと小さくしている。一次巻線、二次巻線ともに二巻であり、中間層９２、下層９３、各層を接続するＶＩＡ９４、９５を用いて交互に交差するように配置している。二次巻線のみ中間点から配線９３で引き出して電極を設けている。一次巻線、二次巻線は配線幅６．５μｍであり自己インダクタンスはそれぞれおよそ０.５nH、結合係数は０.６程度である。トランスの外径寸法はおよそ１３０μｍである。

本実施例によれば、配線膜厚が薄く、かつ、外径寸法小さいトランス、ひいては、半導体集積回路に構成された小型のミキサ回路を提供することができる。

なお、図１０の形状は１つの構成例であり、種々の構成が可能である。また、図１０のトランスの構造は一般的な半導体集積回路の配線層の製造方法を用いて、容易に製造することが可能である。

次に、本発明のミキサ回路の他の構成例を説明する。
図１１は、本発明の他の実施形態による半導体集積回路に構成されたミキサ回路を示す図である。本実施例のミキサ回路は、図７の例と異なり、差動入力型のミキサ回路であり、第１、第２のトランジスタ（Ｑ４０、Ｑ４１）で構成されるトランスコンダクタンス増幅器（４１）と、トランス（４２）と、第３から第６のトランジスタ（Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５）と第１と第２の負荷素子（ＺＬ４１、ＺＬ４２）とを含む乗算器（４３）とを具備している。

すなわち、ミキサ回路は、第１から第６までのトランジスタ（Ｑ４０〜Ｑ４５）と、第１と第２の負荷素子（ＺＬ４１、ＺＬ４２）と、トランス（４２）とを具備している。第１のトランジスタＱ４０のベースまたはゲートの第１の入力電極は所定の第１の基準電位ＶＲＦに接続され、この第１の入力電極には第１の周波数の正相の入力信号が供給される。また、第２のトランジスタＱ４１のベースまたはゲートの第２の入力電極は、所定の第１の基準電位ＶＲＦに接続され、この第２の入力電極に第１の周波数の逆相の入力信号が供給される。さらに、第１のトランジスタＱ４０のコレクタまたはドレインは、トランス（４２）の一次巻線の第１の電極に接続され、第２のトランジスタＱ４１のコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。また、トランス（４２）の一次巻線の中間の電極は、第３の基準電位ＶＣＣ１に接続され、第１と前記第２のトランジスタ（Ｑ４０、Ｑ４１）のエミッタまたはソースはともに所定の第２の基準電位ＧＮＤに接続されている。

第３と第６のトランジスタ（Ｑ４２、Ｑ４５）のベースまたはゲートを互いに接続した第３の入力電極は、所定の第４の基準電位ＶＬＯに接続され、この第３の入力電極に第２の周波数の正相入力信号（ＬＯＩＮ＋）が供給される。また、第４と第５のトランジスタ（Ｑ４３、Ｑ４４）のベースまたはゲートを互いに接続した第４の入力電極は、所定の第４の基準電位ＶＬＯに接続されており、この第４の入力電極には第２の周波数の逆相入力信号（ＬＯＩＮ−）が供給される。さらに、第３と第６のトランジスタ（Ｑ４２、Ｑ４５）のエミッタまたはソースを互いに接続して、トランス（４２）の二次巻線の第１の電極に接続し、第４と第５のトランジスタ（Ｑ４３、Ｑ４４）のエミッタまたはソースを互いに接続して、トランスの二次巻線の第２の電極に接続している。

トランス（４２）の二次巻線の中間の電極は、第２の基準電位ＧＮＤに接続されており、第３と第４のトランジスタ（Ｑ４２、Ｑ４３）のコレクタまたはドレインを互いに接続した第１の出力電極と、第５の基準電位ＶＣＣ２との間には、第１の負荷素子（ＺＬ４１）が接続されている。一方、第５と第６のトランジスタ（Ｑ４４、Ｑ４５）のコレクタまたはドレインを互いに接続した第２の出力電極と、第５の基準電位ＶＣＣ２との間には、第２の負荷素子（ＺＬ４２）が接続されている。

第１の出力電極には、第３の周波数の逆相の信号が出力され、第２の出力電極には第３の周波数の正相の信号が出力され、出力信号となる第３の周波数は入力信号となる第１の周波数と第２の周波数の差である。

トランス（４２）の一次巻線の中間の電極ＶＣＣ１と、トランスの二次巻線の中間の電極ＧＮＤとの間は、トランス内部において直流に対して分離されている。

本実施例によれば、動作に必要な電源電圧を低くしたミキサ回路を備えた半導体集積回路を提供することができる。更に、高い周波数で動作し、かつ雑音を小さくし、かつ消費電力を少なくしたミキサ回路を備えた半導体集積回路を提供することができる。

また、すでに受信回路のミキサ入力信号を差動信号として設計されている場合、ギルバートセル型と本実施例のミキサ回路とを置きかえることができる。この回路構成は、図７と比較して対称性がよくなるために内部で相殺されてミキサ出力の不要周波数である局部発振信号の漏洩出力電力を低減することができる。

本発明のミキサ回路の更に他の構成例を説明する。
図１２は、本発明の他の実施形態による半導体集積回路に構成された帰還増幅器付ミキサ回路を示す図である。本実施例では、帰還増幅器５４を図７のミキサ回路の後段にそれぞれ接続している。帰還増幅器付ミキサ回路は、ミキサ回路と帰還差動増幅器（５４）とを具備しており、ミキサ回路の第２の出力電極と前記帰還差動増幅器の第１の入力電極とが接続されている。また、ミキサ回路の第１の出力電極と帰還差動増幅器の第２の入力電極とが接続されている。

すなわち、ミキサ回路は、第１のトランジスタ（Ｑ５１）からなるトランスコンダクタンス増幅器（５１）と、トランス（５２）と、第２から第５のトランジスタ（Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５）と第１と第２の負荷素子（ＺＬ５１、ＺＬ５２）とからなる乗算器（５３）とを具備している。

第１のトランジスタ（Ｑ５１）のベースまたはゲートを接続したミキサ回路の第１の入力電極（ＲＦＩＮ）は、所定の第１の基準電位（ＶＲＦ）に接続され、この第１の入力電極には第１の周波数の入力信号が供給される。第１のトランジスタ（Ｑ５１）のコレクタまたはドレインは、トランス（５２）の一次巻線の第１の電極に接続され、第１のトランジスタ（Ｑ５１）のエミッタまたはソースは、所定の第２の基準電位（ＧＮＤ）に接続されている。トランス（５２）の一次巻線の第２の電極は、第３の基準電位（ＶＣＣ１）に接続されている。第２及び第５のトランジスタ（Ｑ５２、Ｑ５５）のベースまたはゲートを互いに接続したミキサ回路の第２の入力電極（ＬＯＩＮ＋）は、所定の第４の基準電位（ＶＬＯ）に接続され、この第２の入力電極に、第２の周波数の正相入力信号が供給される。

第３及び第４のトランジスタ（Ｑ５３、Ｑ５４）のベースまたはゲートを互いに接続したミキサ回路の第３の入力電極（ＬＯＩＮ−）は、所定の第４の基準電位（ＶＬＯ）に接続され、この第４の基準電位には第２の周波数の逆相入力信号が供給される。第２及び第５のトランジスタ（Ｑ５２、Ｑ５５）のエミッタまたはソースは互いに接続され、トランス（５２）の二次巻線の第１の電極に接続されている。第３及び第４のトランジスタ（Ｑ５３、Ｑ５４）のエミッタまたはソースは互いに接続され、トランス（５２）の二次巻線の第２の電極に接続されている。

トランス（５２）の二次巻線の中間の電極は、第２の基準電位（ＧＮＤ）に接続されている。第２及び第３のトランジスタ（Ｑ５２、Ｑ５３）のコレクタまたはドレインを互いに接続したミキサ回路の第１の出力電極と、第５の基準電位（ＶＣＣ２）との間には、第１の負荷素子（ＺＬ５１）が接続されている。第４及び第５のトランジスタ（Ｑ５４、Ｑ５５）のコレクタまたはドレインを互いに接続したミキサ回路の第２の出力電極と、第５の基準電位（ＶＣＣ２）との間には、第２の負荷素子（ＺＬ５２）が接続されている。

差動増幅器（５４）の第１の出力電極（ＯＵＴ−）には、第３の周波数の逆相の信号が出力され、差動増幅器（５４）の第２の出力電極（ＯＵＴ＋）には第３の周波数の正相の信号が出力される。

帰還差動増幅器（５４）は、第１と第２の帰還抵抗（ＲＦ１、ＲＦ２）と差動増幅回路とを具備しており、差動増幅回路の第１の入力電極と第１の出力電極との間に第１の帰還抵抗（ＲＦ１）が接続され、差動増幅回路の第２の入力電極と第２の出力電極との間に第２の帰還抵抗（ＲＦ２）が接続されている。

帰還差動増幅器（５４）の第１と第２の入力電極の入力インピーダンスは、それぞれミキサ回路の第１と第２の負荷素子（ＺＬ５１、ＺＬ５２）のインピーダンスよりも小さくなるように、第１と第２の帰還抵抗（ＲＦ１、ＲＦ２）の抵抗値が構成されている。

帰還差動増幅器（５４）の出力信号となる第３の周波数は、入力信号となる第１の周波数と第２の周波数の差である。トランス（５２）の一次巻線の第２の電極（ＶＣＣ１）とトランス（５２）の二次巻線の中間の電極（ＧＮＤ）との間は、トランス（５２）内部において直流に対して分離されている。従って、トランスコンダクタンス増幅器（５１）と乗算器（５３）ともに内部を構成するトランジスタにおいて、電源電圧ＶＣＣ１、ＶＣＣ２と基準電位ＧＮＤ間に対して直列に接続されているトランジスタは一段のみであり、トランジスタを十分に駆動できる電源電圧を低く抑えることができる。

また、帰還差動増幅器（５４）の入力インピーダンスを小さくすることにより、ミキサ回路の変換利得を保ちながら乗算器（５３）の差動出力電極の電圧振幅を小さくすることができ、乗算器（５３）の電源電圧（ＶＣＣ２）をさらに低く抑えることができる。また、トランスコンダクタンス増幅器（５１）によって増幅された信号がトランス（５２）を通過するために雑音の影響を低減できる。

本発明のより好適な実施の形態では、前記トランジスタ(Ｑ５１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５)はそれぞれバイポーラトランジスタである。本発明の更に好適な実施の形態では、バイポーラトランジスタはそれぞれシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。

本発明の他のより好適な実施の形態では、前記トランジスタ(Ｑ５１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５)はそれぞれ電界効果トランジスタである。本発明の他の更に好適な実施の形態では、前記電界効果トランジスタはそれぞれ金属酸化膜型（ＭＯＳ）トランジスタである。

本発明の具体的な実施の形態では、前記トランス（５２）が半導体集積回路に集積されている。

本発明の具体的な実施の形態では、ミキサ回路の第３の基準電位（ＶＣＣ１）と第２の基準電位との差の電圧および第５の基準電位（ＶＣＣ２）と第２の基準電位（ＧＮＤ）との差の電圧がともに、０．５Ｖ以上１．５Ｖ以下である。

図１３は、図１２の半導体集積回路に構成された帰還増幅器５４の具体的な構成例を示す図である。帰還抵抗ＲＦ７１、ＲＦ７２によって増幅器の出力信号を帰還増幅器の入力に帰還しており、負帰還回路を構成している。

すなわち、帰還増幅器は、第１から第４までのトランジスタ（Ｑ７１〜Ｑ７４）と、第１と第２の負荷抵抗（ＲＬ７１、ＲＬ７２）と、第１と第２の帰還抵抗（ＲＦ７１、ＲＦ７２）と、第１から第３までのバイアス抵抗（ＲＣＳ７１〜７３）と、第１と第２の容量（Ｃ７１、Ｃ７２）とを具備している。第１のトランジスタ（Ｑ７１）のベースまたはゲートと第１の容量（Ｃ７１）の第１の電極を接続して帰還増幅器の第１の入力電極とし、第２のトランジスタ（Ｑ７２）のベースまたはゲートと第２の容量（Ｃ７２）の第１の電極を接続して帰還増幅器の第２の入力電極としている。また、第１と第２のトランジスタ（Ｑ７１、Ｑ７２）のエミッタまたはソースを互いに接続して第１のバイアス抵抗（ＲＣＳ７１）の第１の電極に接続し、第１のバイアス抵抗の第２の電極は第１の基準電位ＧＮＤに接続している。第１のトランジスタ（Ｑ７１）のコレクタまたはドレインと第１の帰還抵抗（ＲＦ７１）の第１の電極と第１の負荷抵抗（ＲＬ７１）の第１の電極と第４のトランジスタ（Ｑ７４）のベースまたはゲートとが互いに接続されている。第２のトランジスタ（Ｑ７２）のコレクタまたはドレインと第２の帰還抵抗（ＲＦ７２）の第１の電極と第２の負荷抵抗（ＲＬ７２）の第１の電極と第３のトランジスタ（Ｑ７３）のベースまたはゲートとが互いに接続されている。第１の帰還抵抗（ＲＦ７１）の第２の電極と第１の容量（Ｃ７１）の第２の電極とが接続され、第２の帰還抵抗（ＲＦ７２）の第２の電極と第２の容量（Ｃ７２）の第２の電極とが接続されている。さらに、第１及び第２の負荷抵抗（ＲＬ７１、７２）の第２の電極とが接続されている。さらに、第１及び第２の負荷抵抗（ＲＬ７１、７２）のそれぞれの第２の電極が第２の基準電位ＶＣＣに接続され、また、第３及び第４のトランジスタ（Ｑ７３、Ｑ７４）のそれぞれのコレクタまたはドレインが第２の基準電位ＶＣＣに接続されている。また、第３のトランジスタ（Ｑ７３）のエミッタまたはソースと第２のバイアス抵抗（ＲＣＳ７２）の第１の電極とが接続されて帰還増幅器の第１の出力電極となり、第４のトランジスタ（Ｑ７４）のエミッタまたはソースと第３のバイアス抵抗（ＲＣＳ７３）の第１の電極とが接続されて帰還増幅器の第１の出力電極となっている。さらに、第２及び第３のバイアス抵抗（ＲＣＳ７２、ＲＣＳ７３）のそれぞれの第２の電極が、第１の基準電位ＧＮＤに接続されている。

トランジスタＱ７１、Ｑ７２のコンダクタンスをｇｍ、帰還抵抗をＲＦ、負荷抵抗をＲＬとすると入力インピーダンスＺｉｎはおおよそＲＦ／（ｇｍ・ＲＬ）と表され、ｇｍ・ＲＬを１０程度まで十分大きくするとＺｉｎはＲＬの１／１０まで小さい値となる。従って、Ｚｉｎを負荷素子ＺＬ５１、ＺＬ５２の１／１０程度まで小さくすることにより、帰還増幅器には電流信号が入力され、帰還増幅器の出力では電圧信号に増幅して変換される。なお、トランジスタＱ７３、Ｑ７４はエミッタフォロワを構成している。電流電圧増幅比ＺＦは、ｇｍ・ＲＬが１０程度と十分大きい場合おおよそＲＦと等しくなる。

このように入力インピーダンスを小さい帰還増幅器を接続することにより、ミキサ回路の出力振幅を低減することができる。すなわち、乗算器５３のスイッチトランジスタペアを構成するＱ５２、Ｑ５３、Ｑ５４、Ｑ５５のコレクタの振幅が減少する。よって、コレクタエミッタ間電圧のマージンを小さくすることができ電源電圧を低減することが可能となる。また、コレクタ寄生容量と負荷素子のインピーダンスによって生じる高域遮断特性を緩和し、より高い周波数で動作可能になる。さらにミキサ回路について、三次高調波インターセプトポイントＩＩＰ３や１ｄＢ利得圧縮点Ｐ１ｄＢの大信号特性を改善することができる。

本発明のミキサ回路の更に他の構成例を説明する。
図１４は、本発明の他の実施形態による半導体集積回路に構成された、帰還増幅器付ミキサ回路を示す図である。本実施例では、図１１に示した実施例のミキサ回路の後段に帰還増幅器６４を接続している。すなわち、帰還増幅器付ミキサ回路は、差動入力型のミキサ回路であり、第１、第２のトランジスタ（Ｑ６０、Ｑ６１）で構成されるトランスコンダクタンス増幅器（６１）と、トランス（６２）と、第３から第６のトランジスタ（Ｑ６２、Ｑ６３、Ｑ６４、Ｑ６５）と第１と第２の負荷素子（ＺＬ６１、ＺＬ６２）とを含む乗算器（６３）と、帰還増幅器６４を具備している。帰還増幅器６４の具体的な構成は、例えば、図１３に示した帰還増幅器と同じである。

すなわち、第２の出力電極と帰還差動増幅器の第１の入力電極とが接続されており、第１の出力電極と帰還差動増幅器の第２の入力電極とが接続されており、の出力電極と帰還差動増幅器の第１の入力電極とが接続され、第２の出力電極と帰還差動増幅器の第２の入力電極とが接続されており、第１のトランジスタのベースまたはゲートを接続したミキサ回路の第１の入力電極は所定の第１の基準電位ＶＲＦに接続されると共に、該第１の入力電極に第１の周波数の正相の入力信号が供給されている。また、第２のトランジスタのベースまたはゲートを接続したミキサ回路の第２の入力電極には所定の第１の基準電位ＶＲＦに接続されると共に第１の周波数の逆相の入力信号が供給され、第１のトランジスタのコレクタまたはドレインはトランスの一次巻線の第１の電極に接続され、第２のトランジスタのコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。

さらに、トランスの一次巻線の中間の電極は第３の基準電位ＶＣＣ１に接続され、第１と第２のトランジスタのエミッタまたはソースはともに所定の第２の基準電位ＧＮＤに接続され、第３と第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第４の基準電位ＶＬＯに接続されると共に、該第３の入力電極に第２の周波数の正相入力信号が供給される。さらに、第４と第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極には、所定の第４の基準電位ＶＬＯに接続すると共に、第２の周波数の逆相入力信号が供給され、第３と第６のトランジスタのエミッタまたはソースを互いに接続して、トランスの二次巻線の第１の電極に接続し、第４と第５のトランジスタのエミッタまたはソースを互いに接続して、トランスの二次巻線の第２の電極に接続し、トランスの二次巻線の中間の電極は第２の基準電位ＧＮＤに接続されている。

また、第３と第４のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と第５の基準電位ＶＣＣ２との間には、第１の負荷素子が接続され、第５と第６のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と第５の基準電位ＶＣＣ２との間には、第２の負荷素子が接続されている。

ミキサ回路の第１の出力電極には第３の周波数の逆相の信号が出力され、ミキサ回路の第２の出力電極には第３の周波数の正相の信号が出力され、出力信号となる第３の周波数は入力信号となる第１の周波数と第２の周波数の差である。ミキサ回路の第１の出力電極と帰還差動増幅器６４の第１の入力電極とが接続され、ミキサ回路の第２の出力電極と帰還差動増幅器６４の第２の入力電極とが接続されている。また、トランスの一次巻線の第２の電極ＶＣＣ１とトランスの二次巻線の中間の電極ＧＮＤとの間がトランス内部において直流に対して分離されている。

このように、ミキサ回路の後段に入力インピーダンスを小さい帰還増幅器６４を接続することにより、ミキサ回路の出力振幅を低減することができる。すなわち、乗算器６３のスイッチトランジスタペアを構成するＱ６２、Ｑ６３、Ｑ６４、Ｑ６５のコレクタの振幅が減少する。よって、コレクタエミッタ間電圧のマージンを小さくすることができ電源電圧を低減することが可能となる。また、コレクタ寄生容量と負荷素子のインピーダンスによって生じる高域遮断特性を緩和し、より高い周波数で動作可能になる。さらにミキサ回路について、三次高調波インターセプトポイントＩＩＰ３や１ｄＢ利得圧縮点Ｐ１ｄＢの大信号特性を改善することができる。

次に、本発明のミキサ回路を備えたミリ波通信端末の実施例を説明する。
図１５は、本発明の他の実施形態による半導体集積回路に構成された、ミリ波通信端末の受信回路の全体的な構成例を示すものである。ミリ波通信端末は、アンテナと受信回路のＲＦＩＮ端子及び送信回路のＲＦＯＵＴ端子間に接続された、デュプレクサまたは送受信切替スイッチを具備している。受信回路は、フロントエンド回路部と、ＩＦバンド回路またはベースバンド回路部とで構成されている。フロントエンド回路部の具体的な構成は、例えば、図４に示した無線通信受信回路のブロック構成と同じである。フロントエンド回路部のミキサ回路（ＭＩＸ）の出力信号ｆＯＵＴを増幅する第２の差動増幅回路（ＡＭＰ）の出力端に、ＩＦバンド回路／ベースバンド回路部の信号処理回路が接続されており、ここで復調などの信号処理がなされ、処理結果が出力端（ＯＵＴ＋，ＯＵＴ−）から出力される。受信回路は、例えば、ＭＭＯＳトランジスタとバイポーラトランジスタとを混載して構成されている。

無線周波数信号ｆＲＦは、受信回路の入力端子ＲＦＩＮに入力され、低雑音増幅器（ＬＮＡ）によって所定の利得で増幅される。増幅された信号はミキサ回路（ＭＩＸ）に入力される。ミキサ回路（ＭＩＸ）において、無線周波数ｆＲＦと局部発振周波数ｆＬＯの差の周波数であるｆＯＵＴの信号が出力される。出力信号ｆＯＵＴは第２の差動増幅回路（ＡＭＰ）を介して一定の振幅まで増幅して出力され、ＩＦバンド回路／ベースバンド回路部の信号処理回路に入力され復調される。

本発明によれば、受信回路すなわち、フロントエンド回路部の低雑音増幅器（ＬＮＡ）、第１の差動増幅器（ＬＯＢＵＦ）、ミキサ回路（ＭＩＸ）、第２の差動増幅回路（ＡＭＰ）等とＩＦバンド回路／ベースバンド回路部の信号処理回路等が、共通する１段の基準電位（ＶＣＣ）に接続されており、必要な電源電圧を低くできる。換言すると、これら各回路を構成する各トランジスタは、既に述べた実施例と同様、一段の電源電圧に対して、並列な関係に構成されている。

特に、ミキサ回路（ＭＩＸ）は受信回路の他の回路である低雑音増幅器（ＬＮＡ）、局部発振器（ＬＯ）、差動増幅器（ＬＯＢＵＦ、ＡＭＰ）よりも駆動に必要な電源電圧が高い場合が多く、ミキサ回路（ＭＩＸ）の電源電圧を低く抑えることで受信回路全体の電源電圧を低下させることができ、消費電力の大幅な低減を可能とする。

また、より好ましい実施形態によれば、フロントエンド回路部にはバイポーラトランジスタを採用し、ＩＦバンド回路／ベースバンド回路部には、ゲートソース間耐圧が１Ｖ以下と低くゲート長が９０ｎｍ未満の高速なＭＯＳトランジスタを用いることができる。本発明によれば、このようなＭＭＯＳトランジスタとバイポーラトランジスタとを混載する半導体集積回路において、電源電圧や信号の電圧を共通にすることができ、電圧レベル変換回路による消費電力を削減できる。

このように、本発明によれば、高い周波数で動作し、かつ雑音を小さくし、かつ消費電力を少なくしたミキサ回路を備えたミリ波通信端末を提供することができる。

なお、用途によっては、フロントエンド回路部を構成する回路の一部、例えば低雑音増幅器（ＬＮＡ）を、１段の基準電位（ＶＣＣ）とは別電源としても良いことは言うまでも無い。

以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、本発明のミキサ回路を内蔵した半導体集積回路は、２４ＧＨｚの周波数帯に限定するものではなく、素子値を適切に選択することにより、より低周波やより高周波の周波数帯の無線通信回路を構成することが出来る。また、本発明のミキサ回路を内蔵した半導体集積回路は有線通信の受信回路にも適用することができる。

さらに、本発明のミキサ回路をギルバートセル型ミキサ回路により応用することが出来る各種回路に適用することができる。例えば、差動出力信号を反転して局部発振周波数入力端子に帰還信号として入力し、無線周波数入力端子に入力された信号の１／２の周波数を出力する分周器として構成することもできる。また、掛算回路や復調器、逓倍器として適用することもできる。

本発明の１つの実施の形態による半導体集積回路に構成されたミキサ回路のブロック構成例を示す図である。 本発明における電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器の構成例を示す図である。 本発明のミキサ回路と従来のミキサ回路における、電源電圧と変換利得の関係を示す図である。 本発明の１つの実施の形態によるミキサ回路を用いて構成された無線通信受信回路のブロック構成例を示す図である。 本発明の他の実施形態による半導体集積回路に構成されたミキサ回路のブロック構成例を示す図である。 本発明の更に他の実施形態による半導体集積回路に構成されたミキサ回路のブロック構成例を示す図である。 本発明の他の実施形態による半導体集積回路に構成されたミキサ回路の具体的な構成例を示す図である。 図７の実施形態による半導体集積回路に構成されたミキサ回路と図１６の従来の半導体集積回路に構成されたミキサ回路の、それぞれの周波数変換利得の周波数特性を示す図である。 図７の実施形態による半導体集積回路に構成されたミキサ回路と図１６の従来の半導体集積回路に構成されたミキサ回路の、それぞれの雑音の周波数特性を示す図である。 図７の半導体集積回路に構成されたトランスを上面から見た、配線レイアウトの例を示す図である。 本発明の他の実施形態による半導体集積回路に構成されたミキサ回路の例を示す図である。 本発明の他の実施形態による半導体集積回路に構成された帰還増幅器付ミキサ回路の例を示す図である。 図１２の半導体集積回路中の帰還増幅器の構成例を示す図である。 本発明の更に他の実施形態による半導体集積回路に構成された帰還増幅器付ミキサ回路の例を示す図である。 本発明の他の実施形態による半導体集積回路に構成された、ミリ波通信端末の受信回路の全体的な構成例を示す図である。 第１の従来例のミキサ回路を示す図である。 第２の従来例のミキサ回路を示す図である。 第３の従来例のミキサ回路を示す図である。

符号の説明

１、１１、２１、３１、４１、５１、６１…トランスコンダクタンス増幅器
２、１２、２２、３２、４２、５２、６２…トランス
３、１３、２３、３３、４３、５３、６３…乗算器
４、１４、２４、３４、４４、４５、５４、６４、６５…トランジスタやトランスの寄生容量または素子容量
ＶＣＣ１、ＶＣＣ２…電源電圧端子
ＧＮＤ…接地端子
ＲＦＩＮ…無線周波数信号入力端子
ＬＯ…局部発振周波数信号入力端子
ＬＯ＋…局部発振周波数差動正相信号入力端子
ＬＯ−…局部発振周波数差動逆相信号入力端子
ＯＵＴ…出力端子
ＯＵＴ＋…差動正相出力端子
ＯＵＴ−…差動逆相出力端子
ＶＤＤ…電源電圧端子
ＭＡ、ＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦ、ＭＧ…トランジスタ
ＲＦ＋…無線周波数差動正相信号入力端子
ＲＦ−…無線周波数差動逆相信号入力端子
ＩＦ＋…中間周波数差動正相信号出力端子
ＩＦ−…中間周波数差動逆相信号出力端子
ＬＯ…局部発振周波数
bias…バイアス基準電圧端子
１１１、１１２…負荷素子
Ｖ_ＣＣ…電源電圧端子
Ｖ_ＣＳ、Ｖ_ＴＴ…バイアス基準電圧端子
Ｑ_１、Ｑ_２、Ｑ_３、Ｑ_４、Ｑ_５、Ｑ_６、Ｑ_７…トランジスタ
Ｒ_ＣＳ、Ｒ_ＬＯ、Ｒ_Ｌ、Ｒ_Ｅ、Ｒ_ＴＴ…抵抗
Ｃ_Ｃ、Ｃ_Ｓ、Ｃ_Ｄ…容量
Ｔ_１、Ｔ_２…トランス
ＲＦｉｎ…無線周波数信号入力端子
１２１…低雑音増幅器（ＬＮＡ）
１２２…バルン（バラン）
１２３…スイッチ回路
１２４…出力負荷
１２５…抵抗
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６…トランジスタ
ｂｉａｓ０、ｂｉａｓ１、ｂｉａｓ２…バイアス基準電圧端子
ＲＦ…無線周波数信号入力端子
ＬＮＡ…低雑音増幅器
ＭＩＸ…ミキサ回路
ＡＭＰ…差動増幅器
ＬＯＢＵＦ…局部発振周波数増幅器
ＬＯＩＮ＋…局部発振周波数差動正相入力信号
ＬＯＩＮ−…局部発振周波数差動逆相入力信号
Ｚ２１…負荷素子
Ｃ２１…容量
Ｑ３１、Ｑ４０、Ｑ４２、Ｑ５１、Ｑ６０、Ｑ６１…トランスコンダクタンス増幅トランジスタ
Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５、Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、Ｑ６２、Ｑ６３、Ｑ６４、Ｑ６５…周波数変換トランジスタ
ＺＬ３１、ＺＬ３２、ＺＬ４１、ＺＬ４２、ＺＬ５１、ＺＬ５２、ＺＬ６１、ＺＬ６２…負荷素子
ＲＦ１、ＲＦ２…帰還抵抗
Ｑ７１、Ｑ７２、Ｑ７３、Ｑ７４…トランジスタ
ＲＬ７１、ＲＬ７２…負荷抵抗
ＲＣＳ７１、ＲＣＳ７２、ＲＣＳ７３…バイアス抵抗
ＲＦ７１、ＲＦ７２…帰還抵抗
Ｃ７１、Ｃ７２…容量
ＶＣＣ…電源電圧
ＩＮ＋…差動正相入力端子
ＩＮ−…差動逆相入力端子
９１…最上層配線
９２…中間層配線
９３…下層配線
９４…最上層中間層間接続ＶＩＡ
９５…最上層下層間接続ＶＩＡ。

Claims (19)

1. 電圧−電流変換型増幅器と、乗算器と、前記電圧−電流変換型増幅器と前記乗算器との間に接続されたトランスとを具備して成り、入力信号の周波数をより低い周波数に周波数変換して出力するものであって、
   前記電圧−電流変換型増幅器は、１個もしくは並列接続された複数個のトランジスタで構成されており、
   前記トランスは、一次巻線と二次巻線とを具備して成り、
   前記電圧−電流変換型増幅器が、前記トランスの一次巻線の入力端子及び出力端子を介して該トランスに電源電圧を供給する一対の基準電位端子間に直列に接続されており、
   前記トランスの一次巻線の入力端子と前記一対の基準電位端子の一方を構成する接地端子との間に、前記入力信号の周波数に合わせた共振周波数を設定するための素子容量が存在しており、
   前記トランスの二次巻線の出力端子が前記乗算器に接続されており、
   前記トランスの一次巻線と二次巻線が該トランス内部で直流に対して分離されており、
   前記トランスの入力端子と前記接地端子間の自己インダクタンス値と前記素子容量の値とを調整し、前記入力信号の周波数に合わせた共振周波数が設定されている
   ことを特徴とするアクティブミキサ回路。
2. 請求項１において、
   前記電圧−電流変換型増幅器は、第１の周波数の入力信号が供給される入力端子と、前記トランスの一次巻線の入力端子に接続された出力端子と、第１の基準電位に接続された接地端子とを備えており、
   前記トランスの入力信号の基準電位端子が第２の基準電位に接続され、該トランスの出力端子が前記乗算器に接続されており、
   前記トランスの入力信号の基準電位端子と前記トランスの出力信号の基準電位端子との間がトランス内部で直流に対して分離されている
   ことを特徴とするアクティブミキサ回路。
3. 請求項２において、
   前記乗算器は、第１の入力端子、第２の入力端子、電源端子及び出力端子を備えて成り、
   前記トランスの前記一次巻線の端部の第１の電極が前記電圧−電流変換型増幅器の出力端子に接続され、
   該一次巻線の端部の第２の電極が第２の基準電位端子ＶＣＣ１に接続され、
   前記トランスの前記二次巻線の端部の第１の電極が前記乗算器の第１の入力端子に接続され、
   該二次巻線の端部の第２の電極が基準電位端子ＧＮＤに接続され、
   前記乗算器の前記第２の入力端子に第２の周波数の入力信号が供給され、前記電源端子が第３の基準電位ＶＣＣ２に接続されており、
   前記乗算器の出力端子から、前記第１の周波数と前記第２の周波数の差である第３の周波数の出力信号が出力される
   ことを特徴とするアクティブミキサ回路。
4. 請求項１において、
   前記一次巻線の端部の第１の電極が前記トランスの単相信号の入力端子に接続され、
   前記一次巻線の端部の第２の電極が前記トランスの単相入力信号の基準電位端子に接続され、
   前記二次巻線の端部の第１の電極が前記トランスの差動正相信号の出力端子に接続され、
   前記二次巻線の端部の第２の電極が前記トランスの差動逆相信号の出力端子に接続され、
   前記二次巻線の中間の第３の電極が前記トランスの差動出力信号の基準電位端子に接続され、
   前記トランスの入力端子に入力された単相信号から差動信号に変換された信号が前記トランスの差動出力端子から出力される
   ことを特徴とするアクティブミキサ回路。
5. 請求項１において、
   前記トランスは一次巻線と、中間の電極を有した二次巻線と負荷素子と、容量とを具備して成り、
   前記容量の第１の電極と前記負荷素子の第１の電極と前記一次巻線の第１の電極とは互いに前記単相信号入力端子に接続され、
   前記負荷素子の第２の電極が前記トランスの単相入力信号の基準電位端子に接続され、
   前記一次巻線の端部の第２の電極が前記トランスの差動出力信号の基準電位端子に接続され、
   前記二次巻線の端部の第１の電極が前記トランスの差動正相出力端子に接続され、
   前記二次巻線の端部の第２の電極が前記トランスの差動逆相出力端子に接続され、
   前記二次巻線の中間の電極が前記トランスの差動信号の基準電位端子に接続され、
   前記トランスの単相信号入力端子に入力された単相信号から差動信号に変換された信号が前記トランスの差動出力端子から出力される
   ことを特徴とするアクティブミキサ回路。
6. 請求項２において、
   前記電圧−電流変換型増幅器は、トランスコンダクタンス増幅器を構成する第１のトランジスタを具備して成り、
   前記第１のトランジスタのコレクタまたはドレインは前記トランスの一次巻線の第１の電極に接続され、
   前記第１のトランジスタのエミッタまたはソースは前記第１の基準電位に接続されており、
   前記トランスの一次巻線の第２の電極は、前記第２の基準電位に接続されており、
   前記トランスの二次巻線の中間の電極は、前記第１の基準電位に接続されている
   ことを特徴とするアクティブミキサ回路。
7. 請求項６において、
   前記乗算器を構成するトランジスタは、前記トランスの二次巻線の第１の電極と第５の基準電位（ＶＣＣ２）との間に並列接続された複数個のトランジスタからなる
   ことを特徴とするアクティブミキサ回路。
8. 請求項１において、
   前記電圧−電流変換型増幅器を構成する第１のトランジスタを有するトランスコンダクタンス増幅器と、第２乃至第５のトランジスタと第１、第２の負荷素子とを含む前記乗算器とを具備して成り、
   前記第１のトランジスタのベースまたはゲートの第１の入力電極（ＲＦＩＮ）は、所定の第１の基準電位（ＶＲＦ）に接続されると共に、該第１の入力電極に第１の周波数の入力信号が供給されるように構成され、
   前記第１のトランジスタのコレクタまたはドレインは前記トランスの一次巻線の第１の電極に接続され、
   前記第１のトランジスタのエミッタまたはソースは所定の第２の基準電位（ＧＮＤ）に接続されており、
   前記トランスの一次巻線の第２の電極は、第３の基準電位（ＶＣＣ１）に接続されており、
   前記第２及び前記第５のトランジスタのベースまたはゲートを互いに接続した第２の入力電極は所定の第４の基準電位（ＶＬＯ）に接続されると共に、該第２の入力電極に第２の周波数の正相入力信号が供給されるように構成されており、
   前記第３及び前記第４のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第４の基準電位（ＶＬＯ）に接続されると共に該第３の入力電極に前記第２の周波数の逆相入力信号が供給されるように構成されており、
   前記第２及び前記第３のトランジスタのエミッタまたはソースは互いに接続され、前記トランスの二次巻線の第１の電極に接続されており、
   前記第４及び前記第５のトランジスタのエミッタまたはソースは互いに接続され、前記トランスの二次巻線の第２の電極に接続されており、
   前記トランスの二次巻線の中間の電極は、第２の基準電位（ＧＮＤ）に接続されており、
   前記第２及び前記第４のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と第５の基準電位（ＶＣＣ２）との間には、第１の負荷素子が接続されており、
   前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と前記第５の基準電位（ＶＣＣ２）との間には、第２の負荷素子が接続されており、
   前記第１の出力電極には、第３の周波数の逆相の信号が出力され、前記第２の出力電極には、前記第３の周波数の正相の信号が出力され、出力信号となる前記第３の周波数は、前記第１の周波数と前記第２の周波数の差であり、
   前記トランスの一次巻線の前記第３の基準電位（ＶＣＣ１）と前記トランスの二次巻線の中間の電極ＧＮＤとの間が前記トランス内部において直流に対して分離されている
   ことを特徴とするアクティブミキサ回路。
9. 請求項８において、
   前記ミキサ回路の前記第３の基準電位ＶＣＣ１と前記第２の基準電位ＧＮＤとの差の電圧および前記第５の基準電位ＶＣＣ２と前記第２の基準電位ＧＮＤとの差の電圧がともに０．５Ｖ以上１．５Ｖ以下である
   ことを特徴とするアクティブミキサ回路。
10. 請求項１において、
    前記電圧−電流変換型増幅器は、第１、第２のトランジスタで構成されるトランスコンダクタンス増幅器を具備して成り、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの一次巻線の第１の電極に接続され、前記第２のトランジスタのコレクタまたはドレインは前記トランスの一次巻線の第２の電極に接続されており、
    前記トランスの一次巻線の中間の電極は、第３の基準電位ＶＣＣ１に接続されており、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに所定の第２の基準電位ＧＮＤに接続されており、
    前記トランスの二次巻線の中間の電極は、第２の基準電位ＧＮＤに接続されている
    ことを特徴とするアクティブミキサ回路。
11. 請求項１において、
    第１、第２のトランジスタを備え前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器と、前記トランスと、第３乃至第６のトランジスタと第１と第２の負荷素子とを含む前記乗算器とを具備して成り、
    前記第１のトランジスタのベースまたはゲートの第１の入力電極は所定の第１の基準電位ＶＲＦに接続され、該第１の入力電極には第１の周波数の正相の入力信号が供給されており、
    前記第２のトランジスタのベースまたはゲートの第２の入力電極は、所定の第１の基準電位ＶＲＦに接続され、該第２の入力電極に前記第１の周波数の逆相の入力信号が供給されており、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの一次巻線の第１の電極に接続され、前記第２のトランジスタのコレクタまたはドレインは前記トランスの一次巻線の第２の電極に接続されており、
    前記トランスの一次巻線の中間の電極は、第３の基準電位ＶＣＣ１に接続されており、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに所定の第２の基準電位ＧＮＤに接続されており、
    前記第３及び前記第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第４の基準電位ＶＬＯに接続されており、該第３の入力電極に第２の周波数の正相入力信号が供給され、
    前記第４及び前記第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極は、所定の第４の基準電位ＶＬＯに接続されており、該第４の入力電極には第２の周波数の逆相入力信号が供給され、
    前記第３及び前記第４のトランジスタのエミッタまたはソースを互いに接続して、前記トランスの二次巻線の第１の電極に接続されており、
    前記第５及び前記第６のトランジスタのエミッタまたはソースを互いに接続して、前記トランスの二次巻線の第２の電極に接続されており、
    前記トランスの二次巻線の中間の電極は、第２の基準電位ＧＮＤに接続されており、
    前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と、第５の基準電位ＶＣＣ２との間には、前記第１の負荷素子が接続されており、
    前記第４及び前記第６のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と、前記第５の基準電位ＶＣＣ２との間には、前記第２の負荷素子が接続されており、
    前記第１の出力電極には、第３の周波数の逆相の信号が出力され、前記第２の出力電極には前記第３の周波数の正相の信号が出力され、出力信号となる前記第３の周波数は入力信号となる前記第１の周波数と前記第２の周波数の差であり、
    前記トランスの一次巻線の中間の電極ＶＣＣ１と、該トランスの二次巻線の中間の電極ＧＮＤとの間は、トランス内部において直流に対して分離されている
    ことを特徴とするアクティブミキサ回路。
12. 請求項８おいて、
    帰還差動増幅器を具備して成り、
    前記第１の出力電極と前記帰還差動増幅器の第１の入力電極とが接続され、前記第２の出力電極と前記帰還差動増幅器の第２の入力電極とが接続されている
    ことを特徴とするアクティブミキサ回路。
13. 請求項１１おいて、
    帰還差動増幅器を具備して成り、
    前記第２の出力電極と前記帰還差動増幅器の第１の入力電極とが接続されており、前記第１の出力電極と前記帰還差動増幅器の第２の入力電極とが接続されている
    ことを特徴とするアクティブミキサ回路。
14. 請求項１において、
    前記トランジスタは、バイポーラトランジスタである
    ことを特徴とするアクティブミキサ回路。
15. 請求項１４において、
    前記トランジスタは、シリコン・ゲルマニウム・ヘテロバイポーラトランジスタである
    ことを特徴とするアクティブミキサ回路。
16. 請求項１において、
    前記トランジスタはＭＯＳトランジスタである
    ことを特徴とするアクティブミキサ回路。
17. 低雑音増幅器と、アクティブミキサ回路と、局部発振器と、第１の差動増幅器と、第２の差動増幅器とを具備して成り、
    前記アクティブミキサ回路は、 電圧−電流変換型増幅器と、乗算器と、前記電圧−電流変換型増幅器と前記乗算器との間に接続されたトランスとを具備して成り、入力信号の周波数をより低い周波数に周波数変換して出力するものであって、
    前記電圧−電流変換型増幅器は、１個もしくは並列接続された複数個のトランジスタで構成されており、
    前記トランスは、一次巻線と二次巻線とを具備して成り、
    前記電圧−電流変換型増幅器が、前記トランスの一次巻線の入力端子及び出力端子を介して該トランスに電源電圧を供給する一対の基準電位端子間に直列に接続されており、
    前記トランスの一次巻線の入力端子と前記一対の基準電位端子の一方を構成する接地端子との間に、前記入力信号の周波数に合わせた共振周波数を設定するための素子容量が存在しており、
    前記トランスの二次巻線の出力端子が前記乗算器に接続されており、
    前記トランスの一次巻線と二次巻線が該トランス内部で直流に対して分離されており、
    前記トランスの入力端子と前記接地端子間の自己インダクタンス値と前記素子容量の値とを調整し、前記入力信号の周波数に合わせた共振周波数が設定されている
    ことを特徴とする受信回路。
18. 請求項１７おいて、
    前記電圧−電流変換型増幅器は、第１の周波数の入力信号が供給される入力端子と、前記トランスの入力端子に接続された出力端子と、第１の基準電位に接続された接地端子とを備えており、
    前記トランスの入力信号の基準電位端子が第２の基準電位に接続され、該トランスの出力端子が前記乗算器に接続されており、
    前記電圧−電流変換型増幅器は、１個もしくは並列接続された複数個のトランジスタで構成されており、
    前記乗算器を構成するトランジスタは、前記トランスの二次巻線の出力端子と第３の基準電位との間に並列接続された複数個のトランジスタからなり、
    前記トランスの入力信号の基準電位端子と前記トランスの出力信号の基準電位端子との間がトランス内部で直流に対して分離されている
    ことを特徴とする受信回路。
19. フロントエンド回路部とＩＦバンド回路／ベースバンド回路部とを備えて成り、
    前記フロントエンド回路部は、低雑音増幅器と、アクティブミキサ回路と、局部発振器と、第１の差動増幅回路と、第２の差動増幅回路とを具備して成り、
    前記ＩＦバンド回路／ベースバンド回路部は、前記フロントエンド回路部からの出力信号を復調する信号処理回路を備えて成り、
    前記アクティブミキサ回路は、電圧−電流変換型増幅器と、乗算器と、前記電圧−電流変換型増幅器と前記乗算器との間に接続されたトランスとを具備して成り、入力信号の周波数をより低い周波数に周波数変換して出力するものであって、
    前記電圧−電流変換型増幅器は、１個もしくは並列接続された複数個のトランジスタで構成されており、
    前記トランスは、一次巻線と二次巻線とを具備して成り、
    前記電圧−電流変換型増幅器が、前記トランスの一次巻線の入力端子及び出力端子を介して該トランスに電源電圧を供給する一対の基準電位端子間に直列に接続されており、
    前記トランスの一次巻線の入力端子と前記一対の基準電位端子の一方を構成する接地端子との間に、前記入力信号の周波数に合わせた共振周波数を設定するための素子容量が存在しており、
    前記トランスの二次巻線の出力端子が前記乗算器に接続されており、
    前記トランスの一次巻線と二次巻線が該トランス内部で直流に対して分離されており、
    前記トランスの入力端子と前記接地端子間の自己インダクタンス値と前記素子容量の値とを調整し、前記入力信号の周波数に合わせた共振周波数が設定されており、
    前記低雑音増幅器、前記第１の差動増幅回路、前記第２の差動増幅回路、及び前記ＩＦバンド回路／ベースバンド回路部の信号処理回路が、前記アクティブミキサ回路の前記一対の基準電位端子の他方の端子が接続された共通の基準電位（ＶＣＣ）に接続されている
    ことを特徴とするミリ波通信端末。

Images