JP4547746B2 - 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 Download PDFInfo
- Publication number
- JP4547746B2 JP4547746B2 JP34163799A JP34163799A JP4547746B2 JP 4547746 B2 JP4547746 B2 JP 4547746B2 JP 34163799 A JP34163799 A JP 34163799A JP 34163799 A JP34163799 A JP 34163799A JP 4547746 B2 JP4547746 B2 JP 4547746B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- pattern
- nitride
- producing
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば半導体レーザ素子などのデバイスの製造方法、このデバイスの製造方法に用いられる窒化物系ＩＩＩ−Ｖ族化合物結晶基板および窒化物系ＩＩＩ−Ｖ族化合物結晶膜、およびこれらを製造するための窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法に関する。
【０００２】
【従来の技術】
一般に、例えば半導体レーザ素子や発光ダイオード（ＬＥＤ）などのデバイスの製造工程では、例えばＧａＮ（窒化ガリウム）などのいわゆる窒化物系ＩＩＩ−Ｖ族化合物からなる結晶基板または結晶膜の表面に半導体膜などを積層形成している。このような製造工程で用いられる結晶基板または結晶膜を得るためには窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶を形成することが望ましいが、窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶は製造が困難であるため、実際には、例えばＡｌ2 Ｏ3 （サファイア）製の基体の上に窒化物系ＩＩＩ−Ｖ族化合物の結晶をエピタキシャル成長させるという方法が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、基体とその上に形成される結晶の結晶構造の違いや、それらの相互作用の弱さのため、界面から転位が発生し易い。このような転位は結晶の成長方向に延び、結晶を貫通してその表面にまで達する。その結果、得られる結晶基板または結晶膜には欠陥が多いという問題があった。
【０００４】
この問題を解決するため、特開平１０−３１２９７１号公報では、Ａｌ2 Ｏ3 からなる基体の表面にＧａＮからなる下地層を形成し、その下地層の表面にＳｉＯ2 （二酸化珪素）からなるマスクパターンを形成し、このマスクパターンを介して下地層の表面にＧａＮの結晶を成長させる方法が提案されている。この方法によれば、転位の成長がマスクパターンによって阻まれるため、結晶を貫通してその表面にまで達する転位（いわゆる、貫通転位）の数が減少する。しかしながら、この方法では、マスクパターンの開口部分を通過して成長した転位がそのまま結晶を貫通してしまうことから、結晶基板または結晶膜の欠陥の数を十分低減することができない。
【０００５】
そこで、同公報には、マスクパターンを結晶の厚さ方向に二重に形成し、一方のマスクパターンの開口部を通過した転位をもう一方のマスクパターンで遮るようにした方法が開示されている。しかしながら、この方法では、一方のマスクパターンの開口部と他方のマスクパターンとが結晶の厚さ方向に重なり合うように正確に位置合わせする必要があり、作業が困難になるという問題がある。
【０００６】
また、第４６回応用物理学関係連合講演会１９９９年春講演予稿集の第４１６頁には、Ａｌ2 Ｏ3 製の基体上に形成されたＧａＮなどの下地層の表面に凹部を加工し、その下地層の表面にＧａＮ結晶を再成長させる方法が開示されている。
この方法によれば、下地層の凹部において転位の成長の方向が変化するため、結晶を貫通する転位の数はある程度減少する。しかしながら、この方法では、下地層の凹部以外の部分を通過して成長した転位は結晶を貫通してしまうため、貫通転位の数を十分減少させることができないという問題がある。
【０００７】
また、MRS Internet J.Nitride Semicond. Res. 4S1, G3.38 (1999) およびMRS Internet J.Nitride Semicond. Res. 4S1, G4.9 (1999) では、「Ｐｅｎｄｅｏ−Ｅｐｉｔａｘｙ」という横方向成長を利用した貫通転位防止方法が提案されている。前者では、種結晶となるＧａＮ結晶にエッチングにより溝を形成し、その溝の側面から横方向に結晶を再成長させるようにしている。後者では、種結晶となるＧａＮ結晶の表面にマスクパターンを形成してエッチングを行い、溝の側面から横方向に結晶を再成長させると共に、種結晶表面からの結晶成長をマスクパターンにより抑えるようにしている。しかしながら、前者では種結晶の表面から転位が伸びる可能性があり、後者ではマスクパターンの上に新たな転位が発生する可能性があるため、貫通転位を十分に防止することができないという問題点がある。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造が簡単な窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法は、基体の表面に窒化物系ＩＩＩ−Ｖ族化合物の結晶を所定の厚さに成長させる成長工程を含み、成長工程において、結晶の厚さ方向における互いに異なる箇所に、それぞれ前記基体の表面と平行な面内において同一方向に配列した複数の構成部分を有する複数のパターンを形成すると共に、各パターンを形成する毎に構成部分間の領域を介して結晶を成長させ、成長した結晶層上に次のパターンを形成するようにし、かつ、複数のパターンのうち、一つのパターンの構成部分の配列周期と別のパターンの構成部分の配列周期とを異ならせると共に、前記別のパターンが、隣接する構成部分の間隔を複数有するか、または、構成部分の配列方向の長さを複数有するようにし、複数のパターンを、少なくとも一部ではその構成部分が厚さ方向に互いに重なり合い、少なくとも他の一部ではその構成部分が厚さ方向に互いに重なり合わないようにしたものである。
【００１３】
本発明による窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法、窒化物系ＩＩＩ−Ｖ族化合物基結晶板、窒化物系ＩＩＩ−Ｖ族化合物結晶膜およびデバイス製造方法では、複数のパターンが厚さ方向に互いに重なり合わない領域において、転位の成長が確実に阻止される。また、パターンが重なり合う領域と重なり合わない領域とが混在しているため、パターン同士を正確に位置決めしなくても、複数のパターンが厚さ方向に互いに重なり合わない領域（すなわち、転位の成長が確実に阻止される領域）が生じる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。この結晶製造方法は、例えば半導体レーザ素子や発光ダイオード（ＬＥＤ）を形成するための窒化物系ＩＩＩ−Ｖ族化合物の結晶基板を製造するものである。ここでは、窒化物系ＩＩＩ−Ｖ族化合物としてＧａＮ（窒化ガリウム）の結晶を形成するものとする。
【００１６】
図１（Ａ）に示したように、窒化物系ＩＩＩ−Ｖ族化合物であるＧａＮと格子定数および熱膨張係数が近い例えばＡｌ2 Ｏ3 （サファイア）からなる基体１１を用いる。なお、基体１１の材料としては、Ａｌ2 Ｏ3 の他に、Ｓｉ（珪素）、ＳｉＣ（炭化珪素）、ＧａＡｓ（砒化ガリウム）、ＭｇＡｌ2 Ｏ4 （マグネシウム・アルミニウム複合酸化物）、ＬｉＧａＯ2 （リチウム・ガリウム複合酸化物）およびＧａＮを用いることができる。
【００１７】
次に、図１（Ｂ）に示したように、基体１１上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属化学気相蒸着）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、あるいはその他の気相成長法などを用いてＧａＮを結晶成長させ、例えば厚さ２μｍの下地結晶層１２を形成する。
【００１８】
続いて、図１（Ｃ）に示したように、下地結晶層１２の表面に例えばスパッタ法によりＳｉＯ2 （酸化珪素）またはＳｉ3 Ｎ4 （窒化珪素）からなる膜を形成したのち、例えばフォトリソグラフィー法およびドライエッチング法によりパターニングし、第１のマスクパターン１３を形成する。第１のマスクパターン１３は、４μｍの間隔を開けて配列された幅５μｍの多数の平行なストライプ１３０を有している。ストライプ１３０の配列周期（ストライプの幅と間隔を合わせた値）は９μｍである。なお、第１のマスクパターン１３のストライプ１３０の厚さは、例えば０．２μｍである。
【００１９】
次に、図１（Ｄ）に示したように、例えばＭＯＣＶＤ法などを用いて、下地結晶層１２の表面にＧａＮの結晶層を成長させることにより、中間結晶層１４を形成する。すなわち、下地結晶層１２の表面において第１のマスクパターン１３のストライプ１３０によって覆われていない面からＧａＮの結晶を成長させ、第１のマスクパターン１３を完全に覆う厚さにまで成長させる。中間結晶層１４の厚さは例えば８μｍである。
【００２０】
続いて、図１（Ｅ）に示したように、中間結晶層１４の表面に、例えばスパッタ法によりＳｉＯ2 またはＳｉ3 Ｎ4 からなる膜を形成したのち、例えばフォトリソグラフィー法およびドライエッチング法によりパターニングすることにより、第２のマスクパターン１５を形成する。第２のマスクパターン１５は、第１のマスクパターンと同一の方向に４μｍ間隔で配列された幅４μｍの多数のストライプ１５０を含むものである。ストライプ１５０の配列周期は８μｍである。
【００２１】
次に、図１（Ｆ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層１４の表面にさらにＧａＮの結晶層を成長させることにより、表面結晶層１６を形成する。すなわち、中間結晶層１４の表面において第２のマスクパターン１５のストライプ１５０によって覆われていない面からＧａＮの結晶を成長させ、第２のマスクパターン１５を完全に覆う厚さにまで成長させる。表面結晶層１６の厚さは例えば８μｍである。このようにして、図１（Ｆ）に示したような結晶基板１０が形成される。
【００２２】
ここで、結晶基板１０は、本発明における「結晶基板」の一具体例または「結晶膜」の一具体例に対応する。また、下地結晶層１２、中間結晶層１４および表面結晶層１６を合わせたものが、本発明における「結晶」の一具体例に対応する。また、第１のマスクパターン１３および第２のマスクパターン１５は、本発明の「複数のパターン」の一具体例に対応する。加えて、ストライプ１３０およびストライプ１５０は、本発明における「構成部分」の一具体例に対応する。さらに、下地結晶層１２、中間結晶層１４および表面結晶層１６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００２３】
図２は、結晶基板１０における第１のマスクパターン１３と第２のマスクパターン１５の形状を説明するための断面図である。前述のとおり、第１のマスクパターン１３では、ストライプ１３０の幅ｄ1 が５μｍ、その間隔ｄ2 が４μｍであり、両者を合わせた配列周期ｐ1 は９μｍとなる。また、第２のマスクパターン１５では、ストライプ１５０の幅ｄ3 が４μｍ、その間隔ｄ4 が４μｍであり、両者を合わせた配列周期ｐ2 は８μｍとなる。第１のマスクパターン１３と第２のマスクパターン１５の配列周期が互いに異なっているため、図２に符号Ｒで示したように、一方のマスクパターンの開口部と他方のマスクパターンのストライプとが重なり合う領域が生じる。この領域Ｒ上に、以下に説明するように半導体レーザ素子を形成する。
【００２４】
図３は、結晶基板１０を用いて形成した半導体レーザ素子１００の断面図である。半導体レーザ素子１００は、次のようにして形成する。まず、結晶基板１０の表面に、例えばＭＯＣＶＤ法などを用いてＳｉを所定量ドープしたＧａＮ膜を成長させることにより、ｎ型ＧａＮからなるｎ型コンタクト層１０１を形成する。次に、ｎ型コンタクト層１０１の上にＳｉを所定量ドープしたＡｌＧａＮ膜を成長させることにより、ｎ型ＡｌＧａＮからなるクラッド層１０２を形成する。
続いて、クラッド層１０２の上にＳｉを所定量ドープしたＧａＮ膜を成長させることにより、ｎ型ＧａＮからなるガイド層１０３を形成する。次に、ガイド層１０３の上にＧａＩｎＮ膜を形成し、多重量子井戸構造の活性層１０４を形成する。
【００２５】
続いて、活性層１０４の上にＭｇを所定量ドープしたＡｌＧａＮ膜を形成することにより、ｐ型ＡｌＧａＮからなるキャップ層１０５を形成する。次に、キャップ層１０５の上にＭｇを所定量ドープしたＧａＮ膜を成長させることにより、ｐ型ＧａＮからなるガイド層１０６を形成する。続いて、ガイド層１０６の上にＭｇを所定量ドープしたＡｌＧａＮ膜を形成することにより、ｐ型ＡｌＧａＮからなるクラッド層１０７を形成する。クラッド層１０７の上にＭｇを所定量ドープしたＧａＮ膜を形成することにより、ｐ型ＧａＮからなるｐ型コンタクト層１０８を形成する。続いて、ｐ型コンタクト層１０８およびクラッド層１０７を例えばドライエッチング法によりストライプ状にパターンニングし、いわゆるレーザーストライプを形成する。
【００２６】
続いて、ｎ−電極１１０を形成する位置に対応して、クラッド層１０２、ガイド層１０３、活性層１０４、キャップ層１０５、ガイド層１０６、クラッド層１０７およびｐ型コンタクト層１０８をフォトリソグラフィ法などにより除去し、ｎ型コンタクト層１０１を露出させる。続いて、表面全体を絶縁膜１１２で覆うと共に、ｎ−電極１１０とｐ−電極１１１を形成する。なお、ｎ−電極１１０は、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｐｔ（白金）およびＡｕ（金）を積層して加熱処理により合金化した構造を有している。また、ｐ−電極１１１は、Ｎｉ（ニッケル）、ＰｔおよびＡｕを積層して加熱処理により合金化した構造を有している。
【００２７】
このようにして、図３に示したような半導体レーザ素子１００を得ることができる。発光領域であるレーザストライプ（すなわち、パターンニングされたｐ型コンタクト層１０８とクラッド層１０７）は、結晶基板１０において第１のパターン１３の開口と第２のパターン１５のストライプとが重なり合う領域の上部に形成されている。なお、活性層１０４の上下に位置するガイド層１０３，１０６は、活性層１０４よりも屈折率が高く、両ガイド層１０３，１０６の間で光を閉じこめる構造になっている。
【００２８】
なお、半導体レーザ素子１００は、本発明における「デバイス」の一具体例に対応し、ｎ型コンタクト層１０１からｐ型コンタクト層１０８までの積層体、ｎ−電極１１０およびｐ−電極１１１は、本発明における「素子膜」の一具体例に対応する。
【００２９】
次に、第１の実施の形態による効果について説明する。図２に符号Ｔで示した転位は、基体１１と下地結晶層１２との界面で発生し、下地結晶層１２などの成長に伴って基体１１の表面にほぼ直交する方向に延びる。このとき、第１のマスクパターン１３と第２のマスクパターン１５が結晶基板１０の厚さ方向に互いに重なり合わない領域（すなわち、一方のパターンの開口部と他方のパターンのストライプとが重なり合う領域）Ｒでは、転位の一部は第１のマスクパターン１３のストライプ１３０によって成長を阻まれ、残りの転位は第２のマスクパターン１５のストライプ１５０によって成長を阻まれる。すなわち、この領域Ｒにおいては、転位が結晶基板１０の表面に達することが確実に防止される。
【００３０】
さらに、第１のマスクパターン１３の配列周期ｐ1 と第２のマスクパターン１５の配列周期ｐ2 が異なっているため、そのストライプ１３０およびストライプ１５０が互いに平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５とが重なり合わない領域Ｒを生じさせることができる。
従って、第１のマスクパターン１３と第２のマスクパターン１５を正確に位置決めする必要がなくなり、それだけ製造が簡単になる。つまり、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板を得ることができる。
【００３１】
なお、第１のマスクパターン１３のストライプ１３０の配列周期ｐ1 と第２のマスクパターン１５ストライプ１５０の配列周期ｐ2 は、必要に応じて適宜設定することができる。例えば、半導体レーザ素子１００を製造する場合、結晶基板１０上に形成するレーザストライプ（クラッド層１０７およびｐ型コンタクト層１０８）同士の間隔は１μｍ以上５ｍｍ以下であるが、この１μｍ以上５ｍｍ以下の範囲に貫通転位のない領域Ｒを１箇所ないし１０箇所設けるには、第１のマスクパターン１３のストライプ１３０の配列周期ｐ1 と第２のマスクパターン１５のストライプ１５０の配列周期ｐ2 が以下の（１）式を満たすようにする。
０．１μｍ＜ｐ1 ×ｐ2 ／｜ｐ2 −ｐ1 ｜＜５０００μｍ・・・（１）
【００３２】
［第１の変形例］
次に、本実施形態の第１の変形例について説明する。この変形例では、第２のマスクパターンの形状が異なる以外は、第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。
【００３３】
図４は、第１の変形例に係る結晶基板１０Ａの断面形状を表す図である。この結晶基板１０Ａでは、第１のマスクパターン１３は第１の実施の形態と全く同様に形成されているが、第２のマスクパターン１５Ａは、配列周期の異なる２種類のストライプを有するよう構成されている。例えば、第２のマスクパターン１５Ａは、間隔５μｍで配列された幅４μｍのストライプ１５２と、間隔５μｍで配列された幅７μｍのストライプ１５４とを有している。この場合、ストライプ１５２の配列周期ｐ3 は９μｍとなり、ストライプ１５４の配列周期ｐ4 は１２μｍとなる。これら２種類のストライプは規則的に組みあわせても良いしランダムに組みあわせても良い。
【００３４】
このように、第２のマスクパターン１５Ａが複数の配列周期の異なる２種類のストライプを有するようにしたため、第１のマスクパターン１３と第２のマスクパターン１５Ａを互いのストライプが平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５Ａとが重なり合わない領域Ｒを生じさせることができる。この領域Ｒでは、第１の実施の形態と同様、貫通転位の発生を確実に防止することができる。従って、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板または結晶膜を得ることができる。
【００３５】
なお、この変形例では、第２のマスクパターン１５Ａが複数の配列周期の異なる２種類のストライプを有するようにしたが、配列周期の異なる３種類以上のストライプを有するようにしても良い。さらに、第１のマスクパターン１３が配列周期の異なる複数種類のストライプを有するようにしても良い。
【００３６】
［第２の変形例］
次に、本実施形態の第２の変形例について説明する。この変形例では、第２のマスクパターンの形状が異なる以外は、第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。
【００３７】
図５は、第２の変形例に係る結晶基板１０Ｂの断面形状を表す図である。第１のマスクパターン１３は、第１の実施の形態と全く同様に構成されている。一方、第２のマスクパターン１５Ｂは、隣接するストライプの間隔を２種類有している。すなわち、第２のマスクパターン１５Ｂは、例えば４μｍ間隔で配列された幅５μｍのストライプ１５６を有しているが、図中Ｓで示したように、ストライプ１５６の間隔が異なる（例えば７μｍとなっている）部分が設けられている。
このようにストライプ１５６の間隔が異なる部分は規則的に設けても良いしランダムに設けても良い。
【００３８】
このように、第２のマスクパターン１５Ｂにおいて、ストライプ１５６の間隔が他と異なる部分を設けたので、第１のマスクパターン１３と第２のマスクパターン１５Ｂを互いのストライプが平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５Ｂとが重なり合わない領域Ｒを生じさせることができる。すなわち、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板または結晶膜を得ることができる。
【００３９】
なお、第２のマスクパターン１５Ａには、ストライプ１５６の間隔が他と異なる部分を設ける代わりに、ストライプ１５６の幅が他と異なる部分を設けても良い。また、第１のマスクパターン１３に、ストライプ１３０の間隔または幅が他と異なる部分を設けても良い。
【００４０】
［第３の変形例］
次に、本実施形態の第３の変形例について説明する。図６は、第３の変形例に係る結晶基板１０Ｃの構成を表す図である。この変形例は、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃの形状が異なる以外は第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。なお、図６において、表面結晶層１６は図示を省略する。
【００４１】
図６に示したように、第１のマスクパターン１３Ｃは、菱形のマスク部１３７と、そのマスク部１３７周囲の開口部１３８からなっている。マスク部１３７は、小さい方の内角θ1 が６０°で大きい方の内角θ2 が１２０°の菱形形状を有しており、その２組の辺に平行な２方向（以下、ａ方向およびｂ方向とする。）においてそれぞれ等間隔に配列されている。第２のマスクパターン１５Ｃは、菱形の開口部１５７と、その開口部１５７の周囲のマスク部１５８とからなっている。開口部１５７は、小さい方の内角θ1 が６０°で大きい方の内角θ2 が１２０°の菱形形状を有しており、その２組の辺が上記ａ方向およびｂ方向にそれぞれ一致するように形成されている。また、開口部１５７は上記ａ方向およびｂ方向にそれぞれ等間隔に配列されている。
【００４２】
第１のマスクパターン１３Ｃのマスク部１３７は、ａ方向およびｂ方向において共通の配列周期ｐ1 を有している。また、第２のマスクパターン１５Ｃの開口部１５７は、ａ方向およびｂ方向において共通の配列周期ｐ2 を有している。各パターンのａ方向における配列周期とｂ方向における配列周期が同じであるため、第１のマスクパターン１３Ｃのマスク部１３７と第２のマスクパターン１５Ｃの開口部１５７とが重なり合う領域が、ａ方向とｂ方向のいずれにおいても同じ間隔で生じる。例えば、配列周期ｐ1 を８μｍとし、配列周期ｐ2 を９μｍとすると、第１のマスクパターン１３Ｃのマスク部１３７と第２のマスクパターン１５Ｃの開口部１５７とが重なり合う領域は、ａ方向とｂ方向のいずれにおいても７２μｍ毎に生じる。
【００４３】
図７は、図６に示した結晶基板１０Ｃのａ方向に沿った断面図（Ａ−Ａ断面図）であり、これはｂ方向に沿った断面図（Ｂ−Ｂ断面図）と同じである。図７に示したように、一方のマスクパターンのマスク部と他方のマスクパターンの開口部とが重なり合う領域Ｒは、転位が結晶基板１０Ｃの表面まで達しない領域、すなわち貫通転位のない領域となる。
【００４４】
このように、この変形例によると、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃを、回転方向に位置合わせして（すなわち、マスク部１３７および開口部１５７の配列方向が互いに平行になるようにして）重ね合わせるだけで、マスク部１３７と開口部１５７が重なり合う領域がａ方向およびｂ方向において例えば７２μｍ間隔で現れるようになる。従って、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃの位置合わせが簡単になる。
【００４５】
なお、マスク部１３７および開口部１５７の形状は、菱形以外では、三角形（特に正三角形）、六角形（特に正六角形）、あるいは平行四辺形（特に、６０°または９０°の内角を持つ平行四辺形）であることが望ましい。さらに、一方のマスクパターンのマスク部と他方のマスクパターンの開口部とが重なり合う領域が、２つの方向において同じ間隔で（あるいは、一方向における間隔が、他の方向における間隔の整数倍になるように）現れるようにすることが望ましい。
【００４６】
［第４の変形例］
次に、本実施の形態の第４の変形例について説明する。第１の実施の形態およびその第１ないし第３の変形例では、図１（Ｆ）に示したように基体１１および結晶層１２，１４，１６を一体としたものを結晶基板１０とした。しかしながら、基体１１と幾つかの結晶層を除去して、表面結晶層１６のみからなる結晶基板、（あるいは、表面結晶層１６と他の結晶層からなる結晶基板）を得ることができる。なお、基体１１などを除去する方法としては、例えばレーザ光を照射する方法、超音波により振動を与える方法などがある。このようにして製造された結晶基板を用いて半導体レーザ素子を形成することも可能である。図８は、表面結晶層１６のみからなる結晶基板１０Ｄを用いて形成した半導体レーザ素子１００Ａの一例を表す断面図である。結晶基板１０Ｄ上に形成されている各素子層は、図３に示した第１の実施の形態と同様に構成されている。
【００４７】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法について説明する。図９および図１０は、本実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を説明するための工程毎の断面図である。
【００４８】
図９（Ａ）に示したように、第１の実施の形態と同様、例えばＡｌ2 Ｏ3 からなる基体２１を用いる。なお、基体２１の材料としては、Ａｌ2 Ｏ3 の他に、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＭｇＡｌ2 Ｏ4 、ＬｉＧａＯ2 およびＧａＮを用いることができる。
【００４９】
次に、図９（Ｂ）に示したように、基体２１の上に、例えばＭＯＣＶＤ法、ＭＢＥ法あるいはその他の気相成長法を用いてＧａＮを結晶成長させることにより、下地結晶層２２を形成する。
【００５０】
続いて、図９（Ｃ）に示したように、下地結晶層２２の表面に例えばスパッタ法によりＳｉＯ2 およびＳｉ3 Ｎ4 の２層からなる膜をこの順に積層形成し、フォトリソグラフィー法およびドライエッチング法によりパターニングすることにより、第１のマスクパターン２３を形成する。第１のマスクパターン２３は、４μｍの間隔を開けて配置された幅５μｍの多数の平行なストライプ２３０を有しており、各ストライプ２３０はＳｉ3 Ｎ4 からなる下層２３ａとＳｉＯ2 からなる上層２３ｂを含んでいる。このストライプ２３０の配列周期は９μｍとなる。
【００５１】
次に、図９（Ｄ）に示したように、第１のマスクパターン２３を窓として例えばドライエッチングを行い、下地結晶層２２の第１のマスクパターン２３に覆われていない部分を選択的に除去する。エッチング深さは、下地結晶層２２を基体２１に達するまで除去するに十分な深さとする。なお、ドライエッチングは、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法を用いて行うのが望ましい。
【００５２】
次に、図９（Ｅ）に示したように、下地結晶層２２上に、例えばＭＯＣＶＤ法などを用いてＧａＮの結晶を成長させることにより、中間結晶層２４を形成する。このとき、中間結晶層２４は、下地結晶層２２に形成されたエッチング溝の側面から主に成長する。中間結晶層２４は、第１のマスクパターン２３を完全に覆う厚さまで成長させる。
【００５３】
続いて、図９（Ｆ）に示したように、中間結晶層２４の表面に、例えばスパッタ法によりＳｉＯ2 からなる膜を形成し、フォトリソグラフィー法およびドライエッチング法によりパターニングして第２のマスクパターン２５を形成する。第２のマスクパターン２５は、４μｍの間隔で配列された幅４μｍの多数のストライプ２５０を有しており、このストライプ２５０の配列周期は８μｍとなる。
【００５４】
次に、図９（Ｇ）に示したように、第２のマスクパターン２５を窓として例えばＲＩＥ法によるドライエッチングを行い、中間結晶層２４の第２のマスクパターン２５に覆われていない部分を選択的に除去する。エッチング深さは、中間結晶層２４を第１のマスクパターン２３に達するまで除去するに十分な深さとする。このとき、上述の第１のマスクパターン２３がエッチングストッパーとなるため、中間結晶層２４の第１のマスクパターン２３より下の部分は除去されない。
【００５５】
次に、図１０（Ａ）に示したように、例えばフッ化水素水を用いて、ＳｉＯ2 からなる第２のマスクパターン２５（図９（Ｇ））を完全に除去する。このとき、第１のマスクパターン２３のうちＳｉＯ2 からなる上層２３ｂが除去され、Ｓｉ3 Ｎ4 からなる下層２３ａは除去されずに残る。
【００５６】
続いて、図１０（Ｂ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層２４の表面および周囲にさらにＧａＮの結晶層を成長させ、表面結晶層２６とする。この表面結晶層２６は、中間結晶層２４に形成されたエッチング溝の側面から主に成長する。このようにして、図１０（Ｂ）に示したような結晶基板２０が形成され、この結晶基板２０の表面に半導体レーザ素子を構成する多層膜を成長させる。半導体レーザ素子を構成する多層膜の形成工程は、図３に示した第１の実施の形態と同様であるため、その説明は省略する。なお、この結晶基板２０は結晶膜であっても良い。
【００５７】
なお、本実施の形態では、基体２１および結晶層２２，２４，２６が一体となったものを結晶基板２０としたが、基体２１と下地結晶層２２および中間結晶層２４を（あるいは、さらに表面結晶層２６の一部を）除去することによって、結晶性の良好な表面結晶層２６のみからなる結晶基板を形成することもできる。また、このようにして形成された結晶基板を用いて半導体レーザ素子などを形成することも可能である。
【００５８】
ここで、結晶基板２０は、本発明における「結晶基板」の一具体例、または「結晶膜」の一具体例に対応する。また、下地結晶層２２、中間結晶層２４および表面結晶層２６を合わせたものが、本発明における「結晶」の一具体例に対応する。また、第１のマスクパターン２３およびエッチングされた中間結晶層２４は、本発明における「複数のパターン」の一具体例にそれぞれ対応する。加えて、ストライプ２３０およびストライプ２５０は、本発明における「構成部分」の一具体例にそれぞれ対応する。さらに、下地結晶層２２、中間結晶層２４および表面結晶層２６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００５９】
次に、本実施の形態の効果について説明する。図９（Ｅ）において、基体２１と下地結晶層２２との界面で発生した転位（図示せず）は、下地結晶層２２などの成長に伴って基体２１の表面にほぼ直交する方向に延びる。しかしながら、中間結晶層２４は下地結晶層２２のエッチング溝の側面から成長するため、下地結晶層２２中に存在する転位が中間結晶層２４に伝播しにくい。
【００６０】
また、第１のマスクパターン２３のストライプ２３０の上から新しい転位が延びたとしても、図９（Ｇ）に符号Ｒで示した領域（すなわち、第１のマスクパターン２３のストライプ２３０と第２のマスクパターン２５の開口部とが重なり合う領域）では、中間結晶層２４のストライプ２３０の上部に位置する部分が除去される。従って、表面結晶層２６に転位が伝播する可能性が極めて少なくなる。
従って、第１の実施の形態と同様、結晶基板２０には貫通転位が殆ど無い領域Ｒが形成される。
【００６１】
また、第１のマスクパターン２３のストライプ２３０の配列周期と第２のマスクパターン２５のストライプ２５０の配列周期が異なっているため、両マスクパターンのストライプ２３０およびストライプ２５０が互いに平行になるようにしさえすれば、第１のマスクパターン２３および第２のマスクパターン２５が重なり合わない領域Ｒを生じさせることができる。すなわち、製造工程を複雑にすることなく、貫通転位のない結晶基板または結晶膜を形成することができる。
【００６２】
第１の実施の形態と同様、第１のマスクパターン２３のストライプ２３０の配列周期ｐ1 と第２のマスクパターン２５の第２のマスクパターン２５０の配列周期ｐ2 は、例えば上述の（１）式を満足するように適宜設定することができる。
また、第１の実施の形態の第１の変形例ないし第４の変形例については、いずれも第２の実施の形態に適用することができる。
【００６３】
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法について説明する。図１１は、本実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を説明するための工程毎の断面図である。
【００６４】
図１１（Ａ）に示したように、第１および第２の実施の形態と同様、窒化物系ＩＩＩ−Ｖ族化合物であるＧａＮと格子定数および熱膨張係数が近い例えばＡｌ2 Ｏ3 からなる基体３１を用いる。次に、図１１（Ｂ）に示したように、基体３１の上に、例えばＭＯＣＶＤ法、ＭＢＥ法あるいはその他の気相成長法を用いてＧａＮを結晶成長させることにより、下地結晶層３２を形成する。
【００６５】
続いて、図１１（Ｃ）に示したように、例えばドライエッチングにより下地結晶層３２にストライプ状の凹部３３０を多数形成することにより、第１の凹凸パターン３３を形成する。この第１の凹凸パターン３３の凹部３３０は、一方向に４μｍの間隔を開けて形成された幅５μｍの平行なストライプ状に形成されており、その配列周期ｐ1 は９μｍとなる。
【００６６】
次に、図１１（Ｄ）に示したように、下地結晶層３２の表面に例えばＭＯＣＶＤ法などを用いてＧａＮの結晶層を成長させ、中間結晶層３４を形成する。続いて、図１１（Ｅ）に示したように、例えばドライエッチングにより中間結晶層３４の表面にストライプ状の凹部３５０を多数形成し、第２の凹凸パターン３５とする。この第２の凹凸パターン３５の凹部３５０は、第１の凹凸パターン３３と平行な方向に４μｍの間隔を開けて形成された幅４μｍの平行なストライプ状に形成されており、その配列周期ｐ2 は８μｍとなる。
【００６７】
続いて、図１１（Ｆ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層３４の表面にさらにＧａＮの結晶層を成長させ、表面結晶層３６とする。このようにして、図１１（Ｆ）に示したような結晶基板３０が形成され、この結晶基板３０の表面に半導体レーザ素子を構成する多層膜を成長させる。半導体レーザ素子を構成する多層膜の形成工程は、図３に示した第１の実施の形態と同様であるため、その説明は省略する。なお、結晶基板３０は結晶膜であっても良い。
【００６８】
ここで、結晶基板３０は、本発明における「結晶基板」の一具体例、または「結晶膜」の一具体例に対応する。また、下地結晶層３２、中間結晶層３４および表面結晶層３６を３層合わせたものが、本発明における「結晶」の一具体例に対応する。さらに、第１の凹凸パターン３３および第２の凹凸パターン３５は、本発明における「複数のパターン」の一具体例に対応する。加えて、ストライプ３３０およびストライプ３５０は、本発明における「構成部分」の一具体例にそれぞれ対応する。さらに、下地結晶層３２、中間結晶層３４および表面結晶層３６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００６９】
次に、本実施の形態の効果について、図１１（Ｆ）を参照して説明する。第１の凹凸パターン３３と第２の凹凸パターン３５の配列周期が互いに異なっているため、図１１（Ｆ）に符号Ｒで示したように、第１の凹凸パターン３３と第２の凹凸パターン３５とが重なり合わない領域が生じる。
【００７０】
基体３１と下地結晶層３２との界面で発生した転位（図示せず）は、下地結晶層３２などの成長に伴って基体３１の表面にほぼ直交する方向に延びる。しかしながら、上記の領域Ｒでは、転位の一部は第１の凹凸パターン３３の凹部３３０によってその成長方向が横方向に曲げられる。また、転位の残りの部分は第１の凹凸パターン３３の凹部以外の部分（すなわち凸部）を通過して成長するが、第２の凹凸パターン３５の凹部３５０によって成長方向が横方向に曲げられる。従って、第１および第２の実施の形態と同様、結晶基板３０には貫通転位が殆ど無い領域Ｒが形成される。
【００７１】
また、第１の凹凸パターン３３の配列周期と第２の凹凸パターン３５の配列周期が異なっているため、両凹凸パターンの凹部３３０および凹部３５０が互いに平行になるようにしさえすれば、第１の凹凸パターン３３および第２のマスクパターン３５が重なり合わない領域Ｒを生じさせることができる。すなわち、第１および第２の実施の形態と同様、製造工程を複雑にすることなく、貫通転位のない結晶基板または結晶膜を形成することができる。
【００７２】
第１の実施の形態と同様、第１の凹凸パターン３３の凹部３３０の配列周期ｐ1 と第２の凹凸パターン３５の凹部３５０の配列周期ｐ2 は、例えば上述の（１）式を満足するように適宜設定することができる。また、第１の実施の形態の第１の変形例ないし第４の変形例については、いずれも第３の実施の形態に適用することができる。
【００７３】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記の各実施の形態では、結晶基板の表面に半導体レーザ素子を構成する多層膜を形成するようにしたが、半導体レーザ素子の代わりに発光ダイオード、半導体デバイスなどを形成することも可能である。また、上述した実施の形態では、活性層とクラッド層の間にガイド層が配置されたいわゆるＳＣＨ（Separate Confinement Heterostructure）型の半導体レーザ素子を構成する場合について説明したが、他の種々のタイプのレーザ構造に適用することができる。
【００７４】
【発明の効果】
以上説明したように、本発明の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法によれば、結晶の厚さ方向における互いに異なる箇所に形成した複数のパターンの各構成部分を、少なくとも一部ではその構成部分が厚さ方向に互いに重なり合い、少なくとも他の一部ではその構成部分が厚さ方向に互いに重なり合わないようにしたので、複数のパターンが重なり合わない領域において転位が結晶の表面に達するのを防止することができ、この領域を使用することにより貫通転位の無い良質な結晶（例えば結晶基板または結晶膜）を得ることができるという効果を奏する。また、２つのパターンを面内方向に位置合わせしなくても、複数のパターンの構成部分が重なり合わない領域（すなわち、貫通転位の無い領域）を形成することができるので、位置決め作業が簡単になるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【図２】 結晶基板の断面図である。
【図３】 図１に続く工程を表す図である。
【図４】 第１の実施の形態の第１の変形例に係る結晶基板を表す断面図である。
【図５】 第１の実施の形態の第２の変形例に係る結晶基板を表す断面図である。
【図６】 第１の実施の形態の第３の変形例に係る結晶基板を表す斜視図である。
【図７】 図６の結晶基板を表す断面図である。
【図８】 第１の実施の形態の第４の変形例に係る半導体レーザ素子を表す断面図である。
【図９】 本発明の第２の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【図１０】 図９に続く工程を表す図である。
【図１１】 本発明の第３の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【符号の説明】
１０…結晶基板、１１…結晶基板、１２…下地結晶層、１３…第１のマスクパターン、１４…中間結晶層、１５…第２のマスクパターン、１６…表面結晶層、２０…結晶基板、２１…結晶基板、２２…下地結晶層、２３…第１のマスクパターン、２４…中間結晶層、２５…第２のマスクパターン、２６…表面結晶層、３０…結晶基板、３１…結晶基板、３２…下地結晶層、３３…第１の凹凸パターン、３４…中間結晶層、３５…第２の凹凸パターン、３６…表面結晶層、１００…半導体レーザ素子。
【発明の属する技術分野】
本発明は、例えば半導体レーザ素子などのデバイスの製造方法、このデバイスの製造方法に用いられる窒化物系ＩＩＩ−Ｖ族化合物結晶基板および窒化物系ＩＩＩ−Ｖ族化合物結晶膜、およびこれらを製造するための窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法に関する。
【０００２】
【従来の技術】
一般に、例えば半導体レーザ素子や発光ダイオード（ＬＥＤ）などのデバイスの製造工程では、例えばＧａＮ（窒化ガリウム）などのいわゆる窒化物系ＩＩＩ−Ｖ族化合物からなる結晶基板または結晶膜の表面に半導体膜などを積層形成している。このような製造工程で用いられる結晶基板または結晶膜を得るためには窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶を形成することが望ましいが、窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶は製造が困難であるため、実際には、例えばＡｌ2 Ｏ3 （サファイア）製の基体の上に窒化物系ＩＩＩ−Ｖ族化合物の結晶をエピタキシャル成長させるという方法が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、基体とその上に形成される結晶の結晶構造の違いや、それらの相互作用の弱さのため、界面から転位が発生し易い。このような転位は結晶の成長方向に延び、結晶を貫通してその表面にまで達する。その結果、得られる結晶基板または結晶膜には欠陥が多いという問題があった。
【０００４】
この問題を解決するため、特開平１０−３１２９７１号公報では、Ａｌ2 Ｏ3 からなる基体の表面にＧａＮからなる下地層を形成し、その下地層の表面にＳｉＯ2 （二酸化珪素）からなるマスクパターンを形成し、このマスクパターンを介して下地層の表面にＧａＮの結晶を成長させる方法が提案されている。この方法によれば、転位の成長がマスクパターンによって阻まれるため、結晶を貫通してその表面にまで達する転位（いわゆる、貫通転位）の数が減少する。しかしながら、この方法では、マスクパターンの開口部分を通過して成長した転位がそのまま結晶を貫通してしまうことから、結晶基板または結晶膜の欠陥の数を十分低減することができない。
【０００５】
そこで、同公報には、マスクパターンを結晶の厚さ方向に二重に形成し、一方のマスクパターンの開口部を通過した転位をもう一方のマスクパターンで遮るようにした方法が開示されている。しかしながら、この方法では、一方のマスクパターンの開口部と他方のマスクパターンとが結晶の厚さ方向に重なり合うように正確に位置合わせする必要があり、作業が困難になるという問題がある。
【０００６】
また、第４６回応用物理学関係連合講演会１９９９年春講演予稿集の第４１６頁には、Ａｌ2 Ｏ3 製の基体上に形成されたＧａＮなどの下地層の表面に凹部を加工し、その下地層の表面にＧａＮ結晶を再成長させる方法が開示されている。
この方法によれば、下地層の凹部において転位の成長の方向が変化するため、結晶を貫通する転位の数はある程度減少する。しかしながら、この方法では、下地層の凹部以外の部分を通過して成長した転位は結晶を貫通してしまうため、貫通転位の数を十分減少させることができないという問題がある。
【０００７】
また、MRS Internet J.Nitride Semicond. Res. 4S1, G3.38 (1999) およびMRS Internet J.Nitride Semicond. Res. 4S1, G4.9 (1999) では、「Ｐｅｎｄｅｏ−Ｅｐｉｔａｘｙ」という横方向成長を利用した貫通転位防止方法が提案されている。前者では、種結晶となるＧａＮ結晶にエッチングにより溝を形成し、その溝の側面から横方向に結晶を再成長させるようにしている。後者では、種結晶となるＧａＮ結晶の表面にマスクパターンを形成してエッチングを行い、溝の側面から横方向に結晶を再成長させると共に、種結晶表面からの結晶成長をマスクパターンにより抑えるようにしている。しかしながら、前者では種結晶の表面から転位が伸びる可能性があり、後者ではマスクパターンの上に新たな転位が発生する可能性があるため、貫通転位を十分に防止することができないという問題点がある。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造が簡単な窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法は、基体の表面に窒化物系ＩＩＩ−Ｖ族化合物の結晶を所定の厚さに成長させる成長工程を含み、成長工程において、結晶の厚さ方向における互いに異なる箇所に、それぞれ前記基体の表面と平行な面内において同一方向に配列した複数の構成部分を有する複数のパターンを形成すると共に、各パターンを形成する毎に構成部分間の領域を介して結晶を成長させ、成長した結晶層上に次のパターンを形成するようにし、かつ、複数のパターンのうち、一つのパターンの構成部分の配列周期と別のパターンの構成部分の配列周期とを異ならせると共に、前記別のパターンが、隣接する構成部分の間隔を複数有するか、または、構成部分の配列方向の長さを複数有するようにし、複数のパターンを、少なくとも一部ではその構成部分が厚さ方向に互いに重なり合い、少なくとも他の一部ではその構成部分が厚さ方向に互いに重なり合わないようにしたものである。
【００１３】
本発明による窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法、窒化物系ＩＩＩ−Ｖ族化合物基結晶板、窒化物系ＩＩＩ−Ｖ族化合物結晶膜およびデバイス製造方法では、複数のパターンが厚さ方向に互いに重なり合わない領域において、転位の成長が確実に阻止される。また、パターンが重なり合う領域と重なり合わない領域とが混在しているため、パターン同士を正確に位置決めしなくても、複数のパターンが厚さ方向に互いに重なり合わない領域（すなわち、転位の成長が確実に阻止される領域）が生じる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。この結晶製造方法は、例えば半導体レーザ素子や発光ダイオード（ＬＥＤ）を形成するための窒化物系ＩＩＩ−Ｖ族化合物の結晶基板を製造するものである。ここでは、窒化物系ＩＩＩ−Ｖ族化合物としてＧａＮ（窒化ガリウム）の結晶を形成するものとする。
【００１６】
図１（Ａ）に示したように、窒化物系ＩＩＩ−Ｖ族化合物であるＧａＮと格子定数および熱膨張係数が近い例えばＡｌ2 Ｏ3 （サファイア）からなる基体１１を用いる。なお、基体１１の材料としては、Ａｌ2 Ｏ3 の他に、Ｓｉ（珪素）、ＳｉＣ（炭化珪素）、ＧａＡｓ（砒化ガリウム）、ＭｇＡｌ2 Ｏ4 （マグネシウム・アルミニウム複合酸化物）、ＬｉＧａＯ2 （リチウム・ガリウム複合酸化物）およびＧａＮを用いることができる。
【００１７】
次に、図１（Ｂ）に示したように、基体１１上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属化学気相蒸着）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、あるいはその他の気相成長法などを用いてＧａＮを結晶成長させ、例えば厚さ２μｍの下地結晶層１２を形成する。
【００１８】
続いて、図１（Ｃ）に示したように、下地結晶層１２の表面に例えばスパッタ法によりＳｉＯ2 （酸化珪素）またはＳｉ3 Ｎ4 （窒化珪素）からなる膜を形成したのち、例えばフォトリソグラフィー法およびドライエッチング法によりパターニングし、第１のマスクパターン１３を形成する。第１のマスクパターン１３は、４μｍの間隔を開けて配列された幅５μｍの多数の平行なストライプ１３０を有している。ストライプ１３０の配列周期（ストライプの幅と間隔を合わせた値）は９μｍである。なお、第１のマスクパターン１３のストライプ１３０の厚さは、例えば０．２μｍである。
【００１９】
次に、図１（Ｄ）に示したように、例えばＭＯＣＶＤ法などを用いて、下地結晶層１２の表面にＧａＮの結晶層を成長させることにより、中間結晶層１４を形成する。すなわち、下地結晶層１２の表面において第１のマスクパターン１３のストライプ１３０によって覆われていない面からＧａＮの結晶を成長させ、第１のマスクパターン１３を完全に覆う厚さにまで成長させる。中間結晶層１４の厚さは例えば８μｍである。
【００２０】
続いて、図１（Ｅ）に示したように、中間結晶層１４の表面に、例えばスパッタ法によりＳｉＯ2 またはＳｉ3 Ｎ4 からなる膜を形成したのち、例えばフォトリソグラフィー法およびドライエッチング法によりパターニングすることにより、第２のマスクパターン１５を形成する。第２のマスクパターン１５は、第１のマスクパターンと同一の方向に４μｍ間隔で配列された幅４μｍの多数のストライプ１５０を含むものである。ストライプ１５０の配列周期は８μｍである。
【００２１】
次に、図１（Ｆ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層１４の表面にさらにＧａＮの結晶層を成長させることにより、表面結晶層１６を形成する。すなわち、中間結晶層１４の表面において第２のマスクパターン１５のストライプ１５０によって覆われていない面からＧａＮの結晶を成長させ、第２のマスクパターン１５を完全に覆う厚さにまで成長させる。表面結晶層１６の厚さは例えば８μｍである。このようにして、図１（Ｆ）に示したような結晶基板１０が形成される。
【００２２】
ここで、結晶基板１０は、本発明における「結晶基板」の一具体例または「結晶膜」の一具体例に対応する。また、下地結晶層１２、中間結晶層１４および表面結晶層１６を合わせたものが、本発明における「結晶」の一具体例に対応する。また、第１のマスクパターン１３および第２のマスクパターン１５は、本発明の「複数のパターン」の一具体例に対応する。加えて、ストライプ１３０およびストライプ１５０は、本発明における「構成部分」の一具体例に対応する。さらに、下地結晶層１２、中間結晶層１４および表面結晶層１６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００２３】
図２は、結晶基板１０における第１のマスクパターン１３と第２のマスクパターン１５の形状を説明するための断面図である。前述のとおり、第１のマスクパターン１３では、ストライプ１３０の幅ｄ1 が５μｍ、その間隔ｄ2 が４μｍであり、両者を合わせた配列周期ｐ1 は９μｍとなる。また、第２のマスクパターン１５では、ストライプ１５０の幅ｄ3 が４μｍ、その間隔ｄ4 が４μｍであり、両者を合わせた配列周期ｐ2 は８μｍとなる。第１のマスクパターン１３と第２のマスクパターン１５の配列周期が互いに異なっているため、図２に符号Ｒで示したように、一方のマスクパターンの開口部と他方のマスクパターンのストライプとが重なり合う領域が生じる。この領域Ｒ上に、以下に説明するように半導体レーザ素子を形成する。
【００２４】
図３は、結晶基板１０を用いて形成した半導体レーザ素子１００の断面図である。半導体レーザ素子１００は、次のようにして形成する。まず、結晶基板１０の表面に、例えばＭＯＣＶＤ法などを用いてＳｉを所定量ドープしたＧａＮ膜を成長させることにより、ｎ型ＧａＮからなるｎ型コンタクト層１０１を形成する。次に、ｎ型コンタクト層１０１の上にＳｉを所定量ドープしたＡｌＧａＮ膜を成長させることにより、ｎ型ＡｌＧａＮからなるクラッド層１０２を形成する。
続いて、クラッド層１０２の上にＳｉを所定量ドープしたＧａＮ膜を成長させることにより、ｎ型ＧａＮからなるガイド層１０３を形成する。次に、ガイド層１０３の上にＧａＩｎＮ膜を形成し、多重量子井戸構造の活性層１０４を形成する。
【００２５】
続いて、活性層１０４の上にＭｇを所定量ドープしたＡｌＧａＮ膜を形成することにより、ｐ型ＡｌＧａＮからなるキャップ層１０５を形成する。次に、キャップ層１０５の上にＭｇを所定量ドープしたＧａＮ膜を成長させることにより、ｐ型ＧａＮからなるガイド層１０６を形成する。続いて、ガイド層１０６の上にＭｇを所定量ドープしたＡｌＧａＮ膜を形成することにより、ｐ型ＡｌＧａＮからなるクラッド層１０７を形成する。クラッド層１０７の上にＭｇを所定量ドープしたＧａＮ膜を形成することにより、ｐ型ＧａＮからなるｐ型コンタクト層１０８を形成する。続いて、ｐ型コンタクト層１０８およびクラッド層１０７を例えばドライエッチング法によりストライプ状にパターンニングし、いわゆるレーザーストライプを形成する。
【００２６】
続いて、ｎ−電極１１０を形成する位置に対応して、クラッド層１０２、ガイド層１０３、活性層１０４、キャップ層１０５、ガイド層１０６、クラッド層１０７およびｐ型コンタクト層１０８をフォトリソグラフィ法などにより除去し、ｎ型コンタクト層１０１を露出させる。続いて、表面全体を絶縁膜１１２で覆うと共に、ｎ−電極１１０とｐ−電極１１１を形成する。なお、ｎ−電極１１０は、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｐｔ（白金）およびＡｕ（金）を積層して加熱処理により合金化した構造を有している。また、ｐ−電極１１１は、Ｎｉ（ニッケル）、ＰｔおよびＡｕを積層して加熱処理により合金化した構造を有している。
【００２７】
このようにして、図３に示したような半導体レーザ素子１００を得ることができる。発光領域であるレーザストライプ（すなわち、パターンニングされたｐ型コンタクト層１０８とクラッド層１０７）は、結晶基板１０において第１のパターン１３の開口と第２のパターン１５のストライプとが重なり合う領域の上部に形成されている。なお、活性層１０４の上下に位置するガイド層１０３，１０６は、活性層１０４よりも屈折率が高く、両ガイド層１０３，１０６の間で光を閉じこめる構造になっている。
【００２８】
なお、半導体レーザ素子１００は、本発明における「デバイス」の一具体例に対応し、ｎ型コンタクト層１０１からｐ型コンタクト層１０８までの積層体、ｎ−電極１１０およびｐ−電極１１１は、本発明における「素子膜」の一具体例に対応する。
【００２９】
次に、第１の実施の形態による効果について説明する。図２に符号Ｔで示した転位は、基体１１と下地結晶層１２との界面で発生し、下地結晶層１２などの成長に伴って基体１１の表面にほぼ直交する方向に延びる。このとき、第１のマスクパターン１３と第２のマスクパターン１５が結晶基板１０の厚さ方向に互いに重なり合わない領域（すなわち、一方のパターンの開口部と他方のパターンのストライプとが重なり合う領域）Ｒでは、転位の一部は第１のマスクパターン１３のストライプ１３０によって成長を阻まれ、残りの転位は第２のマスクパターン１５のストライプ１５０によって成長を阻まれる。すなわち、この領域Ｒにおいては、転位が結晶基板１０の表面に達することが確実に防止される。
【００３０】
さらに、第１のマスクパターン１３の配列周期ｐ1 と第２のマスクパターン１５の配列周期ｐ2 が異なっているため、そのストライプ１３０およびストライプ１５０が互いに平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５とが重なり合わない領域Ｒを生じさせることができる。
従って、第１のマスクパターン１３と第２のマスクパターン１５を正確に位置決めする必要がなくなり、それだけ製造が簡単になる。つまり、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板を得ることができる。
【００３１】
なお、第１のマスクパターン１３のストライプ１３０の配列周期ｐ1 と第２のマスクパターン１５ストライプ１５０の配列周期ｐ2 は、必要に応じて適宜設定することができる。例えば、半導体レーザ素子１００を製造する場合、結晶基板１０上に形成するレーザストライプ（クラッド層１０７およびｐ型コンタクト層１０８）同士の間隔は１μｍ以上５ｍｍ以下であるが、この１μｍ以上５ｍｍ以下の範囲に貫通転位のない領域Ｒを１箇所ないし１０箇所設けるには、第１のマスクパターン１３のストライプ１３０の配列周期ｐ1 と第２のマスクパターン１５のストライプ１５０の配列周期ｐ2 が以下の（１）式を満たすようにする。
０．１μｍ＜ｐ1 ×ｐ2 ／｜ｐ2 −ｐ1 ｜＜５０００μｍ・・・（１）
【００３２】
［第１の変形例］
次に、本実施形態の第１の変形例について説明する。この変形例では、第２のマスクパターンの形状が異なる以外は、第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。
【００３３】
図４は、第１の変形例に係る結晶基板１０Ａの断面形状を表す図である。この結晶基板１０Ａでは、第１のマスクパターン１３は第１の実施の形態と全く同様に形成されているが、第２のマスクパターン１５Ａは、配列周期の異なる２種類のストライプを有するよう構成されている。例えば、第２のマスクパターン１５Ａは、間隔５μｍで配列された幅４μｍのストライプ１５２と、間隔５μｍで配列された幅７μｍのストライプ１５４とを有している。この場合、ストライプ１５２の配列周期ｐ3 は９μｍとなり、ストライプ１５４の配列周期ｐ4 は１２μｍとなる。これら２種類のストライプは規則的に組みあわせても良いしランダムに組みあわせても良い。
【００３４】
このように、第２のマスクパターン１５Ａが複数の配列周期の異なる２種類のストライプを有するようにしたため、第１のマスクパターン１３と第２のマスクパターン１５Ａを互いのストライプが平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５Ａとが重なり合わない領域Ｒを生じさせることができる。この領域Ｒでは、第１の実施の形態と同様、貫通転位の発生を確実に防止することができる。従って、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板または結晶膜を得ることができる。
【００３５】
なお、この変形例では、第２のマスクパターン１５Ａが複数の配列周期の異なる２種類のストライプを有するようにしたが、配列周期の異なる３種類以上のストライプを有するようにしても良い。さらに、第１のマスクパターン１３が配列周期の異なる複数種類のストライプを有するようにしても良い。
【００３６】
［第２の変形例］
次に、本実施形態の第２の変形例について説明する。この変形例では、第２のマスクパターンの形状が異なる以外は、第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。
【００３７】
図５は、第２の変形例に係る結晶基板１０Ｂの断面形状を表す図である。第１のマスクパターン１３は、第１の実施の形態と全く同様に構成されている。一方、第２のマスクパターン１５Ｂは、隣接するストライプの間隔を２種類有している。すなわち、第２のマスクパターン１５Ｂは、例えば４μｍ間隔で配列された幅５μｍのストライプ１５６を有しているが、図中Ｓで示したように、ストライプ１５６の間隔が異なる（例えば７μｍとなっている）部分が設けられている。
このようにストライプ１５６の間隔が異なる部分は規則的に設けても良いしランダムに設けても良い。
【００３８】
このように、第２のマスクパターン１５Ｂにおいて、ストライプ１５６の間隔が他と異なる部分を設けたので、第１のマスクパターン１３と第２のマスクパターン１５Ｂを互いのストライプが平行になるようにしさえすれば、第１のマスクパターン１３と第２のマスクパターン１５Ｂとが重なり合わない領域Ｒを生じさせることができる。すなわち、製造工程を複雑にすることなく、貫通転位の無い高品質の結晶基板または結晶膜を得ることができる。
【００３９】
なお、第２のマスクパターン１５Ａには、ストライプ１５６の間隔が他と異なる部分を設ける代わりに、ストライプ１５６の幅が他と異なる部分を設けても良い。また、第１のマスクパターン１３に、ストライプ１３０の間隔または幅が他と異なる部分を設けても良い。
【００４０】
［第３の変形例］
次に、本実施形態の第３の変形例について説明する。図６は、第３の変形例に係る結晶基板１０Ｃの構成を表す図である。この変形例は、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃの形状が異なる以外は第１の実施の形態と同様である。以下、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細説明は省略する。なお、図６において、表面結晶層１６は図示を省略する。
【００４１】
図６に示したように、第１のマスクパターン１３Ｃは、菱形のマスク部１３７と、そのマスク部１３７周囲の開口部１３８からなっている。マスク部１３７は、小さい方の内角θ1 が６０°で大きい方の内角θ2 が１２０°の菱形形状を有しており、その２組の辺に平行な２方向（以下、ａ方向およびｂ方向とする。）においてそれぞれ等間隔に配列されている。第２のマスクパターン１５Ｃは、菱形の開口部１５７と、その開口部１５７の周囲のマスク部１５８とからなっている。開口部１５７は、小さい方の内角θ1 が６０°で大きい方の内角θ2 が１２０°の菱形形状を有しており、その２組の辺が上記ａ方向およびｂ方向にそれぞれ一致するように形成されている。また、開口部１５７は上記ａ方向およびｂ方向にそれぞれ等間隔に配列されている。
【００４２】
第１のマスクパターン１３Ｃのマスク部１３７は、ａ方向およびｂ方向において共通の配列周期ｐ1 を有している。また、第２のマスクパターン１５Ｃの開口部１５７は、ａ方向およびｂ方向において共通の配列周期ｐ2 を有している。各パターンのａ方向における配列周期とｂ方向における配列周期が同じであるため、第１のマスクパターン１３Ｃのマスク部１３７と第２のマスクパターン１５Ｃの開口部１５７とが重なり合う領域が、ａ方向とｂ方向のいずれにおいても同じ間隔で生じる。例えば、配列周期ｐ1 を８μｍとし、配列周期ｐ2 を９μｍとすると、第１のマスクパターン１３Ｃのマスク部１３７と第２のマスクパターン１５Ｃの開口部１５７とが重なり合う領域は、ａ方向とｂ方向のいずれにおいても７２μｍ毎に生じる。
【００４３】
図７は、図６に示した結晶基板１０Ｃのａ方向に沿った断面図（Ａ−Ａ断面図）であり、これはｂ方向に沿った断面図（Ｂ−Ｂ断面図）と同じである。図７に示したように、一方のマスクパターンのマスク部と他方のマスクパターンの開口部とが重なり合う領域Ｒは、転位が結晶基板１０Ｃの表面まで達しない領域、すなわち貫通転位のない領域となる。
【００４４】
このように、この変形例によると、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃを、回転方向に位置合わせして（すなわち、マスク部１３７および開口部１５７の配列方向が互いに平行になるようにして）重ね合わせるだけで、マスク部１３７と開口部１５７が重なり合う領域がａ方向およびｂ方向において例えば７２μｍ間隔で現れるようになる。従って、第１のマスクパターン１３Ｃと第２のマスクパターン１５Ｃの位置合わせが簡単になる。
【００４５】
なお、マスク部１３７および開口部１５７の形状は、菱形以外では、三角形（特に正三角形）、六角形（特に正六角形）、あるいは平行四辺形（特に、６０°または９０°の内角を持つ平行四辺形）であることが望ましい。さらに、一方のマスクパターンのマスク部と他方のマスクパターンの開口部とが重なり合う領域が、２つの方向において同じ間隔で（あるいは、一方向における間隔が、他の方向における間隔の整数倍になるように）現れるようにすることが望ましい。
【００４６】
［第４の変形例］
次に、本実施の形態の第４の変形例について説明する。第１の実施の形態およびその第１ないし第３の変形例では、図１（Ｆ）に示したように基体１１および結晶層１２，１４，１６を一体としたものを結晶基板１０とした。しかしながら、基体１１と幾つかの結晶層を除去して、表面結晶層１６のみからなる結晶基板、（あるいは、表面結晶層１６と他の結晶層からなる結晶基板）を得ることができる。なお、基体１１などを除去する方法としては、例えばレーザ光を照射する方法、超音波により振動を与える方法などがある。このようにして製造された結晶基板を用いて半導体レーザ素子を形成することも可能である。図８は、表面結晶層１６のみからなる結晶基板１０Ｄを用いて形成した半導体レーザ素子１００Ａの一例を表す断面図である。結晶基板１０Ｄ上に形成されている各素子層は、図３に示した第１の実施の形態と同様に構成されている。
【００４７】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法について説明する。図９および図１０は、本実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を説明するための工程毎の断面図である。
【００４８】
図９（Ａ）に示したように、第１の実施の形態と同様、例えばＡｌ2 Ｏ3 からなる基体２１を用いる。なお、基体２１の材料としては、Ａｌ2 Ｏ3 の他に、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＭｇＡｌ2 Ｏ4 、ＬｉＧａＯ2 およびＧａＮを用いることができる。
【００４９】
次に、図９（Ｂ）に示したように、基体２１の上に、例えばＭＯＣＶＤ法、ＭＢＥ法あるいはその他の気相成長法を用いてＧａＮを結晶成長させることにより、下地結晶層２２を形成する。
【００５０】
続いて、図９（Ｃ）に示したように、下地結晶層２２の表面に例えばスパッタ法によりＳｉＯ2 およびＳｉ3 Ｎ4 の２層からなる膜をこの順に積層形成し、フォトリソグラフィー法およびドライエッチング法によりパターニングすることにより、第１のマスクパターン２３を形成する。第１のマスクパターン２３は、４μｍの間隔を開けて配置された幅５μｍの多数の平行なストライプ２３０を有しており、各ストライプ２３０はＳｉ3 Ｎ4 からなる下層２３ａとＳｉＯ2 からなる上層２３ｂを含んでいる。このストライプ２３０の配列周期は９μｍとなる。
【００５１】
次に、図９（Ｄ）に示したように、第１のマスクパターン２３を窓として例えばドライエッチングを行い、下地結晶層２２の第１のマスクパターン２３に覆われていない部分を選択的に除去する。エッチング深さは、下地結晶層２２を基体２１に達するまで除去するに十分な深さとする。なお、ドライエッチングは、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法を用いて行うのが望ましい。
【００５２】
次に、図９（Ｅ）に示したように、下地結晶層２２上に、例えばＭＯＣＶＤ法などを用いてＧａＮの結晶を成長させることにより、中間結晶層２４を形成する。このとき、中間結晶層２４は、下地結晶層２２に形成されたエッチング溝の側面から主に成長する。中間結晶層２４は、第１のマスクパターン２３を完全に覆う厚さまで成長させる。
【００５３】
続いて、図９（Ｆ）に示したように、中間結晶層２４の表面に、例えばスパッタ法によりＳｉＯ2 からなる膜を形成し、フォトリソグラフィー法およびドライエッチング法によりパターニングして第２のマスクパターン２５を形成する。第２のマスクパターン２５は、４μｍの間隔で配列された幅４μｍの多数のストライプ２５０を有しており、このストライプ２５０の配列周期は８μｍとなる。
【００５４】
次に、図９（Ｇ）に示したように、第２のマスクパターン２５を窓として例えばＲＩＥ法によるドライエッチングを行い、中間結晶層２４の第２のマスクパターン２５に覆われていない部分を選択的に除去する。エッチング深さは、中間結晶層２４を第１のマスクパターン２３に達するまで除去するに十分な深さとする。このとき、上述の第１のマスクパターン２３がエッチングストッパーとなるため、中間結晶層２４の第１のマスクパターン２３より下の部分は除去されない。
【００５５】
次に、図１０（Ａ）に示したように、例えばフッ化水素水を用いて、ＳｉＯ2 からなる第２のマスクパターン２５（図９（Ｇ））を完全に除去する。このとき、第１のマスクパターン２３のうちＳｉＯ2 からなる上層２３ｂが除去され、Ｓｉ3 Ｎ4 からなる下層２３ａは除去されずに残る。
【００５６】
続いて、図１０（Ｂ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層２４の表面および周囲にさらにＧａＮの結晶層を成長させ、表面結晶層２６とする。この表面結晶層２６は、中間結晶層２４に形成されたエッチング溝の側面から主に成長する。このようにして、図１０（Ｂ）に示したような結晶基板２０が形成され、この結晶基板２０の表面に半導体レーザ素子を構成する多層膜を成長させる。半導体レーザ素子を構成する多層膜の形成工程は、図３に示した第１の実施の形態と同様であるため、その説明は省略する。なお、この結晶基板２０は結晶膜であっても良い。
【００５７】
なお、本実施の形態では、基体２１および結晶層２２，２４，２６が一体となったものを結晶基板２０としたが、基体２１と下地結晶層２２および中間結晶層２４を（あるいは、さらに表面結晶層２６の一部を）除去することによって、結晶性の良好な表面結晶層２６のみからなる結晶基板を形成することもできる。また、このようにして形成された結晶基板を用いて半導体レーザ素子などを形成することも可能である。
【００５８】
ここで、結晶基板２０は、本発明における「結晶基板」の一具体例、または「結晶膜」の一具体例に対応する。また、下地結晶層２２、中間結晶層２４および表面結晶層２６を合わせたものが、本発明における「結晶」の一具体例に対応する。また、第１のマスクパターン２３およびエッチングされた中間結晶層２４は、本発明における「複数のパターン」の一具体例にそれぞれ対応する。加えて、ストライプ２３０およびストライプ２５０は、本発明における「構成部分」の一具体例にそれぞれ対応する。さらに、下地結晶層２２、中間結晶層２４および表面結晶層２６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００５９】
次に、本実施の形態の効果について説明する。図９（Ｅ）において、基体２１と下地結晶層２２との界面で発生した転位（図示せず）は、下地結晶層２２などの成長に伴って基体２１の表面にほぼ直交する方向に延びる。しかしながら、中間結晶層２４は下地結晶層２２のエッチング溝の側面から成長するため、下地結晶層２２中に存在する転位が中間結晶層２４に伝播しにくい。
【００６０】
また、第１のマスクパターン２３のストライプ２３０の上から新しい転位が延びたとしても、図９（Ｇ）に符号Ｒで示した領域（すなわち、第１のマスクパターン２３のストライプ２３０と第２のマスクパターン２５の開口部とが重なり合う領域）では、中間結晶層２４のストライプ２３０の上部に位置する部分が除去される。従って、表面結晶層２６に転位が伝播する可能性が極めて少なくなる。
従って、第１の実施の形態と同様、結晶基板２０には貫通転位が殆ど無い領域Ｒが形成される。
【００６１】
また、第１のマスクパターン２３のストライプ２３０の配列周期と第２のマスクパターン２５のストライプ２５０の配列周期が異なっているため、両マスクパターンのストライプ２３０およびストライプ２５０が互いに平行になるようにしさえすれば、第１のマスクパターン２３および第２のマスクパターン２５が重なり合わない領域Ｒを生じさせることができる。すなわち、製造工程を複雑にすることなく、貫通転位のない結晶基板または結晶膜を形成することができる。
【００６２】
第１の実施の形態と同様、第１のマスクパターン２３のストライプ２３０の配列周期ｐ1 と第２のマスクパターン２５の第２のマスクパターン２５０の配列周期ｐ2 は、例えば上述の（１）式を満足するように適宜設定することができる。
また、第１の実施の形態の第１の変形例ないし第４の変形例については、いずれも第２の実施の形態に適用することができる。
【００６３】
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法について説明する。図１１は、本実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を説明するための工程毎の断面図である。
【００６４】
図１１（Ａ）に示したように、第１および第２の実施の形態と同様、窒化物系ＩＩＩ−Ｖ族化合物であるＧａＮと格子定数および熱膨張係数が近い例えばＡｌ2 Ｏ3 からなる基体３１を用いる。次に、図１１（Ｂ）に示したように、基体３１の上に、例えばＭＯＣＶＤ法、ＭＢＥ法あるいはその他の気相成長法を用いてＧａＮを結晶成長させることにより、下地結晶層３２を形成する。
【００６５】
続いて、図１１（Ｃ）に示したように、例えばドライエッチングにより下地結晶層３２にストライプ状の凹部３３０を多数形成することにより、第１の凹凸パターン３３を形成する。この第１の凹凸パターン３３の凹部３３０は、一方向に４μｍの間隔を開けて形成された幅５μｍの平行なストライプ状に形成されており、その配列周期ｐ1 は９μｍとなる。
【００６６】
次に、図１１（Ｄ）に示したように、下地結晶層３２の表面に例えばＭＯＣＶＤ法などを用いてＧａＮの結晶層を成長させ、中間結晶層３４を形成する。続いて、図１１（Ｅ）に示したように、例えばドライエッチングにより中間結晶層３４の表面にストライプ状の凹部３５０を多数形成し、第２の凹凸パターン３５とする。この第２の凹凸パターン３５の凹部３５０は、第１の凹凸パターン３３と平行な方向に４μｍの間隔を開けて形成された幅４μｍの平行なストライプ状に形成されており、その配列周期ｐ2 は８μｍとなる。
【００６７】
続いて、図１１（Ｆ）に示したように、例えばＭＯＣＶＤ法などを用いて、中間結晶層３４の表面にさらにＧａＮの結晶層を成長させ、表面結晶層３６とする。このようにして、図１１（Ｆ）に示したような結晶基板３０が形成され、この結晶基板３０の表面に半導体レーザ素子を構成する多層膜を成長させる。半導体レーザ素子を構成する多層膜の形成工程は、図３に示した第１の実施の形態と同様であるため、その説明は省略する。なお、結晶基板３０は結晶膜であっても良い。
【００６８】
ここで、結晶基板３０は、本発明における「結晶基板」の一具体例、または「結晶膜」の一具体例に対応する。また、下地結晶層３２、中間結晶層３４および表面結晶層３６を３層合わせたものが、本発明における「結晶」の一具体例に対応する。さらに、第１の凹凸パターン３３および第２の凹凸パターン３５は、本発明における「複数のパターン」の一具体例に対応する。加えて、ストライプ３３０およびストライプ３５０は、本発明における「構成部分」の一具体例にそれぞれ対応する。さらに、下地結晶層３２、中間結晶層３４および表面結晶層３６は、本発明における「下地層」、「中間層」および「表面層」の一具体例にそれぞれ対応する。
【００６９】
次に、本実施の形態の効果について、図１１（Ｆ）を参照して説明する。第１の凹凸パターン３３と第２の凹凸パターン３５の配列周期が互いに異なっているため、図１１（Ｆ）に符号Ｒで示したように、第１の凹凸パターン３３と第２の凹凸パターン３５とが重なり合わない領域が生じる。
【００７０】
基体３１と下地結晶層３２との界面で発生した転位（図示せず）は、下地結晶層３２などの成長に伴って基体３１の表面にほぼ直交する方向に延びる。しかしながら、上記の領域Ｒでは、転位の一部は第１の凹凸パターン３３の凹部３３０によってその成長方向が横方向に曲げられる。また、転位の残りの部分は第１の凹凸パターン３３の凹部以外の部分（すなわち凸部）を通過して成長するが、第２の凹凸パターン３５の凹部３５０によって成長方向が横方向に曲げられる。従って、第１および第２の実施の形態と同様、結晶基板３０には貫通転位が殆ど無い領域Ｒが形成される。
【００７１】
また、第１の凹凸パターン３３の配列周期と第２の凹凸パターン３５の配列周期が異なっているため、両凹凸パターンの凹部３３０および凹部３５０が互いに平行になるようにしさえすれば、第１の凹凸パターン３３および第２のマスクパターン３５が重なり合わない領域Ｒを生じさせることができる。すなわち、第１および第２の実施の形態と同様、製造工程を複雑にすることなく、貫通転位のない結晶基板または結晶膜を形成することができる。
【００７２】
第１の実施の形態と同様、第１の凹凸パターン３３の凹部３３０の配列周期ｐ1 と第２の凹凸パターン３５の凹部３５０の配列周期ｐ2 は、例えば上述の（１）式を満足するように適宜設定することができる。また、第１の実施の形態の第１の変形例ないし第４の変形例については、いずれも第３の実施の形態に適用することができる。
【００７３】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記の各実施の形態では、結晶基板の表面に半導体レーザ素子を構成する多層膜を形成するようにしたが、半導体レーザ素子の代わりに発光ダイオード、半導体デバイスなどを形成することも可能である。また、上述した実施の形態では、活性層とクラッド層の間にガイド層が配置されたいわゆるＳＣＨ（Separate Confinement Heterostructure）型の半導体レーザ素子を構成する場合について説明したが、他の種々のタイプのレーザ構造に適用することができる。
【００７４】
【発明の効果】
以上説明したように、本発明の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法によれば、結晶の厚さ方向における互いに異なる箇所に形成した複数のパターンの各構成部分を、少なくとも一部ではその構成部分が厚さ方向に互いに重なり合い、少なくとも他の一部ではその構成部分が厚さ方向に互いに重なり合わないようにしたので、複数のパターンが重なり合わない領域において転位が結晶の表面に達するのを防止することができ、この領域を使用することにより貫通転位の無い良質な結晶（例えば結晶基板または結晶膜）を得ることができるという効果を奏する。また、２つのパターンを面内方向に位置合わせしなくても、複数のパターンの構成部分が重なり合わない領域（すなわち、貫通転位の無い領域）を形成することができるので、位置決め作業が簡単になるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【図２】 結晶基板の断面図である。
【図３】 図１に続く工程を表す図である。
【図４】 第１の実施の形態の第１の変形例に係る結晶基板を表す断面図である。
【図５】 第１の実施の形態の第２の変形例に係る結晶基板を表す断面図である。
【図６】 第１の実施の形態の第３の変形例に係る結晶基板を表す斜視図である。
【図７】 図６の結晶基板を表す断面図である。
【図８】 第１の実施の形態の第４の変形例に係る半導体レーザ素子を表す断面図である。
【図９】 本発明の第２の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【図１０】 図９に続く工程を表す図である。
【図１１】 本発明の第３の実施の形態に係る窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法を表す工程毎の断面図である。
【符号の説明】
１０…結晶基板、１１…結晶基板、１２…下地結晶層、１３…第１のマスクパターン、１４…中間結晶層、１５…第２のマスクパターン、１６…表面結晶層、２０…結晶基板、２１…結晶基板、２２…下地結晶層、２３…第１のマスクパターン、２４…中間結晶層、２５…第２のマスクパターン、２６…表面結晶層、３０…結晶基板、３１…結晶基板、３２…下地結晶層、３３…第１の凹凸パターン、３４…中間結晶層、３５…第２の凹凸パターン、３６…表面結晶層、１００…半導体レーザ素子。
Claims (17)
- 基体の表面に、窒化物系ＩＩＩ−Ｖ族化合物の結晶を所定の厚さに成長させる成長工程を含む窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法であって、
前記成長工程において、
前記結晶の厚さ方向における互いに異なる箇所に、それぞれ前記基体の表面と平行な面内において同一方向に配列した複数の構成部分を有する複数のパターンを形成すると共に、前記各パターンを形成する毎に前記構成部分間の領域を介して結晶を成長させ、成長した結晶層上に次のパターンを形成するようにし、かつ、
前記複数のパターンのうち、一つのパターンの構成部分の配列周期と別のパターンの構成部分の配列周期とを異ならせると共に、前記別のパターンが、隣接する構成部分の間隔を複数有するか、または、構成部分の配列方向の長さを複数有するようにし、
前記複数のパターンを、少なくとも一部ではその構成部分が前記厚さ方向に互いに重なり合い、少なくとも他の一部ではその構成部分が前記厚さ方向に互いに重なり合わないようにする窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記一つのパターン構成部分の配列周期をｐ1 とし、別のパターンの構成部分の配列周期をｐ2 とすると、
０．１μｍ＜ｐ1 ×ｐ2 ／｜ｐ2 −ｐ1 ｜＜５０００μｍ
の関係が成立するようにした請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記複数のパターンのうち、少なくとも一つのパターンが、複数の配列周期を有するようにした請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記複数のパターンのそれぞれにおける前記構成部分を、ストライプ形状とするようにした請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記複数パターンを、いずれも、前記基体の表面とほぼ平行な面内における２方向に配列した構成部分により形成するようにした請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記複数のパターンが前記厚さ方向に互いに重なり合う領域と互いに重なり合わない領域とを、前記２方向のうちの一方向に併存させるようにした請求項５記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記複数のパターンが前記厚さ方向に互いに重なり合う領域と互いに重なり合わない領域とを、前記２方向のいずれにおいても併存させるようにした請求項５記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記成長工程は、
前記基体上に、直接、または所定の下地層を間にして複数の構成部分を有する第１のパターンを形成する第１のパターン形成工程と、
前記第１のパターンが形成された前記基体または前記下地層の表面に、前記第１のパターンの構成部分間の領域を介して結晶を成長させ、前記結晶の一部である中間層を形成する第１の成長工程と、
前記第１の成長工程により形成された前記中間層の表面に複数の構成部分を有する第２のパターンを形成する第２のパターン形成工程と、
前記第２のパターンが形成された前記中間層の表面に前記第２のパターンの構成部分間の領域を介して結晶を成長させ、前記結晶の一部である表面層を形成する第２の成長工程と
を含む請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記第１のパターンおよび第２のパターンの少なくとも一方をマスク材料により形成するようにした請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記マスク材料は、酸素（Ｏ）と窒素（Ｎ）からなる群の少なくとも一つと、シリコン（Ｓｉ）とを含む請求項９記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記基体を、サファイア（Ａｌ2 Ｏ3 ）、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、マグネシウム・アルミニウム複合酸化物（ＭｇＡｌ2 Ｏ4 ）、リチウム・ガリウム複合酸化物（ＬｉＧａＯ2 ）および窒化ガリウム（ＧａＮ）のいずれかを含むように構成するようにした請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記下地層を、前記基体上に窒化物系ＩＩＩ−Ｖ族化合物を結晶成長させることにより形成するようにした請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
- 前記第１のパターン形成工程では、前記下地層の表面にマスク材料を選択的に形成することによって前記第１のパターンを形成するようにし、
さらに、
前記第１のパターン形成工程と前記第１の成長工程の間に、
前記第１のパターンをマスクとして前記下地層をエッチングする工程
を含む請求項１２記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記第２のパターン形成工程では、前記第１の成長工程により形成された前記中間層上にマスク材料を選択的に形成することによって前記第２のマスクパターンを形成するようにし、
さらに、
前記第２のパターン形成工程と前記第２の成長工程の間に、
前記第２のパターンをマスクとして前記中間層をエッチングする工程と、
前記第２のパターンのマスク材料を除去する工程と
を含む請求項１２記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記第１のパターン形成工程では、
前記基体の表面または前記下地層の表面に凹部を形成することによって前記第１のパターンを形成する請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 前記第２のパターン形成工程では、
前記第１の成長工程により形成された前記中間層の表面に凹部を形成することにより前記第２のパターンを形成する請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - さらに、
前記結晶から、少なくとも前記基体を分離する工程
を含む請求項８記載の窒化物系ＩＩＩ−Ｖ族化合物の結晶製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34163799A JP4547746B2 (ja) | 1999-12-01 | 1999-12-01 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 |
| US09/728,193 US7294201B2 (en) | 1999-12-01 | 2000-11-30 | Method of manufacturing crystal of III-V compound of the nitride system, crystal substrate of III-V compound of the nitride system, crystal film of III-V compound of the nitride system, and method of manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34163799A JP4547746B2 (ja) | 1999-12-01 | 1999-12-01 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001158698A JP2001158698A (ja) | 2001-06-12 |
| JP2001158698A5 JP2001158698A5 (ja) | 2006-04-13 |
| JP4547746B2 true JP4547746B2 (ja) | 2010-09-22 |
Family
ID=18347644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34163799A Expired - Fee Related JP4547746B2 (ja) | 1999-12-01 | 1999-12-01 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7294201B2 (ja) |
| JP (1) | JP4547746B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176805A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| JP4055503B2 (ja) * | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP3679097B2 (ja) | 2002-05-31 | 2005-08-03 | 株式会社光波 | 発光素子 |
| JP3913194B2 (ja) * | 2003-05-30 | 2007-05-09 | シャープ株式会社 | 窒化物半導体発光素子 |
| US7683386B2 (en) * | 2003-08-19 | 2010-03-23 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| KR100512580B1 (ko) * | 2003-12-31 | 2005-09-06 | 엘지전자 주식회사 | 결함이 적은 질화물 반도체 박막 성장 방법 |
| JP4880456B2 (ja) | 2004-11-22 | 2012-02-22 | パナソニック株式会社 | 窒素化合物系半導体装置およびその製造方法 |
| JP4807081B2 (ja) * | 2006-01-16 | 2011-11-02 | ソニー株式会社 | ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法 |
| KR101337616B1 (ko) * | 2006-12-28 | 2013-12-06 | 서울바이오시스 주식회사 | 다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자제조방법 및 그 발광 소자 |
| WO2008115135A1 (en) * | 2007-03-16 | 2008-09-25 | Sebastian Lourdudoss | Semiconductor heterostructures and manufacturing thereof |
| TWI372472B (en) * | 2007-07-06 | 2012-09-11 | Huga Optotech Inc | Semiconductor light-emitting device with low defect density and method of fabricating the same |
| US7687786B2 (en) * | 2008-05-16 | 2010-03-30 | Twin Creeks Technologies, Inc. | Ion implanter for noncircular wafers |
| TW201025426A (en) * | 2008-10-02 | 2010-07-01 | Sumitomo Chemical Co | Semiconductor wafer, electronic device and method for making a semiconductor wafer |
| KR20110065446A (ko) * | 2008-10-02 | 2011-06-15 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법 |
| TW201019375A (en) * | 2008-10-02 | 2010-05-16 | Sumitomo Chemical Co | Semiconductor wafer, electronic device, and method for making a semiconductor wafer |
| DE102009047881B4 (de) * | 2009-09-30 | 2022-03-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur |
| WO2012128375A1 (ja) * | 2011-03-22 | 2012-09-27 | 日本碍子株式会社 | 窒化ガリウム層の製造方法およびこれに用いる種結晶基板 |
| US10622515B2 (en) | 2011-10-10 | 2020-04-14 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9105792B2 (en) | 2011-10-10 | 2015-08-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10153396B2 (en) | 2011-10-10 | 2018-12-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9806228B2 (en) | 2011-10-10 | 2017-10-31 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9691939B2 (en) | 2011-10-10 | 2017-06-27 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| JP5451796B2 (ja) * | 2012-03-06 | 2014-03-26 | 日本電信電話株式会社 | 窒化物半導体構造 |
| CN108281378B (zh) * | 2012-10-12 | 2022-06-24 | 住友电气工业株式会社 | Iii族氮化物复合衬底、半导体器件及它们的制造方法 |
| JP2016092399A (ja) * | 2014-10-31 | 2016-05-23 | セイコーエプソン株式会社 | 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126948A (ja) * | 1997-10-24 | 1999-05-11 | Sony Corp | 半導体素子およびその製造方法ならびに半導体発光素子 |
| JPH11297630A (ja) * | 1998-04-10 | 1999-10-29 | Sharp Corp | 結晶製造方法および発光素子 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803691A (en) * | 1985-05-07 | 1989-02-07 | Spectra Diode Laboratories, Inc. | Lateral superradiance suppressing diode laser bar |
| FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| JPH06275714A (ja) * | 1993-03-22 | 1994-09-30 | Mitsubishi Electric Corp | 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法 |
| US5689123A (en) * | 1994-04-07 | 1997-11-18 | Sdl, Inc. | III-V aresenide-nitride semiconductor materials and devices |
| JP2669391B2 (ja) * | 1995-03-30 | 1997-10-27 | 日本電気株式会社 | 半導体装置 |
| JP3139445B2 (ja) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 |
| JPH10326912A (ja) * | 1997-03-25 | 1998-12-08 | Mitsubishi Cable Ind Ltd | 無転位ＧａＮ基板の製造方法及びＧａＮ基材 |
| EP0874405A3 (en) * | 1997-03-25 | 2004-09-15 | Mitsubishi Cable Industries, Ltd. | GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof |
| JPH11130597A (ja) * | 1997-10-24 | 1999-05-18 | Mitsubishi Cable Ind Ltd | 転位線の伝搬方向の制御方法およびその用途 |
| US6051876A (en) * | 1998-01-05 | 2000-04-18 | Advanced Micro Devices, Inc. | Semiconductor device with a graded passivation layer |
| US6294440B1 (en) * | 1998-04-10 | 2001-09-25 | Sharp Kabushiki Kaisha | Semiconductor substrate, light-emitting device, and method for producing the same |
| US6319742B1 (en) * | 1998-07-29 | 2001-11-20 | Sanyo Electric Co., Ltd. | Method of forming nitride based semiconductor layer |
| US6271104B1 (en) * | 1998-08-10 | 2001-08-07 | Mp Technologies | Fabrication of defect free III-nitride materials |
| US6358854B1 (en) * | 1999-04-21 | 2002-03-19 | Sandia Corporation | Method to fabricate layered material compositions |
-
1999
- 1999-12-01 JP JP34163799A patent/JP4547746B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-30 US US09/728,193 patent/US7294201B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126948A (ja) * | 1997-10-24 | 1999-05-11 | Sony Corp | 半導体素子およびその製造方法ならびに半導体発光素子 |
| JPH11297630A (ja) * | 1998-04-10 | 1999-10-29 | Sharp Corp | 結晶製造方法および発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001158698A (ja) | 2001-06-12 |
| US20010003019A1 (en) | 2001-06-07 |
| US7294201B2 (en) | 2007-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547746B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 | |
| US6498048B2 (en) | Method of manufacturing crystal of iii-v compounds of the nitride system, crystal substrate of iii-v compounds of the nitride system, crystal film of iii-v compounds of the nitride system, and method of manufacturing device | |
| KR100700677B1 (ko) | 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법 | |
| KR100917260B1 (ko) | 결정막, 결정기판 및 반도체장치 | |
| KR101199114B1 (ko) | 반도체 레이저 소자 | |
| KR100527075B1 (ko) | Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계화합물 반도체 소자 | |
| KR100751617B1 (ko) | 반도체장치 및 반도체 기판과 그들의 제조방법 | |
| US7763527B2 (en) | Semiconductor element, semiconductor device, and method for fabrication thereof | |
| JP2001158698A5 (ja) | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 | |
| US6734503B2 (en) | Nitride-based semiconductor element | |
| KR19990037331A (ko) | 반도체 소자 및 그 제조 방법과, 반도체 발광 소자 | |
| TW200306019A (en) | Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor component, and method for producing group III nitride compound semiconductor substrate | |
| WO1999065068A1 (en) | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls | |
| US6797416B2 (en) | GaN substrate formed under controlled growth condition over GaN layer having discretely formed pits | |
| US20030047746A1 (en) | GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements | |
| US7244308B2 (en) | Method of manufacturing crystal of III-V compound of the nitride system, crystal substrate of III-V compound of the nitride system, crystal film of III-V compound of the nitride system, and method of manufacturing device | |
| JP2011023453A (ja) | 半導体装置の製造方法 | |
| JP4784012B2 (ja) | 窒化物半導体基板、及びその製造方法 | |
| JP2000077770A (ja) | 半導体レ―ザおよび半導体レ―ザの形成方法 | |
| JP4754057B2 (ja) | 半導体装置および半導体基板ならびにそれらの製造方法 | |
| JP4255937B2 (ja) | 半導体素子 | |
| JP2012060022A (ja) | 半導体発光素子およびその製造方法 | |
| JP2006013547A (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP2000196147A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |