[go: up one dir, main page]

JPH11297630A - 結晶製造方法および発光素子 - Google Patents

結晶製造方法および発光素子

Info

Publication number
JPH11297630A
JPH11297630A JP10098841A JP9884198A JPH11297630A JP H11297630 A JPH11297630 A JP H11297630A JP 10098841 A JP10098841 A JP 10098841A JP 9884198 A JP9884198 A JP 9884198A JP H11297630 A JPH11297630 A JP H11297630A
Authority
JP
Japan
Prior art keywords
mask
crystal
gan
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10098841A
Other languages
English (en)
Other versions
JP3995790B2 (ja
Inventor
Yuzo Tsuda
有三 津田
Shigetoshi Ito
茂稔 伊藤
Morichika Yano
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09884198A priority Critical patent/JP3995790B2/ja
Priority to US09/289,575 priority patent/US6294440B1/en
Publication of JPH11297630A publication Critical patent/JPH11297630A/ja
Priority to US09/904,162 priority patent/US6765233B2/en
Priority to US10/087,889 priority patent/US6586316B2/en
Application granted granted Critical
Publication of JP3995790B2 publication Critical patent/JP3995790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 異種基板を用いて単結晶を製造する際、基板
からの貫通転位等の欠陥を減少させ、結晶性のよい結晶
を得る必要がある。 【解決手段】 結晶成長抑制物質を用いた、成長抑制効
果のある物質からなるパターン化したマスクを異なる面
に2種設置する技術により基板からの貫通転位を抑える
ことができ、欠陥密度の小さい結晶が得られる。特に、
高効率の窒化ガリウム系の発光素子作製に有効な手段で
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、格子定数の異なる
基板の上に品質のよい結晶を成長させその上に発光素子
や電子デバイスを作製することにより、高性能で高信頼
性のデバイスを得るための結晶製造方法及びその方法を
用いた発光素子に関し、特に、高効率で高信頼性の窒化
ガリウム(GaN)系青色発光素子の作製するための結
晶製造方法及び発光素子に関する。
【0002】
【従来の技術】光電気集積回路(OEIC)は、光素子
とSi系LSIとの集積により、大量の情報を高速に処
理するためのデバイスであり、高度情報化社会には必須
のデバイスとして期待され研究されて来た。光デバイス
ではAlGaAsレーザをSi基板上に作製する技術の
開発が主目的であった。しかし、AlGaAs結晶とS
i基板の格子定数、および熱膨張係数の大きな差のた
め、良質なAlGaAs結晶が製造できず、完成には至
っていない。
【0003】Si系LSIでは超高速、低消費電力次世
代集積回路として、SOIやSIMOXが提案され、開
発が急がれている。
【0004】窒化ガリウム(GaN)系青色発光素子
は、その大きな分解圧のため、大きなバルク結晶が得ら
れていないため、サファイア等の異種材料を基板として
GaN結晶の製造が行われている。
【0005】これらの代用基板では、窒化物半導体との
格子定数差または熱膨張係数差が大きいために、該当基
板直上に結晶欠陥、または結晶転位密度の少ない良好な
結晶をエピタキシャル成長させることは困難である。例
えば、窒化物半導体(GaN)の代用基板として、サフ
ァイア基板を使用した場合、該基板上に結晶成長した窒
化物半導体(GaN)層内には109〜1010cm-2
貫通転位が存在することが知られている。
【0006】この解決策として、図7に第58回応用物
理学会学術講演会予稿集2p−Q−14,No.1(1
997)p265に報告されている第1の従来例を示
す。
【0007】図において、700はサファイア基板、7
01はSiO2パターン、702はSiO2に設けられた
開口部、703はMOCVD法で成長されたGaN単結
晶膜である。本実施例に於いては、開口部から結晶成長
が開始されるようなSiO2パターンによる成長抑制効
果を用いたことにより、SiO2上のGaN単結晶70
4に於いてのみ、欠陥密度105〜106/cm2が得ら
れており、SiO2パターンを用いない上記結晶よりも
4桁程度欠陥密度が低減された。
【0008】また図8は、第58回応用物理学会学術講
演会講演予稿集2p−Q−15,No.1(1997)
p266に報告された第2の実施例である。図におい
て、800はサファイア基板、801はMOCVD法で
成長されたGaN単結晶である。802はSiO2パタ
ーン、803はSiO2に設けられた開口部、804は
Hydride−VPE法で成長されたGaN結晶であ
る。本実施例においてもHydride−VPE法で成
長されたGaN結晶804の表面付近において、欠陥密
度6×107/cm2が得られており、従来得られていた
結晶よりも3桁程度欠陥密度が低減された。このよう
な、従来例に示されたGaN単結晶膜をGaN系半導体
デバイスの成長用基板として用いることによって、電子
デバイスの高性能化が期待された。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
従来例によっても、得られたGaN単結晶基板の品質
は、今だ十分なものでなかった。例えば、半導体レーザ
デバイスでは発光領域付近に欠陥が存在しなければ、製
品寿命に革新的な向上がもたらされるが、そのためには
欠陥密度105/cm2以下が要求される。この意味にお
いて、上述の欠陥密度の低減は不十分であった。望まし
くは、GaAs等の他のIII−V族半導体基板と同様
の欠陥密度104/cm2以下が求められる。
【0010】また、第1の従来例においては、欠陥密度
の低減された高品質結晶は、SiO2パターン上に限ら
れ、その他の領域は従来同様の結晶品質であって、結晶
成長用基板としては使い難いものであった。
【0011】第2の従来例においては、Hydride
−VPE法により、数10μmと、エピタキシャル成長
膜としては比較的厚い膜が成長されるため、その表面付
近ではSiO2パターンの影響が緩和されて欠陥が均一
に分布するので、このような問題が無いものの、欠陥密
度の点からは、第1の従来例に劣るものであった。本発
明は、このような従来の問題を解消することを目的とす
る。
【0012】
【課題を解決するための手段】本発明(請求項1)に係
わる結晶成長方法は異なる面に第2成長抑制物質からな
るパターン化したマスクを用いている。
【0013】本発明(請求項2)に係わる第2のパター
ン化したマスクは光遮蔽部が第1のパターン化したマス
クによる成長結晶の上部に位置している。言い換えれ
ば、第1マスクと第2のマスクのパターンは相反したパ
ターンとなっている。
【0014】本発明(請求項3)に係わる第2のマスク
の光遮蔽部分は第1のマスクの光開口部分より大きくな
っている。
【0015】本発明(請求項4)に係わる第2のマスク
は大きさの異なる2層からなっている。
【0016】本発明(請求項5)に係わる第2のマスク
はその下部が第1のマスクの上にあり且つL字型をして
いる。第2のマスクの下部は基板に懸かっていてもよ
い。
【0017】本発明(請求項6)に係わる第2のマスク
はその下部が基板上にあり且つT字型をしている。第2
のマスクの下部は第1のマスクに懸かっていてもよい。
【0018】本発明(請求項7)に係わる結晶成長方法
は基板から直上のマスクで垂直方向の成長が停止しその
成長方向を変更している。
【0019】本発明(請求項8)に係わる結晶成長方法
は第1のマスクを用いて第1の結晶を成長をマスクエッ
ジ部分のみに形成している。
【0020】本発明(請求項9)に係わる基板はサファ
イアを用いている。
【0021】本発明(請求項10)に係わるマスクはS
iO2、又はSiNxを用いている。
【0022】本発明(請求項11)に係わる結晶はIn
GaN,AlGaNである。
【0023】本発明(請求項12)に係わる発光素子は
前記成長結晶上に形成されている。
【0024】
【発明の実施の形態】〔実施の形態1〕図1を参照し
て、本実施の形態の結晶成長方法を解説する。
【0025】先ず、所定の成長炉内に設置された、C面
を表面として有するサファイア基板100上にトリメチ
ルガリウム(TMG)とアンモニア(NH3)を原料に
用いて、GaN層101を4μm厚成長させる。
【0026】次いで、第1のパターン化したマスクを形
成するため、GaN層101上に成長抑制物質としてス
パッタ法にて厚さ200nmのSiO2膜を形成した。
SiO2膜の形成方法としてスパッタ法に限定されなく
て、他の方法例えば、真空蒸着法、CVD法でもよい。
また、成長抑制物質としては、SiO2以外にAl
23、TiO2等の酸化物やSiNxでもよい。次いで、
通常のフォトレジスト法によりSiO2膜をストライプ
幅7μmピッチ10μmの周期的ストライプ状パターン
とし、第1のSiO2マスク102を形成した。ストラ
イプの方向はGaN層101の結晶の〈1−100〉方
向が望ましかった。
【0027】このような基板を用いて、MOVPE法
(有機金属気相成長法)でGaN結晶膜103を成長さ
せた。所定の成長炉内でトリメチルガリウム(TMG)
とアンモニア(NH3)を原料に用いて、成長温度10
50℃で厚さ3μmのGaN結晶膜103を成長させ
た。GaN結晶膜103は第1のマスクの開口部から成
長を始め、基板に垂直方向より水平方向の方が成長速度
が早いと言う異方性により、ほぼ基板全面に渡って平滑
に成長した。
【0028】しかし、第1のマスク直上では欠陥密度は
105個/cm2以下であったが、マスク開口部のサファ
イア基板直上では依然として、欠陥密度が107個/c
2であった。従来例ではこのような場所を避けてレー
ザ素子を形成していたが、信頼性および歩留まりの点で
不十分であった。
【0029】次いで、前記GaN結晶膜103上に第2
のマスクを形成した。第1のマスク形成と同じ方法でス
パッタ法で200nmの厚さのSiO2膜を形成し、フ
ォトレジスト法でストライプ幅8μm、ピッチ10μm
の周期的ストライプ状パターンとし第2のSiO2マス
ク104を形成した。この時、第2のマスクの位置は第
1のマスクの開口部とほぼ一致させることが肝要であ
る。
【0030】次いで、このような基板を用いて、MOV
PE法(有機金属気相成長法)でGaN単結晶膜105
を成長させた。所定の成長炉内でトリメチルガリウム
(TMG)とアンモニア(NH3)を原料に用いて、成
長温度1050℃で厚さ3μmのGaNを成長させた。
このように成長させたGaN単結晶膜105は全面に渡
って、欠陥密度が1500個/cm2以下に減少し、極
めて結晶性が向上した。
【0031】上記実施形態において、第1のマスクと第
2のマスクを共にストライプ幅4μm、ピッチ10μm
とし、互いに半ピッチずれた位置に配した場合(第1の
マスクの欠如部より第2のマスク幅が小さい場合)にお
いては、欠陥密度は5000個/cm2になり、従来の
第1のマスクのみの場合に比べれば、十分に結晶欠陥の
低減効果が観測された。この低減効果は、第1のマスク
の欠如部より第2のマスク幅が大きく、両マスクにて完
全にサファイア基板100から直上に伸びる結晶貫通転
位をカバーしている場合に比べて、多少、欠陥密度は大
きくなっており、第1のマスクの欠如部を完全に覆うよ
うに第2のマスクを形成することが肝要であることが確
認できた。
【0032】しかしながら、第1のマスクの欠如部より
第2のマスク幅が小さい場合にはある程度の欠陥低減
(約5000個/cm2)の効果と共に、GaN連続膜
のc軸配向性が向上することがX線回析測定により分か
った。第1のマスクの欠如部より第2のマスク幅が大き
い場合には配向のばらつきを示すX線回析のω値(半値
幅)は4〜6分程度であったが、本形状のマスクを使用
することにより、ウェハー面内における、結晶の配向の
ばらつき(ω値)を2分まで低減することが確認され
た。従って、第1のマスクの欠如部より第2のマスク幅
が小さい形状にてLEDや半導体レーザを作製した場
合、第1のマスクの欠如部より第2のマスク幅が大きい
場合に比べて、発光効率は多少劣るものの、ウェハー面
内の発光効率やレーザの閾値電流の均一性は向上し、素
子の作製歩留りは向上させることが可能であることが分
かった。従って、必要とされる発光素子の特性に会わせ
て、第1のマスクの欠如部と第2のマスクの幅の関係を
選択することが重要である。また、第1のマスクと第2
のマスクを同一材料で形成すれば、蒸着装置を統一化で
き、かつ同一の成長抑制効果により結晶膜の品質の安定
化が可能となる(発光効率を優先する場合には、第1の
マスクの欠如部より第2のマスクの幅を大きく選択し、
特性の均一性や歩留まりを優先する場合には、第1のマ
スクの欠如部より第2のマスクの幅を小さく選択すべき
である)。
【0033】〔実施の形態2〕図2に第2の実施の形態
を示す。前述の実施の形態1とは、第1のマスクを用い
て成長させたGaN結晶膜203が連続膜でなく、第2
のマスクが島状に成長したGaN結晶膜203の上面に
形成されるところが異なるだけである。
【0034】まず、サファイア基板200上にGaN層
201を4μm、実施の形態1と同様に成長させる。実
施の形態2の場合、第1のSiO2マスク202を用い
て成長させた第1のGaN結晶膜203は、厚さ1μ
m、幅7μm、ピッチ10μmとした。次いで、第2の
SiO2マスク204(厚さ200μm)を用いて第2
のGaN単結晶膜205(厚さ)を成長させたところ欠
陥密度が800個/cm2以下であり、良好な結晶が得
られた。これは、GaN単結晶膜205が第1のGaN
結晶の欠陥の少ない側面206からのみ成長する効果で
ある。
【0035】〔実施の形態3〕図3を参照して、第2の
実施の形態を解説する。実施の形態1ではパターン化マ
スクへのGaNの結晶成長を2回の工程で行う必要があ
ったが、本発明では1回で済み、コスト的に有利であ
る。先ず、GaN層301を形成したサファイア基板3
00に実施の形態1と同様にスパッタ法でSiO2膜を
200nm形成する。これを通常のフォトレジスト法で
幅4μmピッチ8μmでストライプ状にエッチングし、
第1のSiO2マスク302を作製する。次いで、この
ような基板に同様にSiO2膜を形成し、第1のマスク
上に幅2μmピッチ8μmのストライプ状の第2の下部
SiO2マスク303を形成する。次に通常のホトリソ
グラフ法により下部SiO2マスク303以外をホトレ
ジスト膜で被覆する。この方法は全面に例えばシプレー
社のAZなどのホトレジストをスピンコートし、下部S
iO2マスク303部のみ露光、現像しレジスト膜を除
去すればよい。更に、SiO2膜を形成し幅5μmピッ
チ8μmのストライプ状の第2の上部SiO2マスク3
04を形成する。その後、前述のホトレジスト膜をアセ
トンなどの溶剤で除去する。この第2の下部SiO2
スク303と第2の上部SiO2マスク304とで第2
のマスクとし、L字型を形成している。このような基板
を用いて、MOVPE法でGaNを成長させた。所定の
成長炉内でトリメチルガリウム(TMG)とアンモニア
(NH3)を原料に用いて、成長温度1050℃で厚さ
3μmのGaN単結晶膜305を成長させた。成長は第
1のSiO2マスク302の開口部から開始し、第2の
上部SiO2マスクの304で基板に垂直方向の成長は
停止し、その後基板と平行方向に成長し、第2の上部S
iO2マスク304の開口部から基板に垂直方向へも成
長を始め、最終的に、基板全面に渡って均一に成長し
た。GaN層301とサファイア基板300の界面から
発生した該基板と垂直方向の転位は直上の第2の上部S
iO2マスク304で停止し、かつ、基板と平行方向へ
の転位は第2の下部SiO2マスク303によって停止
する。従って、得られたGaN単結晶膜305は欠陥密
度600/cm2以下と極めて良質のものであった。
【0036】〔実施の形態4〕図4を参照して、第4の
実施の形態を解説する。先ず、GaN層401を形成し
たサファイア基板400に実施の形態1と同様にスパッ
タ法でSiO2膜を200nm厚形成する。これを通常
のフォトレジスト法で幅4μmピッチ8μmでストライ
プ状にエッチングし、第1のSi02マスク402を作
製する。次いで、上記と同様の手法を用いて、GaN層
401上に幅2μmピッチ8μmの第2の下部SiO2
マスク403をストライプ状に形成する。次に通常のホ
トリソグラフ法により下部SiO2マスク403以外を
ホトレジスト膜で被覆する。この方法は全面に例えばシ
プレー社のAZなどのホトレジストをスピンコートし、
下部SiO2マスク403部のみ露光、現像しレジスト
膜を除去すればよい。更に、SiO2の幅5μmピッチ
8μmのストライプ状の第2の上部SiO2マスク40
4を、上記第2の下部SiO2マスク403上に形成す
る。この後、前述のホトレジスト膜をアセトンなどの溶
剤で除去する。このマスク第2の下部SiO2マスク4
03と第2の上部SiO2マスク404とで第2のマス
クとしT字型を形成している。このような基板を用い
て、MOVPE法でGaNを成長させた。所定の成長炉
内でトリメチルガリウム(TMG)とアンモニア(NH
3)を原料に用いて、成長温度1050℃で厚さ3μm
のGaN単結晶膜405を成長させた。成長は第1のS
iO2マスク402の開口部から開始し、第2の上部S
iO2マスク404で基板に垂直方向の成長は停止し、
その後基板と平行方向に成長し、第2の上部SiO2
スク404の開口部から基板に垂直方向へも成長を始
め、最終的に、基板全面に渡って均一に成長した。Ga
N層401とサファイア基板400の界面から発生した
該基板と垂直方向の転位は直上の第2の上部SiO2
スク404で停止し、基板と平行方向への転位は第2の
下部SiO2マスク403によって停止する。従って、
得られたGaN単結晶膜405は欠陥密度800/cm
2と極めて良質のものであった。
【0037】〔実施の形態5〕図5を参照して第5の実
施の形態を解説する。始めに、第1のパターン化したマ
スクを形成するため、GaN層501を形成したC面を
表面とするサファイア基板500上に成長抑制物質とし
てスパッタ法にて厚さ200nmのSiO2膜を形成し
た。SiO2膜の成長方法としてスパッタ法に限定され
なくて、他の方法例えば、真空蒸着法、CVD法でもよ
い。また、成長抑制物質としては、SiO2以外にAl2
3、TiO2等の酸化物やSiNxでもよい。次いで、
通常のフォトレジスト法によりSiO2膜を幅3μmピ
ッチ100μmのストライプ状で開口部を設け、第1の
SiO2マスク502を形成した。ストライプの方向は
GaN層501に関して〈1−100〉が望ましかっ
た。
【0038】このような基板を用いて、MOVPE法で
GaNを成長させた。所定の成長炉内でトリメチルガリ
ウム(TMG)とアンモニア(NH3)を原料に用い
て、成長温度1050℃で厚さ0.5μmのGaNを成
長させた。GaN503は第1のマスクのエッジ部のみ
に成長し、第1のSiO2マスク502を埋めるまでに
は至らなかった。このエッジ部は結晶成長に対してポテ
ンシャルの低い特異な点であるため、GaN503は欠
陥のない極めて良質なものであった。
【0039】次いで、このような基板上に第2のマスク
を形成した。第1のマスク形成と同じスパッタ法で20
0nmの厚さのSiO2を形成し、フォトレジスト法で
幅5μmピッチ100μmのストライプ状に第2のSi
2マスク504を形成した。遮光部の位置は第1のマ
スクの開口部とほぼ一致させることが肝要である。
【0040】次いで、このような基板を用いて、MOV
PE法でGaN単結晶膜505を成長させた。所定の成
長炉内でトリメチルガリウム(TMG)とアンモニア
(NH3)を原料に用いて、成長温度1050℃で厚さ
3μmのGaNを成長させた。このように成長させたG
aN単結晶膜505は全面に渡って、欠陥密度が100
0個/cm2以下に減少し、極めて結晶性が向上した。
【0041】ここで、第2のマスクの遮光部が第1のマ
スクの開口部を塞ぐことが肝要である。
【0042】〔実施の形態6〕図6を参照して第6の実
施の形態を解説する。図6は本発明の実施の形態の係わ
るサファイア基板600からGaN単結晶膜605は実
施の形態1で述べたものサファイア基板100からGa
N単結晶膜105と対応する。
【0043】この図で606はn−GaNコンタクト
層、607はn−Al0.1Ga0.9Nクラッド層、608
はn−GaNガイド層、609は5層のIn0.2Ga0.8
N量子井戸層と6層のIn0.05Ga0.95N障壁層からな
る多重量子井戸構造活性層、610はAl0.2Ga0.8
蒸発防止層、611はp−GaNガイド層、612はp
−Al0.1Ga0.9Nクラッド層、613はp−GaNコ
ンタクト層、614はp型電極、615はn型電極、6
16はSiO2絶縁膜である。
【0044】本発明において、サファイア基板600の
表面はa面、r面、m面等の他の面方位であっても構わ
ない。また、サファイア基板に限らずGaN基板、Si
C基板、スピネル基板、MgO基板、Si基板、GaA
s基板も用いることが出来る。特に、GaN基板の場合
にはサファイア基板に比べて基板に堆積した窒化ガリウ
ム系半導体材料との格子定数差が小さく良好な結晶性の
膜が得られ、さらに、劈開しやすいため、劈開によるレ
ーザ共振器の形成が容易であるという利点がある。n型
クラッド層およびp型クラッド層は、Al0.1Ga0.9
以外のAl組成をもつAlGaN3元混晶でも良い。こ
の場合、Al組成を大きくすると活性層とクラッド層と
のエネルギーギャップ差および屈折率差が大きくなり、
キャリアや光が活性層に閉じ込められてさらに発振閾値
電流の低減および温度特性の向上が図れる。また、キャ
リアや光の閉じ込めが保持される程度でAl組成を小さ
くしていくと、クラッド層におけるキャリアの移動度が
大きくなるため、半導体レーザ素子の素子抵抗を小さく
できる利点がある。さらにこれらのクラッド層は微量に
他の元素を含んだ4元混晶半導体でもよく、n−Al
0.1Ga0.9Nクラッド層607とp−Al0.1Ga0.9
クラッド層612とで混晶の組成が同一でなくても構わ
ない。
【0045】n−GaNガイド層608とp−GaNガ
イド層611は、そのエネルギーギャップが、多重量子
井戸構造活性層609を構成する量子井戸層のエネルギ
ーギャップとn−Al0.1Ga0.9Nクラッド層607、
p−Al0.1Ga0.9Nクラッド層612のエネルギーギ
ャップの間の値を持つような材料であればGaNにこだ
わらず他の材料、例えばInGaN、AlGaN3元混
晶等を用いてもよい。また、ガイド層全体にわたってド
ナー又はアクセプタをドーピングする必要はなく、多重
量子井戸構造活性層609側の一部のみをノンドープと
してもよく、さらにはガイド層全体をノンドープとして
もよい。この場合、ガイド層に存在するキャリアが少な
くなり、自由キャリアによる光の吸収が低減されて、さ
らに発振閾値電流が低減できるという利点がある。
【0046】多重量子井戸構造活性層609を構成する
In0.2Ga0.8N量子井戸層とIn0.05Ga0.95N障壁
層は、必要なレーザ発振波長に応じてその組成を設定す
ればよく、発振波長を長くしたい場合は量子井戸層のI
n組成を大きくし、短くしたい場合は量子井戸層のIn
組成を小さくする。また量子井戸層と障壁層はInGa
N3元混晶に微量の他の元素を含んだ4元以上の混晶半
導体でもよい。さらに障壁層は単にGaNを用いてもよ
い。
【0047】また、本実施の形態では、多重量子井戸構
造活性層609に接するようにAl0.2Ga0.8N蒸発防
止層610を形成しているが、これは多重量子井戸構造
活性層609が成長温度を上昇している間に蒸発してし
まうことを防ぐためである。従って、該多重量子井戸構
造活性層を保護するものであればAl0.2Ga0.8N蒸発
防止層610として用いることが出来、他のAl組成を
有するAlGaN3元混晶やGaNを用いてもよい。ま
た、このAl0.2Ga0.8N蒸発防止層610にMgをド
ーピングしてもよく、この場合はp−GaNガイド層6
11やp−Al0.1Ga0.9Nクラッド層612から正孔
が注入され易くなるという利点がある。さらに、該多重
量子構造活性層を構成している、量子井戸層のIn組成
が小さい場合はAl0.2Ga0.8N蒸発防止層610を形
成しなくても量子井戸層は蒸発しないため、特に、Al
0.2Ga0.8N蒸発防止層610を形成しなくても、本実
施の形態の窒化ガリウム系半導体レーザ素子の特性を損
なわれない。
【0048】次に、図6を参照して、上記窒化ガリウム
系半導体レーザ作製方法を説明する。以下の説明では、
MOVPE法を用いた場合を示しているが、GaNをエ
ピタキシャル成長できる成長方法であればよく、MBE
やHVPE等の他の気相成長法を用いることも出来る。
【0049】先ず所定の成長炉に設置され、実施の形態
1で作製した、基板上にトリメチルガリウム(TMG)
とアンモニア(NH3)およびシランガス(SiH4)を
原料に用いて、成長温度1050℃で厚さ3μmのSi
をドープしたn−GaNコンタクト層606を成長す
る。さらに、続けてトリメチルアルミニウム(TMA)
を原料に加え、成長温度1050℃のままで0.4μm
のSiドープn−Al0.1Ga0.9Nクラッド層607を
成長する。続けて、TMAを原料から除いて、成長温度
は1050℃のままで厚さ0.1μmのSiをドープし
たn−GaNガイド層608を成長する。
【0050】次に、成長温度を750℃に下げて、TM
GとNH3 、及びトリメチルインジウム(TMI)を原
料に用いて、In0.05Ga0.95N障壁層(厚さ5nm)
/In0.2Ga0.8N量子井戸層(厚さ2nm)を5周期
成長した後、In0.05Ga0.95N障壁層(厚さ5nm)
を成長することにより多重量子井戸構造活性層609
(トータルの厚さ40nm)を作製する。さらに続けて
TMG,TMAとNH3を原料に用いて、成長温度は7
50℃のままで厚さ20nmのAl0.2Ga0.8N蒸発防
止層610を成長する。
【0051】次に、再び成長温度を1050℃に上昇し
て、TMGとNH3、およびビスエチルシクロペンタジ
エニルマグネシウム(FtCp2Mg)を原料に用い
て、厚さ0.1μmのMgドープp−GaNガイド層6
11を成長する。さらに続けてTMAを原料に加え、成
長温度は1050℃のままで厚さ0.4μmのMgドー
プp−Al0.1Ga0.9Nクラッド層612を成長する。
続けて、TMAを原料から除いて、成長温度は1050
℃のままで厚さ0.2μmのMgをドープしたp−Ga
Nコンタクト層613を成長して、窒化ガリウム系エピ
キシャルウエハーを完成する。その後、このウエハーを
800℃の窒素ガス雰囲気中でアニールして、Mgドー
プのp型層を低抵抗化する。
【0052】さらに、通常のフォトリソグラフィーとド
ライエッチング技術を用いて、200μm幅のストライ
プ状にp−GaNコンタクト層613の最表面から、n
−GaNコンタクト層606が露出するまでエッチング
を行いメサ構造を作製する。次に、上記と同様のフォト
リソグラフィーとドライエッチング技術を用いて、残っ
たp−GaNコンタクト層613、p−Al0.1Ga0.9
Nクラッド層612をエッチングする。この時、ストラ
イプ状のリッジ構造は、200μmの両端より3μm以
上離しておけばよく、本実施の形態ではn型電極615
を形成する側のメサ構造の端より10μm離れたところ
にストライプ状のリッジ構造を形成した。このようにn
型電極615に近付けるようにストライプ状のリッジ構
造を配置すれば、素子の電気抵抗が小さくなり動作電圧
が低減される。また、このドライエッチシグの際には多
重量子井戸構造活性層609に達しないようにエッチン
グを停止しているので、活性層へのエッチングダメージ
が抑えられており、信頼性の低下や発振閾値電流の増大
が防がれている。
【0053】続いて、リッジの側面とリッジ以外のp型
層表面に厚さ200nmのSiO2絶縁膜616を電流
阻止層として形成する。このSiO2絶縁膜616とp
−GaNコンタクト層613の表面にニッケルと金から
なるp型電極614を形成し、エッチングにより露出し
たn−GaNコンタクト層606の表面にチタンとアル
ミニウムからなるn型電極615を形成して、窒化ガリ
ウム系LDウエハーを完成する。
【0054】その後、このウエハーをリッジストライプ
と垂直な方向に劈開してレーザの共振面を形成し、さら
に個々のチップに分割する。そして、各チップをステム
にマウントし、ワイヤーボンディングにより各電極とリ
ード端子とを接続して、窒化ガリウム系半導体レーザ素
子を完成する。
【0055】以上のようにして作製された半導体レーザ
素子は、発振波長410nm、発振閾値20mAという
良好なレーザ特性が得られた。また、結晶欠陥の減少に
より、105時間(60℃)と極めて信頼性の高いレー
ザ素子であった。また、結晶欠陥を有するレーザ素子の
割合が極めて低下し、素子歩留まり80%以上が得られ
た。
【0056】なお、本実施の形態では、多重量子井戸構
造活性層609を構成する量子井戸層と障壁の層厚をそ
れぞれ2nm,5nmとしたが、量子井戸層と障壁層の
各層厚を10nm以下とすれば、本実施の形態に拘ら
ず、他の層厚でも同等の効果が得られる。また、多重量
子井戸構造活性層609の量子井戸層数は4層や3層で
もよく、単一量子井戸構造活性層でも構わない。
【0057】さらに本実施の形態では絶縁体であるサフ
ァイアを基板として用いたため、エッチングにより露出
した、n−GaNコンタクト層606の表面にn型電極
615を形成しているが、n型導電性を有するGaN,
SiC,Si,GaAs等を用いれば、この基板の裏面
にn型電極615を形成してもよい。この場合、200
μm幅のストライプ状のリッジ構造は半導体レーザ素子
チップの両端より3μm以上離しておけばよい。また、
p型とn型の構成を逆にしても構わない。
【0058】
【発明の効果】上述したように、本発明による窒化ガリ
ウム結晶では、成長抑制効果のある物質を異なる面に貫
通転位の成長が阻止されるように逆のマスクパターンで
形成することにより、結晶欠陥密度が104cm2以下と
極めて少ない結晶が得られた。このような結晶を用いて
作製した窒化ガリウム半導体レーザは信頼性が高くかつ
極めて歩留まりがよく低コストで生産できた。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図2】本発明の第2の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図3】本発明の第3の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図4】本発明の第4の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図5】本発明の第5の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図6】本発明の第6の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
【図7】本発明の第1の従来例のGaN結晶膜を示す断
面図である。
【図8】本発明の第2の従来例のGaN結晶膜を示す断
面図である。
【符号の説明】
100,200,300,400,500,600 サ
ファイア基板 101,201,301,401,501,601 G
aN層 102,202,302,402,502,602 第
1のSiO2 マスク 103,203,603 GaN結晶膜 104,204,504 第2のSiO2 マスク 105,205,305,405,505,605 G
aN単結晶膜 206 GaN 結晶膜203結晶の側面 303,403, 第2の下部SiO2マスク 304,404 第2の上部SiO2マスク 503 GaN 604 第2のSiO2マスク 606 n−GaNコンタクト層 607 n−Al0.1Ga0.9Nクラッド層 608 n−GaNガイド層 609 多重量子井戸構造活性層 610 Al0.2Ga0.8N蒸発防止層 611 p−GaNガイド層 612 p−Al0.1Ga0.9Nクラッド層 613 p−GaNコンタクト層 614 p型電極 615 n型電極 616 SiO2絶縁膜 700,800 サファイア基板 701,802 SiO2パターン 702,803 開口部 703 GaN単結晶膜 704 SiO2 上のGaN単結晶 801 MOCVD法で成長されたGaN単結晶 804 Hydride−VPE法で成長されたGaN
結晶

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 成長抑制効果のある物質からなる第1の
    パターン化マスクを形成した基板を用いた結晶の製造方
    法において、第1のパターン化マスクとは異なる面上に
    成長抑制効果のある物質からなる第2のパターン化マス
    クを用いて、前記結晶に連続して結晶を成長することを
    特徴とする結晶製造方法。
  2. 【請求項2】 第2のパターン化マスクが第1のパター
    ン化マスクを用いて結晶成長させた結晶の上部に形成す
    ることを特徴とする請求項1に記載の結晶製造方法。
  3. 【請求項3】 第2のパターン化マスクが第1のパター
    ン化マスクより大きいことを特徴とする請求項第1、2
    のいずれかに記載の結晶製造方法。
  4. 【請求項4】 第2のパターン化マスクが幅の異なる2
    層からなる構造をもつことを特徴とする請求項1記載の
    単結晶製造方法。
  5. 【請求項5】 第2のパターン化マスクの下層が少なく
    とも第1のパターン化マスク上部にありL字型であるこ
    とを特徴とする請求項4記載の結晶製造方法。
  6. 【請求項6】 第2のパターン化マスクの下層が少なく
    とも基板上にあり、T字型であることを特徴とする請求
    項4に記載の結晶製造方法。
  7. 【請求項7】 基板から直上で結晶成長が停止し成長の
    方向を変更することを特徴とする請求項1、3〜6のい
    ずれかに記載の結晶製造方法。
  8. 【請求項8】 第1のパターン化マスクを用いてマスク
    のエッジのみに結晶成長させることを特徴とする請求項
    1記載の結晶製造方法。
  9. 【請求項9】 基板がサファイアであること特徴とする
    請求項1〜8のいずれかに記載の結晶製造方法。
  10. 【請求項10】 マスクがSiO2、又は、SiNxであ
    ることを特徴とする請求項1〜8のいずれかに記載の結
    晶製造方法。
  11. 【請求項11】 製造する結晶がInGaN、AlGa
    Nであることを特徴とする請求項1〜8のいずれかに記
    載の結晶製造方法。
  12. 【請求項12】 請求項1〜11のいずれかに記載の結
    晶製造方法を用いて作製した基板を用いることを特徴と
    する発光素子。
JP09884198A 1998-04-10 1998-04-10 結晶製造方法 Expired - Fee Related JP3995790B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09884198A JP3995790B2 (ja) 1998-04-10 1998-04-10 結晶製造方法
US09/289,575 US6294440B1 (en) 1998-04-10 1999-04-09 Semiconductor substrate, light-emitting device, and method for producing the same
US09/904,162 US6765233B2 (en) 1998-04-10 2001-07-11 Semiconductor substrate, light emitting device, and method for producing the same
US10/087,889 US6586316B2 (en) 1998-04-10 2002-03-01 Method for producing a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09884198A JP3995790B2 (ja) 1998-04-10 1998-04-10 結晶製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006300554A Division JP4390797B2 (ja) 2006-11-06 2006-11-06 結晶製造方法

Publications (2)

Publication Number Publication Date
JPH11297630A true JPH11297630A (ja) 1999-10-29
JP3995790B2 JP3995790B2 (ja) 2007-10-24

Family

ID=14230492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09884198A Expired - Fee Related JP3995790B2 (ja) 1998-04-10 1998-04-10 結晶製造方法

Country Status (1)

Country Link
JP (1) JP3995790B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (ja) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法
JP2001158698A (ja) * 1999-12-01 2001-06-12 Sony Corp 窒化物系iii−v族化合物の結晶製造方法、窒化物系iii−v族化合物結晶基板、窒化物系iii−v族化合物膜およびデバイスの製造方法
JP2009295994A (ja) * 2002-04-15 2009-12-17 Regents Of The Univ Of California 非極性窒化ガリウム薄膜における転位の低減
JP2016072631A (ja) * 2014-09-26 2016-05-09 クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー 高品位窒化物系半導体成長方法
JP2016092399A (ja) * 2014-10-31 2016-05-23 セイコーエプソン株式会社 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (ja) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法
JP2001158698A (ja) * 1999-12-01 2001-06-12 Sony Corp 窒化物系iii−v族化合物の結晶製造方法、窒化物系iii−v族化合物結晶基板、窒化物系iii−v族化合物膜およびデバイスの製造方法
JP2009295994A (ja) * 2002-04-15 2009-12-17 Regents Of The Univ Of California 非極性窒化ガリウム薄膜における転位の低減
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
JP2016072631A (ja) * 2014-09-26 2016-05-09 クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー 高品位窒化物系半導体成長方法
JP2016092399A (ja) * 2014-10-31 2016-05-23 セイコーエプソン株式会社 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
JP3995790B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
JP5146481B2 (ja) ナイトライド系iii−v族化合物半導体装置、及び半導体装置の製造方法
US6294440B1 (en) Semiconductor substrate, light-emitting device, and method for producing the same
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR100829562B1 (ko) 기판 접합 구조를 갖는 반도체 레이저 다이오드 및 그제조방법
JP2000040858A (ja) 光半導体装置、その製造方法、および半導体ウェハ
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JPWO2003025263A1 (ja) 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子
JPH11126948A (ja) 半導体素子およびその製造方法ならびに半導体発光素子
JP2000091253A (ja) 窒化ガリウム系化合物半導体の製造方法
JP3446660B2 (ja) 窒化物半導体発光素子
JP4015865B2 (ja) 半導体装置の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JPH11145057A (ja) 窒化ガリウム系化合物半導体基板の製造方法
JP4390797B2 (ja) 結晶製造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP3995790B2 (ja) 結晶製造方法
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP4683731B2 (ja) 窒化物半導体レーザ素子とこれを含む光学装置
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
JP3438675B2 (ja) 窒化物半導体の成長方法
JP4394800B2 (ja) ナイトライド系iii−v族化合物半導体装置及びその製造方法
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP4045785B2 (ja) 窒化物半導体レーザダイオードとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees