JP4509634B2 - 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ - Google Patents

Description

本発明は、カラーテレビジョンカメラに係り、特にカラーテレビジョンカメラの同期信号発生回路に関するものである。

従来、複数のカラーテレビジョンカメラを組み合わせてシステム運用する場合、同期乱れを防止する必要がある。即ち複数のカラーテレビジョンカメラの映像を切替えて一つの出力機器例えばモニタに出力する場合、切替え時にそれぞれのカラーテレビジョンカメラの同期が合っていないと同期乱れが発生する。この同期乱れを防ぐため、複数のカラーテレビジョンカメラに外部から同一の同期信号（外部同期信号）を入力して同期を合わせる。このため、カラーテレビジョンカメラには外部から入力される映像信号と同期を合わせるための外部同期機能を備えている。カラーテレビジョンカメラの外部同期機能は、外部から入力される映像信号に含まれる輝度信号とクロマ信号に、自機の輝度信号とクロマ信号をそれぞれ同期させた映像信号を生成する。
そこで、カラーテレビジョンカメラの映像信号と他のカラーテレビジョンカメラの映像信号とを同期させるために、外部から入力される映像信号に含まれる輝度信号から水平同期信号を分離し、同じく映像信号に含まれるクロマ信号からバースト信号を分離する。そして、分離した水平同期信号と、カラーテレビジョンカメラ出力信号の輝度信号の基準となるクロックを発生する発振回路から作った自機の水平同期信号とで位相比較し、自機の輝度信号の基準となるクロックを発生する発振回路の発振周波数を制御するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を構成する。こうすることにより自機の同期信号を外部から入力される他のカラーテレビジョンカメラの映像信号に含まれる同期信号に同期させることができる。また、分離したバースト信号とカラーテレビジョンカメラ出力信号のクロマ信号の基準となるクロックを発生する発振回路から作った自機のサブキャリア信号（バースト信号）とで位相比較し、自機のクロマ信号の基準となるクロックを発生する発振回路の発振周波数を制御するＰＬＬを構成する。このことにより自機のクロマ信号を外部から入力される他のカラーテレビジョンカメラの映像信号に含まれるクロマ信号に同期させることができる。このような輝度系とクロマ系との２つのＰＬＬを同時に動作させることによって、輝度信号とクロマ信号とがともに外部から入力される映像信号に含まれる輝度信号とクロマ信号とに同期した映像信号を出力することができる。（例えば、特許文献１参照。）。
特開平６−１９７２３７号公報

前述の従来技術には、カラーテレビジョンカメラの水平同期系クロック信号とクロマ系クロック信号とでは、位相や周波数が異なる場合が多い。従って位相精度の良い外部同期機能をデジタル回路で実現する場合、水平同期は自機の水平同期系クロック信号を用いてデジタル化し、クロマ系同期は自機のクロマ系クロック信号でデジタル化するため、二つのアナログ・デジタル変換器が必要となり、コストや消費電力が増加する問題がある。

本発明は、カラーテレビジョンカメラの外部から入力するアナログ映像信号をデジタル映像信号に変換するデジタル変換手段と、前記デジタル映像信号から第１の水平同期信号と第１のバースト信号とバーストフラグ信号とに分離する分離手段と、前記第１の水平同期信号と前記カラーテレビジョンカメラで発生する第２の水平同期信号を同期させる水平同期手段と該水平同期手段から出力される水平同期系クロック信号と、前記第１のバースト信号と前記カラーテレビジョンカメラで発生する第２のバースト信号を同期させる同期手段から出力されるクロマ系クロック信号を発生させる同期信号発生回路であって、前記デジタル変換手段のサンプリングを前記バーストフラグ信号のＨｉｇｈレベルの期間のときには、前記クロマ系クロック信号で行うことを特徴とする同期信号発生回路である。

また、上記の同期信号発生回路において、前記デジタル変換手段のサンプリングを前記バーストフラグ信号のＬｏｗレベルの期間ときには、前記水平同期系クロック信号で行うことを特徴とする同期信号発生回路である。

本発明によれば、一つのアナログ・デジタル変換器のサンプリング信号を切り替えることにより、外部映像信号から位相精度の良い同期信号を分離することができる。また回路規模も小さくできる。

以下、本発明による信号発生回路の一実施例について図１を用いて説明する。図１は本発明の一実施例の同期信号発生回路の構成を示すブロック図である。
図１において、１０１は外部から入力する外部映像信号である。外部映像信号１０１は例えばＶＢＳ（Ｖｉｄｅｏ Ｂｕｒｓｔ Ｓｉｇｎａｌ）やＢＢＳ（Ｂｌａｃｋ Ｂｕｒｓｔ Ｓｉｇｎａｌ）等の同期信号を含んだ映像信号である。

１０２は外部映像信号を入力するための端子である。１０３は外部から入力したアナログの外部映像信号１０１をデジタル映像信号に変換するアナログ・デジタル変換部（以下Ａ／Ｄと称する）である。１０４はデジタル化された外部映像信号から同期信号を分離する同期分離部である。同期分離部１０４から出力される１０５は外部水平同期信号であり、１０６は外部バースト信号であり、１０７はバーストフラグ信号である。バーストフラグ信号１０７が、バースト信号１０６の期間であり、バースト信号期間のときに、バーストフラグ信号１０７は、Ｈｉｇｈレベルとなる。

１１９は水平同期信号やバースト信号等を発生する同期信号発生部である。同期信号発生部１１９から出力される１１７は内部水平同期信号であり、１１８は内部バースト信号である。１２０は同期信号発生部１１９から出力される複合同期信号、水平ドライブ信号、垂直ドライブ信号、フィールド信号等の各種同期信号である。１２１は各種同期信号１２０を出力する端子である。

１０９は外部水平同期信号１０５と内部水平同期信号１１７の位相を比較する位相比較部である。１１１は水平同期系クロック信号を出力するｆｃｋ発振部である。１１０は位相比較部１０９の出力に応じてｆｃｋ発振部１１１の発振周波数を制御する周波数制御部である。１１２はｆｃｋ発振部１１１から出力される水平同期系クロック信号（以下ｆｃｋ信号と称する）である。

１１３は外部バースト信号１０６と内部バースト信号１１８の位相を比較する位相比較部である。１１５はクロマ系クロック信号を出力する４ｆｓｃ発振部である。１１４は位相比較部１１３の出力に応じて４ｆｓｃ発振部１１５の発振周波数を制御する周波数制御部である。１１６は４ｆｓｃ発振部１１５から出力されるクロマ系クロック信号（以下４ｆｓｃ信号と称する）である。

１０８はｆｃｋ信号１１２と４ｆｓｃ信号１１６をバーストフラグ信号で切り替える切替え器である。１２２は切替え器１０８から出力されるＡＤサンプリング信号である。
次に、本発明の一実施例の動作について図１と図２を用いて詳細に説明する。図２は本発明の一実施例の同期信号発生回路のブロック図の動作を説明するための波形図である。

まず、図１の端子１０２から入力される外部映像信号１０１の波形を図２の外部映像信号１０１に示しており、この信号は水平同期信号とバースト信号及び映像信号の複合信号である。端子１０２から入力された外部映像信号１０１は、Ａ／Ｄ１０３で外部映像信号１０１と非同期のｆｃｋ信号１１２をＡＤサンプリング信号１２２としてデジタル信号に変換される。デジタル信号に変換された外部映像信号は同期分離部１０４で外部水平同期信号１０５、外部バースト信号１０６、バーストフラグ信号１０７に分離される。分離された外部水平同期信号１０５は同期信号発生部１１９から出力された内部水平同期信号１１７と位相比較部１０９で位相比較される。周波数制御部１１０は位相比較部１０９の出力に応じてｆｃｋ発振部１１１の発振周波数を制御し、ｆｃｋ発振部１１１からｆｃｋ信号１１２が出力される。外部バースト信号１０６は同期信号発生部１１９から出力された内部バースト信号１１８と位相比較部１１３で位相比較される。周波数制御部１１４は位相比較部１１３の出力に応じて４ｆｓｃ発振部１１５の発振周波数を制御し、４ｆｓｃ発振部１１５から４ｆｓｃ信号１１６が出力される。出力されたｆｃｋ信号１１２と４ｆｓｃ信号１１６は切替え器１０８に入力される。切替え器１０８は同期分離部１０４で分離されたバーストフラグ信号１０７で切替えを行う。切替え器１０８から出力された信号がＡＤサンプリング信号１２２となる。

そして次に、端子１０２から入力された外部映像信号１０１は、Ａ／Ｄ１０３でバーストフラグ信号１０７がＨｉｇｈレベルの期間は４ｆｓｃ信号１１６でデジタル信号に変換され、バーストフラグ信号１０７がＬｏｗレベルの期間はｆｃｋ信号１１２でデジタル信号に変換される。デジタル信号に変換された外部映像信号は、同期分離部１０４で外部水平同期信号１０５、外部バースト信号１０６、バーストフラグ信号１０７に分離される。分離された信号の波形は図２の外部水平同期信号１０５、外部バースト信号１０６、バーストフラグ信号１０７である。分離された外部水平同期信号１０５は同期信号発生部１１９から出力された内部水平同期信号１１７と位相比較部１０９で位相比較される。周波数制御部１１０は位相比較部１０９の出力に応じてｆｃｋ発振部１１１の発振周波数を制御し、ｆｃｋ発振部１１１からｆｃｋ信号１１２が出力される。ｆｃｋ信号１１２の波形は図２のｆｃｋ信号１１２である。分離された外部バースト信号１０６は同期信号発生部１１９から出力された内部バースト信号１１８と位相比較部１１３で位相比較される。周波数制御部１１４は位相比較部１１３の出力に応じて４ｆｓｃ発振部１１５の発振周波数を制御し、４ｆｓｃ発振部１１５から４ｆｓｃ信号１１６が出力される。４ｆｓｃ信号１１６の波形は図２の４ｆｓｃ信号１１６である。

そして出力されたｆｃｋ信号１１２と４ｆｓｃ信号１１６は切替え器１０８に入力される。切替え器１０８は同期分離部１０４で分離されたバーストフラグ信号１０７を切替え信号として切替えを行う。切替え器１０８から出力された信号がＡＤサンプリング信号１２２となる。このＡＤサンプリング信号１２２のバーストフラグ信号１０７がＨｉｇｈレベルの期間は外部バースト信号１０６に同期しており、バーストフラグ信号１０７がＬｏｗレベルの期間は外部水平同期信号１０５に同期している。ＡＤサンプリング信号１２２の波形は図２のＡＤサンプリング信号１２２である。このＡＤサンプリング信号１２２で外部映像信号１０１はＡ／Ｄ１０３においてデジタル信号に変換される。このような構成にすることにより外部映像信号１０１から位相精度の良い同期信号を分離することができる。

尚、図２の外部バースト信号１０６の波形は、本発明の動作説明のためアナログ信号のように示したがデジタル信号である。
本実施例はバースト信号のサンプリング周波数をバースト信号周波数の４倍の波形で示したが、周波数を限定するものではなく、整数倍である必要もないことは言うまでもない。

本実施例は垂直同期信号関係の説明は省略してある。
本発明の他の実施例としてＦＰＧＡ（フィールドプログラムゲートアレイ）を使用することもできる。

以上本発明について詳細に説明したが、本発明は、ここに記載された信号発生回路に限定されるものではなく、上記以外の信号発生回路に広く適用することができることは言うまでもない。

本発明の一実施例の同期信号発生回路の構成を示すブロック図。 本発明の一実施例の同期信号発生回路のブロック図の動作を説明するための波形図。

符号の説明

１０１：外部映像信号、１０２：端子、１０３：Ａ／Ｄ、１０４：同期分離部、１０５：外部水平同期信号、１０６：外部バースト信号、１０７：バーストフラグ信号、１０８：切替え器、１０９：位相比較部、１１０：周波数制御部、１１１：ｆｃｋ発振部、１１２：ｆｃｋ信号、１１３：位相比較部、１１４：周波数制御部、１１５：４ｆｓｃ発振部、１１６：４ｆｓｃ信号、１１７：内部水平同期信号、１１８：内部バースト信号、１１９：同期信号発生部、１２０：各種同期信号、１２１：端子、１２２：ＡＤサンプリング信号。

Claims (2)

1. カラーテレビジョンカメラの外部から入力するアナログ映像信号をデジタル映像信号に変換するデジタル変換手段と、前記デジタル映像信号から第１の水平同期信号と、第１のバースト信号と、バースト信号期間のときにＨｉｇｈレベルとなり、それ以外の期間ではＬｏｗレベルとなるバーストフラグ信号とに分離する分離手段と、前記第１の水平同期信号と前記カラーテレビジョンカメラで発生する第２の水平同期信号を同期させ、水平同期系クロック信号を出力する水平同期手段と、前記第１のバースト信号と前記カラーテレビジョンカメラで発生する第２のバースト信号を同期させ、クロマ系クロック信号を発生させるバースト信号同期手段と、を備える同期信号発生回路であって、
   前記デジタル変換手段のサンプリングを、前記バーストフラグ信号がＨｉｇｈレベルの期間では、前記クロマ系クロック信号で行い、前記バーストフラグ信号がＬｏｗレベルの期間では、前記水平同期系クロック信号で行うことを特徴とする同期信号発生回路。
2. 請求項１の同期信号発生回路において、前記デジタル変換手段のサンプリングを行う前記クロマ系クロック信号を前記バースト信号の周波数の整数倍のクロック信号とすることを特徴とする同期信号発生回路。