JP3249363B2 - クロック再生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はクロック再生回路に関
し、特にたとえば、ＶＴＲやＴＶ受像機等においてカラ
ービデオ信号をＡ／Ｄ変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。

【０００２】

【従来の技術】複合カラ−ビデオ信号をそのカラ−バー
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図３を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ回路２を通
してＡ／Ｄ変換器３に与えられ、ＰＬＬ４で作られた４
Ｆｓｃ（副搬送波の４倍の周波数）のサンプリングクロ
ックに基づいて、Ａ／Ｄ変換される。

【０００３】ＰＬＬ４において、複合カラービデオ信号
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。

【０００４】そして、Ａ／Ｄ変換器３の出力はディジタ
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。

【０００５】図３に示す従来技術では、バンドパスフィ
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図３に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。

【０００６】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図３従来技術の欠
点は図４の従来技術によって解消することができる。図
４の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。

【０００７】

【発明が解決しようとする課題】図４の従来技術におい
ては、ノイズの影響を除去するために、たとえば１フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。

【０００８】

【課題を解決するための手段】この発明は、制御信号に
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変
換するＡ／Ｄ変換器、Ａ／Ｄ変換器からの出力を基準周
波数でサンプリングしてサンプルデータを出力するサン
プリング手段、基準のペデスタルデ−タを発生するペデ
スタルデータ発生手段、サンプルデータとペデスタルデ
−タとを比較する比較手段、および比較手段の出力に基
づいて制御信号を基準周波数信号期間中に可変周波数発
振器に与える制御信号発生手段を備え、制御信号発生手
段は、比較手段の出力を積分するアナログローパスフィ
ルタと、比較手段の出力とアナログローパスフィルタと
の間に介挿される３状態スイッチと、基準周波数信号の
期間中比較手段の出力に応じて３状態スイッチを制御す
るスイッチ制御手段とを含む、クロック再生回路であ
る。

【０００９】

【作用】Ａ／Ｄ変換器は、可変周波数発振器の発振信号
でテレビジョン信号の間欠的な基準周波数信号（バ−ス
ト信号）をＡ／Ｄ変換し、バ−ストデ−タを出力する。
比較手段において、バ−ストデ−タを基準周波数すなわ
ち副搬送波周波数（Ｆ_SC）でサンプリングしたサンプル
データ（ＳＩ）と、ペデスタルデ−タ発生手段からの基
準のペデスタルデ−タ（ＲＥＦ）とが比較される。

【００１０】比較手段はペデスタルデ−タ（ＲＥＦ）が
サンプルデータ（ＳＩ）に比べて大きい（進相してい
る）場合には、たとえばハイレベル信号を出力し、この
ハイレベル信号はたとえば、アナログロ−パスフィルタ
を含む制御電圧発生手段によって、制御信号として、可
変周波数発振器に与えられる。具体的には、ハイレベル
信号によってロ−パスフィルタのコンデンサが充電さ
れ、可変周波数発振器の発振周波数を小さくする制御信
号が出力される。

【００１１】一方、ペデスタルデ−タ（ＲＥＦ）がサン
プルデ−タ（ＳＩ）に対して小さい（遅相している）場
合には、比較手段からは、たとえばローレベル信号が出
力され、上述のロ−パスフィルタのコンデンサが放電さ
れる。これにより、ロ−パスフィルタからは可変周波数
発振器の発振周波数を大きくする制御信号が出力され
る。

【００１２】

【発明の効果】この発明によれば、簡単な回路構成でデ
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

【００１３】

【実施例】図１を参照して、この実施例のクロック再生
回路１０はＰＬＬ１２およびＤＳＰ１４を含む。入力端
子１６から入力された複合カラービデオ信号はロ−パス
フィルタ１８に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分（ナイキスト周波
数）よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ１８はＹ／Ｃ分離回路に相当し、
ロ−パスフィルタ１８からは入力映像信号の輝度信号成
分が出力され、クランプ回路２０に与えられる。

【００１４】クランプ回路２０は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号（輝度信号）は、Ａ／
Ｄ変換器２２に与えられ、そこにおいてＰＬＬ１２に含
まれる電圧制御発振器２４からの４Ｆ_SCの周波数をもつ
サンプリングクロックに従ってディジタル変換される。

【００１５】ディジタル変換されたビデオ信号（ビデオ
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられるとともに、同じＤＳＰ１４内のサン
プル回路２８および帯域消去フィルタ（ＢＥＦ）３０に
与えられる。３次元Ｙ／Ｃ分離回路２６において、ビデ
オデ−タは電圧制御発振器２４からのクロック信号（４
Ｆ_SC＝１４．３ＭＨｚ）に従ってＹ／Ｃ分離される。Ｙ
／Ｃ分離回路２６からの輝度信号（Ｙ）および色信号
（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１ｂに与えら
れ、アナログ変換される。

【００１６】サンプル回路２８に入力されたディジタル
ビデオ信号は、副搬送波周期（Ｆ_SC）でサンプリングさ
れ、サンプル回路２８からは、比較器３２に対して、サ
ンプルデータ（ＳＩ）が出力される。比較器３２におい
て、このサンプルデータ（ＳＩ）と、ペデスタルデ−タ
発生回路３４から出力される基準のペデスタルデ−タ
（ＲＥＦ）とが比較される。

【００１７】ペデスタルデ−タ（ＲＥＦ）は、ペデスタ
ルデ−タ発生回路３４のＲＯＭに予め設定された固定
（基準）のデ−タであって、比較器３２および３６に与
えられる。比較器３６には、このペデスタルデ−タ（Ｒ
ＥＦ）の他に、帯域消去フィルタ（ＢＥＦ）３０からの
輝度信号デ−タが入力され、これら２つのデ−タが比較
される。そして、比較器３６からは、輝度信号デ−タと
基準のペデスタルデ−タ（ＲＥＦ）との差分に応答した
信号が出力される。

【００１８】比較器３６からの信号は帰還回路３８に与
えられ、バ−スト期間に限り、比較器３６からの出力が
クランプ回路２０に与えられる。つまり、帰還回路３８
は、バ−ストゲ−トパルス発生回路４６からのバ−スト
ゲ−トパルス（ＢＧＰ）と比較器３６からの信号の反転
を入力とするＡＮＤゲ−ト４０ａと、ＡＮＤゲ−ト４０
ａの出力で３状態が切り換えられる３状態スイッチ４２
ａを含み、輝度信号デ−タと基準のペデスタルデ−タ
（ＲＥＦ）との間に差が生じたときのバ−スト期間に限
り、３状態スイッチ４２ａは導通状態となる。そして、
比較器３６からの出力信号がクランプ回路２０に負帰還
される。

【００１９】より詳しく説明すると、比較器３６におい
て、帯域消去フィルタ３０からの輝度信号デ−タとペデ
スタルデ−タ（ＲＥＦ）が比較され、両デ−タ間に差
（電圧差）を生じた場合には、比較器３６はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は３状態スイッチ４２ａを介し
て、クランプ回路２０に与えられる。この信号によっ
て、クランプ回路２０のコンデンサは充電または放電さ
れる。すなわち、クランプ回路２０は、図１に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路２０のクランプレベルが変化する。したがって、
Ａ／Ｄ変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ（ＲＥＦ）に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。

【００２０】また、帯域消去フィルタ３０で処理された
輝度信号デ−タは、同期分離回路４４に与えられる。同
期分離回路４４からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路４６がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路４６
は、水平同期信号からの時間をカウントするカウンタ
（図示せず）と、このカウンタからの出力をデコ−ドす
るデコ−ダ（図示せず）とを含む。

【００２１】バーストゲートパルス発生回路４６から出
力されるバーストゲートパルス（ＢＧＰ）は、上述した
ように帰還回路３８に与えられるとともに、制御信号発
生回路３９に与えられる。これにより比較器３２からの
出力がバ−スト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３９は、帰還回路３８と同様の
回路構成であって、比較器３２からの出力信号の反転と
バーストゲートパルス発生回路４６からのバーストゲー
トパルスとを入力とするＡＮＤゲート４０ｂと、３状態
スイッチ４２ｂとを含む。サンプル回路２８からのサン
プルデータ（ＳＩ）と、ペデスタルデ−タ発生回路３４
からのペデスタルデ−タ（ＲＥＦ）との間に差（位相
差）があるときのバースト期間中に限り、３状態スイッ
チ４２ｂが導通状態となる。そのとき、比較器３２から
の出力信号が、３状態スイッチ４２ｂを介して、ローパ
スフィルタ４８に与えられる。

【００２２】ローパスフィルタ４８は、コンデンサ（図
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
Ｉ，ＲＥＦ）間の位相誤差に応じた電圧を出力し、電圧
制御発振器２４に与える。より詳しく説明すると、図２
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、図２（Ｄ）に示すペデスタルデ−タ発生回路
３４からのペデスタルデ−タ（ＲＥＦ）と、サンプル回
路２８からのサンプルデ−タ（ＳＩ）とが比較される。
そして、基準のペデスタルデ−タ（ＲＥＦ）が、図２
（Ｂ）に示すように、サンプルデ−タ（ＳＩ）よりも大
きいとき（ＳＩ−ＲＥＦ＝−ΔＥ）、つまりサンプルデ
−タ（ＳＩ）に対してペデスタルデ−タ（ＲＥＦ）が進
相している場合には、比較器３２からは、３状態スイッ
チ４２ｂに対して、たとえばハイレベルの信号（Ｈ）が
出力される。

【００２３】このとき、比較器３２からは、また、ＡＮ
Ｄゲ−ト４０ｂに対して、たとえばロ−レベルの切換信
号（Ｌ′）が出力される。この切換信号（Ｌ′）は、比
較器３２に入力された両デ−タ（ＳＩおよびＲＥＦ）間
に位相誤差がある場合（ＳＩ≠ＲＥＦ）に出力される。
この切換信号（Ｌ′）とバ−ストゲ−トパルス発生回路
４６からのバ−ストゲ−トパルス（ＢＧＰ）とによっ
て、３状態スイッチ４２ｂは導通状態となり、比較器３
２からのハイレベルの信号（Ｈ）がロ−パスフィルタ４
８に与えられる。この信号（Ｈ）によって、ローパスフ
ィルタ４８のコンデンサ（図示せず）は充電される。し
たがって、ローパスフィルタ４８からは、電圧制御発振
器２４の発振周波数を小さくする制御信号が出力され
る。

【００２４】一方、図２（Ｃ）に示すように、基準のペ
デスタルデ−タ（ＲＥＦ）がサンプルデ−タ（ＳＩ）よ
り小さい（遅相している）場合（ＳＩ−ＲＥＦ＝ΔＥ）
には、比較器３２からはたとえばロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３８は、比較器３２に入力される両信号（ＳＩおよ
びＲＥＦ）に位相差がある（ＳＩ≠ＲＥＦ）場合のバー
スト期間中に導通状態となり、比較器３２からのロ−レ
ベルの信号（Ｌ）がロ−パスフィルタ４８に与えられ、
ロ−パスフィルタ４８のコンデンサが放電される。した
がって、ロ−パスフィルタ４８からは、電圧制御発振器
２４の発振周波数を大きくする制御信号が出力される。

【００２５】ロ−パスフィルタ４８から出力される制御
信号によって、電圧制御発振器２４からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ４８によって、両信
号（ＳＩおよびＲＥＦ）間に生じた位相誤差デ−タが平
均化される。したがって、電圧制御発振器２４からは、
基準周波数信号（入力バ−スト信号）に対して常に固定
された位相関係にあるクロック信号が、Ａ／Ｄ変換器２
２に対して出力される。

【００２６】上述の実施例によれば，クロック再生回路
を構成するコンポ−ネントの大部分をディジタル信号処
理回路で実施できるので、これらのディジタル信号処理
回路を１つのＤＳＰ１４内に組み込んで１チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ（ＢＥＦ）
３０に限らず、ローパスフィルタ（ＬＰＦ）を用いても
よい。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例の比較器における位相比較を示す波
形図である。

【図３】従来技術を示すブロック図である。

【図４】従来技術を示すブロック図である。

【符号の説明】

１０ …クロック再生回路 １２ …ＰＬＬ １４ …ＤＳＰ ２２ …Ａ／Ｄ変換器 ２４ …電圧制御発振器 ２８ …サンプル回路 ３０ …帯域消去フィルタ（ＢＥＦ） ３２，３６ …比較器 ３８ …帰還回路 ３９ …制御信号発生回路 ４８ …ローパスフィルタ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】制御信号によってその発振周波数が変化さ
   れる可変周波数発振器、 前記可変周波数発振器からの発振信号に基づいてテレビ
   ジョン信号の少なくとも間欠的な基準周波数信号をＡ／
   Ｄ変換するＡ／Ｄ変換器、 前記Ａ／Ｄ変換器からの出力を基準周波数でサンプリン
   グしてサンプルデータを出力するサンプリング手段、 基準のペデスタルデ−タを発生するペデスタルデ−タ発
   生手段、 前記サンプルデータと前記ペデスタルデ−タとを比較す
   る比較手段、および前記比較手段の出力に基づいて前記
   制御信号を前記基準周波数信号期間中に前記可変周波数
   発振器に与える制御信号発生手段を備え、 前記制御信号発生手段は、前記比較手段の出力を積分す
   るアナログローパスフィルタと、前記比較手段の出力と
   前記アナログローパスフィルタとの間に介挿される３状
   態スイッチと、前記基準周波数信号の期間中前記比較手
   段の出力に応じて前記３状態スイッチを制御するスイッ
   チ制御手段とを含む 、クロック再生回路。
2. 【請求項２】前記基準周波数は前記テレビジョン信号の
   副搬送波周波数である、請求項１記載のクロック再生回
   路。