JP3249362B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3249362B2 JP3249362B2 JP31210595A JP31210595A JP3249362B2 JP 3249362 B2 JP3249362 B2 JP 3249362B2 JP 31210595 A JP31210595 A JP 31210595A JP 31210595 A JP31210595 A JP 31210595A JP 3249362 B2 JP3249362 B2 JP 3249362B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- converter
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明はクロック再生回路に関
し、特にたとえば、ＶＴＲやＴＶ受像機等においてカラ
ービデオ信号をＡ／Ｄ変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
し、特にたとえば、ＶＴＲやＴＶ受像機等においてカラ
ービデオ信号をＡ／Ｄ変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
【０００２】
【従来の技術】複合カラ−ビデオ信号をそのカラ−バー
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図３を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ回路２を通
してＡ／Ｄ変換器３に与えられ、ＰＬＬ４で作られた４
Ｆｓｃ（副搬送波の４倍の周波数）のサンプリングクロ
ックに基づいて、Ａ／Ｄ変換される。
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図３を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ回路２を通
してＡ／Ｄ変換器３に与えられ、ＰＬＬ４で作られた４
Ｆｓｃ（副搬送波の４倍の周波数）のサンプリングクロ
ックに基づいて、Ａ／Ｄ変換される。
【０００３】ＰＬＬ４において、複合カラービデオ信号
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。
【０００４】そして、Ａ／Ｄ変換器３の出力はディジタ
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。
【０００５】図３に示す従来技術では、バンドパスフィ
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図３に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図３に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
【０００６】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図３従来技術の欠
点は図４の従来技術によって解消することができる。図
４の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。
間に不確定な位相誤差を生じるという図３従来技術の欠
点は図４の従来技術によって解消することができる。図
４の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。
【０００７】
【発明が解決しようとする課題】図４の従来技術におい
ては、ノイズの影響を除去するために、たとえば１フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
ては、ノイズの影響を除去するために、たとえば１フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
【０００８】
【課題を解決するための手段】この発明は、制御信号に
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変
換するＡ／Ｄ変換器、Ａ／Ｄ変換器からの出力を基準周
波数でサンプリングしてサンプルデータを出力するサン
プリング手段、少なくとも比較期間において一定レベル
あるいはほぼ一定レベルである比較信号デ−タを発生す
る比較信号デ−タ発生手段、サンプルデータと比較信号
デ−タとを比較する比較手段、および比較手段の出力に
基づいて制御信号を基準周波数信号期間中に可変周波数
発振器に与える制御信号発生手段を備え、制御信号発生
手段は、比較手段の出力を積分するアナログローパスフ
ィルタと、比較手段の出力とアナログローパスフィルタ
との間に介挿される３状態スイッチと、基準周波数信号
の期間中比較手段の出力に応じて３状態スイッチを制御
するスイッチ制御手段とを含む、クロック再生回路であ
る。
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変
換するＡ／Ｄ変換器、Ａ／Ｄ変換器からの出力を基準周
波数でサンプリングしてサンプルデータを出力するサン
プリング手段、少なくとも比較期間において一定レベル
あるいはほぼ一定レベルである比較信号デ−タを発生す
る比較信号デ−タ発生手段、サンプルデータと比較信号
デ−タとを比較する比較手段、および比較手段の出力に
基づいて制御信号を基準周波数信号期間中に可変周波数
発振器に与える制御信号発生手段を備え、制御信号発生
手段は、比較手段の出力を積分するアナログローパスフ
ィルタと、比較手段の出力とアナログローパスフィルタ
との間に介挿される３状態スイッチと、基準周波数信号
の期間中比較手段の出力に応じて３状態スイッチを制御
するスイッチ制御手段とを含む、クロック再生回路であ
る。
【０００９】
【作用】Ａ／Ｄ変換器は、可変周波数発振器の発振信号
でテレビジョン信号の間欠的な基準周波数信号（バ−ス
ト信号）をＡ／Ｄ変換し、バ−ストデ−タを出力する。
比較手段において、バ−ストデ−タを基準周波数すなわ
ち副搬送波周波数（ＦSC）でサンプリングしたデータ
（ＳＩ）と、バ−ストデ−タから帯域消去フィルタ（Ｂ
ＥＦ）またはロ−パスフィルタによって色信号成分を除
去した比較信号デ−タ（ＲＳ）が比較される。
でテレビジョン信号の間欠的な基準周波数信号（バ−ス
ト信号）をＡ／Ｄ変換し、バ−ストデ−タを出力する。
比較手段において、バ−ストデ−タを基準周波数すなわ
ち副搬送波周波数（ＦSC）でサンプリングしたデータ
（ＳＩ）と、バ−ストデ−タから帯域消去フィルタ（Ｂ
ＥＦ）またはロ−パスフィルタによって色信号成分を除
去した比較信号デ−タ（ＲＳ）が比較される。
【００１０】比較手段は比較信号デ−タ（ＲＳ）がデー
タ（ＳＩ）に比べて大きい（進相している）場合には、
たとえばハイレベル信号（Ｈ）を出力し、このハイレベ
ル信号（Ｈ）はたとえば、アナログロ−パスフィルタを
含む制御電圧発生手段によって、制御信号として、可変
周波数発振器に与えられる。具体的には、ハイレベル信
号（Ｈ）によってロ−パスフィルタのコンデンサが充電
され、可変周波数発振器の発振周波数を小さくする制御
信号が出力される。
タ（ＳＩ）に比べて大きい（進相している）場合には、
たとえばハイレベル信号（Ｈ）を出力し、このハイレベ
ル信号（Ｈ）はたとえば、アナログロ−パスフィルタを
含む制御電圧発生手段によって、制御信号として、可変
周波数発振器に与えられる。具体的には、ハイレベル信
号（Ｈ）によってロ−パスフィルタのコンデンサが充電
され、可変周波数発振器の発振周波数を小さくする制御
信号が出力される。
【００１１】一方、比較信号デ−タ（ＲＳ）がデ−タ
（ＳＩ）に対して小さい（遅相している）場合には、比
較手段からは、たとえばローレベル信号（Ｌ）が出力さ
れ、上述のロ−パスフィルタのコンデンサが放電され
る。これにより、ロ−パスフィルタからは可変周波数発
振器の発振周波数を大きくする制御信号が出力される。
（ＳＩ）に対して小さい（遅相している）場合には、比
較手段からは、たとえばローレベル信号（Ｌ）が出力さ
れ、上述のロ−パスフィルタのコンデンサが放電され
る。これにより、ロ−パスフィルタからは可変周波数発
振器の発振周波数を大きくする制御信号が出力される。
【００１２】
【発明の効果】この発明によれば、簡単な回路構成でデ
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
【００１３】
【実施例】図１を参照して、この実施例のクロック再生
回路１０はＰＬＬ１２およびＤＳＰ１４を含む。入力端
子１６から入力された複合カラービデオ信号はロ−パス
フィルタ１８に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分（ナイキスト周波
数）よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ１８はＹ／Ｃ分離回路に相当し、
ロ−パスフィルタ１８からは入力映像信号の輝度信号成
分が出力され、クランプ回路２０に与えられる。
回路１０はＰＬＬ１２およびＤＳＰ１４を含む。入力端
子１６から入力された複合カラービデオ信号はロ−パス
フィルタ１８に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分（ナイキスト周波
数）よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ１８はＹ／Ｃ分離回路に相当し、
ロ−パスフィルタ１８からは入力映像信号の輝度信号成
分が出力され、クランプ回路２０に与えられる。
【００１４】クランプ回路２０は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。このペデスタル
レベルが一定に整えられたビデオ信号（輝度信号）は、
Ａ／Ｄ変換器２２に与えられ、そこにおいてＰＬＬ１２
に含まれる電圧制御発振器２４からの４ＦSCの周波数を
もつサンプリングクロックに従ってディジタル変換され
る。
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。このペデスタル
レベルが一定に整えられたビデオ信号（輝度信号）は、
Ａ／Ｄ変換器２２に与えられ、そこにおいてＰＬＬ１２
に含まれる電圧制御発振器２４からの４ＦSCの周波数を
もつサンプリングクロックに従ってディジタル変換され
る。
【００１５】ディジタル変換されたビデオ信号（ビデオ
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられるとともに、同じＤＳＰ１４内のサン
プル回路２８および帯域消去フィルタ（ＢＥＦ）３０に
与えられる。３次元Ｙ／Ｃ分離回路２６において、ビデ
オデ−タは電圧制御発振器２４からのクロック信号（４
ＦSC＝１４．３ＭＨｚ）に従ってＹ／Ｃ分離される。Ｙ
／Ｃ分離回路２６からの輝度信号（Ｙ）および色信号
（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１ｂに与えら
れ、アナログ変換される。
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられるとともに、同じＤＳＰ１４内のサン
プル回路２８および帯域消去フィルタ（ＢＥＦ）３０に
与えられる。３次元Ｙ／Ｃ分離回路２６において、ビデ
オデ−タは電圧制御発振器２４からのクロック信号（４
ＦSC＝１４．３ＭＨｚ）に従ってＹ／Ｃ分離される。Ｙ
／Ｃ分離回路２６からの輝度信号（Ｙ）および色信号
（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１ｂに与えら
れ、アナログ変換される。
【００１６】サンプル回路２８に入力されたディジタル
ビデオ信号は、副搬送波周期（ＦSC）でサンプリングさ
れ、サンプル回路２８からは、比較器３２に対して、サ
ンプルデータ（ＳＩ）が出力される。比較器３２におい
て、このサンプルデータ（ＳＩ）と、帯域消去フィルタ
３０によって副搬送波周波数成分が十分に除去された輝
度信号デ−タ（ＲＳ）とが比較される。
ビデオ信号は、副搬送波周期（ＦSC）でサンプリングさ
れ、サンプル回路２８からは、比較器３２に対して、サ
ンプルデータ（ＳＩ）が出力される。比較器３２におい
て、このサンプルデータ（ＳＩ）と、帯域消去フィルタ
３０によって副搬送波周波数成分が十分に除去された輝
度信号デ−タ（ＲＳ）とが比較される。
【００１７】また、帯域消去フィルタ３０で処理された
輝度信号デ−タは、同期分離回路３４に与えられる。同
期分離回路３４からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路３６がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路３６
は、水平同期信号からの時間をカウントするカウンタ
（図示せず）と、このカウンタからの出力をデコ−ドす
るデコ−ダ（図示せず）とを含む。
輝度信号デ−タは、同期分離回路３４に与えられる。同
期分離回路３４からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路３６がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路３６
は、水平同期信号からの時間をカウントするカウンタ
（図示せず）と、このカウンタからの出力をデコ−ドす
るデコ−ダ（図示せず）とを含む。
【００１８】バーストゲートパルス発生回路３６から出
力されるバーストゲートパルス（ＢＧＰ）は、制御信号
発生回路３８に与えられ、これにより比較器３２からの
出力がバースト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３８は、比較器３２からの出力
信号の反転とバーストゲートパルス発生回路３６からの
バーストゲートパルスとを入力とするＡＮＤゲート４０
と、ＡＮＤゲート４０の出力で３状態が切り換えられる
３状態スイッチ４２とを含み、サンプルデータ（ＳＩ）
と帯域消去フィルタ３０からの輝度信号デ−タ（ＲＳ）
との間に差（位相差）があるときのバースト期間中に限
り、３状態スイッチ４２が導通状態となる。そのとき、
比較器３２からの出力信号が、３状態スイッチ４２を介
して、ローパスフィルタ４４に与えられる。
力されるバーストゲートパルス（ＢＧＰ）は、制御信号
発生回路３８に与えられ、これにより比較器３２からの
出力がバースト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３８は、比較器３２からの出力
信号の反転とバーストゲートパルス発生回路３６からの
バーストゲートパルスとを入力とするＡＮＤゲート４０
と、ＡＮＤゲート４０の出力で３状態が切り換えられる
３状態スイッチ４２とを含み、サンプルデータ（ＳＩ）
と帯域消去フィルタ３０からの輝度信号デ−タ（ＲＳ）
との間に差（位相差）があるときのバースト期間中に限
り、３状態スイッチ４２が導通状態となる。そのとき、
比較器３２からの出力信号が、３状態スイッチ４２を介
して、ローパスフィルタ４４に与えられる。
【００１９】ローパスフィルタ４４は、コンデンサ（図
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
Ｉ，ＲＳ）間の位相誤差に応じた電圧を出力し、電圧制
御発振器２４に与える。より詳しく説明すると、図２
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、図２（Ｄ）に示す帯域消去フィルタ３０から
の出力信号デ−タ（ＲＳ）と、サンプル回路２８からの
サンプルデ−タ（ＳＩ）とが比較される。そして、デ−
タ（ＲＳ）が、図２（Ｂ）に示すように、サンプルデ−
タ（ＳＩ）よりも大きいとき（ＳＩ−ＲＳ＝−ΔＥ）、
つまりサンプルデ−タ（ＳＩ）に対してデ−タ（ＲＳ）
が進相している場合には、比較器３２からは、たとえば
ハイレベル（Ｈ）の信号が３状態スイッチ４２に対して
出力される。
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
Ｉ，ＲＳ）間の位相誤差に応じた電圧を出力し、電圧制
御発振器２４に与える。より詳しく説明すると、図２
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、図２（Ｄ）に示す帯域消去フィルタ３０から
の出力信号デ−タ（ＲＳ）と、サンプル回路２８からの
サンプルデ−タ（ＳＩ）とが比較される。そして、デ−
タ（ＲＳ）が、図２（Ｂ）に示すように、サンプルデ−
タ（ＳＩ）よりも大きいとき（ＳＩ−ＲＳ＝−ΔＥ）、
つまりサンプルデ−タ（ＳＩ）に対してデ−タ（ＲＳ）
が進相している場合には、比較器３２からは、たとえば
ハイレベル（Ｈ）の信号が３状態スイッチ４２に対して
出力される。
【００２０】このとき、比較器３２からは、また、ＡＮ
Ｄゲ−ト４０に対して、たとえばロ−レベルの切換信号
（Ｌ′）が出力される。この切換信号（Ｌ′）は、比較
器３２に入力された両信号（ＳＩおよびＲＳ）に位相誤
差がある場合（ＳＩ≠ＲＳ）に出力される。この切換信
号（Ｌ′）とバ−ストゲ−トパルス発生回路３６からの
バ−ストゲ−トパルス（ＢＧＰ）とによって、３状態ス
イッチ４２は導通状態となり、比較器３２からのハイレ
ベルの信号（Ｈ）がロ−パスフィルタ４４に与えられ
る。この信号によって、ローパスフィルタ４４のコンデ
ンサ（図示せず）は充電される。したがって、ローパス
フィルタ４４からは、電圧制御発振器２４の発振周波数
を小さくする制御信号が出力される。
Ｄゲ−ト４０に対して、たとえばロ−レベルの切換信号
（Ｌ′）が出力される。この切換信号（Ｌ′）は、比較
器３２に入力された両信号（ＳＩおよびＲＳ）に位相誤
差がある場合（ＳＩ≠ＲＳ）に出力される。この切換信
号（Ｌ′）とバ−ストゲ−トパルス発生回路３６からの
バ−ストゲ−トパルス（ＢＧＰ）とによって、３状態ス
イッチ４２は導通状態となり、比較器３２からのハイレ
ベルの信号（Ｈ）がロ−パスフィルタ４４に与えられ
る。この信号によって、ローパスフィルタ４４のコンデ
ンサ（図示せず）は充電される。したがって、ローパス
フィルタ４４からは、電圧制御発振器２４の発振周波数
を小さくする制御信号が出力される。
【００２１】一方、図２（Ｃ）に示すように、帯域消去
フィルタ３０からのデータ（ＲＳ）がサンプルデータ
（ＳＩ）より小さい（遅相している）場合（ＳＩ−ＲＳ
＝ΔＥ）には、比較器３２からはロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３８は、比較器３２に入力される両信号（ＳＩおよ
びＲＳ）に位相差がある場合のバースト期間中に導通状
態となり、比較器３２からのロ−レベルの信号（Ｌ）が
ロ−パスフィルタ４４に与えられ、ローパスフィルタ４
４のコンデンサが放電される。したがって、ロ−パスフ
ィルタ４４からは、電圧制御発振器２４の発振周波数を
大きくする制御信号が出力される。
フィルタ３０からのデータ（ＲＳ）がサンプルデータ
（ＳＩ）より小さい（遅相している）場合（ＳＩ−ＲＳ
＝ΔＥ）には、比較器３２からはロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３８は、比較器３２に入力される両信号（ＳＩおよ
びＲＳ）に位相差がある場合のバースト期間中に導通状
態となり、比較器３２からのロ−レベルの信号（Ｌ）が
ロ−パスフィルタ４４に与えられ、ローパスフィルタ４
４のコンデンサが放電される。したがって、ロ−パスフ
ィルタ４４からは、電圧制御発振器２４の発振周波数を
大きくする制御信号が出力される。
【００２２】ロ−パスフィルタ４４から出力される制御
信号によって、電圧制御発振器２４からは、位相誤差デ
−タ（ΔＥ，−ΔＥ）に応じて発振周波数が変化したク
ロック信号が出力される。つまり、ロ−パスフィルタ４
４によって、両信号（ＳＩおよびＲＳ）間に生じた位相
誤差デ−タが平均化される。したがって、電圧制御発振
器２４からは、基準周波数信号（入力バ−スト信号）に
対して常に固定された位相関係にあるクロック信号が、
Ａ／Ｄ変換器２２に対して出力される。
信号によって、電圧制御発振器２４からは、位相誤差デ
−タ（ΔＥ，−ΔＥ）に応じて発振周波数が変化したク
ロック信号が出力される。つまり、ロ−パスフィルタ４
４によって、両信号（ＳＩおよびＲＳ）間に生じた位相
誤差デ−タが平均化される。したがって、電圧制御発振
器２４からは、基準周波数信号（入力バ−スト信号）に
対して常に固定された位相関係にあるクロック信号が、
Ａ／Ｄ変換器２２に対して出力される。
【００２３】上述の実施例によれば、クロック再生回路
を構成するコンポーネントの大部分をディジタル信号処
理回路で実現できるので、これらのディジタル信号処理
回路を１つのＤＳＰ１４内に組み込んで１チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ（ＢＥＦ）
３０に限らずローパスフィルタ（ＬＰＦ）を用いてもよ
い。
を構成するコンポーネントの大部分をディジタル信号処
理回路で実現できるので、これらのディジタル信号処理
回路を１つのＤＳＰ１４内に組み込んで１チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ（ＢＥＦ）
３０に限らずローパスフィルタ（ＬＰＦ）を用いてもよ
い。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例の比較器における位相比較を示す波
形図である。
形図である。
【図３】従来技術を示すブロック図である。
【図４】従来技術を示すブロック図である。
１０ …クロック再生回路 １２ …ＰＬＬ １４ …ＤＳＰ ２２ …Ａ／Ｄ変換器 ２４ …電圧制御発振器 ２８ …サンプル回路 ３０ …帯域消去フィルタ（ＢＥＦ） ３２ …比較器 ３８ …制御信号発生回路 ４４ …ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78 H04N 11/00 - 11/22
Claims (3)
- 【請求項１】制御信号によってその発振周波数が変化さ
れる可変周波数発振器、 前記可変周波数発振器からの発振信号に基づいてテレビ
ジョン信号の少なくとも間欠的な基準周波数信号をＡ／
Ｄ変換するＡ／Ｄ変換器、 前記Ａ／Ｄ変換器からの出力を基準周波数でサンプリン
グしてサンプルデータを出力するサンプリング手段、 少なくとも比較期間において一定レベルである比較信号
デ−タを発生する比較信号デ−タ発生手段、 前記サンプルデータと前記比較信号デ−タとを比較する
比較手段、および前記比較手段の出力に基づいて前記制
御信号を前記基準周波数信号期間中に前記可変周波数発
振器に与える制御信号発生手段を備え、 前記制御信号発生手段は、前記比較手段の出力を積分す
るアナログローパスフィルタと、前記比較手段の出力と
前記アナログローパスフィルタとの間に介挿される３状
態スイッチと、前記基準周波数信号の期間中前記比較手
段の出力に応じて前記３状態スイッチを制御するスイッ
チ制御手段とを含む 、クロック再生回路。 - 【請求項２】前記比較信号デ−タ発生手段は前記Ａ／Ｄ
変換器の出力から色信号成分を除去するフィルタを含
む、請求項１記載のクロック再生回路。 - 【請求項３】前記基準周波数は前記テレビジョン信号の
副搬送波周波数である、請求項１または２記載のクロッ
ク再生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31210595A JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
| EP96119124A EP0777391B1 (en) | 1995-11-30 | 1996-11-28 | Apparatus with A/D converter for processing television signal |
| DE69621313T DE69621313T2 (de) | 1995-11-30 | 1996-11-28 | Fernsehsignalverarbeitungsvorrichtung mit A/D-Wandler |
| KR1019960059394A KR100430742B1 (ko) | 1995-11-30 | 1996-11-29 | 텔레비전신호를처리하는a/d변환기를갖는장치 |
| US08/757,598 US6201578B1 (en) | 1995-11-30 | 1996-11-29 | Apparatus with A/D converter for processing television signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31210595A JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09154148A JPH09154148A (ja) | 1997-06-10 |
| JP3249362B2 true JP3249362B2 (ja) | 2002-01-21 |
Family
ID=18025305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31210595A Expired - Fee Related JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249362B2 (ja) |
-
1995
- 1995-11-30 JP JP31210595A patent/JP3249362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09154148A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| CN1043289C (zh) | 防止视频处理器图象劣化的方法及其电路 | |
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| US20020047924A1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| KR0170630B1 (ko) | 휘도/색신호 전처리장치 | |
| JP2001095005A (ja) | クロック発生回路 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JPH10126803A (ja) | ベースバンド遅延回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| EP0906701B1 (en) | Color demodulation using digital and analog circuits | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
| US6064446A (en) | Color decoding | |
| JP3022729B2 (ja) | バーストロックｐｌｌ回路 | |
| JPH09154041A (ja) | 直流再生回路 | |
| JPH09154040A (ja) | 直流再生回路 | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |