JP4477422B2

JP4477422B2 - 不揮発性半導体記憶装置の製造方法

Info

Publication number: JP4477422B2
Application number: JP2004168325A
Authority: JP
Inventors: 浩孝濱村; 利之峰; 夏樹横山
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-06-07
Filing date: 2004-06-07
Publication date: 2010-06-09
Anticipated expiration: 2024-06-07
Also published as: US20050272198A1; US7682990B2; JP2005347679A

Description

本発明は，電気的な書込み動作および消去動作が可能な不揮発性半導体記憶装置（不揮発性メモリ）及びその製造方法に係り，シリコン酸化膜とシリコン窒化膜の積層構造を有するものに関する。

シリコン窒化膜上にシリコン酸化膜を有する積層構造をもつ不揮発性半導体記憶装置（不揮発性メモリ）には非導電性の電荷トラップ膜を用いる方式と電気的に孤立した導電性の多結晶シリコンに電荷を蓄積する浮遊ゲート（フローティングゲート）方式との二つに大別できる。

まず始めに非導電性電荷トラップ膜を用いる不揮発メモリセル構造について図４を用いて説明する。イオン注入により形成されたソース領域４０４とドレイン領域４０５とを有する半導体基板とこのソースドレイン間のチャネル上に絶縁膜４０２が形成され、さらにポリシリコンからなるゲート電極４０３がその上に形成される。絶縁膜４０２は基板側からボトムシリコン酸化膜４０２a，シリコン窒化膜４０２b，トップシリコン酸化膜４０２cで構成される。従来この形式の不揮発性メモリは，トップシリコン酸化膜４０２cが形成されず，ＭＮＯＳ(Metaｌ-Nitride-Oxide-Silicon)型であった。この構造を用いた製品として代表的にはICカードなどがあげられる。ＭＮＯＳ型不揮発性メモリにおけるデータ書き込みは、ゲート電極４０３に適当な正電圧を印加し、チャネルの電子をシリコン窒化膜４０２bへ直接トンネル現象により注入することで行う。このときボトムシリコン酸化膜４０２aは直接トンネル現象が起きる2nm程度の膜厚である。また、データの消去はゲート電極４０３へ適当な負電圧を印加することでシリコン窒化膜４０２bに注入された電子を基板４０１側へ直接トンネルにより引き抜くことでおこなう。

このMNOS型不揮発性メモリにおいて、シリコン窒化膜４０２bの表面にドライ酸化、もしくはオゾンによる酸化を行うことで2nm程度の薄い酸化膜（４０２ｃ）の形成が可能であり、その結果電荷を保持しているＳｉＮからゲート電極４０３へのリーク電流を抑制することで、電荷保持特性改善ができることが特許文献１に開示されている。しかし、ドライ酸化方法では高温（９００−１２００℃）の熱処理が必要であるため３５０℃程度の低温で酸化可能なオゾンによる酸化が好ましいと記述されている。

最近では使用環境温度が比較的低い（１００℃以下）用途（ＩＣカードなど）だけではなく、高温環境下（例えば１５０℃）での電荷保持特性、また動作速度の高速化が可能な不揮発性メモリへのニーズが高まっている（例えば車載用途）。この要求を満たすためには、ＳｉＮ上へ４nm以上の厚い酸化膜が必須となっているため、従来のＭＮＯＳ型に代わり、ＳｉＮ上へ厚い酸化膜（４nm以上）を有するＭＯＮＯＳ (Metaｌ-Oxide-Nitride- Oxide-Silicon)型が注目されている。これはシリコン窒化膜上へシリコン酸化膜を有する構造で、動作方式は上記MNOS型と全く異なる。高速化のため、書き込みは、例えば、ソース領域４０４に０Ｖ、ドレイン領域４０５とゲート電極４０３に適当な正電圧を印加することでトランジスタをオンさせ、ドレイン領域４０５近傍で発生するホットエレクトロンを上記シリコン窒化膜４０２b中に蓄積させることで行う。読出しは，ソース領域４０４とドレイン領域４０５に流れるドレイン電流値を検出することで行う。また，データの消去は基板４０１、ソース領域４０４、ドレイン領域４０５のいずれかに適当な正電圧を印加し、FN(Fowler Nordheim)トンネル現象を利用して上記シリコン窒化膜４０２b中に蓄積された電子を引き抜くことで消去を行う。もしくは、ドレイン領域４０５に０V、ソース領域４０４に適当な正電圧を、ゲート電極４０３に適当な負電圧を印加しソース領域４０４とゲート電極４０３間に高い電界をかけることでホットホールをソース領域４０４から発生させ，上記シリコン窒化膜４０２b中へ注入することで行う。このMONOS型においてはボトムシリコン酸化膜４０２a、トップシリコン酸化膜４０２cは４〜６nm程度である。

上記積層ONO構造形成の工程において、トップシリコン酸化膜４０２cの形成には例えばバッチ式のウェット（外部燃焼式）酸化法が用いられてきたが、高温、長時間処理のため、熱負荷が大きく、微細(例えば９０nmノード以降)半導体装置形成手段として不適であることが明らかになってきている。そこで短時間で厚い酸化膜形成が可能であり、かつ、ウェハの大口径化へ対応した枚葉式のＩＳＳＧ酸化（In-Situ-Steam-Generation）(内燃式パイロジェニック酸化)が主流となってきている。ＩＳＳＧ酸化の特徴はウェハ直上でラジカル酸素を形成することであり、その結果として高温、短時間で厚い酸化膜形成が可能である。公知例としては例えば特許文献２があげられる。

次にフローティングゲート型不揮発メモリセルの構造について説明する。図２に示すように従来のフローティングゲート型不揮発メモリセルは，イオン注入により形成されたソース領域２０６とドレイン領域２０７とを有する半導体基板とこのソースドレイン間のチャネル上にトンネルシリコン酸化膜２０２が形成され、さらにポリシリコンからなるフローティングゲート電極２０３がその上に形成される。さらに層間絶縁膜２０４が形成された後、ポリシリコンからなるコントロールゲート電極２０５が形成される。層間絶縁膜２０４は基板側からシリコン酸化膜(O)２０４a，シリコン窒化膜(N)２０４b，シリコン酸化膜(O)２０４cのいわゆるONO積層構造で構成される。このようなフローティングゲート型不揮発メモリセルにおけるデータの書込みは，例えば、ソース領域２０６に0Vを、ドレイン領域２０７に適当な正電圧を印加し，さらにコントロールゲート電極２０５に適当な正電圧を印加することで，チャネルに発生したホットエレクトロンをフローティングゲート電極２０３へ注入することで行う。読出しは，ソース領域とドレイン領域に流れるドレイン電流値を検出することで行う。また，データの消去はコントロールゲート電極２０５を適当な負電圧，基板２０１に適当な正電圧を印加し，FNトンネル現象を利用し，フローティングゲート電極２０３に蓄積されていた電子を基板２０１へ引き抜くことにより行う。上記層間絶縁膜形成の工程において、上層シリコン酸化膜２０４cの形成には従来、減圧CVD法、ウェット酸化などが用いられたが、CVD法で作成された膜は電子トラップが多い問題がある。ウェット酸化では高温において長時間の熱処理が必要となるため、熱負荷が大きいという問題が顕在化してきている。また、ウェット酸化では膜質が劣化することが特許文献３において開示されている。劣化しない手段としてはドライ酸化、オゾン酸化が記述されているが、オゾン酸化を用いることでドライ酸化の場合（1.1nm）よりも比較的厚い（2.6nm）酸化膜が形成可能なため、層間リーク電流がより抑制されると開示されている。

特許第３０２８６３５号明細書

特開２００２−２８９７１５号公報特開平５−１５２２８８号公報アドバンストサーマルプロセッシングオブセミコンダクターナインスインターナショナルカンファレンスオンアールティーピィー２００１(Advanced Thermal processing of Semiconductor 9th International Conference on RTP 2001)、２００１年、ｐ．９５−１１０光琳著、オゾンの基礎と応用(ISBN：4-7712-9601-4)、ｐ．58〜87

上記従来技術の項で非導電性電荷トラップ膜を用いた不揮発性メモリ(MNOS,MONOS型)とフローティングゲート型不揮発性メモリのそれぞれのケースにおいて従来の課題を説明する。

まず、シリコン窒化膜上のシリコン酸化膜形成としてオゾンを用いた場合には、形成されたシリコン酸化膜の膜厚が３nm以下であり、MNOS,MONOS型不揮発メモリにおいてはシリコン窒化膜４０２bに蓄積した電荷が３nm程度の酸化膜厚ではトンネル現象により容易にゲート電極４０３側へ移動してしまうため、電荷保持特性の改善が十分ではないという課題があった。また同じ理由でフローティングゲート型不揮発性メモリにおいてもコントロールゲート電極２０５とフローティングゲート電極２０３との層間のリーク電流の抑制が十分でないという課題があった
一般的にオゾンの生成は酸素への紫外線照射、もしくはプラズマ放電により行う。これらの手法は原理的に最大２０％濃度のオゾンしか生成することができず、実際に処理するチャンバーなどにおいては必然的に２０％未満のオゾンしか供給することができない。２０％未満のオゾン濃度では量産可能なスループットの範囲内において３nm以上の酸化膜形成が従来は不可能であった。（この原因については後に詳細に記述する）以上の理由により上記の課題が顕在化していた。

一方、ウェハ直上でラジカル酸素を形成することを特徴とするISSG酸化法を用いるとシリコン窒化膜を十分に酸化することができ、形成されるシリコン酸化膜厚が4nm以上と厚いために電荷保持特性向上、リーク電流の抑制が十分に可能になる反面、シリコン窒化膜よりも前に形成したボトム酸化膜４０２a、トンネルシリコン酸化膜２０２が劣化することが我々の検討から明らかになった。具体的にはシリコン酸化膜中のSi-O結合の一部がSi-H結合に変化し（図３）、この結果、電子トラップ密度の増大、及び界面準位密度(Dit)を増加させることが明らかになった。

ここでISSG酸化の原理を詳細に説明する。ISSGは水素と酸素をシリコンウェハ直上で混合させ、次のような反応を起こさせる。
H₂＋O₂→O* ＋ OH ＋ H
この反応で生成されるのは主に酸素ラジカルO*であるが未反応水素も一部存在する（非特許文献１）。酸化速度を高めるためには（１）高温（２）高水素分圧という強力な条件で行う必要があることが知られており、シリコン窒化膜を酸化して4nm以上のシリコン酸化膜を形成するためには（１）（２）のいずれか、もしくは組み合わせた条件を用いなければならない。先ほどの図３で観察されたSi-H結合ピークはこの強力なISSG条件下での未反応水素がシリコン酸化膜中へ拡散、反応したものである。

以上の原因で、MONOS型不揮発性メモリにおいては、ISSGの酸化条件が強くなると書き換えとともに界面準位密度(Dit)が増加し、同じメモリゲート電圧においてオン電流Idがとれなくなり、書き換え回数が制限される。また、酸化膜中には電荷保持特性を劣化させる電子トラップサイトが大量に生成されるという課題があった。

また前記不揮発性メモリはそれ自身単体メモリとして使われるだけでなく、ロジック向けのトランジスタとの混載も行われる。ロジック向けトランジスタを作成した後に不揮発性メモリ部分を作成する場合、ISSG酸化を不揮発性メモリへ適用すると前記のように高温での熱処理が水素が存在する雰囲気で行われることにより周辺のロジック向けトランジスタのゲート絶縁膜の劣化が起こってしまうという課題があった。

本発明の目的はシリコン窒化膜上にシリコン酸化膜を有する構造の不揮発性メモリの特性を向上することにある。特に、シリコン窒化膜よりも前に形成されたゲート絶縁膜の界面特性を劣化させず、書き換え耐性を向上させ、電荷保持特性の劣化を防止することにある。

本発明は、シリコン窒化膜よりも先に形成されたゲート酸化膜の界面準位密度ならびに酸化膜中の電子トラップサイトの生成を抑制するため、水素を含まない酸化雰囲気において、シリコン窒化膜を酸化し、そのシリコン窒化膜上に4nm以上のシリコン酸化膜を形成することを最も主要な特徴とする。具体的には高濃度オゾンを用いた酸化方法により、シリコン酸化膜を形成する。例えば、オゾンガス導入箇所からウェハまでの距離803をL[m],オゾンガス流速802をU[m/s]としたとき、L/U ＜ 2x10^-3[s]を満たすプロセス条件にてシリコン酸化膜を形成する。さらにこの条件を満たし、かつオゾン濃度２０％以上、オゾン分圧１３３Ｐａ〜２０ｋＰａの条件において4nm以上のシリコン酸化膜を形成することがより望ましい。

本発明を用いれば、トランジスタの界面準位密度、電子トラップ密度の増大を抑制することができるため、不揮発性メモリの信頼性が大幅に向上する。特に書き換え耐性と電荷保持特性が向上する。
またシリコン窒化膜よりも先に形成されたゲート酸化膜の信頼性を悪化させないため、不揮発性メモリ部、周辺ロジック部のどちらを先に形成しても良好なデバイス特性が得られる。
以上の効果を合わせて、本発明によれば、書き換え耐性、及び電荷保持特性に優れた不揮発メモリを実現できる。

以下、本発明の実施例の詳細を図を用いて説明する。

本発明の第1の実施例を説明する。これは、自己整合を利用したスプリットゲート構造MONOSメモリにおいて、シリコン窒化膜上のシリコン酸化膜形成へ高濃度オゾン酸化を用いた製造方法である。図１に、本発明の実施形態の１である不揮発性メモリセルの断面図を示す。実際には図の上層には配線が存在するが本図では省略する。メモリセルはシリコン基板に設けたp型ウェル領域１０１、ソース領域１０８となるn型拡散層、ドレイン領域１０９となるn型拡散層を有した２つのMOS型トランジスタから構成されている。選択MOS型トランジスタはゲート絶縁膜１０２となるシリコン酸化膜、選択ゲート電極１０３となるn型多結晶Si膜およびその上部に形成した絶縁膜１０4から構成されている。メモリMOS型トランジスタはソース１０８、ドレイン１０９間のチャネル上へ絶縁膜１０５を形成する。この絶縁膜１０５はチャネル側よりボトムシリコン酸化膜１０５a（Ｏ）、電荷保持膜１０５bとなるシリコン窒化膜（Ｎ）、トップシリコン酸化膜１０５c（Ｏ）およびメモリゲート電極１０６となるn型多結晶シリコン膜から構成されている。本図に示したように、メモリMOS型トランジスタは、選択MOS型トランジスタに対し自己整合的に形成されている。

以下、図を用いて本実施例の製造方法の詳細を記述する。まずシリコン基板１０１上に、周知の技術を用いて溝型素子分離領域（図示せず）を形成した。次に選択MOS型トランジスタのゲート絶縁膜１０２となる２．８nmのシリコン酸化膜を８５０℃のドライ酸化により形成した。このときウェット酸化によって形成してもよい。また、このシリコン酸化膜を一酸化窒素（NO）や亜酸化窒素（N_２O）雰囲気等の窒化性雰囲気中で熱処理したシリコン酸窒化膜を用いることも可能である。例えばN_２により１０％に希釈されたNO雰囲気により900℃,10分熱処理を行うことによりSi基板１０１との界面へ窒素が３％程度導入され、ゲート絶縁膜１０２の信頼性が向上する。

次にCVD法により、選択ゲート電極１０３となるリンドープ多結晶シリコン膜を１５０nm堆積した後、加工時のマスクとなるキャップ酸化膜１０４をCVD法で５０nm堆積する。なお、上記リンドープ多結晶シリコン膜１０３のリン濃度は3×10²⁰atms/cm³とした。周知のリソグラフィ工程によりパターニングした後、ホトレジストをマスクとしてキャップ酸化膜１０４、続けてリンドープ多結晶シリコン１０３をドライエッチングにより所定の形状に加工した。続いて希釈HF水溶液により上記多結晶シリコンパターン１０３以外のゲート絶縁膜１０２を除去し、シリコン基板１０１表面を露出させた後、５nmのボトムシリコン酸化膜１０５aを８５０℃のドライ酸化により形成する。また、ウェット酸化、ＩＳＳＧ酸化、オゾン酸化、プラズマ酸化で形成しても良い。このとき選択ゲート電極１０３側壁が同時に酸化され、側壁シリコン酸化膜１０７が形成される。このボトムシリコン酸化膜を一酸化窒素（NO）や亜酸化窒素（N_２O）雰囲気等の窒化性雰囲気中で熱処理したシリコン酸窒化膜を用いることも可能である。例えばN_２により10%に希釈されたNO雰囲気により900℃,10分熱処理を行うことによりSi基板１０１との界面へ窒素が３％程度導入され、ボトム酸化膜１０５aの信頼性が向上する。

次に電荷保持膜１０５bであるシリコン窒化膜をジクロロシラン(SiH₂Cl₂)、アンモニア(NH_３)を原料とする低圧CVD法により１０〜１４nm程度、７８０℃、全圧６０Paにて形成する。また、原料としてシラン（SiH₄）、アンモニア（NH_３）を用いたCVD法によってシリコン窒化膜１０５bを形成しても構わない。また、ジシラン(Si₂H₆)とアンモニア(NH₃)を用いたCVD法にてシリコン窒化膜１０５bを形成しても構わない。シリコン窒化膜１０５bの上部に形成されるシリコン酸化膜１０５cはシリコン窒化膜１０５bを高濃度オゾン酸化によりシリコン窒化膜の一部をシリコン酸化膜へ転化することで形成される。このオゾン酸化の後にシリコン窒化膜１０５bは８〜１２nm、シリコン酸化膜１０５cはその上部へ４〜６nm形成される。メモリゲート電極１０６は低圧ＣＶＤ法でリンを5×10²⁰atms/cm³含んだリンドープ多結晶シリコン膜を９０nm形成した後、異方性ドライエッチングによりパターン段差の側壁部にだけリンドープ多結晶シリコン膜を残存させる自己整合方式により形成する。メモリMOS型トランジスタのチャネル長はこのリンドープ多結晶シリコン膜の膜厚で決定し、本実施例では９０nmである。次に異方性ドライエッチングにより露出したトップシリコン酸化膜１０５c、シリコン窒化膜１０５b、及びボトムシリコン酸化膜１０５aを順次エッチングする。この後、ドライエッチングによる側壁形状の損傷を回復させるために4nm程度の後酸化をISSGにより行う。次にイオン注入法で砒素を2×10¹⁵atms/cm²の密度で注入した後、１０００℃、１０秒の熱処理を行いソース１０８、ドレイン１０９を形成する。この後、周知の技術を使い、配線工程を経て、本発明の実施例の作成を完了する。

ここで上記、オゾン酸化プロセスについて詳細に記述する。このときオゾン酸化のプロセス温度は８５０℃、オゾン濃度は８０％、分圧は１．３３kPaである。ここでいうオゾン濃度は全体の雰囲気に占めるオゾンの割合であり、オゾン以外のガスは水素を含有しないガスである。例えば酸素、窒素などであるが、より好ましくはオゾンと反応しないアルゴンなどの希ガスがよい。またオゾン以外のガスは一種類でなくてもよい。前記、酸化温度、オゾン濃度、分圧の絶対値は一例であり、シリコン酸化膜形成に許容される時間、シリコン窒化膜の膜質、望まれるシリコン酸化膜厚によって様々な条件によって形成することができる。図６に一例として８５０℃、プロセス圧力１．３３ｋＰａにおけるオゾン濃度の一枚あたりの処理時間へ与える影響について示す。横軸は一枚あたりの処理時間、縦軸はSiN上のSiO₂膜厚を表示している。従来のオゾン酸化による結果を同じグラフ上に示す。量産適用を考慮に入れると一枚あたりの処理時間は５分以内が望ましい。また、SiN上のSiO₂膜厚は４nm以上が必須である。

本発明と従来の実施例との違いについて詳細に記述する。オゾンは室温では比較的安定であるが、高温では容易に分解し、酸素に戻ることが一般的に知られている。しかし、従来のオゾン酸化においては、このオゾンの熱分解によるオゾン濃度低下の影響について定量的に考慮されておらず、これに大きく影響を与える要因であるガス流量、圧力、導入方法などについて詳細な検討は行われていなかった。そのため、図６の従来実施例として示したように２０％程度のオゾンを用いても量産要求スペックを満たすことは全くできなかった。そこで本発明においてはオゾンの熱分解を極力防ぐため、オゾン導入箇所からウェハまでの到達時間を熱分解時間よりも短くすることを試みた。その結果、量産要求スペックを十分満たすことが可能になった（図６参照）。

ここでオゾンの熱分解時間とオゾンガスのウェハまでの到達時間について詳細に説明し、本発明のSiO₂膜形成の特徴について記述する。図７に非特許文献２に開示されているオゾンの分解定数から我々が見積もったオゾン濃度と時間との関係を示す。ウェハ温度が８５０℃であった場合、ウェハ直上のオゾンガス温度は室温から８５０℃の間の値を取ると考えられる。ここで５００℃程度であると仮定すると、オゾンの熱分解時間は2ｘ10^-3秒である（初期オゾン濃度が半分になった時間をオゾンの熱分解時間と定義）。つまり、オゾンガスがウェハまで到達する時間はこの2x10^-3秒よりも短くなければならない。オゾンガス導入箇所からウェハまでの距離をL[m]、オゾンガスの流速をU[m/s]と定義すれば、オゾンガスがウェハまで到達する時間ｔはL/Uで表すことができる。Lは装置構成で決まる値である。常識的に考えればウェハのそりなどから最短で1mm、最長で10ｃｍ程度の値が想定される。ここで2cmと仮定したときに必要なオゾンガス流量を見積もってみる。分解時間tを2x10^-3[s]以下にするためには、流速は10[m/s]以上にする必要がある。また、流速Ｕは次の式で定義できる。
U=（A/S） x 1.01x10⁵/P x (T/273)
ここでAは標準状態(1気圧,０℃)における流量[m³/s],Sはガス導入部分の面積[m²],Pはガス圧力[Pa], Ｔはオゾンガス温度[K]である(図８参照)。Sは3x10^-6[m²]（直径2mmの円柱形の導入部を用いた場合）,オゾンガス圧力は1.33x10³[Pa],オゾンガス温度を500[℃]として計算を行うとオゾンガス流量Aは先ほどの式から、1.4x10^-6[m³/s]以上でなければならないとわかる。
ここで示した計算例は本発明の一実施例を示したのにすぎず、L/U < 2x10^-3を満たすプロセス条件の組み合わせを用いれば、図６に示した量産要求スペックを達成可能であることは言うまでもない。なお、量産要求スペックを達成するためにはオゾン濃度は２０％以上であることがより望ましい。

また、我々の様々な検討により、オゾン分圧は１３３Ｐａ〜２０ｋＰａが望ましいことが明らかになった。ただし、オゾン分圧が１．３３ｋＰａを超えるとランプ過熱を開始した際のオゾンの急激な分解により、チャンバー内圧力が急激に変動した。その結果、ウェハ表面に異物が多数観測された。したがって、歩留まりを向上させる観点から１．３３ｋＰａを超えないオゾン分圧条件が望ましい。つまり、オゾン濃度２０％以上、オゾン分圧は１３３Ｐａ〜１．３３ｋＰａの条件下で酸化を行うことがより望ましい。

また、前記オゾン酸化処理に使用されるプロセス装置は高濃度オゾンの効果を効率よく利用するために、急速加熱、急速冷却が可能なランプ式RTA(Rapid Thermal Annealing)装置が望ましい。このタイプの装置を用いるとオゾンがウェハ表面近傍で急速に加熱、分解されるため、酸化効率がよい。ウェハ上へのオゾンガスの導入方法としては横方向からの押し出し方式、もしくはウェハへの吹き付け方式が望ましい。いずれの場合においてもオゾンガスの流速が大きいほど、オゾンガス分圧が高いほど、オゾン濃度が高いほど酸化速度が高くなった。特にウェハへの吹き付け方式を用いる場合にはウェハと吹き付け部の距離が短いほど酸化速度が向上した。本実施例ではその距離を20mmと5mmにおいて確認している。また、ＲＴＡチャンバー内のオゾンガス導入構造においてはランプの光を吸収しない材質の管を用いることが望ましい。その結果、オゾンガスを導入する管はランプの光により加熱されず、その内部を流れるオゾンガスの熱分解を抑制することが可能になる。本実施例においてはタングステン・ハロゲン製ランプを用い、チャンバー内のオゾンガス導入には石英管を用いた。また、本実施例では２０％以上の高濃度オゾンは次のように生成した。一般的なオゾナイザーを用いて１０％程度のオゾンと酸素の混合ガスを生成した後、この混合ガスを冷却する。次に酸素とオゾンの蒸気圧、吸着特性の違いを利用し、酸素のみを排気することで、オゾン濃度を濃縮した。
また従来の酸化炉を用いても効率が落ちるがオゾン酸化の有効性を見出すことができることは言うまでもない。

次にこの不揮発メモリの動作について説明する。まずデータの書込み方式はソースサイドインジェクションを用いたホットエレクトロン書込みである。例えばソース領域１０８に印加する電圧Vsは５V、ドレイン領域１０９に印加する電圧Vdは０V、メモリMOSトランジスタのゲート電極１０６に印加する電圧Vmgは１２V、選択型MOSトランジスタのゲート電極１０３へ印加する電圧Vsgはそのトランジスタの閾値電圧Vthと概ね同じとする。ホットエレクトロンの発生領域は二つのトランジスタのゲート１０３、１０６が絶縁された領域下のチャネル部である。書込みはメモリトランジスタの閾値が５Ｖ程度になるように設定した。

消去はバンド間トンネリングを用いたホットホール消去である。メモリＭＯＳ型トランジスタのゲート電極１０６に印加する電圧Vmgは−６Ｖ、ドレイン領域１０９に印加する電圧Vdは５〜７Ｖ、その他の電圧は０Ｖとして、トランジスタの閾値が−１Ｖになるまで消去を行った。なお、ここに示した書込み、消去の電圧条件は一例であり、この数値をもって本発明が限定されるわけではない。

本実施例で作成したスプリットゲート構造のMONOS不揮発メモリの電気的特性を従来技術のISSG酸化と比較した。その結果、読み出し電流、書込み時間は従来メモリと同等の値を示したが、試料の書込み/消去特性の繰り返しによる界面準位密度(Dit)の増大はＩＳＳＧ酸化を用いてシリコン窒化膜上へシリコン酸化膜を形成した場合に比べて抑制された。また、トラップ密度の増加が抑制された。これにより、1×10⁵回の書き換え耐性が得られた。また、1×10⁴回の書込み/消去動作の後に１５０℃の電荷保持特性の比較評価を行った結果、従来ISSG酸化と比較して約１桁改善された。

また、本実施の形態においてはシリコン窒化膜上のシリコン酸化膜の形成へ高濃度オゾンを適用したが、前記のドライエッチング後の後酸化へ高濃度オゾンを用いても、ISSG酸化を用いた場合に比べ、界面準位密度とトラップ密度の増加が抑制される。
また、本実施の形態では、選択MOS型トランジスタを形成した後、メモリMOS型トランジスタを自己整合方式で形成したが、図５に示すように選択MOS型トランジスタ形成後にメモリMOS型トランジスタを乗り上げる構造、また、図４に示すような単体ゲート構造のMONOS不揮発メモリにおいても同様の効果が得られることを確認した。
なお、この不揮発メモリセルはロジック用半導体装置と同じシリコン基板上へ混載することも可能である。このとき、ロジック用半導体装置を形成した後に不揮発メモリセルを作成してもロジック用半導体のゲート絶縁膜の電気的ストレスによる劣化は従来ＩＳＳＧ酸化を不揮発メモリセルへ用いた場合に比べ、抑制された。

次に本発明の第3の実施形態を図２を用いて説明する。これはフローティングゲート型不揮発メモリにおいて、シリコン窒化膜上のシリコン酸化膜形成へ高濃度オゾン酸化を用いた製造方法である。
図２に、本発明の実施形態の２である不揮発性メモリセルの断面図を示す。実際には図の上層には配線が存在するが本図では省略する。メモリセルは、イオン注入により形成されたソース領域２０６とドレイン領域２０７とを有する半導体基板とこのソースドレイン間のチャネル上にトンネルシリコン酸化膜２０２が形成され、さらにポリシリコンからなるフローティングゲート電極２０３がその上に形成される。さらに層間絶縁膜２０４が形成された後、ポリシリコンからなるコントロールゲート電極２０５が形成される。層間絶縁膜２０４は基板側からシリコン酸化膜(O)２０４a，シリコン窒化膜(N)２０４b，シリコン酸化膜(O)２０４cのいわゆるONO積層構造で構成される。
以下、図を用いて本実施例の製造方法の詳細を記述する。まずシリコン基板２０１上に、周知の技術を用いて溝型素子分離領域（図示せず）を形成した。次にトンネルシリコン酸化膜２０２となる８．０nmのシリコン酸化膜を９００℃のISSG酸化により形成した。このときウェット酸化によって形成してもよい。また、このシリコン酸化膜を一酸化窒素（NO）や亜酸化窒素(N₂O)雰囲気等の窒化性雰囲気中で熱処理したシリコン酸窒化膜を用いることも可能である。例えばN₂により１０％に希釈されたNO雰囲気により900℃,10分熱処理を行うことによりSi基板２０１との界面へ窒素が３％程度導入され、ゲート絶縁膜２０２の信頼性が向上する。

次にCVD法により、フローティングゲート電極２０３となる多結晶シリコン膜を５０nm堆積した。その後、層間絶縁膜ONO２０４を形成する。まず、シリコン酸化膜２０４aを９５０℃のISSG酸化により６nm形成した。このときシラン（SiH₄）,亜酸化窒素(N₂O)を用いたCVD法により堆積しても構わない。続いてシリコン窒化膜２０４bをジクロロシラン(SiH₂Cl₂)、アンモニア(NH₃)を原料とする低圧CVD法により、８００℃にて１０〜１４nm形成する。また、原料としてシラン（SiH₄）、アンモニア(NH₃)を用いたCVD法によってシリコン窒化膜２０４bを形成しても構わない。また、ジシラン(Si₂H₆)とアンモニア(NH₃)を用いたCVD法にてシリコン窒化膜２０４bを形成しても構わない。シリコン窒化膜２０４bの上部に形成されるシリコン酸化膜２０４cはシリコン窒化膜２０４bを高濃度オゾン酸化によりシリコン窒化膜の一部をシリコン酸化膜へ転化することで形成される。このオゾン酸化の後にシリコン窒化膜２０４bは８〜１２nm、シリコン酸化膜２０４cはその上部へ４〜６nm形成される。コントロールゲート電極２０５は低圧ＣＶＤ法でリンを３×10²⁰atms/cm³含んだリンドープ多結晶シリコン膜を１５０nm形成した。次に、周知のリソグラフィ技術によりゲート電極のパターニングが行われた後、異方性ドライエッチングによりコントロール電極２０５、上層シリコン酸化膜２０４c、シリコン窒化膜２０４b、及び下層シリコン酸化膜２０４aを順次エッチングする。この後、ドライエッチングによる側壁形状の損傷を回復させるために4nm程度の後酸化をISSGにより行う。

次にイオン注入法で砒素を2×10¹⁵atms/cm²の密度で注入した後、１０００℃、１０秒の熱処理を行いソース２０６、ドレイン２０７を形成する。この後、周知の技術を使い、配線工程を経て、本発明の実施例の作成を完了する。
ここで上記、オゾン酸化プロセスについて詳細に記述する。このときオゾン酸化のプロセス温度は８５０℃、オゾン濃度は８０％、分圧は１．３３kPaである。ここでいうオゾン濃度は全体の雰囲気に占めるオゾンの割合であり、オゾン以外のガスは水素を含有しないガスである。例えば酸素、窒素などであるが、より好ましくはオゾンと反応しないアルゴンなどの希ガスがよい。またオゾン以外のガスは一種類でなくてもよい。前記、酸化温度、オゾン濃度、分圧の絶対値は一例であり、シリコン酸化膜形成に許容される時間、シリコン窒化膜の膜質、望まれるシリコン酸化膜厚によって様々な条件によって形成することができる。図６に一例として８５０℃、プロセス圧力１．３３ｋＰａにおけるオゾン濃度の一枚あたりの処理時間へ与える影響について示す。横軸は一枚あたりの処理時間、縦軸はSiN上のSiO₂膜厚を表示している。従来のオゾン酸化による結果を同じグラフ上に示す。量産適用を考慮に入れると一枚あたりの処理時間は５分以内が望ましい。また、SiN上のSiO₂膜厚は４nm以上が必須である。

ここでオゾンの熱分解時間とオゾンガスのウェハまでの到達時間について詳細に説明し、本発明のSiO₂膜形成の特徴について記述する。図７に非特許文献２に開示されているオゾンの分解定数から我々が見積もったオゾン濃度と時間との関係を示す。ウェハ温度が８５０℃であった場合、ウェハ直上のオゾンガス温度は室温から８５０℃の間の値を取ると考えられる。ここで５００℃程度であると仮定すると、オゾンの熱分解時間は2ｘ10^-3秒である（初期オゾン濃度が半分になった時間をオゾンの熱分解時間と定義）。つまり、オゾンガスがウェハまで到達する時間はこの2x10^-3秒よりも短くなければならない。オゾンガス導入箇所からウェハまでの距離をL[m]、オゾンガスの流速をU[m/s]と定義すれば、オゾンガスがウェハまで到達する時間ｔはL/Uで表すことができる。Lは装置構成で決まる値である。常識的に考えればウェハのそりなどから最短で1mm、最長で10ｃｍ程度の値が想定される。ここで2cmと仮定したときに必要なオゾンガス流量を見積もってみる。分解時間tを2x10^-3[s]以下にするためには、流速は10[m/s]以上にする必要がある。また、流速Ｕは次の式で定義できる。
U=（A/S） x 1.01x10⁵/P x (T/273)
ここでAは標準状態(1気圧,０℃)における流量[m³/s]、Sはガス導入部分の面積[m²],Pはガス圧力[Pa]、Ｔはオゾンガス温度[K]である(図８参照)。Sは3x10^-6[m²]（直径2mmの円柱形の導入部を用いた場合）、オゾンガス圧力は1.33x10³[Pa]、オゾンガス温度を500[℃]として計算を行うとオゾンガス流量Aは先ほどの式から、1.4x10^-6[m³/s]以上でなければならないとわかる。
ここで示した計算例は本発明の一実施例を示したのにすぎず、L/U < 2x10^-3を満たすプロセス条件の組み合わせを用いれば、図６に示した量産要求スペックを達成可能であることは言うまでもない。なお、量産要求スペックを達成するためにはオゾン濃度は２０％以上であることがより望ましい。

また、前記オゾン酸化処理に使用されるプロセス装置は高濃度オゾンの効果を効率よく利用するために、急速加熱、急速冷却が可能なランプ式RTA(Rapid Thermal Annealing)装置が望ましい。このタイプの装置を用いるとオゾンがウェハ表面近傍で急速に加熱、分解されるため、酸化効率がよい。ウェハ上へのオゾンガスの導入方法としては横方向からの押し出し方式、もしくはウェハへの吹き付け方式が望ましい。いずれの場合においてもオゾンガスの流速が大きいほど、オゾンガス分圧が高いほど、オゾン濃度が高いほど酸化速度が高くなった。特にウェハへの吹き付け方式を用いる場合にはウェハと吹き付け部の距離が短いほど酸化速度が向上した。本実施例ではその距離を20mmと5mmにおいて確認している。また、ＲＴＡチャンバー内のオゾンガス導入構造においてはランプの光を吸収しない材質の管を用いることが望ましい。その結果、オゾンガスを導入する管はランプの光により加熱されず、その内部を流れるオゾンガスの熱分解を抑制することが可能になる。本実施例においてはタングステン・ハロゲン製ランプを用い、チャンバー内のオゾンガス導入には石英管を用いた。また、本実施例では２０％以上の高濃度オゾンは次のように生成した。一般的なオゾナイザーを用いて１０％程度のオゾンと酸素の混合ガスを生成した後、この混合ガスを冷却する。次に酸素とオゾンの蒸気圧、吸着特性の違いを利用し、酸素のみを排気することで、オゾン濃度を濃縮した。

また従来の酸化炉を用いても効率が落ちるがオゾン酸化の有効性を見出すことができることは言うまでもない。
このようなフローティングゲート型不揮発メモリセルにおけるデータの書込みは，例えばソース領域２０６に0Vを、ドレイン領域２０７に適当な正電圧を印加し，さらにコントロールゲート電極２０５に適当な正電圧を印加することで，チャネルに発生したホットエレクトロンをフローティングゲート電極２０３へ注入することで行う。読出しは，ソース領域とドレイン領域に流れるドレイン電流値を検出することで行う。また，データの消去はコントロールゲート電極２０５を適当な負電圧，基板２０１に適当な正電圧を印加し，FNトンネル現象を利用し，フローティングゲート電極２０３に蓄積されていた電子を基板２０１へ引き抜くことにより行う。
本実施例で作成したフローティングゲート型不揮発メモリの電気的特性を従来技術のISSG酸化と比較した。その結果、読み出し電流、書込み時間は従来メモリと同等の値を示したが、閾値電圧(Vth)の初期における落ち込みが従来よりも抑制された。またその結果、電荷保持特性の劣化が従来よりも抑制された。
また、本実施の形態では、単体ゲート構造について説明を行ったが、不揮発性記憶用ＭＯＳトランジスタと、それを選択するＭＯＳトランジスタが隣接する構造のいわゆるスプリットゲート型構造のフローティングゲート型不揮発メモリセルにおいても同様の効果が得られる。

また、本実施の形態においてはシリコン窒化膜上のシリコン酸化膜の形成へ高濃度オゾンを適用したが、前記のドライエッチング後の後酸化へ高濃度オゾンを用いても、ISSG酸化を用いた場合に比べ、界面準位密度とトラップ密度の増加が抑制される。
また、本実施例では層間絶縁膜の上層シリコン酸化膜２０４cの形成へ高濃度オゾン酸化を適用したが、下層シリコン酸化膜２０４aの形成に用いた場合においても同様の効果が得られる。
なお、この不揮発メモリセルはロジック用半導体装置と同じシリコン基板上へ混載することも可能である。このとき、ロジック用半導体装置を形成した後に不揮発メモリセルを作成してもロジック用半導体のゲート絶縁膜の電気的ストレスによる劣化は従来ＩＳＳＧ酸化を不揮発メモリセルへ用いた場合に比べ、抑制された。

本発明の一実施例として適用する不揮発メモリセル断面図である。本発明の一実施例として適用する不揮発メモリセル断面図である。シリコン窒化膜を処理なし、ドライ酸化、ウェット酸化、ISSG酸化を行ったサンプルの赤外線吸収ピークである。本発明の一実施例として適用する不揮発メモリセル断面図である。本発明の一実施例として適用する不揮発メモリセル断面図である。本発明の一実施例と従来例との比較を表す図である。オゾンガスの熱分解の割合と時間の関係を表す図である。オゾンガス流量と流速の関係を表す図である。

符号の説明

101…Si基板、102…ゲート絶縁膜、103…選択ゲート電極、104…絶縁膜、105…絶縁膜、105a…ボトムシリコン酸化膜、105b…シリコン窒化膜、105c…トップシリコン酸化膜、106…メモリゲート電極、107…側壁シリコン酸化膜、108…ソース領域、109…ドレイン領域、201…Si基板、202…トンネルシリコン酸化膜、203…フローティングゲート電極、204…絶縁膜、204a…下層シリコン酸化膜、204b…シリコン窒化膜、204c…上層シリコン酸化膜、205…ゲート電極、401…Si基板、402…絶縁膜、402a …ボトムシリコン酸化膜、402b …シリコン窒化膜、402c …トップシリコン酸化膜、403…ゲート電極、
404…ソース領域、405…ドレイン領域、501…Si基板、502…ゲート絶縁膜、503…選択ゲート電極、504…層間絶縁膜、504ａ …ボトムシリコン酸化膜、504ｂ …シリコン窒化膜、504ｃ …トップシリコン酸化膜、505…メモリゲート電極、506…ソース領域、507…ドレイン領域、800…Ｓｉウェハ表面、801…導入部面積、802…ガス流速、803…ウエハとの距離。

Claims

半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第１ゲート電極膜を形成し、前記第１ゲート電極膜上に絶縁膜を形成する工程と、
前記ゲート絶縁膜と前記第１ゲート電極膜および前記絶縁膜を選択的にパターンニングし、第１ゲート部を形成する工程と、
前記ゲート部の一側面および、前記一側面に隣接する前記半導体基板の表面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上にシリコン窒化膜を形成し、前記シリコン窒化膜上に第２の絶縁膜を形成し、さらに前記第２の絶縁膜上に第２ゲート電極膜を形成した積層膜を選択的にパターンニングすることによりスプリットゲートとなる第２ゲート部を形成する工程と、
前記第１ゲート部および第２ゲート部を不純物導入のマスクとして用い選択的に不純物を導入することにより、前記半導体基板内の前記第１ゲート部の一端側に第１不純物導入層を形成し、前記第２ゲート部の一端側に第２不純物導入層を形成する工程とを備え、
前記第２の絶縁膜は、前記シリコン窒化膜の表面を２０％以上の濃度のオゾンにより酸化されてなる膜であり、前記オゾンがその導入口からウェハ表面まで到達する時間がオゾンの熱分解よりも短い時間であり、少なくとも４ｎｍの膜厚を有し、
前記オゾンを用いたオゾン酸化は、オゾン導入部分からウェハまでの距離をＬ[ｍ]とし、オゾンガス流速をＵ[ｍ／ｓ]としたとき、Ｌ／Ｕ＜２ｘ１０ ^−３ [ｓ]を満たし、基板直上のオゾンガス温度が５００度以下であることを特徴とする不揮発性半導体装置の製造方法。
前記オゾンは、オゾン分圧１３３Ｐａから２０ｋＰａであることを特徴とする請求項１記載の不揮発性半導体装置の製造方法。
前記オゾンは、オゾン分圧１３３Ｐａから１．３３ｋＰａであることを特徴とする請求項１記載の不揮発性半導体装置の製造方法。
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にフローティングゲートとなる第１ゲート電極膜を形成し、前記第１ゲート電極膜上に第１の絶縁膜する工程と、
前記第１の絶縁膜上にシリコン窒化膜を形成し、前記シリコン窒化膜上に第２の絶縁膜を形成し、さらに前記第２の絶縁膜上にコントロールゲートとなる第２ゲート電極膜を形成した積層膜を選択的にパターンニングすることによりゲート部を形成する工程と、
前記ゲート部を不純物導入のマスクとして選択的に不純物を導入することにより、前記半導体基板内の前記ゲート部の一端側に第１不純物導入層を形成し、他端側に第２不純物導入層を形成する工程とを備え、
前記第２の絶縁膜は、前記シリコン窒化膜の表面を２０％以上の濃度のオゾンにより酸化されてなる膜であり、前記オゾンがその導入口からウェハ表面まで到達する時間がオゾンの熱分解よりも短い時間であり、少なくとも４ｎｍの膜厚を有し、
前記オゾンを用いたオゾン酸化は、オゾン導入部分からウェハまでの距離をＬ[ｍ]とし、オゾンガス流速をＵ[ｍ／ｓ]としたとき、Ｌ／Ｕ＜２ｘ１０ ^−３ [ｓ]を満たし、基板直上のオゾンガス温度が５００度以下であることを特徴とする不揮発性半導体装置の製造方法。
前記オゾンは、オゾン分圧１３３Ｐａから２０ｋＰａであることを特徴とする請求項４記載の不揮発性半導体装置の製造方法。
前記オゾンは、オゾン分圧１３３Ｐａから１．３３ｋＰａであることを特徴とする請求項４記載の不揮発性半導体装置の製造方法。
前記シリコン窒化膜および前記第２の絶縁膜は、前記第１ゲート電極膜と前記第２ゲート電極膜との間に介在する層間膜の一部を構成することを特徴とする請求項４記載の不揮発性半導体装置の製造方法。