JP4408716B2

JP4408716B2 - 逆極性電圧発生回路

Info

Publication number: JP4408716B2
Application number: JP2004042462A
Authority: JP
Inventors: 真也山瀬
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-02-19
Filing date: 2004-02-19
Publication date: 2010-02-03
Anticipated expiration: 2024-02-19
Also published as: CN1658484A; KR100659624B1; KR20060042990A; US20050185469A1; CN100416798C; US6982910B2; JP2005237103A; TW200531414A; TWI280727B

Description

本発明は、与えられた電圧の逆極性電圧を発生する逆極性電圧発生回路に関する。

逆極性発生回路は、電源回路として、例えば、アクティブマトリックス型液晶表示パネルにゲート信号を供給する液晶ドライバー回路に用いることができ、正の電圧（例えば、＋１５Ｖ）から負の電圧（−１５Ｖ）を生成するものである。

図５は、本発明者が検討した逆極性発生回路の回路図である。この逆極性発生回路は、Ｎチャネル型の第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ２１，ＴＲ２２、これらの第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ２１，ＴＲ２２のオンオフを制御する第１及び第２のレベルシフト回路ＬＳ２１，ＬＳ２２、１個の容量素子１０（一般にはＩＣに外部接続されたコンデンサ）及び、Ｐチャネル型の第１の駆動用ＭＯＳトランジスタＴＲ２３、Ｎチャネル型の第２の駆動用ＭＯＳトランジスタＴＲ２４から成るＣＭＯＳインバータで構成される駆動回路１１とを備えている。

なお、以下の説明では、第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ２１，ＴＲ２２を単に、ＴＲ２１，ＴＲ２２、第１及び第２の駆動用ＭＯＳトランジスタＴＲ２３，ＴＲ２４を単に、ＴＲ２３，ＴＲ２４と記載する。

この回路の動作例を説明すれば以下の通りである。まず、第２のレベルシフト回路ＬＳ２２によりＴＲ２２をオフした後に、ＴＲ２３のゲート入力信号Ｓ２３、ＴＲ２４のゲート入力信号Ｓ２４をロウレベル（Ｖｓｓ）にして、ＴＲ２３をオン、ＴＲ２４をオフさせる。そして、第１のレベルシフト回路ＬＳ２１によりＴＲ２１をオンする。これにより、駆動回路１１の出力ノードであるノードＮ２３は電圧ＶＨに設定され、ＴＲ２１とＴＲ２２の接続点のノードＮ２１は接地電圧Ｖｓｓに近づけられる。

次に、ＴＲ２１をオフした後に、ＴＲ２３のゲート入力信号Ｓ２３、ＴＲ２４のゲート入力信号Ｓ２４をハイレベル（ＶＨ）にしてＴＲ２３をオフ、ＴＲ２４をオンさせる。その後、ＴＲ２２をオンさせることにより、容量１０による容量カップリングによりノードＮ２１の電圧が下がり、ＴＲ２２を通してノードＮ２２からノードＮ２１へ電流が流れ、ノードＮ２２の電圧、ノードＮ２２に接続された出力端子２０の電圧が下がる。

次に、ＴＲ２２をオフした後に、ＴＲ２３のゲート入力信号Ｓ２３、ＴＲ２４のゲート入力信号Ｓ２４をロウレベル（Ｖｓｓ）にしてＴＲ２３をオン、ＴＲ２４をオフさせる。そして、第１のレベルシフト回路ＬＳ２１によりＴＲ２１をオンすることで初期状態に戻る。この動作を繰り返すことにより、ノードＮ２２は電圧ＶＨの逆極性電圧である−ＶＨとなる。従って、この逆極性電圧発生回路によれば、正の電圧ＶＨから負の電圧−ＶＨを生成することができる。

ここで、第１及び第２のレベルシフト回路ＬＳ２１，ＬＳ２２の入力信号Ｓ２１，Ｓ２２、ＴＲ２３のゲート入力信号Ｓ２３、ＴＲ２４のゲート入力信号は、電圧ＶＨをハイレベルとし、接地電圧Ｖｓｓをロウレベルとする電圧論理で作成されている。また、第１及び第２のレベルシフト回路ＬＳ２１，ＬＳ２２はＴＲ２１，ＴＲ２２を確実にオフするために、電圧ＶＨと接地電圧Ｖｓｓのレベルの信号をそれぞれ、電圧ＶＨとノードＮ２１の電圧のレベルの信号、電圧ＶＨとノードＮ２２の電圧のレベルの信号に変換する。なお、この回路の動作が定常状態に至った時には、ノードＮ２１は接地電圧ｖｓｓと−ＶＨの間でスウィングし、ノードＮ２２の電圧は−ＶＨとなる。

上記の逆極性電圧発生回路は、Ｎ型半導体基板を用いたＣＭＯＳプロセスによって作成されていた。
特開２００１−２５８２４１号公報

通常のＬＳＩでは、ＰＮ接合に逆バイアスを与えるために、ＬＳＩに供給される電圧の最低電圧をＮチャネルＭＯＳトランジスタの基板に印加している。しかしながら、正電圧から負電圧を発生させる逆極性電圧発生回路では、ＬＳＩに供給される電圧よりも低い電圧を発生させているので、その電圧に接続されるＮチャネルＭＯＳトランジスタの基板は、その発生電圧か、又はそれよりも低い電圧に接続する必要がある。

また、仮にその逆極性電圧発生回路の発生電圧でＮチャネル型ＭＯＳトランジスタの基板電圧を統一すると、ソースが接地電圧Ｖｓｓに接続されているＮチャネル型ＭＯＳトランジスタ（例えばＴＲ２１，ＴＲ２４）はバックゲートバイアスがかかることになり、その駆動能力の低下を招くことになる。したがって、そのようなＮチャネル型ＭＯＳトランジスタは、それぞれＰウエルによって互いに分離されていた。

近年、逆極性電圧発生回路を電源回路としてＬＳＩに内蔵する必要性が高まっていることから、Ｎ半導体基板を用いたＬＳＩだけでなく、Ｐ型半導体基板を用いたＬＳＩにも逆極性電圧発生回路を内蔵化することが要求される。

しかしながら、図５の逆極性電圧発生回路を単にＰ型半導体基板上に形成しようとすると次の問題が発生する。Ｎチャネル型ＭＯＳトランジスタであるＴＲ２１，ＴＲ２２，Ｔ２４はＰ型半導体基板上に形成される。そして、これらのトランジスタの基板電圧は逆極性電圧発生回路の出力電圧（ＴＲ２２の出力電圧）となる。しかしながら、電源投入時（回路の起動時）にはその電圧は発生していない。すると、電源投入時にこれらのトランジスタの基板電圧が不安定となり、その基板電圧が接地電圧Ｖｓｓより多少上昇していると、ソースが接地電圧Ｖｓｓに接続されているトランジスタ（ＴＲ２１，ＴＲ２４）では、逆電圧のバックゲートバイアス状態となり、しきい値電圧の低下が起こり、トランジスタのリーク電流が発生するおそれがある。

本発明の逆極性電圧発生回路は、ソースが接地された第１の電荷転送用ＭＯＳトランジスタと、前記第１電荷転送用のＭＯＳトランジスタのドレインにドレインが接続された第２の電荷転送用ＭＯＳトランジスタと、ソースに電源電圧ＶＨが供給された第１の駆動用ＭＯＳトランジスタと、ソースが前記第１の駆動用ＭＯＳトランジスタのドレインに接続されドレインが接地された第２の駆動用ＭＯＳトランジスタと、前記第１及び第２の電荷転送用ＭＯＳトランジスタの接続点に一方の端子が接続され前記第１及び第２の駆動用ＭＯＳトランジスタの接続点に他方の端子が接続された容量素子と、前記第１及び第２の電荷転送用ＭＯＳトランジスタ並びに前記第１及び第２の駆動用ＭＯＳトランジスタのオンオフを制御する制御回路と、を備え、前記第２の電荷転送用ＭＯＳトランジスタのソースから、前記電源電圧ＶＨの極性を反転した反転電源電圧−ＶＨを出力する逆極性電圧発生回路において、前記第１の電荷転送用ＭＯＳトランジスタ、前記第１及び第２の駆動用ＭＯＳトランジスタがＰチャネル型、前記第２の電荷転送用ＭＯＳトランジスタがＮチャネル型で形成され、これらのＭＯＳトランジスタがすべて同一のＰ型半導体基板表面に形成され、前記第１の電荷転送用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第１のＮウエル内に形成されると共に、そのソースが該第１のＮウエルに接続され、前記第１の駆動用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第２のＮウエル内に形成されると共に、そのソースが該第２のＮウエルに接続され、前記第２の駆動用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第３のＮウエル内に形成されると共に、そのソースが該第３のＮウエルに接続されたことを特徴とするものである。

本発明の逆極性電圧発生回路によれば、Ｐ型半導体基板上に形成でき、しかもそれを構成するＭＯＳトランジスタのリーク電流を防止し、その動作を安定化することが可能になる。特に、本発明の逆極性電圧発生回路はアクティブマトリックス型液晶表示パネルにゲート信号を供給する液晶ドライバー回路の電源回路に用いて好適である。

次に、本発明の実施形態に係る逆極性電圧発生回路について図面を参照しながら説明する。

この逆極性発生回路は、Ｐ型半導体基板上に形成されるものであり、Ｐチャネル型の第１の電荷転送用ＭＯＳトランジスタＴＲ１１、Ｎチャネル型の第２の電荷転送用ＭＯＳトランジスタＴＲ１２、Ｐチャネル型の第１の駆動用ＭＯＳトランジスタＴＲ１３、Ｐチャネル型の第２の駆動用ＭＯＳトランジスタＴＲ１４から成るＥＥインバータで構成される駆動回路１５を備えている。

また、この回路はさらに、電源電圧Ｖｄｄと接地電圧Ｖｓｓの間でスウィングする入力信号Ｓ１０を電源電圧ＶＨ（ＶＨ＞Ｖｄｄ）と接地電圧Ｖｓｓの間でスウィングする信号にレベルシフトするレベルシフト回路ＬＳ２０、このレベルシフト回路ＬＳ２０の出力に基づいて、タイミング制御された信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４を発生し、これらの信号に応じて、第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ１１，ＴＲ１２並びに第１及び第２の駆動用ＭＯＳトランジスタＴＲ１３，ＴＲ１４のオンオフを制御するタイミング制御回路３０、第１の電荷転送用ＭＯＳトランジスタＴＲ１１と第２の電荷転送用ＭＯＳトランジスタＴＲ１２の接続点（ノードＮ１１）と駆動回路１５の出力ノード（ノードＮ１３）との間に接続された容量素子１０（例えば、ＩＣに外部接続されているコンデンサ）とを備えている。

そして、この回路は、第２の電荷転送用ＭＯＳトランジスタＴＲ１２のソース（ノードＮ１２）に接続された出力端子２０から、電圧ＶＨの極性を反転した−ＶＨの電圧を出力する。なお、以下の説明では、第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ１１，ＴＲ１２を単に、ＴＲ１１，ＴＲ１２、第１及び第２の駆動用ＭＯＳトランジスタＴＲ１３，ＴＲ１４を単に、ＴＲ１３，ＴＲ１４と記載する。

図２は、レベルシフト回路ＬＳ２０の回路図である。入力信号Ｓ１０（クロック信号）は、コンパレータ４１の非反転入力端子（＋）に印加され、インバータ４０によって反転された入力信号Ｓ１０は、このコンパレータ４１の反転入力端子（−）に印加される。コンパレータ４１には高電位側の電源電圧として電圧ＶＨが供給され、低電位側の電源電圧としてノードＮ１２の電圧Ｖ１２が供給されている。コンパレータ４１の出力はインバータ４２に印加される。インバータ４２にもコンパレータ４１と同じ電源電圧ＶＨ，Ｖ１２が供給されている。そして、インバータ４２からレベルシフトされた電圧が出力される。このレベルシフト回路ＬＳ２０によれば、ＶｄｄとＶｓｓの間でスウィングする入力信号Ｓ１０をＶＨとノードＮ１２の電圧Ｖ１２の間でスウィングする信号に変換することができる。

次に、第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ１１，ＴＲ１２、第１及び第２の駆動用ＭＯＳトランジスタＴＲ１３，ＴＲ１４のデバイス構造について図３を参照しながら説明する。これらのＴＲ１１，ＴＲ１２，ＴＲ１３，ＴＲ１４はＰ型半導体基板５０上に形成されている。

ＴＲ１１は、Ｐ型半導体基板５０の表面に形成された第１のＮウエル５１内に形成され、Ｐ＋型ソース層５３と第１のＮウエル５１とが、第１のＮウエル５１表面に形成されたＮ＋層５２を介して接続されている。このＴＲ１１は、第１のＮウエル５１によってＰ型半導体基板５０や他のトランジスタから電気的に分離されている。また、Ｐ＋型ソース層５３には接地電圧Ｖｓｓが印加されている。したがって、第１のＮウエル５１の電圧は、Ｐ型半導体基板５０の電圧変動や他のトランジスタの影響を受けることなく、Ｖｓｓに安定し、バックゲートバイアス効果が防止される。

ＴＲ１２はＰ型半導体基板５０の表面に形成され、そのＮ＋型ドレイン拡散層５５がＴＲ１１のＰ＋型ドレイン拡散層５４に接続されている。ＴＲ１２のＮ＋型ソース層５６は、Ｐ型半導体基板５０の表面に形成されたＰ＋層５７を介してＰ型半導体基板５０と接続されている。したがって、Ｐ型半導体基板５０には、ＴＲ１２のＮ＋型ソース層５６に発生するこの逆極性電圧発生回路の出力電圧に設定されることになるが、Ｎ＋型ソース層５６とＰ型半導体基板５０とは接続されているので、バックゲートバイアス効果が防止される。

ＴＲ１３は、Ｐ型半導体基板５０の表面に形成された第２のＮウエル５８内に形成され、Ｐ＋型ソース層６０と第２のＮウエル５８とが、第２のＮウエル５８表面に形成されたＮ＋層５９を介して接続されている。このＴＲ１３は、第２のＮウエル５８によってＰ型半導体基板５０や他のトランジスタから電気的に分離されている。また、Ｐ＋型ソース層６０には電源電圧ＶＨが印加されている。したがって、第２のＮウエル５８の電圧は、Ｐ型半導体基板５０の電圧変動や他のトランジスタの影響を受けることなく、ＶＨに安定し、バックゲートバイアス効果が防止される。

ＴＲ１４は、Ｐ型半導体基板５０の表面に形成された第３のＮウエル６２内に形成され、Ｐ＋型ソース層６４と第３のＮウエル６２とが、第３のＮウエル６２表面に形成されたＮ＋層６３を介して接続されている。このＴＲ１４は、第３のＮウエル６２によってＰ型半導体基板５０や他のトランジスタから電気的に分離されている。したがって、第３のＮウエル６２の電圧は、Ｐ型半導体基板５０の電圧変動や他のトランジスタの影響を受けることなく、Ｐ＋型ソース層６４の電圧に設定され、バックゲートバイアス効果が防止される。

次に、この回路の動作例について図４を参照しながら説明する。図４は、この回路の定常状態における動作タイミング図である。タイミング制御回路３０により、信号Ｓ１２をロウレベル（ノードＮ１２の電圧）に立ち下げ、ＴＲ１２をオフした後に、ＴＲ１３のゲート入力信号Ｓ１３をロウレベル（ノードＮ１２の電圧）、ＴＲ１４のゲート入力信号Ｓ１４をハイレベル（ＶＨ）にしてＴＲ１３をオン、ＴＲ１４をオフさせる。

そして、信号Ｓ１１をロウレベル（ノードＮ１２の電圧）に立ち下げ、ＴＲ１１をオンする。これにより、駆動回路１５の出力ノードであるノードＮ１３は電圧ＶＨに設定され、ＴＲ１１とＴＲ１２の接続点のノードＮ１１は接地電圧Ｖｓｓに近づけられる。ここで、ＴＲ１２を最初にオフさせているのは、ＴＲ１２を介して、ノードＮ１１からノードＮ１２へ向けて電流の逆流が起こるのを防止するためである。

次に、信号Ｓ１１をハイレベル（ＶＨ）に立ち上げ、ＴＲ１１をオフした後に、ＴＲ１３のゲート入力信号Ｓ１３をハイレベル（ＶＨ）、ＴＲ１４のゲート入力信号Ｓ１４をロウレベル（ノードＮ１２の電圧）にしてＴＲ１３をオフ、ＴＲ１４をオンさせる。これにより、駆動回路１５の出力ノードであるノードＮ１３は電圧ＶＨからＶｓｓに変化し、容量素子１０による容量カップリングによりノードＮ１１の電圧が下がる。その後、信号Ｓ１２をハイレベル（ＶＨ）に立ち上げ、ＴＲ１２をオンさせることにより、ＴＲ１２を通してノードＮ１２からノードＮ１１へ電流が流れ、ノードＮ１２の電圧、ノードＮ１２に接続された出力端子２０の電圧が下がる。ここで、ＴＲ１１をオフした後に、駆動回路１５の出力を切り替えているのは、ＴＲ１１を介して、接地電圧ＶｓｓからノードＮ１１へ向けて電流の逆流が起こるのを防止するためである。

次に、信号Ｓ１２をロウレベル（ノードＮ１２の電圧）に立ち下げ、ＴＲ１２をオフした後に、ＴＲ１３のゲート入力信号Ｓ１３をロウレベル（ノードＮ１２の電圧）、ＴＲ１４のゲート入力信号Ｓ１４をハイレベル（ＶＨ）にしてＴＲ１３をオン、ＴＲ１４をオフさせる。そして、信号Ｓ１１をロウレベル（ノードＮ１２の電圧）に立ち下げ、ＴＲ１１をオンすることで初期状態に戻る。この動作を繰り返すことにより、ノードＮ２２は電圧ＶＨの逆極性電圧である−ＶＨとなる。

このように、本実施形態の極性電圧発生回路によれば、Ｐ型半導体基板を用いて、正の電圧ＶＨから負の電圧−ＶＨを生成することができ、しかも、Ｐチャネル型のＴＲ１１，ＴＲ１３，ＴＲ１４がそれぞれ、第１，第２，第３のＮウエル５１，５８，６２内に形成され互いに電気的にＰ型半導体基板５０から分離されているので、バックゲートバイアス効果を受けず、その影響によるリーク電流の発生を防止することができる。

なお、本実施形態では、正の電圧（例えば、＋１５Ｖ）から負の電圧（−１５Ｖ）を生成する極性電圧発生回路について説明したが、同じ技術的思想に基づいて、逆に負の電圧（例えば、−１５Ｖ）から正の電圧（＋１５Ｖ）を生成することもできる。この場合には、Ｐ型半導体基板５０の代わりにＮ型半導体基板を用い、ウエルとＭＯＳトランジスタの導電型を反転すればよい。

具体的には、第１の電荷転送用ＭＯＳトランジスタＴＲ１１、第１及び第２の駆動用ＭＯＳトランジスタＴＲ１３，１４をＮチャネル型で構成し、これらのトランジスタを分離されたＰウエル内に形成する。また、第２の電荷転送用ＭＯＳトランジスタＴＲ１２については、Ｐチャネル型で構成し、Ｎ型半導体基板表面に形成する。そして、レベルシフト回路ＬＳ２０は、入力信号Ｓ１０を負の電圧（−１５Ｖ）とノードＮ１２の電圧の間でスウィングする信号にレベルするように設計変更する。

これにより、タイミング制御回路３０の出力信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４に基づき、これらのトランジスタをオンオフ制御できる。さらに、第１の駆動用ＭＯＳトランジスタＴＲ１３のドレインは、接地電圧Ｖｓｓに接続し、第２の駆動用ＭＯＳトランジスタＴＲ１４のソースは、負の電圧（−１５Ｖ）に接続すればよい。これにより、第２の電荷転送用ＭＯＳトランジスタＴＲ１２のソースから正の電圧（＋１５Ｖ）を生成することができる。

本発明の実施形態に係る逆極性電圧発生回路の回路図である。本発明の実施形態に係る逆極性電圧発生回路のレベルシフト回路の回路図である。本発明の実施形態に係る逆極性電圧発生回路を構成するＭＯＳトランジスタの断面図である。本発明の実施形態に係る逆極性電圧発生回路の動作タイミング図である。背景技術に係る逆極性電圧発生回路の回路図である。

符号の説明

ＴＲ１１第１の電荷転送用ＭＯＳトランジスタ
ＴＲ１２第２の電荷転送用ＭＯＳトランジスタ
ＴＲ１３第１の駆動用ＭＯＳトランジスタ
ＴＲ１４第２の駆動用ＭＯＳトランジスタ
１０容量素子１５ＥＥインバータ２０出力端子
３０タイミング制御回路４０インバータ４１コンパレータ
４２インバータ

Claims

ソースが接地された第１の電荷転送用ＭＯＳトランジスタと、
前記第１電荷転送用のＭＯＳトランジスタのドレインにドレインが接続された第２の電荷転送用ＭＯＳトランジスタと、
ソースに電源電圧ＶＨが供給された第１の駆動用ＭＯＳトランジスタと、
ソースが前記第１の駆動用ＭＯＳトランジスタのドレインに接続されドレインが接地された第２の駆動用ＭＯＳトランジスタと、
前記第１及び第２の電荷転送用ＭＯＳトランジスタの接続点に一方の端子が接続され前記第１及び第２の駆動用ＭＯＳトランジスタの接続点に他方の端子が接続された容量素子と、
前記第１及び第２の電荷転送用ＭＯＳトランジスタ並びに前記第１及び第２の駆動用ＭＯＳトランジスタのオンオフを制御する制御回路と、を備え、前記第２の電荷転送用ＭＯＳトランジスタのソースから、前記電源電圧ＶＨの極性を反転した反転電源電圧−ＶＨを出力する逆極性電圧発生回路において、
前記第１の電荷転送用ＭＯＳトランジスタ、前記第１及び第２の駆動用ＭＯＳトランジスタがＰチャネル型、前記第２の電荷転送用ＭＯＳトランジスタがＮチャネル型で形成され、これらのＭＯＳトランジスタがすべて同一のＰ型半導体基板表面に形成され、
前記第１の電荷転送用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第１のＮウエル内に形成されると共に、そのソースが該第１のＮウエルに接続され、
前記第１の駆動用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第２のＮウエル内に形成されると共に、そのソースが該第２のＮウエルに接続され、
前記第２の駆動用ＭＯＳトランジスタが前記Ｐ型半導体基板表面に形成された第３のＮウエル内に形成されると共に、そのソースが該第３のＮウエルに接続されたことを特徴とする逆極性電圧発生回路。
前記第１、第２及び第３のＮウエルが互いに分離されていることを特徴とする請求項１に記載の逆極性電圧発生回路。
前記第２の電荷転送ＭＯＳトランジスタのソースが前記Ｐ型半導体基板に接続されていることを特徴とする請求項１に記載の逆極性電圧発生回路。
前記制御回路により、前記第２の電荷転送用ＭＯＳトランジスタをオフさせた状態で、前記第１の電荷転送用ＭＯＳトランジスタをオン、前記第１の駆動用ＭＯＳトランジスタをオン、前記第２の駆動用ＭＯＳトランジスタをオフさせることで、前記第１及び第２の電荷転送用ＭＯＳトランジスタの接続点の電圧を接地電圧に設定し、次に、前記制御回路により前記第１の電荷転送用ＭＯＳトランジスタをオフさせた状態で、前記第２の電荷転送用ＭＯＳトランジスタをオン、前記第１の駆動用ＭＯＳトランジスタをオフ、前記第２の駆動用ＭＯＳトランジスタをオンさせることで、前記コンデンサの容量カップリングにより前記第１及び第２の電荷転送用ＭＯＳトランジスタの接続点の電圧を接地電圧から低下させることを特徴とする請求項１に記載の逆極性電圧発生回路。
前記制御回路は、それに入力されるクロック信号を前記電源電圧ＶＨと前記第２の電荷転送用ＭＯＳトランジスタのソースの電圧との間でスウィングさせるようにレベルシフトさせるレベルシフト回路と、このレベルシフト回路の出力のタイミングを制御するタイミング制御回路と、を備え、前記タイミング制御回路の出力を前記第１及び第２の電荷転送用ＭＯＳトランジスタ並びに前記第１及び第２の駆動用ＭＯＳトランジスタの各ゲートに印加することを特徴とする請求項４に記載の逆極性電圧発生回路。