JP3386661B2 - 出力バッファ - Google Patents
出力バッファInfo
- Publication number
- JP3386661B2 JP3386661B2 JP14490896A JP14490896A JP3386661B2 JP 3386661 B2 JP3386661 B2 JP 3386661B2 JP 14490896 A JP14490896 A JP 14490896A JP 14490896 A JP14490896 A JP 14490896A JP 3386661 B2 JP3386661 B2 JP 3386661B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- potential
- effect transistor
- power source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 53
- 230000005685 electric field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタを使用したＬＳＩにおいて、ＬＳＩチップ内の電気
信号を外部に取り出すため等に設ける出力バッファに係
り、特に低電源電圧化、高速化、低消費電力化を図った
出力バッファに関するものである。
スタを使用したＬＳＩにおいて、ＬＳＩチップ内の電気
信号を外部に取り出すため等に設ける出力バッファに係
り、特に低電源電圧化、高速化、低消費電力化を図った
出力バッファに関するものである。
【０００２】
【従来の技術】従来の出力バッファについては、例えば
特開平６−１６３３１８号を参照されたい。その要部の
回路構成を図５に示す。４は従来の出力バッファであ
り、ｐ型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳ
トランジスタと呼ぶ）Ｑ４と、ｎ型ＭＯＳ電界効果トラ
ンジスタ（以下、ｎＭＯＳトランジスタと呼ぶ）Ｑ２と
から構成されている。Ｔ１、Ｔ２は入力節点、Ｔ３は出
力節点である。
特開平６−１６３３１８号を参照されたい。その要部の
回路構成を図５に示す。４は従来の出力バッファであ
り、ｐ型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳ
トランジスタと呼ぶ）Ｑ４と、ｎ型ＭＯＳ電界効果トラ
ンジスタ（以下、ｎＭＯＳトランジスタと呼ぶ）Ｑ２と
から構成されている。Ｔ１、Ｔ２は入力節点、Ｔ３は出
力節点である。
【０００３】このような出力バッファでは、低電源電圧
化のために電源電圧Ｖddを低くしていくと、ｐＭＯＳト
ランジスタＱ４とｎＭＯＳトランジスタＱ２の駆動力を
釣り合わせるため、ｐＭＯＳトランジスタＱ４のサイズ
を大きくする必要がある。このため、出力節点Ｔ３の寄
生容量Ｃの値が増大し、出力節点Ｔ３を高速に駆動でき
なくなるという問題があった。
化のために電源電圧Ｖddを低くしていくと、ｐＭＯＳト
ランジスタＱ４とｎＭＯＳトランジスタＱ２の駆動力を
釣り合わせるため、ｐＭＯＳトランジスタＱ４のサイズ
を大きくする必要がある。このため、出力節点Ｔ３の寄
生容量Ｃの値が増大し、出力節点Ｔ３を高速に駆動でき
なくなるという問題があった。
【０００４】そこで、従来では、ｐＭＯＳトランジスタ
Ｑ４のしきい値電圧の絶対値を、ｎＭＯＳトランジスタ
Ｑ２のそれに比べて小さく設定することで、ｐＭＯＳト
ランジスタＱ４の駆動力を確保すると共に、高速化、小
型化を図り、出力節点Ｔ３の寄生容量Ｃの値を低減して
いる。この寄生容量Ｃの値は、数十〜百ｐＦのオーダで
ある。
Ｑ４のしきい値電圧の絶対値を、ｎＭＯＳトランジスタ
Ｑ２のそれに比べて小さく設定することで、ｐＭＯＳト
ランジスタＱ４の駆動力を確保すると共に、高速化、小
型化を図り、出力節点Ｔ３の寄生容量Ｃの値を低減して
いる。この寄生容量Ｃの値は、数十〜百ｐＦのオーダで
ある。
【０００５】出力バッファ４の出力は、「Ｌ」レベル
（＝Ｖgnd ＝０Ｖ）、又は「Ｈ」レベル（＝Ｖdd）、又
はハイインピーダンスのいずれかの状態をとる。図５で
は、入力節点Ｔ１に「Ｈ」レベルの信号、Ｔ２に「Ｌ」
レベルの信号を入力し、両ＭＯＳトランジスタＱ４、Ｑ
２を共に遮断状態に制御して、出力節点Ｔ３をハイイン
ピーダンスにした状態を示している。
（＝Ｖgnd ＝０Ｖ）、又は「Ｈ」レベル（＝Ｖdd）、又
はハイインピーダンスのいずれかの状態をとる。図５で
は、入力節点Ｔ１に「Ｈ」レベルの信号、Ｔ２に「Ｌ」
レベルの信号を入力し、両ＭＯＳトランジスタＱ４、Ｑ
２を共に遮断状態に制御して、出力節点Ｔ３をハイイン
ピーダンスにした状態を示している。
【０００６】ｐＭＯＳトランジスタＱ４の駆動力は、し
きい値電圧の絶対値を下げることで確保できるが、ＭＯ
Ｓトランジスタのしきい値電圧を低くするとサブスレッ
ショルドリーク電流が増大する。そのため、ｐＭＯＳト
ランジスタＱ４のリーク電流（Ｉleak）はｎＭＯＳトラ
ンジスタＱ２のそれに比べて大きくなる。ハイインピー
ダンスの状態では、ｎＭＯＳトランジスタＱ２が遮断状
態となるため、ｐＭＯＳトランジスタＱ４のリーク電流
が接地に流れることを防ぐことができるが、寄生容量Ｃ
へ流れてしまう。ｐＭＯＳトランジスタＱ４のリーク電
流は寄生容量Ｃが電源電圧Ｖddに充電されるまで流れ続
ける。
きい値電圧の絶対値を下げることで確保できるが、ＭＯ
Ｓトランジスタのしきい値電圧を低くするとサブスレッ
ショルドリーク電流が増大する。そのため、ｐＭＯＳト
ランジスタＱ４のリーク電流（Ｉleak）はｎＭＯＳトラ
ンジスタＱ２のそれに比べて大きくなる。ハイインピー
ダンスの状態では、ｎＭＯＳトランジスタＱ２が遮断状
態となるため、ｐＭＯＳトランジスタＱ４のリーク電流
が接地に流れることを防ぐことができるが、寄生容量Ｃ
へ流れてしまう。ｐＭＯＳトランジスタＱ４のリーク電
流は寄生容量Ｃが電源電圧Ｖddに充電されるまで流れ続
ける。
【０００７】
【発明が解決しようとする課題】したがって、従来形の
出力バッファ４では、出力節点Ｔ３がハイインピーダン
スになる場合に、寄生容量Ｃに電荷を充電する分だけ余
分に電力を消費する。特に、寄生容量Ｃの値が大きい場
合は、その容量Ｃを充電するために多くの電力を消費す
るので、低消費電力を重視するＭＯＳＬＳＩでは大きな
問題となる。
出力バッファ４では、出力節点Ｔ３がハイインピーダン
スになる場合に、寄生容量Ｃに電荷を充電する分だけ余
分に電力を消費する。特に、寄生容量Ｃの値が大きい場
合は、その容量Ｃを充電するために多くの電力を消費す
るので、低消費電力を重視するＭＯＳＬＳＩでは大きな
問題となる。
【０００８】本発明の目的は、上記した問題を解決し、
高速化、低電源電圧化を図り、同時に出力がハイインピ
ーダンスの場合に出力節点に流れるリーク電流による電
力消費を低減した出力バッファを提供することである。
高速化、低電源電圧化を図り、同時に出力がハイインピ
ーダンスの場合に出力節点に流れるリーク電流による電
力消費を低減した出力バッファを提供することである。
【０００９】第１の発明は、第１、第２の入力接点に印
加する高電位又は低電位の２つの入力信号により出力接
点の電位を高電位、低電位、又はハイインピーダンスの
状態に制御する出力バッファにおいて、低しきい値電圧
の第１の電界効果トランジスタと高しきい値電圧の第２
の電界効果トランジスタを第１の電源と第２の電源との
間に前記第１の電界効果トランジスタが前記第１の電源
側となり前記第２の電界効果トランジスタが前記第２の
電源側となるように直列接続し、前記第１の電界効果ト
ランジスタのゲートを前記第１の入力接点に接続すると
共に、前記第２の電界効果トランジスタのゲートを前記
第２の入力接点に接続し、前記第１、第２の電界効果ト
ランジスタの共通接続点を前記出力接点に接続し、前記
第１の電源を高電位電源とするとともに前記第２の電源
を低電位電源とし、前記第１、第２の電界効果トランジ
スタをｎ型として構成した。第２の発明は、第１、第２
の入力接点に印加する高電位又は低電位の２つの入力信
号により出力接点の電位を高電位、低電位、又はハイイ
ンピーダンスの状態に制御する出力バッファにおいて、
低しきい値電圧の第１の電界効果トランジスタと高しき
い値電圧の第２の電界効果トランジスタを第１の電源と
第２の電源との間に前記第１の電界効果トランジスタが
前記第１の電源側となり前記第２の電界効果トランジス
タが前記第２の電源側となるように直列接続し、前記第
１の電界効果トランジスタのゲートを前記第１の入力接
点に接続すると共に、前記第２の電界効果トランジスタ
のゲートを前記第２の入力接点に接続し、前記第１、第
２の電界効果トランジスタの共通接続点を前記出力接点
に接続し、前記第１の電源を低電位電源とするとともに
前記第２の電源を高電位電源とし、前記第１、第２の電
界効果トランジスタをｐ型として構成した。第３の発明
は、第１又は第２の発明において、前記第１の電界効果
トランジスタに並列に該第１の電界効果トランジスタと
逆導電型でかつ高しきい値電圧の第３の電界効果トラン
ジスタを接続し、該第３の電界効果トランジスタのゲー
トをインバータを介して前記第１の入力接点に接続して
構成した。第４の発明は、第１又は第３の発明におい
て、前記第１の入力接点と前記第１の電界効果トランジ
スタのゲートとの間に、入力する信号の電位を前記高電
位電 源の電位よりも高い電位に昇圧する回路を介挿して
構成した。第５の発明は、第２又は第３の発明におい
て、前記第１の入力接点と前記第１の電界効果トランジ
スタのゲートとの間に、入力する信号の電位を前記低電
位電源の電位よりも低い電位に降圧する回路を介挿して
構成した。第６の発明は、第１乃至第５のいずれか１つ
の発明において、前記電界効果トランジスタが、ＭＯＳ
トランジスタであるよう構成した。
加する高電位又は低電位の２つの入力信号により出力接
点の電位を高電位、低電位、又はハイインピーダンスの
状態に制御する出力バッファにおいて、低しきい値電圧
の第１の電界効果トランジスタと高しきい値電圧の第２
の電界効果トランジスタを第１の電源と第２の電源との
間に前記第１の電界効果トランジスタが前記第１の電源
側となり前記第２の電界効果トランジスタが前記第２の
電源側となるように直列接続し、前記第１の電界効果ト
ランジスタのゲートを前記第１の入力接点に接続すると
共に、前記第２の電界効果トランジスタのゲートを前記
第２の入力接点に接続し、前記第１、第２の電界効果ト
ランジスタの共通接続点を前記出力接点に接続し、前記
第１の電源を高電位電源とするとともに前記第２の電源
を低電位電源とし、前記第１、第２の電界効果トランジ
スタをｎ型として構成した。第２の発明は、第１、第２
の入力接点に印加する高電位又は低電位の２つの入力信
号により出力接点の電位を高電位、低電位、又はハイイ
ンピーダンスの状態に制御する出力バッファにおいて、
低しきい値電圧の第１の電界効果トランジスタと高しき
い値電圧の第２の電界効果トランジスタを第１の電源と
第２の電源との間に前記第１の電界効果トランジスタが
前記第１の電源側となり前記第２の電界効果トランジス
タが前記第２の電源側となるように直列接続し、前記第
１の電界効果トランジスタのゲートを前記第１の入力接
点に接続すると共に、前記第２の電界効果トランジスタ
のゲートを前記第２の入力接点に接続し、前記第１、第
２の電界効果トランジスタの共通接続点を前記出力接点
に接続し、前記第１の電源を低電位電源とするとともに
前記第２の電源を高電位電源とし、前記第１、第２の電
界効果トランジスタをｐ型として構成した。第３の発明
は、第１又は第２の発明において、前記第１の電界効果
トランジスタに並列に該第１の電界効果トランジスタと
逆導電型でかつ高しきい値電圧の第３の電界効果トラン
ジスタを接続し、該第３の電界効果トランジスタのゲー
トをインバータを介して前記第１の入力接点に接続して
構成した。第４の発明は、第１又は第３の発明におい
て、前記第１の入力接点と前記第１の電界効果トランジ
スタのゲートとの間に、入力する信号の電位を前記高電
位電 源の電位よりも高い電位に昇圧する回路を介挿して
構成した。第５の発明は、第２又は第３の発明におい
て、前記第１の入力接点と前記第１の電界効果トランジ
スタのゲートとの間に、入力する信号の電位を前記低電
位電源の電位よりも低い電位に降圧する回路を介挿して
構成した。第６の発明は、第１乃至第５のいずれか１つ
の発明において、前記電界効果トランジスタが、ＭＯＳ
トランジスタであるよう構成した。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
［第１の実施の形態］図１は本発明の第１の実施の形態
を示す出力バッファ１Ａの回路図である。図５で説明し
たものと同一のものには同一の符号を附してその詳しい
説明は省略する。Ｑ１はｎＭＯＳトランジスタであっ
て、電源電圧Ｖddと接地（Ｖgnd ）との間においてｎＭ
ＯＳトランジスタＱ２と直列接続し、そのしきい値電圧
の絶対値は、ｎＭＯＳトランジスタＱ２のそれに比べて
小さく設定し、電源電圧Ｖddが低い場合でも動作を高速
化できるようにしている。
を示す出力バッファ１Ａの回路図である。図５で説明し
たものと同一のものには同一の符号を附してその詳しい
説明は省略する。Ｑ１はｎＭＯＳトランジスタであっ
て、電源電圧Ｖddと接地（Ｖgnd ）との間においてｎＭ
ＯＳトランジスタＱ２と直列接続し、そのしきい値電圧
の絶対値は、ｎＭＯＳトランジスタＱ２のそれに比べて
小さく設定し、電源電圧Ｖddが低い場合でも動作を高速
化できるようにしている。
【００１５】ここで、入力節点Ｔ１、Ｔ２に「Ｈ」レベ
ル（＝Ｖdd）又は「Ｌ」レベル（＝Ｖgnd ）の信号を印
加すると、出力節点Ｔ３は「Ｌ」レベル、「Ｈ」レベル
（Ｖdd−Ｖth1 ）、又はハイインピーダンスのいずれか
の状態をとる。Ｖth1 はｎＭＯＳトランジスタＱ１のし
きい値電圧である。図１の状態は、入力節点Ｔ１、Ｔ２
に「Ｌ」レベルの信号を入力して両ＭＯＳトランジスタ
Ｑ１、Ｑ２を共に遮断状態に制御することで、出力節点
Ｔ３をハイインピーダンスにした状態を示している。図
５に示した従来例とは、プルアップ用のトランジスタ
に、低しきい値電圧のｎＭＯＳトランジスタＱ１を使用
したことろが異なる。
ル（＝Ｖdd）又は「Ｌ」レベル（＝Ｖgnd ）の信号を印
加すると、出力節点Ｔ３は「Ｌ」レベル、「Ｈ」レベル
（Ｖdd−Ｖth1 ）、又はハイインピーダンスのいずれか
の状態をとる。Ｖth1 はｎＭＯＳトランジスタＱ１のし
きい値電圧である。図１の状態は、入力節点Ｔ１、Ｔ２
に「Ｌ」レベルの信号を入力して両ＭＯＳトランジスタ
Ｑ１、Ｑ２を共に遮断状態に制御することで、出力節点
Ｔ３をハイインピーダンスにした状態を示している。図
５に示した従来例とは、プルアップ用のトランジスタ
に、低しきい値電圧のｎＭＯＳトランジスタＱ１を使用
したことろが異なる。
【００１６】本実施の形態の出力バッファ１Ａは、プル
アップ用としてｎＭＯＳトランジスタＱ１を用いている
ため、出力節点Ｔ３がハイインピーダンスになったとき
に、その出力節点Ｔ３の電位がΔＶであったとすると、
そのｎＭＯＳトランジスタＱ１がソース（出力節点Ｔ
３）を基準にしてゲートに逆バイアス（−ΔＶ）が印加
されたかたちになるので、リーク電流が減少する。
アップ用としてｎＭＯＳトランジスタＱ１を用いている
ため、出力節点Ｔ３がハイインピーダンスになったとき
に、その出力節点Ｔ３の電位がΔＶであったとすると、
そのｎＭＯＳトランジスタＱ１がソース（出力節点Ｔ
３）を基準にしてゲートに逆バイアス（−ΔＶ）が印加
されたかたちになるので、リーク電流が減少する。
【００１７】また、一般にしきい値電圧Ｖthは、基板バ
イアスが０Ｖのときのしきい値電圧をＶth0 、γを基板
バイアス効果係数、φを基板の静電ポテンシャル、Ｖsb
を基板に対するソース電位とすると、 Ｖth＝Ｖth0 ＋γ［（２｜φ｜＋Ｖsb）1/2 −（２｜φ
｜）1/2 ］ で表され、基板に対してソース電位Ｖsbが大きくなる
と、しきい値電圧Ｖthが大きくなる。図１に示した構成
の場合、Ｖsb＝ΔＶとなり、ｎＭＯＳトランジスタＱ１
のしきい値電圧Ｖth1 が増大する。以上の２つの効果に
より、トランジスタＱ１のリーク電流は低減される。
イアスが０Ｖのときのしきい値電圧をＶth0 、γを基板
バイアス効果係数、φを基板の静電ポテンシャル、Ｖsb
を基板に対するソース電位とすると、 Ｖth＝Ｖth0 ＋γ［（２｜φ｜＋Ｖsb）1/2 −（２｜φ
｜）1/2 ］ で表され、基板に対してソース電位Ｖsbが大きくなる
と、しきい値電圧Ｖthが大きくなる。図１に示した構成
の場合、Ｖsb＝ΔＶとなり、ｎＭＯＳトランジスタＱ１
のしきい値電圧Ｖth1 が増大する。以上の２つの効果に
より、トランジスタＱ１のリーク電流は低減される。
【００１８】また、ハイインピーダンスの状態に変化し
たとき、出力節点Ｔ３の電位が接地電位Ｖgnd であった
場合、最初、ｎＭＯＳトランジスタＱ１から寄生容量Ｃ
にリーク電流が流れるが、出力節点Ｔ３の電位の上昇に
応じて、前述の効果よりリーク電流は低減される。した
がって、本実施の形態では、ハイインピーダンス状態
で、トランジスタＱ１のリーク電流を低減することがで
き、低消費電力化を図ることができる。
たとき、出力節点Ｔ３の電位が接地電位Ｖgnd であった
場合、最初、ｎＭＯＳトランジスタＱ１から寄生容量Ｃ
にリーク電流が流れるが、出力節点Ｔ３の電位の上昇に
応じて、前述の効果よりリーク電流は低減される。した
がって、本実施の形態では、ハイインピーダンス状態
で、トランジスタＱ１のリーク電流を低減することがで
き、低消費電力化を図ることができる。
【００１９】［第２の実施の形態］図２は本発明の第２
の実施の形態を示す出力バッファ１Ｂの回路図である。
本実施の形態では、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。図１に示した実施の形態と
は、ソースを電源に接続しドレインを出力節点Ｔ３に接
続したｐＭＯＳトランジスタＱ３と、そのｐＭＯＳトラ
ンジスタＱ３のゲートと入力節点Ｔ１との間に介挿した
インバータ２を設けたところが異なる。
の実施の形態を示す出力バッファ１Ｂの回路図である。
本実施の形態では、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。図１に示した実施の形態と
は、ソースを電源に接続しドレインを出力節点Ｔ３に接
続したｐＭＯＳトランジスタＱ３と、そのｐＭＯＳトラ
ンジスタＱ３のゲートと入力節点Ｔ１との間に介挿した
インバータ２を設けたところが異なる。
【００２０】ここでは、電圧Ｖdd補償用のｐＭＯＳトラ
ンジスタＱ３のしきい値電圧の絶対値をｎＭＯＳトラン
ジスタＱ１のそれに比べて高く設定し、ｐＭＯＳトラン
ジスタＱ３のリーク電流による消費電力の増大を抑えて
いる。入力節点Ｔ１の電位をＶddにし、入力節点Ｔ２の
電位をＶgnd にすると、ｎＭＯＳトランジスタＱ１は出
力節点Ｔ３の電位を「Ｖdd−Ｖth1 」まで上昇させる
が、このときインバータ２を介してｐＭＯＳトランジス
タＱ３が導通状態に制御されるので、その出力節点Ｔ３
の電位がＶddにまで上昇し、「Ｈ」レベル出力としてＶ
ddの電圧を確保することができる。
ンジスタＱ３のしきい値電圧の絶対値をｎＭＯＳトラン
ジスタＱ１のそれに比べて高く設定し、ｐＭＯＳトラン
ジスタＱ３のリーク電流による消費電力の増大を抑えて
いる。入力節点Ｔ１の電位をＶddにし、入力節点Ｔ２の
電位をＶgnd にすると、ｎＭＯＳトランジスタＱ１は出
力節点Ｔ３の電位を「Ｖdd−Ｖth1 」まで上昇させる
が、このときインバータ２を介してｐＭＯＳトランジス
タＱ３が導通状態に制御されるので、その出力節点Ｔ３
の電位がＶddにまで上昇し、「Ｈ」レベル出力としてＶ
ddの電圧を確保することができる。
【００２１】［第３の実施の形態］図３は本発明の第３
の実施の形態を示す出力バッファ１Ｃの回路図である。
本実施の形態でも、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。図２に示した第２の実施の形
態とは、ｐＭＯＳトランジスタＱ３とインバータ２を削
除して、入力節点Ｔ１とｎＭＯＳトランジスタＱ１のゲ
ートＴ４との間に昇圧回路３を介挿したところが異る。
この昇圧回路３は、入力する信号の電圧がＶgnd のとき
はそのまま出力し、Ｖddのときはそれを昇圧して出力す
る。
の実施の形態を示す出力バッファ１Ｃの回路図である。
本実施の形態でも、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。図２に示した第２の実施の形
態とは、ｐＭＯＳトランジスタＱ３とインバータ２を削
除して、入力節点Ｔ１とｎＭＯＳトランジスタＱ１のゲ
ートＴ４との間に昇圧回路３を介挿したところが異る。
この昇圧回路３は、入力する信号の電圧がＶgnd のとき
はそのまま出力し、Ｖddのときはそれを昇圧して出力す
る。
【００２２】入力節点Ｔ１の電位をＶddに、入力節点Ｔ
２の電位をＶgnd にすると、ｎＭＯＳトランジスタＱ１
のゲートＴ４には、昇圧回路３によって電圧Ｖddよりも
高い電圧があらわれ、出力節点Ｔ３の電位を「Ｖdd−Ｖ
th1 」よりも高くすることができる。すなわち、この昇
圧回路３によりｎＭＯＳトランジスタＱ１のゲートＴ４
の電位を「Ｖdd＋Ｖth1 」以上にすることで、ｎＭＯＳ
トランジスタＱ１におけるしきい値電圧（Ｖth1 ）分の
電圧降下がなくなり、出力節点Ｔ３の電位をＶddにする
ことができる。
２の電位をＶgnd にすると、ｎＭＯＳトランジスタＱ１
のゲートＴ４には、昇圧回路３によって電圧Ｖddよりも
高い電圧があらわれ、出力節点Ｔ３の電位を「Ｖdd−Ｖ
th1 」よりも高くすることができる。すなわち、この昇
圧回路３によりｎＭＯＳトランジスタＱ１のゲートＴ４
の電位を「Ｖdd＋Ｖth1 」以上にすることで、ｎＭＯＳ
トランジスタＱ１におけるしきい値電圧（Ｖth1 ）分の
電圧降下がなくなり、出力節点Ｔ３の電位をＶddにする
ことができる。
【００２３】このように、本実施の形態では、昇圧回路
３を付加したことで、出力節点Ｔ３に得られる「Ｈ」レ
ベルの出力電圧値としてＶddを確保することができ、第
２の実施の形態と同様の効果を得ることができる。ま
た、ｎＭＳＯトランジスタＱ１のゲートＴ４に印加する
昇圧電圧に応じてｎＭＯＳトランジスタＱ１の導通抵抗
が小さくなるので、第２の実施の形態で示した例よりも
高速に「Ｈ」レベルの信号を出力できる効果がある。
３を付加したことで、出力節点Ｔ３に得られる「Ｈ」レ
ベルの出力電圧値としてＶddを確保することができ、第
２の実施の形態と同様の効果を得ることができる。ま
た、ｎＭＳＯトランジスタＱ１のゲートＴ４に印加する
昇圧電圧に応じてｎＭＯＳトランジスタＱ１の導通抵抗
が小さくなるので、第２の実施の形態で示した例よりも
高速に「Ｈ」レベルの信号を出力できる効果がある。
【００２４】［第４の実施の形態］図４は本発明の第４
の実施の形態を示す出力バッファ１Ｄの回路図である。
本実施の形態でも、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。この第４の実施の形態は第２
の実施の形態の回路において、入力節点Ｔ１とｎＭＯＳ
トランジスタＱ１のゲートとの間に第３の実施の形態で
説明した昇圧回路３を介挿したものである。
の実施の形態を示す出力バッファ１Ｄの回路図である。
本実施の形態でも、「Ｈ」レベルの出力として電圧Ｖdd
を補償する場合に適する。この第４の実施の形態は第２
の実施の形態の回路において、入力節点Ｔ１とｎＭＯＳ
トランジスタＱ１のゲートとの間に第３の実施の形態で
説明した昇圧回路３を介挿したものである。
【００２５】入力節点Ｔ１の電位をＶddにし、入力節点
Ｔ２の電位をＶgnd にすると、ｎＭＯＳトランジスタＱ
１のゲートＴ４に電圧Ｖddよりも高い電圧があらわれ、
出力節点Ｔ３の電位を「Ｖdd−Ｖth1 」よりも高くする
ことができる。前記第３の実施の形態と同様に、そのゲ
ートＴ４の電位を「Ｖdd＋Ｖth1 」以上にすることで、
トランジスタＱ１におけるしきい値電圧（Ｖth1 ）分の
電圧降下がなくなり、出力節点Ｔ３の電位としてをＶdd
を確保することができる。
Ｔ２の電位をＶgnd にすると、ｎＭＯＳトランジスタＱ
１のゲートＴ４に電圧Ｖddよりも高い電圧があらわれ、
出力節点Ｔ３の電位を「Ｖdd−Ｖth1 」よりも高くする
ことができる。前記第３の実施の形態と同様に、そのゲ
ートＴ４の電位を「Ｖdd＋Ｖth1 」以上にすることで、
トランジスタＱ１におけるしきい値電圧（Ｖth1 ）分の
電圧降下がなくなり、出力節点Ｔ３の電位としてをＶdd
を確保することができる。
【００２６】さらに、それと同時に、トランジスタＱ３
が導通して出力節点Ｔ３の電位がＶddにまで上がるのを
助長するので、第３の実施の形態の例に比べて、より高
速に「Ｈ」レベルの信号を出力することができる。
が導通して出力節点Ｔ３の電位がＶddにまで上がるのを
助長するので、第３の実施の形態の例に比べて、より高
速に「Ｈ」レベルの信号を出力することができる。
【００２７】さらに、出力節点Ｔ３から「Ｈ」レベルの
信号を長時間出力し続ける場合に、ゲートＴ４の昇圧電
圧がリーク電流等によって低下してトランジスタＱ１が
電圧Ｖddを出力できなくなっても、トランジスタＱ３に
よって出力節点Ｔ３の電位をＶddに確保できる。したが
って、第３の実施の形態に比べて、出力節点Ｔ３の
「Ｈ」レベルの出力として、電圧Ｖddを長時間補償でき
る効果がある。
信号を長時間出力し続ける場合に、ゲートＴ４の昇圧電
圧がリーク電流等によって低下してトランジスタＱ１が
電圧Ｖddを出力できなくなっても、トランジスタＱ３に
よって出力節点Ｔ３の電位をＶddに確保できる。したが
って、第３の実施の形態に比べて、出力節点Ｔ３の
「Ｈ」レベルの出力として、電圧Ｖddを長時間補償でき
る効果がある。
【００２８】［その他の実施の形態］なお、前記した各
実施の形態において、ＭＯＳトランジスタの導電型およ
び電源の極性をすべて逆にし、且つ昇圧回路３に代え
て、入力する信号の電圧を負方向に大きくする降圧回路
を使用しても、同様の作用効果を得ることができる。ま
た、以上の説明では電界効果トランジスタをすべてＭＳ
Ｏ構造のものとして説明したが、化合物半導体を用いた
ＭＩＳＦＥＴ、ＭＥＳＦＥＴ等を使用しても同様の作用
効果があることはいうまでもない。
実施の形態において、ＭＯＳトランジスタの導電型およ
び電源の極性をすべて逆にし、且つ昇圧回路３に代え
て、入力する信号の電圧を負方向に大きくする降圧回路
を使用しても、同様の作用効果を得ることができる。ま
た、以上の説明では電界効果トランジスタをすべてＭＳ
Ｏ構造のものとして説明したが、化合物半導体を用いた
ＭＩＳＦＥＴ、ＭＥＳＦＥＴ等を使用しても同様の作用
効果があることはいうまでもない。
【００２９】
【発明の効果】以上から第１、第２の発明によれば、第
１、第２の電界効果トランジスタを同一導電型とし、第
１の電界効果トランジスタのしきい値電圧を第２の電界
効果トランジスタのそれより小さくしているので、低電
源電圧化、高速化を達成でき、また出力接点をハイイン
ピーダンスに制御したときにその第１の電界効果トラン
ジスタのソースとゲートとの間に逆バイアスがかかりし
きい値電圧が大きくなるのでリーク電流が低減し低消費
電力化を達成できる。
１、第２の電界効果トランジスタを同一導電型とし、第
１の電界効果トランジスタのしきい値電圧を第２の電界
効果トランジスタのそれより小さくしているので、低電
源電圧化、高速化を達成でき、また出力接点をハイイン
ピーダンスに制御したときにその第１の電界効果トラン
ジスタのソースとゲートとの間に逆バイアスがかかりし
きい値電圧が大きくなるのでリーク電流が低減し低消費
電力化を達成できる。
【００３０】第３の発明によれば、出力接点を接地レベ
ルと反対側の電圧レベルに制御するときに、第３の電界
効果トランジスタによってその電圧レベルを充分な値に
設定することができる。
ルと反対側の電圧レベルに制御するときに、第３の電界
効果トランジスタによってその電圧レベルを充分な値に
設定することができる。
【００３１】第４の発明によれば、出力接点を高電圧レ
ベルに制御するときに、昇圧回路によってその電圧レベ
ルを充分な値に設定することができる。
ベルに制御するときに、昇圧回路によってその電圧レベ
ルを充分な値に設定することができる。
【００３２】第５の発明によれば、出力接点を低電圧レ
ベルに制御するときに、降圧回路によってその電圧レベ
ルを充分な値に設定することができる。
ベルに制御するときに、降圧回路によってその電圧レベ
ルを充分な値に設定することができる。
【００３３】以上のように本発明によれば、高速化、低
電源電圧化、低消費電力化を達成することができ、且つ
出力レベルを充分なレベルに確保することができ、ＭＯ
ＳＬＳＩ等に好適となる。
電源電圧化、低消費電力化を達成することができ、且つ
出力レベルを充分なレベルに確保することができ、ＭＯ
ＳＬＳＩ等に好適となる。
【図１】 本発明の第１の実施の形態の出力バッファの
回路図である。
回路図である。
【図２】 本発明の第２の実施の形態の出力バッファの
回路図である。
回路図である。
【図３】 本発明の第３の実施の形態の出力バッファの
回路図である。
回路図である。
【図４】 本発明の第４の実施の形態の出力バッファの
回路図である。
回路図である。
【図５】 従来の出力バッファの回路図である。
１Ａ、１Ｂ、１Ｃ、１Ｄ：本発明の出力バッファ、２：
インバータ、３：昇圧回路、５：従来の出力バッファ。
インバータ、３：昇圧回路、５：従来の出力バッファ。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−97706（ＪＰ，Ａ)
特開 平７−249979（ＪＰ，Ａ)
特開 昭61−214614（ＪＰ，Ａ)
特開 平２−226810（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 19/00
H03K 17/00
Claims (6)
- 【請求項１】第１、第２の入力接点に印加する高電位又
は低電位の２つの入力信号により出力接点の電位を高電
位、低電位、又はハイインピーダンスの状態に制御する
出力バッファにおいて、 低しきい値電圧の第１の電界効果トランジスタと高しき
い値電圧の第２の電界効果トランジスタを第１の電源と
第２の電源との間に前記第１の電界効果トランジスタが
前記第１の電源側となり前記第２の電界効果トランジス
タが前記第２の電源側となるように直列接続し、前記第
１の電界効果トランジスタのゲートを前記第１の入力接
点に接続すると共に、前記第２の電界効果トランジスタ
のゲートを前記第２の入力接点に接続し、前記第１、第
２の電界効果トランジスタの共通接続点を前記出力接点
に接続し、前記第１の電源を高電位電源とするとともに
前記第２の電源を低電位電源とし、前記第１、第２の電
界効果トランジスタをｎ型としたことを特徴とする出力
バッファ。 - 【請求項２】第１、第２の入力接点に印加する高電位又
は低電位の２つの入力信号により出力接点の電位を高電
位、低電位、又はハイインピーダンスの状態に制御する
出力バッファにおいて、 低しきい値電圧の第１の電界効果トランジスタと高しき
い値電圧の第２の電界効果トランジスタを第１の電源と
第２の電源との間に前記第１の電界効果トランジスタが
前記第１の電源側となり前記第２の電界効果トランジス
タが前記第２の電源側となるように直列接続し、前記第
１の電界効果トランジスタのゲートを前記第１の入力接
点に接続すると共に、前記第２の電界効果トランジスタ
のゲートを前記第２の入力接点に接続し、前記第１、第
２の電界効果トランジスタの共通接続点を前記出力接点
に接続し、前記第１の電源を低電位電源とするとともに
前記第２の電源を高電位電源とし、前記第１、第２の電
界効果トランジスタをｐ型としたことを特徴とする 出力
バッファ。 - 【請求項３】前記第１の電界効果トランジスタに並列に
該第１の電界効果トランジスタと逆 導電型でかつ高しき
い値電圧の第３の電界効果トランジスタを接続し、該第
３の電界効果トランジスタのゲートをインバータを介し
て前記第１の入力接点に接続したことを特徴とする請求
項１又は２に記載の出力バッファ。 - 【請求項４】前記第１の入力接点と前記第１の電界効果
トランジスタのゲートとの間に、入力する信号の電位を
前記高電位電源の電位よりも高い電位に昇圧する回路を
介挿したことを特徴とする請求項１又は３に記載の出力
バッファ。 - 【請求項５】前記第１の入力接点と前記第１の電界効果
トランジスタのゲートとの間に、入力する信号の電位を
前記低電位電源の電位よりも低い電位に降圧する回路を
介挿したことを特徴とする請求項２又は３に記載の出力
バッファ。 - 【請求項６】前記電界効果トランジスタが、ＭＯＳトラ
ンジスタであることを特徴とする請求項１乃至５のいず
れか１つに記載の出力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14490896A JP3386661B2 (ja) | 1996-05-16 | 1996-05-16 | 出力バッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14490896A JP3386661B2 (ja) | 1996-05-16 | 1996-05-16 | 出力バッファ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307420A JPH09307420A (ja) | 1997-11-28 |
| JP3386661B2 true JP3386661B2 (ja) | 2003-03-17 |
Family
ID=15373091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14490896A Expired - Fee Related JP3386661B2 (ja) | 1996-05-16 | 1996-05-16 | 出力バッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386661B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077984A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | リングオッシレータと遅延回路 |
| KR100364425B1 (ko) * | 2000-02-17 | 2002-12-11 | 주식회사 하이닉스반도체 | 출력 버퍼 회로 |
| JP4895216B2 (ja) * | 2007-11-05 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 電源装置 |
| JP5041496B2 (ja) * | 2011-11-21 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2013123359A2 (en) * | 2012-02-17 | 2013-08-22 | Calhoun Benton H | Energy harvesting and control for sensor node |
-
1996
- 1996-05-16 JP JP14490896A patent/JP3386661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307420A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3415241B2 (ja) | 電圧変換器 | |
| US6373321B1 (en) | CMOS semiconductor device | |
| US7554379B2 (en) | High-speed, low-power level shifter for mixed signal-level environments | |
| US5270589A (en) | Input/output buffer circuit for semiconductor integrated circuit | |
| JP3832575B2 (ja) | 負電圧出力チャージポンプ回路 | |
| US7486127B2 (en) | Transistor switch with integral body connection to prevent latchup | |
| US7423486B2 (en) | Silicon-on-insulator differential amplifier circuit | |
| JP2959449B2 (ja) | 出力回路 | |
| JP3386661B2 (ja) | 出力バッファ | |
| US6191624B1 (en) | Voltage comparator | |
| KR100241201B1 (ko) | 버스홀드회로 | |
| JPH0249519B2 (ja) | ||
| JPH1032481A (ja) | 論理回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| US7230453B2 (en) | Output buffer providing multiple voltages | |
| JPS5842659B2 (ja) | トランジスタカイロ | |
| JPS60223322A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP3077664B2 (ja) | 入力回路 | |
| JP3207305B2 (ja) | Ｂｉｍｏｓ回路 | |
| JP2821294B2 (ja) | ラッチアップ防止回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP2757632B2 (ja) | テスト信号発生回路 | |
| JP3144825B2 (ja) | 出力バッファ回路 | |
| JPH06232728A (ja) | 入出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |