JP4393550B2 - アクティブマトリクス基板及びその画素欠陥修正方法 - Google Patents

Description

本発明は、画素欠陥を修正可能なアクティブマトリクス基板及び画素欠陥修正方法に関するものである。

アクティブマトリクス基板の製造プロセスにおいては、異物や膜残り等によってＴＦＴのソース電極とドレイン電極との間で短絡（Ｓ−Ｄリーク）が生じたり、ソース電極とゲート電極との間で短絡（Ｓ−Ｇリーク）が生じたりすることがある。このようなリークが生じると画素電極に正常な電圧（ドレイン電圧）が印加されなくなり、液晶表示装置の表示画面上に輝点又は黒点等の点欠陥として現れることとなり、液晶表示装置の製造歩留りを低下させる。

このような画素欠陥を修正するため、隣接する画素との間に修正用の接続配線を予め配設した液晶表示装置が提案されている（例えば特許文献１〜４）。これらの提案によれば、画素欠陥が生じた場合に、修正用接続配線にレーザ照射等を行って、画素欠陥が生じた画素の画素電極と隣接する画素の画素電極とを電気的に導通させ、隣接画素と同電位の電圧を欠陥画素の画素電極に印加することで、欠陥画素を擬似的に駆動させる。
特開昭５９−１０１６９３号公報（第１頁） 特開平２−１３５３２０号公報（第１、４頁、第１図） 特開平８−３２８０３５号公報（第１、５頁、第１図） 特開２００２−３５０９０１号公報（第１７、２４頁、第２０図）

しかしながら、提案されている修正方法では、修正用接続配線を画素間を跨ぐように設置する必要があったため、修正用接続配線の面積の増加に伴い開口率が低下するという問題があった。

加えて、液晶表示装置においてγ特性の視野角依存性を改善するために、１つの画素を２以上の副画素に分割し、これらの副画素に異なる電圧を印加することが近年行われつつあるところ、このような１つの画素に２以上の副画素を設けた液晶表示装置における欠陥画素の修正は、これまでの修正方法では充分な画像品質を得ることはできない。

本発明はこのような従来の問題に鑑みてなされたものであり、その目的とするところは、１つの画素に２以上の副画素電極を備えたアクティブマトリクス基板における、異物や膜残り等によるＴＦＴ部分でのＳ−ＤリークやＳ−Ｇリークなどの欠陥に起因する画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板およびその画素欠陥修正方法を提供することにある。

また本発明の目的は、１つの画素に２以上の副画素電極を備えたアクティブマトリクス基板における、ＴＦＴ部分の欠陥に起因する画素欠陥を容易かつ確実に修正でき、しかも画像品質を低下させることのない画素欠陥修正方法を提供することにある。

本発明者等は、１つの画素に２以上の副画素電極を有するアクティブマトリックス基板において、主にＴＦＴ部分の欠陥に起因する画素欠陥を、表示品質を落とすことなく修正できないか鋭意検討を重ねた結果、画素欠陥の生じた画素の全部の副画素電極を修正するよりも、画素欠陥の生じた画素の一部の副画素について修正を行い、他の副画素については黒点化させる方が表示品質が向上するという知見を得た。これは、画素欠陥の生じた画素の全部の副画素電極に、隣接する副画素のＴＦＴから電圧を印加して欠陥を修正すると、画素の黒点化および輝点化を防止することはできるものの、導通された副画素同士が同じドレイン電圧によって駆動するため、修正された副画素は本来の点灯タイミングと点灯位置が異なり、また印加されるドレイン電圧も、副画素電極の容量バランスが崩れるため本来の設定値とは異なるため、修正後の表示品質が充分には高くならないのであろうと考えている。

本発明はこのような知見に基づきなされたものであり、本発明のアクティブマトリクス基板は、基板上に形成された複数本の走査信号線及びデータ信号線と、これらの信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、該薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、前記画素電極は異なる電圧を印加できる２以上の副画素電極を有し、前記データ信号線は少なくとも部分的に複線化された構造を有し、前記走査信号線を含む層に修正用接続電極を設け、前記修正用接続電極の一部がデータ信号線と絶縁層を介して重畳し、さらに他の一部がドレイン電極又はドレイン引出配線と絶縁層を介して重畳していることを特徴とする。

ここで、表示品質を低下させることなく欠陥画素を修正する観点から、前記の２以上の副画素電極の中で最も高い実効電圧が印加される副画素電極を識別するための識別表示を、複線化されたデータ信号線で囲まれた領域内の、前記走査信号線又は前記データ信号線に形成しておくのが好ましい。

走査信号線やデータ信号線の抵抗を上げることなく、最も高い実効電圧が印加される副画素電極を識別するためには、識別表示として、走査信号線又はデータ信号線から同一平面上で延出した突起を用いるのが好ましい。

また本発明の画素欠陥修正方法は、前記いずれかに記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、画素欠陥が生じた画素の少なくとも１つの副画素電極と、この画素に隣接する画素の副画素電極とを、前記データ信号線と前記修正用接続電極を介して導通させて略同電位にすると共に、画素欠陥が生じた画素の他の副画素は黒点化することを特徴とする。なお、前記副画素の黒点化は、画素電極に電圧を印加しない時は照射光を遮断するノーマリブラック型液晶表示装置の場合、Ｓ−Ｄリークでは画素電極に電圧が印加されないようにドレイン引出配線を切断することで行われ、ＴＦＴ部分でのＳ−ＧリークではＴＦＴを構成するゲートまたはソースの枝のどちらかと、ドレイン引出配線を切断することで行われる。一方画素電極に電圧を印加しない時は照射光を透過するノーマリホワイト型液晶表示装置の場合、Ｓ−Ｄリークでは欠陥画素の修正を行わず放置すればよく、ＴＦＴ部分でのＳ−ＧリークではＴＦＴを構成するゲートまたはソースの枝のどちらかを切断することで行われる。

ここで、表示品質を向上させる観点からは、画素欠陥が生じた画素の少なくとも１つの副画素電極と、この画素に隣接する画素の最も高い実効電圧が印加される副画素電極とを導通させて略同電位にするのが望ましい。

修正用接続電極を用いて導通するには、修正用接続電極とデータ信号線とが重畳する領域、及び、修正用接続電極とドレイン電極又はドレイン引出配線とが重畳する領域をレーザ照射により溶融させて導通させる。そして修正用接続電極と導通させたデータ信号線の一部を他のデータ信号線から分離するのがよい。

本発明のアクティブマトリクス基板では、画素電極は異なる電圧を印加できる２以上の副画素電極を有し、データ信号線は少なくとも部分的に複線化された構造を有し、走査信号線を含む層に修正用接続電極を設け、修正用接続電極の一部をデータ信号線と絶縁層を介して重畳させ、さらに他の一部をドレイン電極又はドレイン引出配線と絶縁層を介して重畳させているので、ＴＦＴ部分におけるＳ−ＤリークやＳ−Ｇリークなどの欠陥に起因する画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができる。

また本発明のアクティブマトリクス基板の画素欠陥修正方法では、画素欠陥が生じた画素の一部の副画素電極と、この画素に隣接する画素の副画素電極とを、データ信号線と修正用接続電極を介して導通させて略同電位にすると共に、画素欠陥が生じた画素の他の副画素は黒点化させるので、画素欠陥が生じた画素のすべての副画素を修正する場合に比べ表示品質が向上する。

本発明に係るアクティブマトリックス基板の一例を示す平面図である。 図１のＡ−Ａ線断面図である。 図１のＢ−Ｂ線断面図である。 識別表示の他の例を示す部分拡大平面図である。 図１の基板を用いた液晶表示装置の等価回路の模式図である。 液晶表示装置を駆動するための電圧波形図の一例である。 図１の基板における修正例を示す平面図である。 修正用接続電極と、ドレイン電極・データ信号線との導通状態を示す概説図である。 副画素の容量を示す図である。 図１の基板における修正の他の例を示す平面図である。 本発明に係るアクティブマトリックス基板の他の例を示す平面図である。 図１１の基板における修正例を示す平面図である。 図１１の基板における修正の他の例を示す平面図である。

符号の説明

２ａ，２ａ’，２ｂ，２ｂ’ 修正用接続電極
１２ 走査信号線
１３ データ信号線
１５ ＴＦＴ（薄膜トランジスタ）
２１ａ 絶縁層
１２１，１３１ 突起（識別表示）

以下、本発明に係るアクティブマトリクス基板及びそれを用いた画素欠陥修正方法について図に基づいて説明するが、本発明はこれらの実施形態に何ら限定されるものではない。なお、本明細書において特に断りのない限り、液晶表示装置はノーマリブラック型のものとする。

図１は、本発明のアクティブマトリクス基板の画素構造を模式的に示した平面図であり、ｎ行ｍ列の画素Ｐ（ｎ，ｍ）に着目したものである。図２及び図３は、図１のＡ−Ａ線断面図およびＢ−Ｂ線断面図である。画素Ｐ（ｎ，ｍ）は２つの副画素電極１０１ａ，１０１ｂを有し、副画素電極１０１ａ，１０１ｂは列方向に連続して配列されている。走査信号線１２（ｎ）は画素間を図の横方向に設けられ、データ信号線１３（ｍ）は画素間を図の縦方向に設けられている。そして、２つの補助容量配線１４Ｏ，１４Ｅは走査信号線１２（ｎ）に平行で、且つ副画素電極１０１ａ，１０１ｂの上下に設けられている。スイッチング素子としてのＴＦＴ１５ａ，１５ｂは、走査信号線１２（ｎ）とデータ信号線１３（ｍ）との交差付近に形成されている。

ＴＦＴ１５ａのドレイン電極延長部１６ａは補助容量配線１４Ｏ上に延出し、補助容量配線１４Ｏと一体に形成された補助容量対向電極１４１と絶縁層２１ａ（図２に図示）を介して対向する部分が補助容量電極１７ａとして機能する。そしてこの補助容量電極１７ａ上にコンタクトホール１８ａが形成され、ドレイン電極延長部１６ａと副画素電極１０１ａとが接続している（図２参照）。同様に、ドレイン電極延長部１６ｂは補助容量配線１４Ｅ上に延出し、補助容量配線１４Ｅと一体に形成された補助容量対向電極１４２と絶縁層（不図示）を介して対向する部分が補助容量電極１７ｂとして機能する。そしてこの補助容量電極１７ｂ上にコンタクトホール１８ｂが形成され、ドレイン電極延長部１６ｂと副画素電極１０１ｂとが接続している。

ここで、データ信号線１３はいわゆる”はしご状”に複線化された構造を有する。そして、後述するように、欠陥画素を修正する場合に、隣接する画素の、高い実効電圧が印加される副画素電極と欠陥画素の副画素電極とを同電位とする方が表示品質が一層向上するので、どの副画素電極に高い実効電圧が印加されるのか実際に電圧を印加しなくても識別できるように識別表示を設けるのが望ましい。この実施形態では副画素電極１０１ａの方に高い実効電圧が印加されるので、データ信号線１３（ｍ）の、副画素電極１０１ａの側方に位置する部分に突起（識別表示）１３１が形成されている。

もちろん、どの副画素電極に最も高い実効電圧が印加されるかが識別できればよいから、低い実効電圧が印加される副画素電極１０１ｂの側に突起を設けても構わない。また、図４に示すように走査信号線１２に突起１２１を設けても構わない。さらには、識別表示として、切り欠きや窪み、印字など従来公知の識別表示を信号線に形成してもよい。ただし、識別表示として信号線に切り欠きや窪みを用いると、信号線の抵抗が上がり表示特性に影響を与えるおそれがある。また印字方法によれば消滅するおそれがある。このため識別表示としては、データ信号線をはしご状としたこととの組み合わせにおいて突起を用いるのが好ましい。

また、図１及び図３に示すように、走査信号線１２（ｎ）を含む層に修正用接続電極２が形成され、この修正用接続電極２の一方端はドレイン電極延長部１６ａと絶縁層２１ａを介して重畳し、もう一方端はデータ信号線１３（ｍ＋１）と絶縁層２１ａを介して重畳している。なお、この修正用接続電極２およびドレイン電極延長部１６ａの一部が斜め方向に形成されているのは、副画素電極１０１ａ，１０１ｂ又は対向電極（不図示）に形成された、液晶層を配向させるためのスリット（不図示）と重なるようにして、液晶表示装置の開口率を落とさないようにするためである。

また、図２に示すように、コンタクトホール１８ａの下方には、絶縁層２１ａを介して補助容量配線１４Ｏが形成されている。これにより、液晶層の配向の乱れが遮光され画像品位の向上が図られている。なお、補助容量を構成する絶縁層２１ａは例えばＴＦＴのゲート絶縁層である。

図５に、図１の液晶表示装置の等価回路の模式図を示す。この図では、副画素１０１−ａに対応する液晶容量をＣｌｃＯと表記し、副画素１０１−ｂに対応する液晶容量をＣｌｃＥと表記している。副画素１０１−ａ，１０１−ｂのそれぞれの液晶容量ＣｌｃＯ、ＣｌｃＥは、副画素電極１０１ａ，１０１ｂと対向電極２１とこれらの間の液晶層とによって構成されている。副画素電極１０１ａ，１０１ｂはＴＦＴ１５ａ、１５ｂを介してデータ信号線１３（ｍ）に接続されており、ＴＦＴのゲート電極Ｇは共通の走査信号線１２（ｎ）に接続されている。

副画素１０１−ａおよび副画素１０１−ｂに対応して設けられている第１補助容量および第２補助容量は、図５では、それぞれＣｃｓＯおよびＣｃｓＥと表記している。第１補助容量ＣｃｓＯの補助容量電極１７ａは、ドレイン電極の延長部１６ａを介してＴＦＴ１５ａのドレインに接続されており、第２補助容量ＣｃｓＥの補助容量電極１７ｂは、ドレイン電極の延長部１６ｂを介してＴＦＴ１５ｂのドレインに接続されている。なお、補助容量電極１７ａ，１７ｂの接続形態は図示した例に限られず、それぞれ対応する副画素電極１０１ａ及び副画素電極１０１ｂと同じ電圧が印加されるように電気的に接続されていればよい。即ち、副画素電極１０１ａ及び副画素電極１０１ｂと、これらに対応する補助容量電極１７ａ，１７ｂとが直接または間接に電気的に接続されていればよい。

第１補助容量ＣｃｓＯの補助容量対向電極１４１は、補助容量配線１４Ｏに接続されており、第２補助容量ＣｃｓＥの補助容量対向電極１４２は、補助容量配線１４Ｅに接続されている。この構成によって、第１補助容量ＣｃｓＯおよび第２補助容量ＣｃｓＥのそれぞれの補助容量対向電極１４１，１４２に異なる補助容量対向電圧を供給することが可能となっている。補助容量対向電極１４１，１４２と補助容量配線１４Ｏ，１４Ｅの接続関係は、後に説明するように、駆動方法（ドット反転駆動など）に応じて、適宜選択される。

このような構成において、２つの補助容量配線１４Ｏ，１４Ｅに異なる補助容量対向電圧を供給することにより、副画素電極１０１ａの実効電圧を副画素電極１０１ｂの実効電圧よりも高くすることができ、これにより、副画素１０１−ａの輝度を副画素１０１−ｂの輝度よりも高くすることができる。副画素電極１０１ａおよび副画素電極１０１ｂに異なる電圧を印加できる原理は次のとおりである。

図６は、図５の画素Ｐ（ｎ、ｍ）に入力される各種信号の電圧波形とタイミングを示している。（ａ）はデータ信号線１３に供給される表示信号電圧（階調信号電圧）Ｖｓの波形を示している。（ｂ）は走査信号線１２に供給される走査信号電圧Ｖｇの波形を示しており、（ｃ）および（ｄ）はそれぞれ補助容量配線１４Ｏ及び１４Ｅに供給される補助容量対向電圧（ＶｃｓＯ、ＶｃｓＥ）の波形を示している。（ｅ）および（ｆ）は、それぞれ副画素１０１−ａの液晶容量ＣｌｃＯおよび副画素１０１−ｂの液晶容量ＣｌｃＥに印加される電圧（ＶｌｃＯ、ＶｌｃＥ）の波形を示している。

図６に示す駆動方式は、１Ｈドット反転＋フレーム反転方式の液晶表示装置に本発明を適用した実施形態を示したものである。

データ信号線１３に印加される表示信号電圧Ｖｓは、１本の走査信号線が選択されるたび（１Ｈごと）に極性が反転し、且つ、隣接する信号線に印加される表示信号電圧の極性は逆になっている（１Ｈドット反転）。また、全てのデータ信号線１３に表示信号電圧Ｖｓはフレーム毎に極性が反転する（フレーム反転）。

ここでの例は、補助容量対向電圧ＶｃｓＯ及びＶｃｓＥの極性が反転する周期は２Ｈである。また補助容量対向電圧ＶｃｓＯ及びＶｃｓＥは振幅が同じで、位相が１８０°異なる波形を有している。

図６を参照しながら、液晶容量ＣｌｃＯ及び液晶容量ＣｌｃＥに印加される電圧（ＶｌｃＯ、ＶｌｃＥ）が図６のようになる理由を説明する。

時刻Ｔ_１のとき、走査信号電圧Ｖｇがローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に変化して、ＴＦＴ１５ａ，１５ｂが導通状態となり、データ信号線１３の表示信号電圧Ｖｓが副画素電極１０１ａ，１０１ｂに印加される。液晶容量ＣｌｃＯおよびＣｌｃＥのそれぞれの両端に印加される電圧は、それぞれ、副画素電極１０１ａ、１０１ｂの電圧と、対向電極２１の電圧（Ｖｃｏｍ）との差である。すなわち、ＶｌｃＯ＝ＶｌｃＥ＝Ｖｓ−Ｖｃｏｍである。

時刻Ｔ_２のときに、走査信号線信号電圧Ｖｇが高電圧ＶｇＨから低電圧ＶｇＬ（＜Ｖｓ）に変化すると、ＴＦＴ１５ａ，１５ｂが同時に非導通状態（ＯＦＦ状態）となり、副画素および補助容量はすべてデータ信号線１３と電気的に絶縁される。なお、ＴＦＴ１５ａ，１５ｂの有する寄生容量などの影響によって、いわゆる引込み現象が生じ、副画素電極１０１ａ，１０１ｂの電圧がΔＶｄだけ下がる。

時刻Ｔ_３のときに、液晶容量ＣｌｃＯの電圧ＶｌｃＯは、液晶容量ＣｌｃＯを構成する副画素電極１０１ａと電気的に接続された、補助容量ＣｃｓＯの補助容量対向電極１４１の電圧ＶｃｓＯの影響を受けて変化する。また、液晶容量ＣｌｃＥの電圧ＶｌｃＥは、液晶容量ＣｌｃＥを構成する副画素電極１０１ｂと電気的に接続された、補助容量ＣｃｓＥの補助容量対向電極１４２の電圧ＶｃｓＥの影響を受けて変化する。

ここで、時刻Ｔ_３において、補助容量対向電圧ＶｃｓＯがＶｃｓＯｐ＞０だけ増加し、補助容量対向電圧ＶｃｓＥがＶｃｓＥｐ＞０だけ低下したとする。すなわち、補助容量対向電圧ＶｃｓＯの全振幅（Ｖｐ−ｐ）をＶｃｓＯｐとし、補助容量対向電圧ＶｃｓＥの全振幅をＶｃｓＥｐとする。

液晶容量ＣｌｃＯと補助容量ＣｃｓＯとの合計の容量をＣ_ｐｉｘＯとし、液晶容量ＣｌｃＥと補助容量ＣｃｓＥとの合計の容量をＣ_ｐｉｘＥとすると、
ＶｌｃＯ＝Ｖｓ−ΔＶｄ＋ＶｃｓＯｐ（ＣｃｓＯ／Ｃ_ｐｉｘＯ）−Ｖｃｏｍ、
ＶｌｃＥ＝Ｖｓ−ΔＶｄ−ＶｃｓＥｐ（ＣｃｓＥ／Ｃ_ｐｉｘＥ）−Ｖｃｏｍ
となる。

次に、時刻Ｔ_４において、同様に補助容量対向電極の電圧ＶｃｓＯ及びＶｃｓＥの影響を受けて、ＶｌｃＯおよびＶｌｃＥはそれぞれ時刻Ｔ_２時の電圧値に戻る。

ＶｌｃＯ＝Ｖｓ−ΔＶｄ−Ｖｃｏｍ
ＶｌｃＥ＝Ｖｓ−ΔＶｄ−Ｖｃｏｍ
この電圧の変化は、次のフレームにおいてＶｇ（ｎ）がＶｇＨとなるまで繰り返される。その結果、ＶｌｃＯおよびＶｌｃＥのそれぞれの実効値が異なる値となる。すなわち、ＶｌｃＯの実効値をＶｌｃＯ_ｒｍｓとし、ＶｌｃＥの実効値ＶｌｃＥ_ｒｍｓとすると、
ＶｌｃＯ_ｒｍｓ＝Ｖｓ−ΔＶｄ＋（１／２）ＶｃｓＯｐ（ＣｃｓＯ／Ｃ_ｐｉｘＯ）−Ｖｃｏｍ
ＶｌｃＥ_ｒｍｓ＝Ｖｓ−ΔＶｄ−（１／２）ＶｃｓＥｐ（ＣｃｓＥ／Ｃ_ｐｉｘＥ）−Ｖｃｏｍ
（ただし、（Ｖｓ−ΔＶｄ−Ｖｃｏｍ）＞＞ＶｃｓＯｐ（ＣｃｓＯ／Ｃ_ｐｉｘＯ）、
（Ｖｓ−ΔＶｄ−Ｖｃｏｍ）＞＞ＶｃｓＥｐ（ＣｃｓＥ／Ｃ_ｐｉｘＥ）時。）
となる。したがって、これら実効値の差をΔＶｌｃ＝ＶｌｃＯ_ｒｍｓ−ＶｌｃＥ_ｒｍｓとすると、
ΔＶｌｃ＝｛ＶｃｓＯｐ（ＣｃｓＯ／Ｃ_ｐｉｘＯ）＋ＶｃｓＥｐ（ＣｃｓＥ／Ｃ_ｐｉｘＥ）｝／２となる。このように副画素電極１０１ａ，１０１ｂに接続されている補助容量ＣｃｓＯ，ＣｃｓＥの補助容量対向電極１４１，１４２に印加する電圧を制御することによって、副画素電極１０１ａ及び副画素電極１０１ｂに互いに異なる電圧を印加することができるようになる。

なお、ＶｃｓＯとＶｃｓＥの電圧を入れ替えれば、逆にＶｌｃＯの実効値を小さく、ＶｌｃＥの実効値を大きくなるように設定できる。あるいは、補助容量ＣｃｓＯおよびＣｃｓＥの補助容量対向電極１４１，１４２に接続する補助容量配線１４Ｏおよび１４Ｅの組合せを逆にしても、ＶｌｃＯの実効値を小さく、ＶｌｃＥの実効値を大きくなるように設定できる。

なお、ここでは、フレーム反転駆動を行っているので、次フレームでは、Ｖｓの極性を反転し、Ｖｌｃ＜０となるが、これに同期してＶｃｓＯおよびＶｃｓＥの極性も反転させれば、同様の結果が得られる。

このような構造のアクティブマトリックス基板において、画素ＰのＴＦＴ部分において異物や膜残り等によるＳ−ＤリークやＳ−Ｇリークなどが生じ画素欠陥が発生した場合、そのまま放置すると画素Ｐが輝点化し基板が不良品となってしまう。そこで、隣接する画素から画素Ｐの副画素の一部にドレイン電圧を印加して修正を行う。

図７に修正方法の一例を示す。図７に示す修正方法例は、画素Ｐ（ｎ，ｍ）のＴＦＴ部分においてＳ−Ｄリークが生じ画素欠陥が生じた場合の修正方法であって、下接する画素Ｐ（ｎ＋１，ｍ）の副画素電極（”明”電極）１０２ａと欠陥画素Ｐ（ｎ，ｍ）の副画素１０１ｂとを修正用接続電極２ａ’，２ｂを介して略同電位とし、欠陥画素Ｐ（ｎ，ｍ）のもう一つの副画素１０１−ａは黒点化させるものである。具体的には以下のようにして修正を行う。

ドレイン電極延長部１６ｂのレーザ照射部７１に基板の表面又は裏面からレーザを照射し、欠陥が生じたＴＦＴ１５ｂと副画素電極１０１ｂとを電気的に切り離す。次に、レーザ照射部７２、７３にレーザを照射し、図８に示すように、絶縁層２１ａを溶融させて、ドレイン電極延長部１６ｂと修正用接続電極２ｂおよびデータ信号線１３（ｍ＋１）と修正用接続電極２ｂとを導通させる。同様にして、レーザ照射部７４、７５にレーザを照射し、画素Ｐ（ｎ＋１，ｍ）のドレイン電極延長部１６ａ’と修正用接続電極２ａ’およびデータ信号線１３（ｍ＋１）と修正用接続電極２ａ’とを導通させる。そして、レーザ照射部７６〜７９にレーザを照射して、データ信号線１３（ｍ＋１）の一部をデータ信号線１３（ｍ＋１）から分離して迂回用配線として用いる。

一方副画素１０１−ａは、ドレイン電極延長部１６ａのレーザ照射部７０にレーザを照射し、ＴＦＴ１５ｂと副画素電極１０１ａとを電気的に切り離して黒点化する。

ここで使用するレーザとしては従来公知のものを使用することができ、例えばＹＡＧレーザ（波長２６６ｎｍ、５３２ｎｍ）などが例示でき、電極の切断あるいは絶縁層の溶融などその用途によって適宜使い分ければよい。

以上のようにして図７に示すような迂回路（図中の矢印）を形成することによって、画素Ｐ（ｎ＋１，ｍ）の副画素電極１０２ａに印加されるドレイン電圧が、欠陥画素Ｐ（ｎ，ｍ）の副画素電極１０１ｂにも印加されることになり、副画素１０１−ｂは副画素１０２−ａと同じ表示動作を行い、且つその輝度もほぼ同じとなる。これにより表示品質が改善される。なお、副画素１０１−ｂと副画素１０２−ａの輝度がほぼ同じとなることは、下記説明するように理論的にも裏付けられている。

図９を参照して、修正前の副画素の全容量Ｃ_ｐｉｘは、
Ｃ_ｐｉｘ＝Ｃ_ＬＣ＋Ｃ_Ｃｓ−Ｃ_ｓｄ＋Ｃ_ｇｄ
（式中、Ｃ_ｓｄ＝Ｃ_ｓｄ１＋Ｃ_ｓｄ２
Ｃ_ｓｄ１：副画素電極領域内の自画素のデータ信号線の容量
Ｃ_ｓｄ２：副画素電極領域内の他画素のデータ信号線の容量）
一方修正後、副画素の面積は２倍になり１つのＴＦＴで駆動するため、全容量Ｃ’_ｐｉｘは、
Ｃ’_ｐｉｘ＝２Ｃ_ＬＣ＋２Ｃ_Ｃｓ＋２Ｃ_ｓｄ−Ｃ_ｇｄ
となり、通常、Ｃ_ｇｄはＣ_ｐｉｘの数％であるため、Ｃ’_ｐｉｘはＣ_ｐｉｘの２倍と考えることができる。

ここで、修正前のドレインの引き込み電圧ΔＶ_ｄは、
ΔＶ_ｄ＝（Ｃ_ｇｄ／Ｃ_ｐｉｘ）×Ｖ_ｇｐｐ
（式中、Ｖ_ｇｐｐはゲート電圧の振幅）
と表せる。一方、修正後の引き込み電圧ΔＶ_ｄ’は
ΔＶ_ｄ’＝（Ｃ_ｇｄ／Ｃ’_ｐｉｘ）×Ｖ_ｇｐｐ
と表せる。したがって、修正後の引き込み電圧ΔＶ_ｄ’は修正前の電圧ΔＶ_ｄの１／２になる。

また、修正前の補助容量電圧Ｖ_ｃｓによるドレイン電圧の変化量ΔＶ_ｃｓは、
ΔＶ_ｃｓ＝（Ｃ_ｃｓ／Ｃ_ｐｉｘ）×Ｖ_ｃｓｐｐ
（式中、Ｖ_ｃｓｐｐは補助容量電圧の振幅）
と表せる。一方、修正後の電圧変化量ΔＶ’_ｃｓは、修正後のＣ_ｃｓが修正前の２倍になるため、
ΔＶ’_ｃｓ＝（２Ｃ_ｃｓ／Ｃ’_ｐｉｘ）×Ｖ_ｃｓｐｐ
と表せる。したがって、修正後の電圧変化量ΔＶ’_ｃｓは修正前とほとんど変わらない。

以上から、画素修正によるドレイン電圧の変化は、引き込み電圧ΔＶ_ｄが半分になるだけであり、修正後の画素の輝度はほぼ同じになる。

図１０に画素修正方法の他の例を示す。図１０に示す修正方法は、前記の修正方法と同様に、画素Ｐ（ｎ，ｍ）のＴＦＴ部分においてＳ−Ｄリークが生じ画素欠陥が生じた場合の修正方法であって、前記修正方法と異なる点は、上接する画素Ｐ（ｎ−１，ｍ）の副画素電極（”暗”電極）１００ｂと欠陥画素Ｐ（ｎ，ｍ）の副画素１０１ａとを修正用接続電極２ｂ’，２ａを介して略同電位とする点である。

具体的な修正手順は前記と同様であるので略説すると、ドレイン電極延長部１６ａのレーザ照射部８１にレーザを照射し、欠陥が生じたＴＦＴ１５ａと副画素電極１０１ａとを電気的に切り離す。そして、レーザ照射部８２、８３にレーザを照射し、ドレイン電極延長部１６ａと修正用接続電極２ａおよびデータ信号線１３（ｍ＋１）と修正用接続電極２ａとを導通させる。同様にして、レーザ照射部８４、８５にレーザを照射し、画素Ｐ（ｎ−１，ｍ）のドレイン電極延長部１６ｂ’と修正用接続電極２ｂ’およびデータ信号線１３（ｍ＋１）と修正用接続電極２ｂ’とを導通させる。さらに、レーザ照射部８６〜８９にレーザを照射して、データ信号線１３（ｍ＋１）の一部をデータ信号線１３（ｍ＋１）から分離して迂回用配線として用いる。

このようにして図１０に示す迂回路（図中の矢印）を形成することによって、画素Ｐ（ｎ−１，ｍ）の副画素電極１００ｂに印加されるドレイン電圧が、欠陥画素Ｐ（ｎ，ｍ）の副画素電極１０１ａにも印加されることになり、副画素１０１−ａは副画素１００−ｂと同じ表示動作を行い、且つその輝度もほぼ同じとなる。これにより表示品質が改善される。

なお、欠陥画素の副画素電極に、隣接する画素の高実効電圧側のドレイン電圧を印加する方が（図７に示した修正方法）、低実効電圧側のドレイン電圧を印加する（図１０に示した修正方法）よりも表示品質は高くなる。すなわち、修正後の欠陥画素が（”明”副画素＋黒点）となる方が、（”暗”副画素＋黒点）となるよりも表示品質がよくなる。どの副画素電極に最も高い実効電圧が印加されているかは、液晶パネル組立後であれば点灯させることにより識別できる。一方、基板作成工程では点灯させることができないので、前述のように、基板に突起（識別表示）１３１を設け、どの副画素電極に最も高い実効電圧が印加されているか基板からわかるようにしておく必要がある。

次に、副画素が３つの場合の欠陥修正方法について説明する。図１１はアクディブマトリックス基板の画素構造を模式的に示した平面図である。画素Ｐ（ｎ−１，ｍ）と画素Ｐ（ｎ，ｍ）とが列方向に隣接し、それぞれの画素は、列方向に連続して配列された副画素電極１００ａ〜１００ｃ、副画素電極１０１ａ〜１０１ｃを備えている。そして、走査信号線１２（ｎ−１），１２（ｎ）が画素間を図の横方向に設けられ、データ信号線１３（ｍ），１３（ｍ＋１）が画素間を図の縦方向に設けられている。そして、補助容量配線１４Ｏ，１４Ｅは、走査信号線１２に平行で且つ副画素電極間に設けられている。スイッチング素子としてのＴＦＴ１５は、走査信号線１２とデータ信号線１３との交差付近に形成されており、１つの画素に３つ形成されている。

画素Ｐ（ｎ，ｍ）では、ＴＦＴ１５から延出したドレイン電極延長部１６ａは、補助容量配線１４Ｅ上に至り、補助容量配線１４Ｅと一体に形成された補助容量対向電極１４２と絶縁層（不図示）を介して対向する部分が補助容量電極１７ａとして機能している。そしてこの補助容量電極１７ａ上にコンタクトホール１８ａが形成され、ドレイン電極延長部１６ａと副画素電極１０１ａとが接続している。同様に、ドレイン電極延長部１６ｃは補助容量配線１４Ｅを超えて補助容量配線１４Ｏに至り、補助容量配線１４Ｏと一体に形成された補助容量対向電極１４１と絶縁層（不図示）を介して対向する部分が補助容量電極１７ｃとして機能している。そしてこの補助容量電極１７ｃ上にコンタクトホール１８ｃが形成され、ドレイン電極延長部１６ｃと副画素電極１０１ｃとが接続している。一方、ドレイン電極延長部１６ｂはＴＦＴ１５から延出し、ドレイン電極延長部１６ｃと途中接触して、コンタクトホール１８ｂによって副画素電極１０１ｂと接続している。

そして、走査信号線１２（ｎ）を含む層に修正用接続電極２ｃが形成され、この修正用接続電極２ｃはドレイン電極延長部１６ａ〜１６ｃと絶縁層を介して重畳するとともに、データ信号線１３（ｍ＋１）とも絶縁層を介して重畳している。

他方、画素Ｐ（ｎ−１，ｍ）では、ＴＦＴ１５’から延出したドレイン電極延長部１６ａ’は、補助容量配線１４Ｅ’を越えて補助容量配線１４Ｏ’上に至り、補助容量配線１４Ｏ’と一体に形成された補助容量対向電極１４１’と絶縁層（不図示）を介して対向する部分が補助容量電極１７ａ’として機能している。そしてこの補助容量電極１７ａ’上にコンタクトホール１８ａ’が形成され、ドレイン電極延長部１６ａ’と副画素電極１００ａとが接続している。ドレイン電極延長部１６ｂ’，１６ｃ’は途中で接続して、補助容量配線１４Ｅ’に至り、補助容量配線１４Ｅ’と一体に形成された補助容量対向電極１４２’と絶縁層（不図示）を介して対向する部分が補助容量電極１７ｂ’として機能している。そしてこの補助容量電極１７ｂ’上にコンタクトホール１８ｂ’が形成され、ドレイン電極延長部１６ｂ’，１６ｃ’と副画素電極１００ｂとが接続している。さらに、補助容量電極１７ｂ’からドレイン電極延長部１６ｄが、補助容量配線１４Ｏ’を越えて副画素電極１００ｃに延出し、ここでコンタクトホール１８ｃ’によって副画素電極１００ｃと接続している。

各副画素電極の電圧制御を画素Ｐ（ｎ，ｍ）を例に説明すると、副画素電極１０１ｂ，１０１ｃには同じ実効電圧が印加される。加えて、前述するように、２つの補助容量配線１４Ｏ，１４Ｅには、異なる補助容量対向電圧が供給されるので、副画素電極１０１ａの実効電圧は副画素電極１０１ｂ、１０１ｃの実効電圧よりも高くなり、副画素１０１−ａの輝度は副画素１０１−ｂ、１０１−ｃの輝度よりも高くなる。これにより、直線パターン画像を表示したときの不自然さをなくすことができるようになると共に、γ特性の視覚依存性が改善される。

このような構造のアクティブマトリックス基板において、画素Ｐ（ｎ，ｍ）のＴＦＴ１５において異物や膜残り等によるＳ−Ｄリークが生じ画素欠陥が発生した場合、隣接する画素Ｐ（ｎ−１，ｍ）から画素Ｐ（ｎ，ｍ）の副画素の一部にドレイン電圧を印加して修正を行う。

図１２に修正方法の一例を示す。図１２に示す修正方法例は、上接する画素Ｐ（ｎ−１，ｍ）の副画素電極（”明”電極）１００ａから欠陥画素Ｐ（ｎ，ｍ）の副画素電極１０１ａ、１０１ｃへドレイン電圧を印加して副画素を駆動させ、欠陥画素Ｐ（ｎ，ｍ）のもう一つの副画素１０１−ｂは放置し黒点化させるものである。具体的には以下のようにして修正を行う。

ドレイン電極延長部１６ａ〜１６ｃのレーザ照射部５ａ〜５ｃにレーザを照射して電極を切断し、欠陥が生じたＴＦＴ１５と副画素電極１０１ａ〜１０１ｃとを電気的に切り離す。同様に、ドレイン電極延長部１６ｂとドレイン電極延長部１６ｃとが接触している部分とコンタクトホール１８ｂとの間のレーザ照射部５ｄに、レーザを照射して電極を切断し、ドレイン電極延長部１６ｂとドレイン電極延長部１６ｃとの通電を遮断する。次に、レーザ照射部５ｅ〜５ｇにレーザを照射し、絶縁層（不図示）を溶融させてドレイン電極延長部１６ａ，１６ｃと修正用接続電極２ｃ、およびデータ信号線１３（ｍ＋１）と修正用接続電極２ｃとを導通させる（図８を参照）。

そして、レーザ照射部５ｈ，５ｉにレーザを照射し、画素Ｐ（ｎ−１，ｍ）のドレイン電極延長部１６ａ’と修正用接続電極２ｄ、およびデータ信号線１３（ｍ＋１）と修正用接続電極２ｄとを導通させる。そして、レーザ照射部５ｊ〜５ｌにレーザを照射して、データ信号線１３（ｍ＋１）の一部をデータ信号線１３（ｍ＋１）から分離して迂回用配線として用いる。使用するレーザとしては前記例示したものがここでも使用できる。

以上のようにして図１２に示すような迂回路（図中の矢印）を形成することによって、画素Ｐ（ｎ−１，ｍ）の副画素電極１０１ａに印加されるドレイン電圧が、欠陥画素Ｐ（ｎ，ｍ）の副画素電極１０１ａ，１０１ｃにも印加される。これにより、副画素１０１−ａ，１０１−ｃが副画素１００−ａと同じ表示動作を行い、且つその輝度もほぼ同じとなり表示品質が格段に改善される。

図１３に他の画素修正方法を示す。図１３に示す修正方法は、図１２の修正方法と同様に、画素Ｐ（ｎ，ｍ）のＴＦＴ部分においてＳ−Ｄリークが生じ画素欠陥が生じた場合の修正方法である。図１２の修正方法と異なる点は、画素Ｐ（ｎ−１，ｍ）の副画素電極（”暗”電極）１００ｂ，１００ｃから欠陥画素Ｐ（ｎ，ｍ）の副画素１０１ａ，１０１ｃへドレイン電圧を印加する点である。

具体的な修正手順は前記と同様であるので略説すると、画素Ｐ（ｎ，ｍ）のドレイン電極延長部１６ａ〜１６ｃのレーザ照射部６ａ〜６ｃにレーザを照射して電極を切断し、欠陥が生じたＴＦＴ１５と副画素電極１０１ａ〜１０１ｃとを電気的に切り離す。同様に、ドレイン電極延長部１６ｂとドレイン電極延長部１６ｃとが接触している部分とコンタクトホール１８ｂとの間のレーザ照射部６ｄに、レーザを照射して電極を切断し、ドレイン電極延長部１６ｂとドレイン電極延長部１６ｃとの通電を遮断する。次に、レーザ照射部６ｅ〜６ｇにレーザを照射し、絶縁層（不図示）を溶融させてドレイン電極延長部１６ａ，１６ｃと修正用接続電極２ｃ、およびデータ信号線１３（ｍ＋１）と修正用接続電極２ｃとを導通させる（図８を参照）。

そして、レーザ照射部６ｈ，６ｉにレーザを照射し、画素Ｐ（ｎ−１，ｍ）のドレイン電極延長部１６ｄと修正用接続電極２ｄ、およびデータ信号線１３（ｍ＋１）と修正用接続電極２ｄとを導通させる。そして、レーザ照射部６ｊ〜６ｌにレーザを照射して、データ信号線１３（ｍ＋１）の一部をデータ信号線１３（ｍ＋１）から分離して迂回用配線として用いる。

このようにして図１３に示す迂回路（図中の矢印）を形成することによって、画素Ｐ（ｎ−１，ｍ）の副画素電極１００ｂ，１００ｃに印加されるドレイン電圧が、欠陥画素Ｐ（ｎ，ｍ）の副画素電極１０１ａ，１０１ｃにも印加され、副画素１０１−ａ，１０１−ｃは副画素１００−ｂ，１００−ｃと同じ表示動作を行い、且つその輝度もほぼ同じとなる。これにより表示品質が改善される。なお、副画素が２つの場合と同様に副画素が３つの場合においても、欠陥画素の副画素電極に、隣接する画素の高実効電圧側のドレイン電圧を印加する方が、低実効電圧側のドレイン電圧を印加するよりも表示品質が高くなる。前述のように、基板に突起（識別表示）１３１を設け、どの副画素電極に最も高い実効電圧が印加されているか基板を見ることによってわかるようにしておくことが推奨される。

本発明のアクティブマトリクス基板では、ＴＦＴ部分におけるＳ−ＤリークやＳ−Ｇリークなどの欠陥に起因する画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができる。また本発明のアクティブマトリクス基板の画素欠陥修正方法では、画素欠陥が生じた画素のすべての副画素を修正する場合に比べ表示品質が向上させることができる。

Claims (7)

1. 基板上に形成された複数本の走査信号線及びデータ信号線と、
   これらの信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
   該薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、
   前記画素電極は異なる電圧を印加できる２以上の副画素電極を有し、
   前記データ信号線は少なくとも部分的に複線化された構造を有し、
   前記走査信号線を含む層に修正用接続電極を設け、
   前記修正用接続電極の一部がデータ信号線と絶縁層を介して重畳し、さらに他の一部がドレイン電極又はドレイン引出配線と絶縁層を介して重畳していることを特徴とするアクティブマトリクス基板。
2. 前記の２以上の副画素電極の中で最も高い実効電圧が印加される副画素電極を識別するための識別表示を、複線化されたデータ信号線で囲まれた領域内の、前記走査信号線又は前記データ信号線に形成した請求項１記載のアクティブマトリックス基板。
3. 前記識別表示が、走査信号線又はデータ信号線から同一平面上で延出した突起である請求項２記載のアクティブマトリックス基板。
4. 請求項１〜３のいずれかに記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
   画素欠陥が生じた画素の少なくとも１つの副画素電極と、この画素に隣接する画素の副画素電極とを、前記データ信号線と前記修正用接続電極を介して導通させて略同電位にすると共に、画素欠陥が生じた画素の他の副画素は黒点化することを特徴とするアクティブマトリクス基板の画素欠陥修正方法。
5. 画素欠陥が生じた画素の少なくとも１つの副画素電極と、この画素に隣接する画素の最も高い実効電圧が印加される副画素電極とを導通させて略同電位にする請求項４記載のアクティブマトリクス基板の画素欠陥修正方法。
6. 修正用接続電極とデータ信号線とが重畳する領域、及び、修正用接続電極とドレイン電極又はドレイン引出配線とが重畳する領域をレーザ照射により溶融させて導通させる請求項４又は５記載のアクティブマトリクス基板の画素欠陥修正方法。
7. 修正用接続電極と導通させたデータ信号線の一部を他のデータ信号線から分離する工程を含む請求項４〜６のいずれかに記載のアクティブマトリクス基板の画素欠陥修正方法。

Images