JP4365936B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP4365936B2 JP4365936B2 JP17353499A JP17353499A JP4365936B2 JP 4365936 B2 JP4365936 B2 JP 4365936B2 JP 17353499 A JP17353499 A JP 17353499A JP 17353499 A JP17353499 A JP 17353499A JP 4365936 B2 JP4365936 B2 JP 4365936B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conductive material
- anisotropic conductive
- mounting
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを実装基板に異方性導電材料を介してフリップチップボンディング法により表面実装するための半導体チップの実装方法に関する。
【０００２】
【従来の技術】
図６に示したように、近時の多数の電極を持つ高集積化された半導体チップ１０は、実装基板２０に異方性導電材料３０を介して、フリップチップボンディング法により表面実装される。
ここで、異方性導電材料とは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍの略であって、異方性導電性フィルム）、又はＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅの略であって、異方性導電性ペースト）等をいう。
この半導体チップ１０を実装基板２０に異方性導電材料３０を介して表面実装する場合には、半導体チップ１０を実装基板２０に異方性導電材料３０を介して載置している。次いで、その半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱して固化させている。そして、その異方性導電材料３０を介して、半導体チップ１０の電極、該電極に形成された導体バンプ、前記電極に再配線回路等を介して連なる導体パッド、又は該導体パッドに形成された導体バンプ等の接続端子１２を、実装基板２０に形成された導体パッド、該導体パッドに形成された導体バンプ等の接続端子２２に電気的に接続している。それと共に、その加熱して固化させた異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを容易に剥離しないように接合している。そして、半導体チップ１０を実装基板２０にフリップチップボンディング法により表面実装している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のような、半導体チップ１０を実装基板２０に異方性導電材料３０を介して表面実装する半導体チップの実装方法においては、図６に示したように、その半導体チップ１０を実装基板２０に異方性導電材料３０を介して接合した際に、その異方性導電材料３０中に多数のボイド（虚空）５０が発生した。そして、その異方性導電材料３０中に存在する多数のボイド５０のために、異方性導電材料３０を介して接合された半導体チップ１０と実装基板２０との接合状態が、不安定な脆弱なものとなってしまった。
また、同じ図６に示したように、その異方性導電材料３０中に発生したボイド５０が、異方性導電材料３０を介して電気的に接続された半導体チップの接続端子１２と実装基板の接続端子２２との間に残存した場合には、そのボイド５０に妨げられて、半導体チップの接続端子１２と実装基板の接続端子２２とが安定して電気的に良好に接続されなかった。
【０００４】
特に、近時の高集積化された大型の半導体チップ１０を実装基板２０に異方性導電材料３０を介してフリップチップボンディング法により表面実装する半導体チップの実装方法においては、上記の異方性導電材料３０中からボイド５０が半導体チップ１０とその下方の実装基板２０との間からその外方に抜けきれずに、この傾向が顕著に生じた。
【０００５】
本発明は、このような課題に鑑みてなされたもので、半導体チップと実装基板との間に介在させた異方性導電材料を加熱した際に異方性導電材料中に発生したボイドが、半導体チップと実装基板との間に介在する異方性導電材料中から排除されて、その半導体チップと実装基板とが異方性導電材料を介して安定して強固に接合されると共に、その半導体チップの接続端子と実装基板の接続端子とが異方性導電材料を介して安定して電気的に良好に接続される半導体チップの実装方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体チップの実装方法は、半導体チップの接続端子と実装基板の接続端子とを、異方性導電材料を介して電気的に接続すると共に、前記半導体チップと実装基板とを、前記異方性導電材料を介して接合する半導体チップの実装方法であって、
前記異方性導電材料中に発生したボイドを追い込んで排除するための上端が開口したスルーホールを、前記半導体チップ下方の実装基板に設けて、そのスルーホールに、前記ボイドを含む前記異方性導電材料の一部を、その下端がスルーホール中途部まで達するように、その下端側に空隙をあけて押入することを特徴としている。
【０００７】
この半導体チップの実装方法においては、半導体チップ下方の実装基板に設けられた上端が開口したスルーホールにボイドを含む異方性導電材料の一部を、スルーホール中途部まで達するように、その下端側に空隙をあけて押入している。
そのため、そのスルーホールに異方性導電材料の一部と共に追い込まれたボイドの分、半導体チップと実装基板との間に介在する異方性導電材料中のボイドが低減される。
その結果、その半導体チップと実装基板との間に介在するボイドが低減された異方性導電材料を介して、半導体チップと実装基板とが安定して強固に接合される。
それと共に、半導体チップと実装基板とを接合する異方性導電材料の一部が、スルーホール中途部まで達するように半導体チップ下方の実装基板に設けられたスルーホールに押入された状態となって、そのスルーホールに押入された一部の異方性導電材料を介して、異方性導電材料が実装基板に確実に強固に接合される。そして、その実装基板に強固に接合された異方性導電材料を介して、半導体チップが実装基板に確実に強固に接合される。
また、その半導体チップと実装基板との間に介在するボイドが低減された異方性導電材料を介して、半導体チップの接続端子と実装基板の接続端子とが安定して電気的に接続される。
【０００８】
本発明の半導体チップの実装方法においては、前記スルーホールが、導電性のスルーホールであっても良く、
あるいは、絶縁性のスルーホールであっても良い。
【０００９】
このスルーホールが導電性のスルーホールである半導体チップの実装方法にあっては、その導電性のスルーホールを用いて、実装基板の上下の配線回路を電気的に接続できる。そして、その導電性のスルーホールを用いて、実装基板の配線回路の高密度化が図れる。
【００１０】
この半導体チップの実装方法において、異方性導電材料中に発生したボイドが、半導体チップ下方の実装基板に設けられたスルーホールに異方性導電材料の一部と共に追い込まれた状態とするためには、特別な手段を用いずとも、半導体チップ下方の実装基板に異方性導電材料中に発生したボイドを追い込んで排除するための上端が開口したスルーホールを設けておくことにより、達成可能である。
その理由は、半導体チップと実装基板とを接合するための異方性導電材料が加熱された際に、その異方性導電材料中に発生したボイドは、その周囲から押圧力が比較的加わらない半導体チップと実装基板との間からその外方に逃げ出したり、半導体チップ下方に設けられた上端が開口したスルーホールの内方に逃げ出したりするからである。そして、スルーホールの内方に逃げ出したボイドが、そのスルーホールに異方性導電材料の一部と共に追い込まれた状態となるからである。
【００１１】
また、本発明の半導体チップの実装方法においては、半導体チップ実装側とは反対側の前記スルーホールの下端開口部を、ソルダーレジスト層により覆うことを好適としている。
【００１２】
この半導体チップの実装方法にあっては、その半導体チップ実装側とは反対側のスルーホールの下端開口部を通して、湿気や塵埃がスルーホールに侵入するのを、ソルダーレジスト層により防ぐことができる。そして、そのスルーホールに湿気や塵埃が付着して、その導電性のスルーホールの電気的特性やその絶縁性のスルーホール内側に露出した実装基板の導体回路の電気的特性が損なわれるのを防ぐことができる。
また、導電性のスルーホールの場合には、そのスルーホールの下端開口部周囲のＣｕめっき層等からなるランド等にはんだが付着するのを、ソルダーレジスト層により防ぐことができる。そして、そのランド等に付着したはんだを介して、導電性のスルーホールと実装基板の配線回路の一部とが電気的に短絡した状態となるのを防ぐことができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態を図面に従い説明する。
図１は本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の好適な実施の形態を示し、図１はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００１４】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、Ｃｕめっき層等から形成された導電性の上端が開口したスルーホール６０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール６０の全体に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００１５】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００１６】
図２は本発明の半導体チップの実装方法の好適な実施の形態を示し、図２はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００１７】
この半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、Ｃｕめっき層等から形成された導電性の上端が開口したスルーホール６０を、実装基板２０を上下に貫通させて設けている。そして、その上端が開口したスルーホール６０に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、スルーホール６０中途部まで達するように、その下端側に空隙をあけて押入している。
それと共に、半導体チップ１０下方の実装基板２０に、半導体チップ１０実装側に開口部を持つＣｕめっき層等から形成された導電性の盲穴７０を、実装基板２０の上下方向に設けている。そして、その盲穴７０の上端開口部側に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、その下端側に空隙をあけて押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００１８】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００１９】
この図１又は図２に示した半導体チップの実装方法においては、半導体チップ１０下方の実装基板２０に設けられたスルーホール６０に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、又は盲穴７０の上端開口部側に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、半導体チップ１０と実装基板２０との間に介在する異方性導電材料３０中のボイド５０を低減できる。
そして、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを安定して強固に接合できる。
それと共に、半導体チップ１０と実装基板２０とを接合する異方性導電材料３０の一部を、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール６０又は盲穴７０の上端開口部側に押入できる。そして、そのスルーホール６０又は盲穴７０に押入した一部の異方性導電材料３０を介して、異方性導電材料３０を実装基板２０に確実に強固に接合できる。そして、その実装基板２０に強固に接合した異方性導電材料３０を介して、半導体チップ１０を実装基板２０に確実に強固に接合できる。
また、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップの接続端子１２と実装基板の接続端子２２とを安定して電気的に接続できる。
【００２０】
また、半導体チップ１０下方の実装基板２０に設けられた導電性のスルーホール６０、又は半導体チップ１０下方の実装基板２０に設けられた導電性の盲穴７０を用いて、実装基板２０の上下の配線回路２４を電気的に接続できる。そして、そのスルーホール６０又は盲穴７０を用いて、実装基板の配線回路２４の高密度化が図れる。
【００２１】
図４は本発明の半導体チップの実装方法とは異なるもう一つの半導体チップの実装方法の好適な実施の形態を示し、図４はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００２２】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、上端が開口した絶縁性のスルーホール８０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール８０の全体に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際にその異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００２３】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００２４】
図５は本発明の半導体チップの実装方法のもう一つの好適な実施の形態を示し、図５はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００２５】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、上端が開口した絶縁性のスルーホール８０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール８０に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、スルーホール８０中途部まで達するように、その下端側に空隙をあけて押入している。
それと共に、半導体チップ１０下方の実装基板２０に、半導体チップ１０実装側に開口部を持つ絶縁性の盲穴９０を設けている。そして、その盲穴９０の上端開口部側に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際にその異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００２６】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００２７】
この図４又は図５に示した半導体チップの実装方法においては、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール８０に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、又は半導体チップ１０下方の実装基板２０に設けられた上端が開口した盲穴９０の上端開口部側に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、半導体チップ１０と実装基板２０との間に介在する異方性導電材料３０中のボイド５０を低減できる。
そして、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを安定して強固に接合できる。
それと共に、半導体チップ１０と実装基板２０とを接合する異方性導電材料３０の一部を、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール８０又は盲穴９０の上端開口部側に押入できる。そして、そのスルーホール８０又は盲穴９０に押入した一部の異方性導電材料３０を介して、異方性導電材料３０を実装基板２０に確実に強固に接合できる。そして、その実装基板２０に強固に接合した異方性導電材料３０を介して、半導体チップ１０を実装基板２０に確実に強固に接合できる。
また、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップの接続端子１２と実装基板の接続端子２２とを安定して電気的に接続できる。
【００２８】
図２又は図５に示した半導体チップの実装方法においては、図３に示したように、半導体チップ１０実装側とは反対側の導電性のスルーホール６０の下端開口部や絶縁性のスルーホール８０の下端開口部を、ソルダーレジスト層１００により覆うと良い。
そして、そのスルーホール６０、８０の下端開口部を通して、湿気や塵埃がスルーホール６０、８０に侵入するのを、ソルダーレジスト層１００により防ぐと良い。そして、そのスルーホール６０、８０内側に湿気や塵埃が付着して、そのＣｕめっき層等から形成された導電性のスルーホール６０の電気的特性が損なわれるのを防いだり、その絶縁性のスルーホール８０内側に露出した実装基板の導体回路２４の電気的特性が損なわれるのを防いだりすると良い。
また、導電性のスルーホール６０の場合には、そのスルーホール６０の下端開口部周囲に形成されたＣｕめっき層等からなるランド６２等にはんだが付着するのを、ソルダーレジスト層１００により防ぐと良い。そして、そのランド６２等に付着したはんだを介して、導電性のスルーホール６０と実装基板の配線回路２４の一部とが電気的に短絡した状態となるのを防ぐと良い。
【００２９】
図１又は図４に示した半導体チップの実装方法においては、同じ図１又は図４に示したように、スルーホール６０、８０の全体にボイド５０と共に追い込んだ異方性導電材料３０の下端を、半導体チップ１０実装側とは反対側の実装基板２０のスルーホール６０、８０の下端開口部からその外方に流出させて、そのスルーホール６０、８０の下端開口部を異方性導電材料３０により覆うと良い。そして、そのスルーホール６０、８０の下端開口部から、スルーホール６０、８０に塵埃や湿気が侵入するのを防ぐと良い。そして、Ｃｕめっき層等から形成された導電性のスルーホール６０が腐蝕等してその電気的特性が損なわれるのを防いだり、絶縁性のスルーホール８０内側に露出した実装基板の配線回路２４が腐蝕等してその電気的特性が損なわれるのを防いだりすると良い。
【００３０】
図１又は図４に示した半導体チップの実装方法においては、そのスルーホール６０、８０に充填した異方性導電材料３０の下端は、図２又は図５に示したように、半導体チップ１０実装側とは反対側のスルーホール６０、８０の下端開口部の外方に流出させずに、スルーホール６０、８０の中途部に留めた状態としても良い。その場合も、図２又は図５に示した本発明の半導体チップの実装方法とほぼ同様な作用を持つ半導体チップの実装方法を提供できる。
【００３１】
【発明の効果】
以上説明したように、本発明の半導体チップの実装方法によれば、半導体チップと実装基板との間に介在させた異方性導電材料中に発生したボイドの多くを、半導体チップ下方の実装基板に設けられたスルーホールに異方性導電材料の一部と共に追い込んで排除できる。そして、その多くのボイドが排除された異方性導電材料を介して、半導体チップと実装基板とを強固に接合できる。
それと共に、半導体チップと実装基板とを接合する異方性導電材料の一部を、半導体チップ下方の実装基板に設けられたスルーホールに押入できる。そして、そのスルーホールに押入した一部の異方性導電材料を介して、異方性導電材料を実装基板に確実に強固に接合できる。そして、その実装基板に強固に接合した異方性導電材料を介して、半導体チップを実装基板に確実に強固に接合できる。
また、その多くのボイドが排除された異方性導電材料を介して、半導体チップの接続端子と実装基板の接続端子とを安定させて電気的に接続できる。
その結果、半導体チップを実装基板にフリップチップボンディング法により安定して電気的に実装可能な半導体チップの実装方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の説明図である。
【図２】 本発明の半導体チップの実装方法の説明図である。
【図３】 本発明の半導体チップの実装方法の説明図である。
【図４】 本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の説明図である。
【図５】 本発明の半導体チップの実装方法の説明図である。
【図６】 従来の半導体チップの実装方法の説明図である。
【符号の説明】
１０ 半導体チップ
１２ 半導体チップの接続端子
２０ 実装基板
２２ 実装基板の接続端子
２４ 実装基板の配線回路
３０ 異方性導電材料
５０ ボイド
６０ 導電性のスルーホール
６２ ランド
７０ 導電性の盲穴
８０ 絶縁性のスルーホール
９０ 絶縁性の盲穴
１００ ソルダーレジスト層
【発明の属する技術分野】
本発明は、半導体チップを実装基板に異方性導電材料を介してフリップチップボンディング法により表面実装するための半導体チップの実装方法に関する。
【０００２】
【従来の技術】
図６に示したように、近時の多数の電極を持つ高集積化された半導体チップ１０は、実装基板２０に異方性導電材料３０を介して、フリップチップボンディング法により表面実装される。
ここで、異方性導電材料とは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍの略であって、異方性導電性フィルム）、又はＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅの略であって、異方性導電性ペースト）等をいう。
この半導体チップ１０を実装基板２０に異方性導電材料３０を介して表面実装する場合には、半導体チップ１０を実装基板２０に異方性導電材料３０を介して載置している。次いで、その半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱して固化させている。そして、その異方性導電材料３０を介して、半導体チップ１０の電極、該電極に形成された導体バンプ、前記電極に再配線回路等を介して連なる導体パッド、又は該導体パッドに形成された導体バンプ等の接続端子１２を、実装基板２０に形成された導体パッド、該導体パッドに形成された導体バンプ等の接続端子２２に電気的に接続している。それと共に、その加熱して固化させた異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを容易に剥離しないように接合している。そして、半導体チップ１０を実装基板２０にフリップチップボンディング法により表面実装している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のような、半導体チップ１０を実装基板２０に異方性導電材料３０を介して表面実装する半導体チップの実装方法においては、図６に示したように、その半導体チップ１０を実装基板２０に異方性導電材料３０を介して接合した際に、その異方性導電材料３０中に多数のボイド（虚空）５０が発生した。そして、その異方性導電材料３０中に存在する多数のボイド５０のために、異方性導電材料３０を介して接合された半導体チップ１０と実装基板２０との接合状態が、不安定な脆弱なものとなってしまった。
また、同じ図６に示したように、その異方性導電材料３０中に発生したボイド５０が、異方性導電材料３０を介して電気的に接続された半導体チップの接続端子１２と実装基板の接続端子２２との間に残存した場合には、そのボイド５０に妨げられて、半導体チップの接続端子１２と実装基板の接続端子２２とが安定して電気的に良好に接続されなかった。
【０００４】
特に、近時の高集積化された大型の半導体チップ１０を実装基板２０に異方性導電材料３０を介してフリップチップボンディング法により表面実装する半導体チップの実装方法においては、上記の異方性導電材料３０中からボイド５０が半導体チップ１０とその下方の実装基板２０との間からその外方に抜けきれずに、この傾向が顕著に生じた。
【０００５】
本発明は、このような課題に鑑みてなされたもので、半導体チップと実装基板との間に介在させた異方性導電材料を加熱した際に異方性導電材料中に発生したボイドが、半導体チップと実装基板との間に介在する異方性導電材料中から排除されて、その半導体チップと実装基板とが異方性導電材料を介して安定して強固に接合されると共に、その半導体チップの接続端子と実装基板の接続端子とが異方性導電材料を介して安定して電気的に良好に接続される半導体チップの実装方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体チップの実装方法は、半導体チップの接続端子と実装基板の接続端子とを、異方性導電材料を介して電気的に接続すると共に、前記半導体チップと実装基板とを、前記異方性導電材料を介して接合する半導体チップの実装方法であって、
前記異方性導電材料中に発生したボイドを追い込んで排除するための上端が開口したスルーホールを、前記半導体チップ下方の実装基板に設けて、そのスルーホールに、前記ボイドを含む前記異方性導電材料の一部を、その下端がスルーホール中途部まで達するように、その下端側に空隙をあけて押入することを特徴としている。
【０００７】
この半導体チップの実装方法においては、半導体チップ下方の実装基板に設けられた上端が開口したスルーホールにボイドを含む異方性導電材料の一部を、スルーホール中途部まで達するように、その下端側に空隙をあけて押入している。
そのため、そのスルーホールに異方性導電材料の一部と共に追い込まれたボイドの分、半導体チップと実装基板との間に介在する異方性導電材料中のボイドが低減される。
その結果、その半導体チップと実装基板との間に介在するボイドが低減された異方性導電材料を介して、半導体チップと実装基板とが安定して強固に接合される。
それと共に、半導体チップと実装基板とを接合する異方性導電材料の一部が、スルーホール中途部まで達するように半導体チップ下方の実装基板に設けられたスルーホールに押入された状態となって、そのスルーホールに押入された一部の異方性導電材料を介して、異方性導電材料が実装基板に確実に強固に接合される。そして、その実装基板に強固に接合された異方性導電材料を介して、半導体チップが実装基板に確実に強固に接合される。
また、その半導体チップと実装基板との間に介在するボイドが低減された異方性導電材料を介して、半導体チップの接続端子と実装基板の接続端子とが安定して電気的に接続される。
【０００８】
本発明の半導体チップの実装方法においては、前記スルーホールが、導電性のスルーホールであっても良く、
あるいは、絶縁性のスルーホールであっても良い。
【０００９】
このスルーホールが導電性のスルーホールである半導体チップの実装方法にあっては、その導電性のスルーホールを用いて、実装基板の上下の配線回路を電気的に接続できる。そして、その導電性のスルーホールを用いて、実装基板の配線回路の高密度化が図れる。
【００１０】
この半導体チップの実装方法において、異方性導電材料中に発生したボイドが、半導体チップ下方の実装基板に設けられたスルーホールに異方性導電材料の一部と共に追い込まれた状態とするためには、特別な手段を用いずとも、半導体チップ下方の実装基板に異方性導電材料中に発生したボイドを追い込んで排除するための上端が開口したスルーホールを設けておくことにより、達成可能である。
その理由は、半導体チップと実装基板とを接合するための異方性導電材料が加熱された際に、その異方性導電材料中に発生したボイドは、その周囲から押圧力が比較的加わらない半導体チップと実装基板との間からその外方に逃げ出したり、半導体チップ下方に設けられた上端が開口したスルーホールの内方に逃げ出したりするからである。そして、スルーホールの内方に逃げ出したボイドが、そのスルーホールに異方性導電材料の一部と共に追い込まれた状態となるからである。
【００１１】
また、本発明の半導体チップの実装方法においては、半導体チップ実装側とは反対側の前記スルーホールの下端開口部を、ソルダーレジスト層により覆うことを好適としている。
【００１２】
この半導体チップの実装方法にあっては、その半導体チップ実装側とは反対側のスルーホールの下端開口部を通して、湿気や塵埃がスルーホールに侵入するのを、ソルダーレジスト層により防ぐことができる。そして、そのスルーホールに湿気や塵埃が付着して、その導電性のスルーホールの電気的特性やその絶縁性のスルーホール内側に露出した実装基板の導体回路の電気的特性が損なわれるのを防ぐことができる。
また、導電性のスルーホールの場合には、そのスルーホールの下端開口部周囲のＣｕめっき層等からなるランド等にはんだが付着するのを、ソルダーレジスト層により防ぐことができる。そして、そのランド等に付着したはんだを介して、導電性のスルーホールと実装基板の配線回路の一部とが電気的に短絡した状態となるのを防ぐことができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態を図面に従い説明する。
図１は本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の好適な実施の形態を示し、図１はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００１４】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、Ｃｕめっき層等から形成された導電性の上端が開口したスルーホール６０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール６０の全体に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００１５】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００１６】
図２は本発明の半導体チップの実装方法の好適な実施の形態を示し、図２はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００１７】
この半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、Ｃｕめっき層等から形成された導電性の上端が開口したスルーホール６０を、実装基板２０を上下に貫通させて設けている。そして、その上端が開口したスルーホール６０に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、スルーホール６０中途部まで達するように、その下端側に空隙をあけて押入している。
それと共に、半導体チップ１０下方の実装基板２０に、半導体チップ１０実装側に開口部を持つＣｕめっき層等から形成された導電性の盲穴７０を、実装基板２０の上下方向に設けている。そして、その盲穴７０の上端開口部側に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、その下端側に空隙をあけて押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００１８】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００１９】
この図１又は図２に示した半導体チップの実装方法においては、半導体チップ１０下方の実装基板２０に設けられたスルーホール６０に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、又は盲穴７０の上端開口部側に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、半導体チップ１０と実装基板２０との間に介在する異方性導電材料３０中のボイド５０を低減できる。
そして、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを安定して強固に接合できる。
それと共に、半導体チップ１０と実装基板２０とを接合する異方性導電材料３０の一部を、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール６０又は盲穴７０の上端開口部側に押入できる。そして、そのスルーホール６０又は盲穴７０に押入した一部の異方性導電材料３０を介して、異方性導電材料３０を実装基板２０に確実に強固に接合できる。そして、その実装基板２０に強固に接合した異方性導電材料３０を介して、半導体チップ１０を実装基板２０に確実に強固に接合できる。
また、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップの接続端子１２と実装基板の接続端子２２とを安定して電気的に接続できる。
【００２０】
また、半導体チップ１０下方の実装基板２０に設けられた導電性のスルーホール６０、又は半導体チップ１０下方の実装基板２０に設けられた導電性の盲穴７０を用いて、実装基板２０の上下の配線回路２４を電気的に接続できる。そして、そのスルーホール６０又は盲穴７０を用いて、実装基板の配線回路２４の高密度化が図れる。
【００２１】
図４は本発明の半導体チップの実装方法とは異なるもう一つの半導体チップの実装方法の好適な実施の形態を示し、図４はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００２２】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、上端が開口した絶縁性のスルーホール８０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール８０の全体に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際にその異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００２３】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００２４】
図５は本発明の半導体チップの実装方法のもう一つの好適な実施の形態を示し、図５はその説明図である。以下に、この半導体チップの実装方法を説明する。
【００２５】
図の半導体チップの実装方法では、半導体チップ１０下方の実装基板２０に、上端が開口した絶縁性のスルーホール８０を、実装基板２０を上下に貫通させて設けている。そして、そのスルーホール８０に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際に異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を、スルーホール８０中途部まで達するように、その下端側に空隙をあけて押入している。
それと共に、半導体チップ１０下方の実装基板２０に、半導体チップ１０実装側に開口部を持つ絶縁性の盲穴９０を設けている。そして、その盲穴９０の上端開口部側に、半導体チップ１０と実装基板２０との間に介在させた異方性導電材料３０を加熱した際にその異方性導電材料３０中に発生したボイド５０を含む異方性導電材料３０の一部を押入している。異方性導電材料３０には、ＡＣＦ又はＡＣＰを用いている。
【００２６】
その他は、図６に示した従来の前述の半導体チップの実装方法と同様としている。
【００２７】
この図４又は図５に示した半導体チップの実装方法においては、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール８０に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、又は半導体チップ１０下方の実装基板２０に設けられた上端が開口した盲穴９０の上端開口部側に異方性導電材料３０の一部と共に追い込まれたボイド５０の分、半導体チップ１０と実装基板２０との間に介在する異方性導電材料３０中のボイド５０を低減できる。
そして、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップ１０と実装基板２０とを安定して強固に接合できる。
それと共に、半導体チップ１０と実装基板２０とを接合する異方性導電材料３０の一部を、半導体チップ１０下方の実装基板２０に設けられた上端が開口したスルーホール８０又は盲穴９０の上端開口部側に押入できる。そして、そのスルーホール８０又は盲穴９０に押入した一部の異方性導電材料３０を介して、異方性導電材料３０を実装基板２０に確実に強固に接合できる。そして、その実装基板２０に強固に接合した異方性導電材料３０を介して、半導体チップ１０を実装基板２０に確実に強固に接合できる。
また、その半導体チップ１０と実装基板２０との間に介在するボイド５０が低減された異方性導電材料３０を介して、半導体チップの接続端子１２と実装基板の接続端子２２とを安定して電気的に接続できる。
【００２８】
図２又は図５に示した半導体チップの実装方法においては、図３に示したように、半導体チップ１０実装側とは反対側の導電性のスルーホール６０の下端開口部や絶縁性のスルーホール８０の下端開口部を、ソルダーレジスト層１００により覆うと良い。
そして、そのスルーホール６０、８０の下端開口部を通して、湿気や塵埃がスルーホール６０、８０に侵入するのを、ソルダーレジスト層１００により防ぐと良い。そして、そのスルーホール６０、８０内側に湿気や塵埃が付着して、そのＣｕめっき層等から形成された導電性のスルーホール６０の電気的特性が損なわれるのを防いだり、その絶縁性のスルーホール８０内側に露出した実装基板の導体回路２４の電気的特性が損なわれるのを防いだりすると良い。
また、導電性のスルーホール６０の場合には、そのスルーホール６０の下端開口部周囲に形成されたＣｕめっき層等からなるランド６２等にはんだが付着するのを、ソルダーレジスト層１００により防ぐと良い。そして、そのランド６２等に付着したはんだを介して、導電性のスルーホール６０と実装基板の配線回路２４の一部とが電気的に短絡した状態となるのを防ぐと良い。
【００２９】
図１又は図４に示した半導体チップの実装方法においては、同じ図１又は図４に示したように、スルーホール６０、８０の全体にボイド５０と共に追い込んだ異方性導電材料３０の下端を、半導体チップ１０実装側とは反対側の実装基板２０のスルーホール６０、８０の下端開口部からその外方に流出させて、そのスルーホール６０、８０の下端開口部を異方性導電材料３０により覆うと良い。そして、そのスルーホール６０、８０の下端開口部から、スルーホール６０、８０に塵埃や湿気が侵入するのを防ぐと良い。そして、Ｃｕめっき層等から形成された導電性のスルーホール６０が腐蝕等してその電気的特性が損なわれるのを防いだり、絶縁性のスルーホール８０内側に露出した実装基板の配線回路２４が腐蝕等してその電気的特性が損なわれるのを防いだりすると良い。
【００３０】
図１又は図４に示した半導体チップの実装方法においては、そのスルーホール６０、８０に充填した異方性導電材料３０の下端は、図２又は図５に示したように、半導体チップ１０実装側とは反対側のスルーホール６０、８０の下端開口部の外方に流出させずに、スルーホール６０、８０の中途部に留めた状態としても良い。その場合も、図２又は図５に示した本発明の半導体チップの実装方法とほぼ同様な作用を持つ半導体チップの実装方法を提供できる。
【００３１】
【発明の効果】
以上説明したように、本発明の半導体チップの実装方法によれば、半導体チップと実装基板との間に介在させた異方性導電材料中に発生したボイドの多くを、半導体チップ下方の実装基板に設けられたスルーホールに異方性導電材料の一部と共に追い込んで排除できる。そして、その多くのボイドが排除された異方性導電材料を介して、半導体チップと実装基板とを強固に接合できる。
それと共に、半導体チップと実装基板とを接合する異方性導電材料の一部を、半導体チップ下方の実装基板に設けられたスルーホールに押入できる。そして、そのスルーホールに押入した一部の異方性導電材料を介して、異方性導電材料を実装基板に確実に強固に接合できる。そして、その実装基板に強固に接合した異方性導電材料を介して、半導体チップを実装基板に確実に強固に接合できる。
また、その多くのボイドが排除された異方性導電材料を介して、半導体チップの接続端子と実装基板の接続端子とを安定させて電気的に接続できる。
その結果、半導体チップを実装基板にフリップチップボンディング法により安定して電気的に実装可能な半導体チップの実装方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の説明図である。
【図２】 本発明の半導体チップの実装方法の説明図である。
【図３】 本発明の半導体チップの実装方法の説明図である。
【図４】 本発明の半導体チップの実装方法とは異なる半導体チップの実装方法の説明図である。
【図５】 本発明の半導体チップの実装方法の説明図である。
【図６】 従来の半導体チップの実装方法の説明図である。
【符号の説明】
１０ 半導体チップ
１２ 半導体チップの接続端子
２０ 実装基板
２２ 実装基板の接続端子
２４ 実装基板の配線回路
３０ 異方性導電材料
５０ ボイド
６０ 導電性のスルーホール
６２ ランド
７０ 導電性の盲穴
８０ 絶縁性のスルーホール
９０ 絶縁性の盲穴
１００ ソルダーレジスト層
Claims (5)
- 半導体チップの接続端子と実装基板の接続端子とを、異方性導電材料を介して電気的に接続すると共に、前記半導体チップと実装基板とを、前記異方性導電材料を介して接合する半導体チップの実装方法であって、
前記異方性導電材料中に発生したボイドを追い込んで排除するための上端が開口したスルーホールを、前記半導体チップ下方の実装基板に設けて、そのスルーホールに、前記ボイドを含む前記異方性導電材料の一部を、スルーホール中途部まで達するように、その下端側に空隙をあけて押入することを特徴とする半導体チップの実装方法。 - 前記スルーホールが、導電性のスルーホールである請求項１記載の半導体チップの実装方法。
- 前記スルーホールが、絶縁性のスルーホールである請求項１記載の半導体チップの実装方法。
- 半導体チップ実装側とは反対側の前記スルーホールの下端開口部を、ソルダーレジスト層により覆う請求項１、２又は３記載の半導体チップの実装方法。
- 前記異方性導電材料が、ＡＣＦ又はＡＣＰである請求項１、２、３又は４記載の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17353499A JP4365936B2 (ja) | 1999-03-15 | 1999-06-21 | 半導体チップの実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6769099 | 1999-03-15 | ||
| JP11-67690 | 1999-03-15 | ||
| JP17353499A JP4365936B2 (ja) | 1999-03-15 | 1999-06-21 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332164A JP2000332164A (ja) | 2000-11-30 |
| JP4365936B2 true JP4365936B2 (ja) | 2009-11-18 |
Family
ID=26408908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17353499A Expired - Fee Related JP4365936B2 (ja) | 1999-03-15 | 1999-06-21 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4365936B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3654116B2 (ja) * | 2000-03-10 | 2005-06-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR100997788B1 (ko) | 2008-06-30 | 2010-12-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| JP6391430B2 (ja) * | 2014-11-06 | 2018-09-19 | 三菱電機株式会社 | 電子制御装置およびその製造方法 |
-
1999
- 1999-06-21 JP JP17353499A patent/JP4365936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332164A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734557B2 (en) | Semiconductor device | |
| JP3447961B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US5024372A (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
| JP2570499B2 (ja) | フリップチップ集積回路の背面接地 | |
| US5056216A (en) | Method of forming a plurality of solder connections | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US5482736A (en) | Method for applying flux to ball grid array package | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| US6252779B1 (en) | Ball grid array via structure | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20070057704A (ko) | 배선 기판 및 반도체 장치 | |
| WO1990007792A1 (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
| JP4365936B2 (ja) | 半導体チップの実装方法 | |
| JP3353501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3960445B2 (ja) | 半導体装置とその製造方法 | |
| JP4576728B2 (ja) | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 | |
| JP4052078B2 (ja) | 半導体装置 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| TW417265B (en) | Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips | |
| JP3646500B2 (ja) | 電子回路装置 | |
| JPH11297752A (ja) | 半導体チップの実装構造、およびこの実装構造を有する半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090507 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |