[go: up one dir, main page]

KR20070057704A - 배선 기판 및 반도체 장치 - Google Patents

배선 기판 및 반도체 장치 Download PDF

Info

Publication number
KR20070057704A
KR20070057704A KR1020067022850A KR20067022850A KR20070057704A KR 20070057704 A KR20070057704 A KR 20070057704A KR 1020067022850 A KR1020067022850 A KR 1020067022850A KR 20067022850 A KR20067022850 A KR 20067022850A KR 20070057704 A KR20070057704 A KR 20070057704A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
low melting
wiring board
electrode
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020067022850A
Other languages
English (en)
Other versions
KR101140518B1 (ko
Inventor
카즈마사 타니다
오사무 미야타
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070057704A publication Critical patent/KR20070057704A/ko
Application granted granted Critical
Publication of KR101140518B1 publication Critical patent/KR101140518B1/ko
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩(3)이 그 표면을 대향시켜서 접합되는 배선 기판(2, 15)이며, 반도체 칩이 접합되는 접합면(2a, 15a)에 형성되고, 해당 반도체 칩과의 접속을 위한 접속 전극(14)과, 상기 접합면에 형성되고, 상기 접속 전극을 노출시키기 위한 개구(6a)를 갖는 절연막(6)과, 상기 개구내에 있어서의 상기 접속 전극상에 설치된 저융점 금속부(16)를 포함하는 배선 기판이다. 상기 저융점 금속부는 상기 접속 전극보다 고상선 온도가 낮은 저융점 금속 재료로 이루어진다.

Description

배선 기판 및 반도체 장치{WIRING B0ARD AND SEMIC0NDUCT0R DEVICE}
본 발명은 반도체 칩이 플립칩(flip chip) 접속되는 배선 기판, 및 이 배선 기판에 반도체 칩을 플립칩 접속하여 되는 반도체 장치에 관한 것이다.
반도체 장치의 소형화 및 고밀도 실장을 위하여, 반도체 칩의 기능 소자가 형성된 기능면을 고체 장치에 대향시키고, 반도체 칩을 고체 장치에 접속하는 플립칩 접속 구조가 주목받고 있다.
도 6은 플립칩 접속 구조를 갖는 반도체 장치의 도해적인 단면도이다. 이 반도체 장치(51)는 배선 기판(52)과, 기능 소자(54)가 형성된 기능면(53a)을 배선 기판(52)의 접합면(52a)에 대향시켜서 접속된 반도체 칩(53)을 구비하고 있다.
배선 기판(52)의 접합면(52a)에는 복수의 접속 전극(55)이 형성되어 있다. 또, 배선 기판(52)의 접합면(52a)에는 그 접합면(52a)과 반도체 칩(53)의 기능면(53a)과의 간격보다 작은 두께를 갖는 솔더 레지스트(soler resist)막(56)이 형성되어 있다. 솔더 레지스트막(56)에는 접속 전극(55)을 개별로 노출시키기 위한 복수의 개구(56a)가 형성되어 있다.
반도체 칩(53)의 기능면(53a)에는 기능 소자(54)와 전기적으로 접속된 복수의 전극 패드(57)가 형성되어 있다. 전극 패드(57)는 기능면(53a)을 덮는 표면 보 호막(59)에 형성된 개구(59a)로부터 노출하고 있다. 또, 각 전극 패드(57)의 위에는 돌기 전극(58)이 표면 보호막(59)의 표면으로부터 돌출하여 형성되어 있다.
배선 기판(52)의 접합면(52a)에 형성된 접속 전극(55)과, 반도체 칩(53)의 기능면(53a)에 형성된 돌기 전극(58)은 전극 패드(57), 접속 전극(55) 및 돌기 전극(58)보다 고상선(固相線) 온도(융점)가 낮은 저융점 금속으로 이루어지는 접합재(60)를 통하여 접속되어 있다. 이 접합재(60)는 반도체 칩(53)의 돌기 전극(58)상에 배치되는 땜납 볼(solder ball)이 그 반도체 칩(53)과 배선 기판(52)과의 접합시에 용융하여 형성된다.
그리고, 배선 기판(52)과 반도체 칩(53)과의 사이에 존재하는 공극(空隙)은 언더필(underfill)층(63)으로 메워져 있다.
도 7은 종래의 반도체 장치(51)의 제조 방법을 설명하기 위한 도해적인 단면도이다.
우선, 배선 기판(52)이 접합면(52a)을 위쪽으로 향하게 하고, 거의 수평인 자세로 홀딩된다. 그리고, 히터를 내장하여 가열하는 것이 가능한 본딩 툴(boding tool)(62)에 의해, 반도체 칩(53)이 기능면(53a)과 반대측인 면인 이면(53b)이 흡착되어서 홀딩된다. 반도체 칩(53)은 기능면(53a)을 아래쪽으로 향하게 하고, 배선 기판(52)의 접합면(52a)에 대향된다. 반도체 칩(53)의 기능면(53a)에는 접속 전극(55)에 대응하는 땜납 볼(61)이 형성되어 있다.
계속하여, 반도체 칩(53)의 땜납 볼(61)이 배선 기판(52)의 접속 전극(55)에 맞닿음(堂接) 가능하게 위치를 맞춘 후, 본딩 툴(62)이 하강되고 반도체 칩(53)이 배선 기판(52)에 접합된다. 이 때, 본딩 툴(62)에 의해 반도체 칩(53)이 가열되고, 이 열로 인하여 땜납 볼(61)이 용융된다. 그 후, 본딩 툴(62)에 의한 가열이 정지되고, 땜납 볼(61)은 접속 전극(55)과 돌기 전극(58)을 전기적으로 접속하는 접합재(60)로 된다.
또, 미경화(未硬化)(액상)의 언더필재가 배선 기판(52)과 반도체 칩(53)과의 틈새에 충전된 후, 경화시키기 위한 처리가 행해지고, 배선 기판(52)과 반도체 칩(53)과의 틈새에 언더필층(63)이 형성된다. 이로 인해, 도 6에 나타내는 반도체 장치(51)가 얻어진다. 이와 같은 반도체 장치 및 그 제조 방법은 하기와 같이 문헌에 개시되어 있다.
그러나, 배선 기판(52)의 접속 전극(55)이나 반도체 칩(53)의 땜납 볼(61)은 높이 불균일을 갖기 때문에, 접속 전극(55)과 돌기 전극(58)을 확실히 접합하기 위해서는 접합시에, 반도체 칩(53)에 큰 하중을 걸리게 하지 않으면 안된다. 이 때문에, 용융한 땜납 볼(61)이 접합면(52a)(기능면(53a))을 따르는 방향으로 펼쳐진다. 그 결과, 접합면(52a)의 면내 방향으로 인접하는 접속 전극(55)끼리(기능면(53a)의 면내 방향으로 인접하는 돌기 전극(58)끼리)가 접합재(60)에 의해 전기적으로 단락(短絡)되고, 쇼트 불량이 발생한다고 하는 불편이 있었다.
또, 언더필층(63)의 형성은 반도체 칩(53)을 배선 기판(52)에 접합하기 전에, 미경화의 언더필재를 접합면(52a)상에 도포하고, 반도체 칩(53)을 배선 기판(52)에 접속한 후에 경화함으로써 행해지는 일이 있다. 이 경우, 접속 전극(55)에 땜납 볼(61)을 접촉시키기 위하여, 반도체 칩(53)은 본딩 툴(62)에 의해, 미경 화의 언더필재가 존재하지 않는 경우에 비해 큰 힘으로 배선 기판(52)에 눌린다.
이 상태에서, 반도체 칩(53)이 본딩 툴(62)에 의해 가열되고, 땜납 볼(61)의 융액(融液)이 발생하면, 이 융액은 용이하게 접합면(52a)의 면내 방향으로 펼쳐지기 때문에, 이 융액이 고체화하여 형성되는 접합재(60)에 의해, 이 면내 방향으로 인접하는 접속 전극(55)이나 돌기 전극(58)이 전기적으로 단락되고, 쇼트 불량이 생기기 쉽다.
비특허 문헌 1 : Chua Khoon Lam, 그외 1명, "Assemb1y and Reliability Performance of Flip Chip with No-flow Underfills", 2003 Electronics Packaging Technology Conference, p.336-341
본 발명의 목적은 반도체 칩과의 전기적 접속을 위한 접속 전극 사이에서의 단락을 방지할 수 있는 배선 기판 및 그것을 이용한 반도체 장치를 제공하는 것이다.
본 발명의 배선 기판은 반도체 칩이 그 표면을 대향시켜서 접합되는 배선 기판으로서, 반도체 칩이 접합되는 접합면에 형성되고, 해당 반도체 칩과의 접속을 위한 접속 전극과, 상기 접합면에 형성되고, 상기 접속 전극을 노출시키기 위한 개구를 갖는 절연막과, 상기 개구내에 있어서 상기 접속 전극 위에 설치되고, 상기 접속 전극보다 고상선 온도가 낮은 저융점 금속 재료로 이루어지는 저융점 금속부를 포함한다.
본 발명에 의하면, 반도체 칩과의 접합면에 있어서, 그 최표면의 절연막에 접속 전극을 노출시키기 위한 개구가 형성되고, 그 개구내에 저융점 금속부가 배치되어 있다. 그 때문에, 반도체 칩과의 접속시, 이 배선 기판을 저융점 금속부의 고상선 온도 이상의 온도로 가열하고, 저융점 금속부의 융액을 일으키게 할 수 있다. 이 융액이 고체화하여 형성되는 접합재를 통하여 배선 기판의 접속 전극과 반도체 칩과의 전기적 접속을 달성할 수 있다.
이 때, 저융점 금속부의 융액이 생겨도, 이 융액을 개구내에 남길 수 있고, 개구로부터 흘러넘치는 것을 방지할 수 있다. 그 때문에, 접합면(15a)의 면내 방향으로 인접하는 접속 전극이 그 용융한 저융점 금속부에 의해서 단락되는 것을 방지할 수 있다.
이 배선 기판에 반도체 칩을 접합할 때, 상기 배선 기판은 상기 접합면을 위쪽으로 향하여 홀딩되는 것이 바람직하다. 이 경우, 접합때 저융점 금속부가 그 고상선 온도 이상의 온도로 가열되어서 융액을 일으켰다고 해도, 이 융액은 중력의 작용에 의해 아래쪽으로 흐르려고 하기 때문에, 절연막의 개구내에 수용된다.
절연막은 예를 들어, 솔더 레지스트이어도 된다.
상기 개구내의 용적은 상기 접속 전극의 체적과 상기 저융점 금속부의 체적과의 합보다 크게 되어 있어도 된다.
이 구성에 의하면, 개구내에 있어서, 접속 전극에 의해 차지할 수 있는 공간의 잔여의 공간의 용적은 저융점 금속부의 체적보다 크다. 저융점 금속부의 체적과, 이 저융점 금속부가 용융 및 고체화하여 얻어지는 접합재의 체적과는 동일하기 때문에, 개구는 이 접합재의 전량을 수용할 수 있는 용적을 갖고 있다. 이 때문에, 저융점 금속부나 그 융액은 접합시에 개구내에 수용되고, 접합면의 면내 방향으로 인접하는 접속 전극이나 돌기 전극으로 이동하지 않는다. 따라서, 이 배선 기판은 반도체 칩과의 접합시에, 쇼트 불량이 생기는 것을 방지할 수 있다.
여기서, 저융점 금속부의 체적은 고상 상태에 있어서의 체적뿐만 아니라, 액상 상태에 있어서의 체적을 포함하는 것으로 한다.
저융점 금속부는 예를 들어, 도금에 의해 접속 전극상에 형성할 수 있다. 이 경우, 도금 시간이나 도금 전류를 제어하여 도금 두께를 제어함으로써, 저융점 금속부의 체적을 소정의 체적으로 할 수 있다.
또, 저융점 금속부는 접속 전극상에 땜납 페이스트(크림 땜납(cream solder))를 도포한 후, 배선 기판을 가열하여 땜납 페이스트중의 유기물(플럭스(flux), 용매 등)을 비산(飛散)시키는 동시에, 땜납 페이스트중의 땜납 분말을 용융 및 고체화시키는 것으로 형성되어도 된다. 이 경우, 땜납 페이스트의 도포량을 제어함으로써, 저융점 금속부의 체적을 소정의 체적으로 할 수 있다. 즉, 이 경우에 있어서의 저융점 금속부의 체적은 땜납 페이스트의 체적이 아니라, 땜납 페이스트를 구성하는 땜납 분말이 용융 및 고체화되어 얻어지는 땜납재의 체적을 의미한다.
본 발명의 반도체 장치는 배선 기판과 기능 소자가 형성된 표면에 그 기능 소자와 전기적으로 접속된 돌기 전극을 갖고, 상기 배선 기판의 접합면에 대하여 표면을 대향시켜서 접합되는 반도체 칩을 포함한다. 상기 배선 기판은 상기 접합면에 형성되고, 해당 반도체 칩과의 접속을 위한 접속 전극과, 상기 접합면에 형성되고, 상기 접속 전극을 노출시키기 위한 개구를 갖는 절연막과, 상기 개구내에 있어서 상기 접속 전극상에 설치되고, 상기 접속 전극보다 고상선 온도가 낮은 저융점 금속 재료로 이루어지는 저융점 금속부를 갖는다.
상기 개구내의 용적은 상기 접속 전극의 체적과 상기 저융점 금속부의 체적과의 합보다 크게 여겨지고 있어도 된다.
본 발명에 있어서의 상술한, 또는 또다른 목적, 특징 및 효과는 첨부한 도면을 참조하여 후술하는 실시 형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 2는 도 1에 나타내는 반도체 장치의 접속 부재 주변을 확대하여 나타내는 도해적인 단면도.
도 3은 도 1에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 평면도.
도 4는 도 1에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도.
도 5는 도 1에 나타내는 반도체 장치의 변형예를 나타내는 도해적인 단면도.
도 6은 플립칩 접속 구조를 갖는 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 7은 도 6에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도해적인 단면도.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 도해적인 단면도이다. 이 반도체 장치(1)는 배선 기판(2)과, 기능 소자(4)가 형성된 기능면(3a)을 배선 기판(2)의 표면(이하, 「접합면」이라고 함)(2a)에, 대향시켜서 접속된 반도체 칩(3)을 포함하고 있다.
배선 기판(2)의 접합면(2a)에는 복수의 접속 전극(14)(도 2 내지 도 4 참조)이 형성되어 있고, 배선 기판(2)과 반도체 칩(3)은 접속 전극(14)을 각각 포함하는 복수의 접속 부재(5)에 의하여 소정 간격을 유지하도록 접합되고, 또한 전기적으로 접속되어 있다.
배선 기판(2)의 접합면(2a)에는 그 접합면(2a)과 반도체 칩(3)과의 간격보다 작은 두께를 갖는 솔더 레지스트막(6)이 형성되어 있다. 이 솔더 레지스트막(6)에 의해, 배선 기판(2)의 접합면(2a)에 형성되어 있는 배선 사이에서의 전기적 단락이 방지되어 있다. 이 솔더 레지스트막(6)에는 접속 전극(14)을 개별로 노출시키는 복수의 개구(6a)가 형성되어 있다. 접속 부재(5)는 개구(6a)내에 있어서 접속 전극(14)과 접속된다.
배선 기판(2)과 반도체 칩(3)과의 틈새(배선 기판(2)과 반도체 칩(3)과의 사이이며, 접합면(2a)을 수직으로 내려다 보는 평면시에 있어서, 반도체 칩(3)과 겹치는 영역)에는 언더필층(7)이 배치되어 있다. 언더필층(7)에 의해서, 배선 기판(2)과 반도체 칩(3)과의 틈새가 봉지되는 동시에, 기능면(3a)이나 접속 부재(5) 이 보호되고 있다.
배선 기판(2)의 단부에는 도시하지 않는 배선에 의해 접속 부재(5)와 전기적으로 접속된 단면 전극(8)이 형성되어 있다. 단면 전극(8)은 배선 기판(2)의 접합면(2a)으로부터 단면을 거쳐서, 접합면(2a)의 반대측인 외부 접속면(2b)에 도달하도록 형성되어 있다. 이 반도체 장치(1)는 단면 전극(8)에 있어서, 다른 배선 기판(실장 기판)과의 전기적 접속을 달성할 수 있다.
도 2는 반도체 장치(1)의 접속 부재(5) 주변을 확대하여 나타내는 도해적인 단면도이다.
반도체 칩(3)의 기능면(3a)에는 기능 소자(4)에 전기적으로 접속되고, 알루미늄(Al)으로 이루어지는 복수의 전극 패드(11)가 형성되어 있다. 전극 패드(11)는 기능면(3a)을 덮는 표면 보호막(12)에 형성된 개구(12a)로부터 노출하고 있다. 표면 보호막(12)은 예를 들어, 질화 실리콘(패시베이션막)이나 폴리이미드로 이루어진다. 또, 각 전극 패드(11)의 위에는 돌기 전극(13)이 표면 보호막(12)으로부터 돌출하여 형성되어 있다. 돌기 전극(13)은 예를 들어 무전해 니켈(Ni) 도금 및, 무전해 금(Au) 도금에 의해 형성되어 있어도 되고, 전해 동(Cu) 도금이나 전해 금도금에 의해 형성되어 있어도 된다.
접합면(2a)상에 형성된 각 접속 전극(14)은 반도체 칩(3)의 기능면(3a)에 형성된 복수의 전극 패드(11)(돌기 전극(13))의 각각 대응하는 위치에 형성되어 있다. 접속 전극(14)은 예를 들어, 동(銅) 패드(14A)의 표면을 니켈/금도금층(14B)과 피복한 구성을 갖고 있다.
복수의 돌기 전극(13)과, 대응하는 각 접속 전극(14)은 각각 접합재(10)에 의해 기계적으로 접합되어 있고, 또한 전기적으로 접속되어 있다. 접합재(10)는 전극 패드(11), 돌기 전극(13) 및 접속 전극(14)보다 고상선 온도가 낮은 저융점 금속, 예를 들어 주석(Sn), 인듐(In)이나 그들의 합금으로 이루어진다.
접속 전극(14), 돌기 전극(13) 및 접합재(10)에 의해, 접속 부재(5)가 구성되어 있다.
도 3은 반도체 장치(1)의 제조 방법을 설명하기 위한 도해적인 평면도이고, 도 4는 그 절단선 IV-IV에 의한 도해적인 단면도이다. 도 3에서는 반도체 칩(3)의 도시를 생략하고 있다.
반도체 장치(1)는 예를 들어, 배선 기판(2)의 접합면(2a)에 대하여, 반도체 칩(3)을, 그 기능면(3a)을 대향시켜서 접합한 후, 배선 기판(2)과 반도체 칩(3)과의 간격에 액상의 언더필재를 주입하고, 그 언더필재를 경화시켜서 언더필층(7)을 형성함으로써 얻어진다.
구체적으로는 우선, 기능면(3a)에 전극 패드(11), 표면 보호막(12) 및 돌기 전극(13)이 형성된 반도체 칩(3)이 준비된다. 도 4를 참조하여, 이 반도체 칩(3)의 기능면(3a)측에는 종래의 반도체 장치(51)의 제조 방법에 있어서의 땜납 볼(61)(도 7 참조)에 대응하는 부재는 설치되지 않고, 돌기 전극(13)은 그 표면이 노출되어서 표면 보호막(12)으로부터 돌출하고 있다.
그리고, 복수의 배선 기판(2)이 만들어진 기판(15)이 준비된다. 기판(15)의 접합면(15a)(배선 기판(2)의 접합면(2a))에는 각 접속 전극(14)을 덮도록 저융점 금속막(16)이 형성되어 있다.
저융점 금속막(16)은 반도체 장치(1)의 접합재(10)와 거의 동일한 조성의 금속 재료로 이루어진다. 즉, 저융점 금속막(16)의 고상선 온도는 전극 패드(11), 돌기 전극(13)에 접속 전극(14)(동 패드(14A) 및 니켈/금도금층(14B))의 고상선 온도보다 낮다.
저융점 금속막(16)은 예를 들어, 도금에 의해 접속 전극(14)상에 형성할 수 있다. 또, 저융점 금속막(16)은 접속 전극(14)상에 땜납 페이스트(크림 땜납)를 도포한 후, 기판(15)을 가열하여 해당 땜납 페이스트중의 유기물(플럭스, 용매 등)을 비산시키는 동시에, 해당 땜납 페이스트중의 땜납 분말을 용융 및 고체화시키는 것으로 형성할 수도 있다.
접속 전극(14) 및 개구(6a)는 예를 들어, 접합면(15a)을 수직으로 내려다 보는 평면시에 있어서, 거의 정방형인 형상을 갖고 있고, 접속 전극(14)은 개구(6a)의 거의 중부에 배치되어 있다(도 3 참조). 접속 전극(14) 및 개구(6a)는 접합면(15a)을 수직으로 내려다 보는 평면시에 있어서, 정방형 이외의 다각형이나 원형의 형상을 갖고 있어도 된다. 접속 전극(14)에서는 단면 전극(8)(도 1 참조)에 접속된 배선(17)이 뻗고 있다. 배선(17)은 접속 전극(14)과의 접속부 부근을 제외하고, 솔더 레지스트막(6)으로 덮여 있다.
접합면(15a)을 수직으로 내려다 보는 평면시에 있어서, 저융점 금속막(16)은 예를 들어, 거의 정방형의 형상을 갖고 있고, 개구(6a)의 형성 영역내에 존재하고 있다. 저융점 금속막(16)은 접합면(15a)을 수직으로 내려다 보는 평면시에 있어서, 정방형 이외의 다각형이나 원형의 형상을 갖고 있어도 된다.
각 개구(6a)는 그 용적 VO가 그 개구(6a)내에 배치되는 접속 전극(14)의 체적 VP와 저융점 금속막(16)의 체적 VL과의 합보다 크게 형성되어 있다(하기와 같이 수식 (1) 참조).
VO > VL + VP (1)
또, 융액(액상)을 포함하는 상태에 있어서의 저융점 금속막(16)의 체적이 고상(固相)에 있어서의 저융점 금속막(16)의 체적보다 큰 경우는 상기 수식 (1)에 있어서의 저융점 금속막(16)의 체적 VL은 액상을 포함하는 상태에 있어서의 저융점 금속막(16)의 체적이다.
저융점 금속막(16)이 도금에 의해 형성되는 경우, 도금 전류(전해 도금의 경우)나 도금 시간에 의해 도금 두께를 제어함으로써, 저융점 금속막(16)의 체적 VL을 소정의 체적으로 할 수 있다.
또, 저융점 금속막(16)이 땜납 페이스트를 이용하여 형성되는 경우, 땜납 페이스트의 도포량을 제어함으로써, 저융점 금속막(16)의 체적 VL을 소정의 체적으로 할 수 있다. 이 경우에 있어서의 저융점 금속막(16)의 체적 VL은 땜납 페이스트의 체적이 아니라, 유기물이 제거되어서 땜납 페이스트를 구성하는 땜납 분말이 용융 및 고체화되어서 얻어지는 저융점 금속막(16)에 대한 체적을 의미한다.
개구(6a)의 형상이 주체(柱體)((이 실시 형태의 경우는 각주(角柱))로 간주 하는 경우는 개구(6a)의 용적 VO는 솔더 레지스트막(6)을 수직으로 내려다 보는 평면시에 있어서의 개구(6a)의 면적과 솔더 레지스트막(6)의 두께와의 곱과 동일하다.
계속하여, 기판(15)이 접합면(15a)을 위로 향하게 하고, 거의 수평인 자세로 홀딩된다. 그리고, 히터를 내장하여 가열하는 것이 가능한 본딩 툴(19)에 의해, 반도체 칩(3)이 그 기능면(3a)과 반대측인 면인 이면(3b)이 흡착되어서 홀딩된다. 반도체 칩(3)은 기능면(3a)이 아래쪽으로 향하게 되고, 기판(15)의 접합면(15a)에 대향된다. 이 상태가 도 4에 나타나 있다.
계속하여, 반도체 칩(3)의 돌기 전극(13)과 기판(15)의 저융점 금속막(16)이 위치 맞춤된 후, 본딩 툴(19)이 하강되고, 돌기 전극(13)이 저융점 금속막(16)에 접촉된다. 여기서, 기판(15)의 접속 전극(14)에 형성된 저융점 금속막(16)이나 반도체 칩(3)의 돌기 전극(13)이 큰 높이 불균일을 갖고 있는 경우가 있다. 이와 같은 경우는 저융점 금속막(16)과 돌기 전극(13)을 확실히 접속하기 위하여, 본딩 툴(19)에 의해, 반도체 칩(3)에 큰 하중이 걸리게 된다.
그리고, 이 상태에서 본딩 툴(19)에 의해, 반도체 칩(3)이 가열되고, 그 열에 의해 저융점 금속막(16)이 그 고상선 온도 이상(바람직하게는 액상선 온도 이상)의 온도로 가열되어서 용융된다. 그 후, 본딩 툴(19)에 의한 가열이 정지되고, 돌기 전극(13)과 접속 전극(14)은 저융점 금속막(16)의 융액이 고체화하여 되는 접합재(10)에 의해, 전기적으로 접속되는 동시에 기계적으로 접합된다.
여기서, 접속 전극(14)의 체적 VP와 저융점 금속막(16)의 체적 VL과의 랍이 개구(6a)의 용적 VO보다 작기 때문에, 저융점 금속막(16)이나 그 융액은 개구(6a)내에 있어서 접속 전극(14)의 잔여의 공간에 수용된다. 또, 저융점 금속막(16)은 돌기 전극(13)에는 없고, 개구(6a)내에 배치된 접속 전극(14)상에 형성되어 있다. 이 때문에, 저융점 금속막(16)이나 그 융액은 개구(6a)외에 퍼져서 접합면(15a)의 면내 방향으로 이동하지 않는다. 그 결과, 반도체 칩(3)에 큰 하중이 걸리게 해도, 이 면내 방향으로 인접하는 돌기 전극(13)이나 접속 전극(14)이 접합재(10)에 의해 전기적으로 단락되고, 쇼트 불량이 생기는 것을 방지할 수 있다.
다음에, 기판(15)과 반도체 칩(3)과의 틈새에, 언더필층(7)(도 1 및 도 2 참 조)이 충전된다. 언더필층(7)은 예를 들어, 미경화(액상)의 언더필재가 디스팬서로부터 토출되고, 기판(15)과 반도체 칩(3)과의 틈새에 모세관 현상에 의해 충전된 후, 경화(예를 들어, 열경화)되어서 형성된다.
미경화의 언더필재는 반도체 칩(3)을 접속하기 전의 기판(15)의 접합면(15a)측에 도포되어도 된다. 이 경우, 본딩 툴(19)에, 반도체 칩(3)이 기판(15)에 눌림으로써, 저융점 금속막(16)과 돌기 전극(13)은 미경화의 언더필재를 관통하여 접촉된다. 그리고, 기판(15)에 대한 반도체 칩(3)의 접합이 완료한 후, 미경화의 언더필재를 경화시킴으로써, 언더필층(7)가 얻어진다.
이 경우, 반도체 칩(3)을 기판(15)에 접합할 때, 돌기 전극(13)을 저융점 금속막(16)에 접촉시키기 위하여, 반도체 칩(3)은 본딩 툴(19)에 의해, 미경화의 언 더필재가 존재하지 않는 경우에 비해 큰 힘으로 기판(15)에 눌린다. 이 상태로, 반도체 칩(3)이 본딩 툴(19)에 의해 가열되고, 저융점 금속막(16)이 용융되어도, 저융점 금속막(16)의 융액은 개구(6a)내에 있어서, 접속 전극(14)의 잔여의 공간에 수용되기 때문에, 접합면(15a)의 면내 방향으로 인접하는 접속 전극(14)이나 돌기 전극(13)이 접합재(10)에 의해 단락되는 것이 방지된다.
그 후, 기판(15)이 배선 기판(2)의 개별 피스로 절단되고, 배선 기판(2)의 단부에 단면 전극(8)이 형성되고, 도 1에 나타내는 반도체 장치(1)가 얻어진다.
본 발명의 실시 형태의 설명은 이상과 같으나, 본 발명은 다른 형태에서도 실시할 수 있다. 예를 들어, 배선 기판(2)에는 2 이상의 반도체 칩(3)이 플립칩 접속되어 있어도 된다.
본 발명의 반도체 장치의 패키지 형태는 도 1에 나타내는 반도체 장치(1)와 같이 단면 전극(8)을 외부 접속 부재로 하는 것에 한정되지 않고, 다른 형태이어도 된다. 도 5는 반도체 장치(1)의 변형예를 나타내는 도해적인 단면도이다. 도 2에 있어서, 도 1에 나타내는 각 부에 대응하는 부분에는 도 2와 동일한 참조 부호를 부여하고 있다.
이 반도체 장치(21)는 외부 접속 부재로서 반도체 장치(1)의 단면 전극(8) 대신에 금속 볼(23)을, 외부 접속면(22b)(반도체 칩(3)이 접속된 접합면(22a)과 반대측인 면)에 구비하고 있다. 금속 볼(23)은 배선 기판(22)의 내부 및/또는 표면에서 재배선되고, 접속 부재(5)에 전기적으로 접속되어 있다. 이 반도체 장치(21)는 금속 볼(23)을 통하여 다른 배선 기판에 접합할 수 있다.
본 발명의 실시 형태에 대해 상세하게 설명하였으나, 이들은 본 발명의 기술적 내용을 분명히 하기 위해 이용된 구체적인 예에 지나지 않으며, 본 발명은 이러한 구체적인 예로 한정하여 해석되어서는 안되고, 본 발명의 정신 및 범위는 첨부한 청구 범위에 의해 한정된다.
이 출원은 2004 년 9 월 29 일에 일본 특허청에 제출된 일본 특원 2004-284681에 대응하고 있고, 이 출원의 전개시는 여기에 인용으로 조성되는 것으로 한다.
본 발명에 의하면, 반도체 칩이 플립칩 접속되는 배선 기판, 및 이 배선 기판에 반도체 칩을 플립칩 접속하여 되는 반도체 장치를 제공할 수 있다.

Claims (3)

  1. 반도체 칩이 그 표면을 대향시켜서 접합되는 배선 기판에 있어서,
    반도체 칩이 접합되는 접합면에 형성되고, 해당 반도체 칩과의 접속을 위한 접속 전극과,
    상기 접합면에 형성되고, 상기 접속 전극을 노출시키기 위한 개구를 갖는 절연막과,
    상기 개구내에 있어서 상기 접속 전극상에 설치되고, 상기 접속 전극보다 고상선(固相線) 온도가 낮은 저융점 금속 재료로 이루어지는 저융점 금속부를 포함하는 것을 특징으로 하는 배선 기판.
  2. 제1항에 있어서,
    상기 개구내의 용적은 상기 접속 전극의 체적과 상기 저융점 금속부의 체적과의 합보다 큰 것을 특징으로 하는 배선 기판.
  3. 배선 기판과,
    기능 소자가 형성된 표면에 그 기능 소자와 전기적으로 접속된 돌기 전극을 갖고, 상기 배선 기판의 접합면에 대하여 표면을 대향시켜서 접합되는 반도체 칩을 포함하고,
    상기 배선 기판이
    상기 접합면에 형성되고, 해당 반도체 칩과의 접속을 위한 접속 전극과,
    상기 접합면에 형성되고, 상기 접속 전극을 노출시키기 위한 개구를 갖는 절연막과,
    상기 개구내에 있어서 상기 접속 전극상에 설치되고, 상기 접속 전극보다 고상선 온도가 낮은 저융점 금속 재료로 이루어지는 저융점 금속부를 갖는 것을 특징으로 하는 반도체 장치.
KR1020067022850A 2004-09-29 2005-08-04 배선 기판 및 반도체 장치 Active KR101140518B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004284681A JP2006100552A (ja) 2004-09-29 2004-09-29 配線基板および半導体装置
JPJP-P-2004-00284681 2004-09-29
PCT/JP2005/014294 WO2006035548A1 (ja) 2004-09-29 2005-08-04 配線基板および半導体装置

Publications (2)

Publication Number Publication Date
KR20070057704A true KR20070057704A (ko) 2007-06-07
KR101140518B1 KR101140518B1 (ko) 2012-04-30

Family

ID=36118702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022850A Active KR101140518B1 (ko) 2004-09-29 2005-08-04 배선 기판 및 반도체 장치

Country Status (6)

Country Link
US (1) US7456502B2 (ko)
JP (1) JP2006100552A (ko)
KR (1) KR101140518B1 (ko)
CN (1) CN1943024A (ko)
TW (1) TW200616169A (ko)
WO (1) WO2006035548A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
JP5017930B2 (ja) * 2006-06-01 2012-09-05 富士通株式会社 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
TW200903751A (en) * 2007-07-13 2009-01-16 Phoenix Prec Technology Corp Flip-chip package structure, and the substrate and the chip thereof
TWI375307B (en) * 2007-07-26 2012-10-21 Flip chip package structure and method for manufacturing the same
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US20090127703A1 (en) * 2007-11-20 2009-05-21 Fujitsu Limited Method and System for Providing a Low-Profile Semiconductor Assembly
JP5615122B2 (ja) 2010-10-12 2014-10-29 新光電気工業株式会社 電子部品装置及びその製造方法
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US9293405B2 (en) * 2011-03-22 2016-03-22 Renesas Electronics Corporation Semiconductor device
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US20140252073A1 (en) * 2013-03-05 2014-09-11 Summit Imaging, Inc. Ball grid array mounting system and method
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6704175B2 (ja) * 2016-01-27 2020-06-03 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール及びそれを用いた照明器具
FR3055166B1 (fr) * 2016-08-18 2020-12-25 Commissariat Energie Atomique Procede de connection intercomposants a densite optimisee
JPWO2018150809A1 (ja) * 2017-02-17 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147572B2 (ko) * 1972-07-26 1976-12-15
JPS60143690A (ja) * 1983-12-29 1985-07-29 松下電器産業株式会社 回路基板
JP2700259B2 (ja) * 1988-10-06 1998-01-19 イビデン株式会社 プリント配線板における凹所を有する半田層の形成方法
JPH04101496A (ja) * 1990-08-20 1992-04-02 Nec Corp 印刷配線板
JPH057072A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd プリント配線板
JPH0982759A (ja) * 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法
JP3500032B2 (ja) * 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP2000315706A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2001176921A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Works Ltd バンプ付き配線回路基板及びその製造方法
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP4605155B2 (ja) * 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置

Also Published As

Publication number Publication date
TW200616169A (en) 2006-05-16
US7456502B2 (en) 2008-11-25
WO2006035548A1 (ja) 2006-04-06
US20070200249A1 (en) 2007-08-30
JP2006100552A (ja) 2006-04-13
KR101140518B1 (ko) 2012-04-30
CN1943024A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
KR101140518B1 (ko) 배선 기판 및 반도체 장치
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US9545013B2 (en) Flip chip interconnect solder mask
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI549204B (zh) Manufacturing method of semiconductor device
JP2003007960A5 (ko)
TW201227893A (en) Lead-free structures in a semiconductor device
JPWO2012073417A1 (ja) 電子部品実装体、電子部品、基板
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP4051570B2 (ja) 半導体装置の製造方法
JP5433543B2 (ja) 半導体装置
JP2007059600A (ja) 部品実装方法および部品実装体
JP5799565B2 (ja) 半導体装置及びその製造方法
JP5709326B2 (ja) 半導体装置
JP3646500B2 (ja) 電子回路装置
JP4561969B2 (ja) 半導体装置
US20240312856A1 (en) Electronic component package, circuit module and method for producing electronic component package
JP7416607B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2011124402A (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
JP2005116931A (ja) 電気的接合用端子及びその製造方法、半導体装置及びその実装方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20061031

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100615

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120216

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120419

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120419

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170322

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190328

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 11

End annual number: 11