JP4349461B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に係り、特に画素電極と共通電極とが同じ基板に設けられ当該電極の少なくとも一方がスリットを構成して設けられた液晶表示装置に関する。

ＦＦＳ（Fringe Field Switching）方式の液晶表示装置では、液晶の配向を制御する画素電極と共通電極との両方が同じ基板に設けられており、この２つの電極は絶縁層を介して積層されている。当該電極のうちで上側の電極すなわち液晶層側の電極にはスリットが設けられている。スリットの長手方向（長辺方向）と略平行にラビング処理がなされ、上記電極間の電圧がオフ電圧の場合、液晶分子はスリットの長手方向と略平行に配向する。オフ電圧よりも高い電圧を上記電極間に印加した場合、スリットの長辺に対して垂直な方向に電界が発生し、液晶分子は電界方向に沿うように基板に略平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。また、画素電極と共通電極を絶縁層を介して積層することによって、保持容量が形成される。

特開２００３−１４０１８８号公報

ＦＦＳ方式の液晶表示装置に強い外光が入射すると、虹状の縞模様が観察される場合がある。これは、外光が液晶表示装置内で反射し、その反射光がスリットの周期的構造によって干渉することに起因すると考えられる。上記縞模様は、表示を行っていない場合だけでなく、表示を行っている場合においても生じうる。

本発明の目的は、スリットによる光の干渉を抑制可能な液晶表示装置を提供することである。

本発明に係る液晶表示装置は、一対の基板と、前記一対の基板の間に挟持された液晶層と、前記一対の基板の一方の基板に形成され、凹凸を有する絶縁層と、前記一方の基板に形成された画素電極と、前記一方の基板に形成された共通電極と、を備え、前記画素電極と前記共通電極のうち少なくとも一方の電極は前記絶縁層の液晶層側に形成され、前記一方の電極はスリットを挟んで配列された複数の枝部を含み、前記一方の電極は前記凹凸に追従した凹凸形状を有し、前記枝部の幅をＬ（μｍ）とし、前記スリットの幅をＳ（μｍ）とし、前記凹凸の隣接する頂部間の距離をＤ（μｍ）とした場合に、（Ｌ＋Ｓ）×０．１≦Ｄ≦Ｌ＋Ｓの関係を満たすことを特徴とする。上記構成によれば、スリットによる光の干渉を抑制することができる。

前記凹凸の頂部が不規則に設けられていることが好ましい。上記構成によれば、上記光干渉をいっそう抑制することができる。

前記凹凸の頂部と底部とのうちの少なくとも一方が前記各枝部に対して１つ以上設けられていることが好ましい。上記構成によれば、上記光干渉をいっそう抑制することができる。

前記画素電極および前記共通電極は透光性導電材料で形成され、前記凹凸は透過表示領域に配置されていることが好ましい。上記構成によれば、上記光干渉を抑制できるとともに開口率が向上できる透過表示が可能となる。

前記絶縁層の前記液晶層側に前記画素電極と前記共通電極のうちの一方の電極が配置され、前記絶縁層の前記液晶層とは反対側に前記画素電極と前記共通電極のうちの他方の電極が配置され、前記他方の電極の液晶層とは反対側に別の絶縁層が形成され、前記別の絶縁層は凹凸を有することが好ましい。上記構成によれば、容易に上記光干渉をいっそう抑制することができる。例えば、前記別の絶縁層はアクリル等の樹脂等で構成可能であり、容易に凸凹が形成することができる。また、前記画素電極、前記共通電極および前記絶縁層を同じ凸凹形状に形成することができ、前記画素電極と前記共通電極の電界の制御および前記画素電極、前記共通電極および前記絶縁層で形成される容量の制御を容易に行うことができる。

前記一対の基板の他方の基板に形成されたカラーフィルタと前記カラーフィルタ上に形成されたトップコート層とを備え、前記トップコート層は凸凹を有することを特徴とする。上記構成によれば、上記構成によれば、上記光干渉をいっそう抑制することができる。

以下に、図面を用いて本発明に係る実施の形態を説明する。

図１に実施の形態に係る液晶表示装置５０を説明する平面図（レイアウト図）を示し、図１中の２−２線における断面図を図２に示す。また、図３に図２中の一点鎖線で囲んだ部分３の拡大図を示す。なお、図１では図２中に図示した要素の一部を省略している。

図１には表示領域中で行方向（図示の横方向が対応する）に配列された３つの画素５２について例示している。ここではマトリクス配列を例示するが、画素５２をデルタ配列等にすることも可能である。

図１に示した３つの画素５２は例えば、赤（Ｒ）を表示する画素５２と、緑（Ｇ）を表示する画素５２と、青（Ｂ）を表示する画素５２とで構成され、当該３つの画素５２によってカラー表示のための１単位が構成される。ここで、カラー表示のための１単位を「画素」と呼ぶ場合があり、この場合、画素５２に相当する構成は「サブ画素」等と呼ばれる。なお、カラー表示のための１単位を構成するサブ画素の色および数は上記例示に限られるものではない。

図２に示すように、液晶表示装置５０は、対向配置された一対の基板１１０，２１０と、当該一対の基板１１０，２１０の間に挟持された液晶層３００とを含んでいる。基板１１０，２１０は、液晶表示装置５０が透過型または半透過型の場合、例えばガラス製の透光性基板等で構成可能である。液晶表示装置５０が反射型の場合、基板１１０，２１０の一方は透光性を有さなくてもよい。

基板１１０および基板２１０は以下に例示する種々の要素が設けられて素子基板１００および対向基板２００をそれぞれ構成する。このため、液晶層３００は素子基板１００と対向基板２００との間に挟持されているとも捉えられる。

素子基板１００は、上記基板１１０の他に、基板１１０の液晶層３００側に、画素電極１４０と、絶縁層１５０と、共通電極１６０とを含んでいる。素子基板１００の外側には不図示の光源としてのバックライトが配置される。

画素電極１４０と共通電極１６０とは、絶縁層１５０を介して積層されている。バックライトの光が透過するように、画素電極１４０と共通電極１６０とは、例えばＩＴＯ（Indium Tin Oxide）等の透光性導電材料で構成可能であり、絶縁層１５０は例えば窒素シリコン等で構成可能である。画素電極１４０の厚さは例えば１００ｎｍであり、共通電極１６０の厚さは例えば５０ｎｍであり、液晶層３００側に形成される電極は薄く形成される。絶縁層１５０の厚さは例えば２００ｎｍである。

画素電極１４０は画素５２ごとに設けられている。図１では画素電極１４０が列方向（図示の縦方向が対応する）に長い長方形の場合を例示している。

共通電極１６０は、ここでは全ての画素５２にわたって設けられている。なお、共通電極１６０を例えば画素５２ごとに分割し、これら複数の共通電極１６０を配線で接続してもよい。また、例えば、全ての画素５２を複数のグループに分け、当該グループごとに共通電極１６０を分割してもよい。

上記構成によれば、画素電極１４０と共通電極１６０との両方が基板１１０に設けられ、画素電極１４０、共通電極１６０は絶縁層１５０を介して積層されている。すなわち、液晶表示装置５０はＦＦＳ方式の液晶表示装置である。

ここでＦＦＳ方式における画素５２は例えば隣接する画素電極１４０間の領域に、その境界線を設定することが可能である。また、例えば、画素電極１４０が配置された領域（または配置された範囲）を、画素５２の領域に対応させることも可能である。また、例えば、対向基板２００に設けられる後述の遮光膜の各開口部を画素５２の領域に対応させることも可能である。

液晶表示装置５０では、共通電極１６０が液晶層３００側に配置され、各画素５２の共通電極１６０には複数のスリット（または溝）１７２、換言すればスリット１７２の群が設けられている。これらのスリット１７２によって共通電極１６０にライン・アンド・スペースのパターンが形成されている。ここで、スリット１７２がスペース部に対応するのに対して、ライン部に対応する電極部を枝部１７４と呼ぶことにする。この場合、各画素５２において複数の枝部１７４がスリット１７２を挟んで配列されている。

液晶表示装置５０では、複数のスリット１７２は、それぞれが行方向に延伸し、列方向に配列されている。ここでは、複数のスリット１７２が周期的に列方向に配置され、これにより共通電極１６０にスリット１７２または枝部１７４の周期的構造が形成されている。スリット１７２と枝部１７４との幅は、ここでは、全てのスリット１７２について共通である場合を例示する。スリット１７２の幅は例えば４．０μｍ〜８．０μｍであり、枝部１７４の幅は例えば２．０μｍ〜５．０μｍである。なお、スリット１７２の本数は図示の例に限定されるものではない。なお、図面を分かりやすくするために、図１ではスリット１７２を太線で図示し、各図で図示の本数を異ならせている。

画素電極１４０、共通電極１６０と絶縁層１５０とについては後にさらに説明をする。

ＦＦＳ方式では、各スリット１７２を通って画素電極１４０、共通電極１６０間に形成される電界を制御することによって、液晶層３００中の液晶分子の基板１１０に略平行な面内での回転を制御する。液晶分子の回転角を制御することによって、透過光量が制御される。また、ＦＦＳ方式では、画素電極１４０と共通電極１６０とは、スリット１７２の部分だけでなく、枝部１７４においても対向している。これにより、画素電極１４０、共通電極１６０は絶縁層１５０を介して保持容量を構成している。

素子基板１００は、また、基板１１０の液晶層３００側に、画素選択線１１６と、表示信号線１２０と、画素トランジスタ５４とを含んでいる。なお、後述のように、画素選択線はゲート線、走査線等とも呼ばれ、表示信号線はドレイン線、データ線等とも呼ばれる。

画素選択線１１６は、液晶表示装置５０の全体で複数本設けられており、図１にはそのうちの１本のみが図示されている。ここでは、各画素選択線１１６が全体として行方向に延伸し、これらの画素選択線１１６が列方向に配列されている場合を例示する。表示信号線１２０は、液晶表示装置５０の全体で複数本設けられており、図１にはそのうちの３本のみが図示されている。ここでは、各表示信号線１２０が全体として列方向に延伸し、これらの表示信号線１２０が行方向に配列されている場合を例示する。この場合、表示信号線１２０と画素選択線１１６とは互いに直交する方向に延伸している。各表示信号線１２０は、平面視において、隣接する画素電極１４０間の領域を通って延伸している。

画素選択線１１６、表示信号線１２０は例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成可能である。図面では画素選択線１１６、表示信号線１２０を直線状に例示しているが、画素選択線１１６、表示信号線１２０の一方または両方が例えば局所的に張り出し部や蛇行部を有し全体として上記各方向に延伸していてもよい。

画素トランジスタ５４は、図１に示すように、画素選択線１１６と表示信号線１２０との各交差部分付近に配置されている。画素トランジスタ５４は各画素５２に設けられている。

画素トランジスタ５４の半導体層１１２は、例えばポリシリコンによって構成可能であり、図２の例示では基板１１０上に配置されている。半導体層１１２は画素トランジスタ５４の能動領域（またはチャネル形成領域）、ソース領域およびドレイン領域を構成する。半導体層１１２上に、画素トランジスタ５４のゲート絶縁膜１１４が配置されている。ゲート絶縁膜１１４は、例えば酸化シリコン、窒化シリコン等で構成可能である。

ゲート絶縁膜１１４上を通って、画素選択線１１６が配置されている。各画素選択線１１６は、行方向に配列された複数の画素５２を通って、ゲート絶縁膜１１４上を延伸している。この場合、行方向に配列された複数の画素トランジスタ５４は１本の画素選択線１１６を共有している。

画素選択線１１６は、ゲート絶縁膜１１４を介して半導体層１１２に対向する部分において、画素トランジスタ５４のゲート電極を構成している。このため、画素選択線１１６をゲート線１１６と呼ぶことも可能である。図１の例では、半導体層１１２が略Ｕ字型をしており（図１では当該略Ｕ字型が上下反転して示されている）、その略Ｕ字型の２本の腕部を横切って画素選択線１１６が延伸している。この構成では、半導体層１１２のソース領域およびドレイン領域は画素選択線１１６に対して同じ側に位置している。このため、画素トランジスタ５４は、画素選択線１１６がソース領域とドレイン領域との間で半導体層１１２に２回交差する構成、換言すればソース領域とドレイン領域との間にゲート電極が２個設けられた構成を有している。

半導体層１１２のドレイン領域は表示信号線１２０に接続されている。各表示信号線１２０は、列方向に配列された複数の画素トランジスタ５４に接続されている。この場合、列方向に配列された複数の画素トランジスタ５４は１本の表示信号線１２０を共有している。半導体層１１２のソース領域は、画素トランジスタ５４の中継電極１２２を介して各画素５２の画素電極１４０に接続されている。なお、中継電極１２２を用いずに、画素電極１４０をソース領域に接続することも可能である。中継電極１２２は、ソース領域に接続されているので、ソース電極１２２と呼んでもよい。また、表示信号線１２０は、上記のようにドレイン領域に接続されているので、ドレイン線１２０と呼んでもよい。なお、ドレインとソースとを上記とは逆に呼ぶことも可能である。

上記構成により、画素電極１４０には、表示信号線１２０から画素トランジスタ５４を介して、その画素５２の表示データに応じた電位が印加される。このため、表示信号線１２０をデータ線１２０と呼ぶことも可能である。電位を印加する画素５２は、その画素５２が接続された画素選択線１１６へ画素トランジスタ５４のオン電位を印加することによって、選択される。複数本の画素選択線１１６は例えば順次、選択され、この場合、画素選択線１１６は走査線１１６とも呼ばれる。画素トランジスタ５４以外の他のスイッチング素子を用いることも可能である。なお、共通電極１６０への電位印加は例えば表示領域の外側の周辺領域で行うことが可能である。

素子基板１００は、また、基板１１０の液晶層３００側に、層間絶縁膜１１８と、絶縁層１３０と、不図示の配向膜とを含んでいる。

層間絶縁膜１１８は、画素選択線１１６を覆ってゲート絶縁膜１１４上に配置されており、例えば酸化シリコン、窒化シリコン等で構成可能である。層間絶縁膜１１８およびゲート絶縁膜１１４を貫いて、半導体層１１２のドレイン領域およびソース領域に至るコンタクトホールがそれぞれ設けられている。層間絶縁膜１１８上には表示信号線１２０が配置されており、表示信号線１２０は上記コンタクトホールを介してドレイン領域に接続されている。また、層間絶縁膜１１８上には中継電極１２２が配置されており、中継電極１２２は上記コンタクトホールを介してソース領域に接続されている。

絶縁層１３０は、表示信号線１２０および中継電極１２２を覆って層間絶縁膜１１８上に配置されている。絶縁層１３０は、例えばアクリル等の樹脂等で構成可能であり、その厚さは例えば２μｍである。絶縁層１３０を貫いて中継電極１２２に至るコンタクトホールが設けられている。絶縁層１３０上には画素電極１４０が配置されており、各画素において上記コンタクトホールを介して中継電極１２２と画素電極１４０とが接続されている。絶縁層１３０については後にさらに説明する。

配向膜は、共通電極１６０上に配置されている。配向膜は、スリット１７２の延伸方向（換言すれば長手方向）と略平行に、例えば当該延伸方向に対して約５°〜１０°傾いた方向にラビングされている。

液晶表示装置５０は、また、基板１１０の液晶層３００とは反対側に、不図示の偏光板を含んでいる。なお、当該偏光板を素子基板１００に含めることも可能である。

対向基板２００は、上記基板２１０の他に、基板２１０の液晶層３００側に、不図示の遮光膜と、カラーフィルタ２１２と、不図示の配向膜とを含んでいる。

遮光膜は、例えば樹脂で構成可能であり、各画素５２に開口部を有している。当該各開口部には、その画素５２の表示色に応じた色相のカラーフィルタ２１２が配置されている。遮光膜の各開口部は画素電極１４０に対向して設けられており、このためカラーフィルタ２１２は画素電極１４０に対向している。遮光膜およびカラーフィルタ２１２は、例えば基板２１０上に配置されている。配向膜は、ここでは、カラーフィルタ２１２上に配置されており、素子基板１００の上記配向膜のラビング方向と例えば略直交する方向にラビングされている。なお、カラーフィルタ２１２と配向膜との間にトップコート層と呼ばれる、例えば樹脂製の層を設けてもよい。また、液晶表示装置５０が例えば白黒表示用の場合、カラーフィルタ２１２は省略可能である。

液晶表示装置５０は、基板２１０の液晶層３００とは反対側に、不図示の偏光板を含んでいる。なお、当該偏光板を対向基板２００に含めることも可能である。

以下に図２および図３を参照して液晶表示装置５０をさらに説明する。

絶縁層１３０は液晶層３００側に凹凸１３２を有している。凹凸１３２を有する絶縁層１３０は例えば次のようにして形成可能である。まず、層間絶縁膜１１８上に液状またはペースト状の感光性樹脂をスピンコート法等で塗布する。この感光性樹脂層が後に、絶縁層１３０を構成する。次に、塗布した感光性樹脂層の上面を露光マスクを通して露光し、現像する。これにより、当該樹脂層の上面が凹凸に加工され、凹凸１３２が得られる。このとき、例えば、感光性樹脂がネガ型の場合、凹凸１３２の凹部に対応する位置に露光光を遮光する遮光部が設けられた露光マスクを利用可能である。この場合、露光された部分が現像後に残り、凹凸１３２の凸部を構成する。凹凸１３２の凹凸形状は形成条件の設定によって種々に形成することが可能である。例えば、露光マスクのマスクパターンによって上記凹凸形状を制御することが可能である。なお、凹凸１３２を有した絶縁層１３０は他の形成方法によって形成してもよい。

凹凸１３２上には画素電極１４０と絶縁層１５０と共通電極１６０とがこの順序で積層されている。画素電極１４０と絶縁層１５０と共通電極１６０は、ここでは、凹凸１３２に追従した凹凸形状をしている。このような凹凸形状は、上記各要素としての画素電極１４０、絶縁層１５０、共通電極１６０の厚さ、材料、形成方法等を凹凸１３２が平坦化されない条件に選定することによって、形成可能である。

絶縁層１５０は液晶層３００側に凹凸１５２を有している。図示の例では、凹凸１５２は、上記凹凸１３２の頂部１３４の上方に頂部１５４を有し、上記凹凸１３２の底部１３６の上方に底部１５６を有している。凹凸１５２上に共通電極１６０が配置されている。

上記構成によれば、外光が共通電極１６０で反射した場合であっても、反射光を散乱させることができる。このため、共通電極１６０が平坦面上に形成されて平坦膜として構成される場合に比べて、スリット１７２による反射光の干渉を抑制することができる。かかる効果は、絶縁層１５０に凹凸１５２を設ける一方で絶縁層１３０の凹凸１３２を平坦面に変更した構成によっても得ることが可能である。しかし、上記構成によれば、画素電極１４０、共通電極１６０および絶縁層１５０を同じ凸凹形状にでき、画素電極１４０と共通電極１６０との距離を一定に形成できる。その結果、画素電極１４０と共通電極１６０との間の電界の制御が容易になり、画素電極１４０、共通電極１６０および絶縁層１５０とで形成される保持容量の制御も容易になる。また、絶縁層１３０の凹凸１３２を形成することにより、画素電極１４０、共通電極１６０および絶縁層１５０の凸凹形状を容易に形成できる。

凹凸１５２は各枝部１７４に対して、頂部１５４と底部１５６との少なくとも一方が１つ以上設けられる密度で構成されていることが好ましい。これによれば、各枝部１７４において光散乱作用が得られ、上記光干渉をいっそう抑制することができる。

頂部１５４と底部１５６との高低差は、例えば４００ｎｍ〜５００ｎｍを上限とするのが好ましい。これは、凹凸１５２の高低差が大きくなると、画素電極１４０、共通電極１６０間に形成される電界の分布、強度等が不均一になり表示品質が低下する場合があるからである。同様の理由から、全ての頂部１５４が略同じ高さ位置にある（換言すれば略同一平面にある）ことが好ましい。この点は底部１５６についても同様である。

枝部１７４の幅を枝部の幅Ｌ（μｍ）とし、スリット１７２の幅をスリットの幅Ｓ（μｍ）とし、隣接する頂部１５４間の距離を隣接頂部間の距離Ｄ（μｍ）とした場合に、
（Ｌ＋Ｓ）×０．１≦Ｄ≦Ｌ＋Ｓ ・・・（１）
の関係を満たすことが好ましい。この構成によれば、枝部１７４の表面形状が全て同じになるのが防止される。すなわち、各枝部１７４での反射光が同じ方向へ進行するのが防止される。このため、反射光の散乱作用が向上し、上記光干渉をいっそう抑制することができる。また、光散乱および光干渉抑制を効果的に発揮させるためには、
（Ｌ＋Ｓ）×０．３≦Ｄ≦（Ｌ＋Ｓ）×０．６ ・・・（２）
の関係を満たすことが、より好ましい。

図２および図３では、説明を分かりやすくするために、凹凸１５２の凸部が同じ大きさの場合を例示した。これに対して、図４の平面図に示すように、凹凸１５２に大きさの異なる複数種類の凸部を設けてもよい。

図４では凸部と凹部との境界を円形で以て模式的に図示しており、当該円形の中心部が頂部１５４に対応する。すなわち、凸部を略円錐形として例示している。凹凸１５２における凸部と凹部との境界は例えば、隣接する頂部１５４と底部１５６との高さ位置を二等分する等高線として選定可能である。この点は凹凸１３２等についても同様である。なお、図４では、図面を分かりやすくするために、スリット１７２の輪郭を太線で図示している。

図４では３種類の大きさの凸部を例示しているが、凸部の大きさを２種類または４種類以上にすることも可能である。凸部の大きさは上記露光マスクのパターン調整によって制御可能である。凹凸１５２中に複数種類の大きさの凸部を混在させることによって、また、凸部の種類を多くすることによって、光散乱作用を向上できる。このため、上記光干渉をいっそう抑制することができる。

図２および図３では、説明を分かりやすくするために、頂部１５４と底部１５６とが規則的に設けられている場合を例示した。これに対して、図４に示すように、頂部１５４と底部１５６とを不規則に設けてもよい。これによれば、光散乱作用が向上し、上記光干渉をいっそう抑制することができる。図４では上記のように大きさの異なる凸部を例示しているが、凸部の大きさが同じ場合であっても、頂部１５４と底部１５６とを不規則に設けることは可能である。

上記では共通電極１６０が画素電極１４０よりも液晶層３００側に配置されている場合を例示したが、画素電極１４０を液晶層３００側に配置することも可能である。以下に、かかる構成の液晶表示装置５０Ｂを例示する。

図５に液晶表示装置５０Ｂを説明する平面図（レイアウト図）を示し、図５中の６−６線における断面図を図６に示す。図５では、画素電極１４０の外形線およびスリット１７２を太線で図示し、図６中に図示した要素の一部を省略している。

液晶表示装置５０Ｂでは、絶縁層１３０上に共通電極１６０が配置され、共通電極１６０上に絶縁層１５０を介して、画素電極１４０が積層されている。画素電極１４０を覆って不図示の配向膜が配置されている。液晶層３００側に配置された各画素電極１４０に、スリット１７２および枝部１７４が設けられている。液晶表示装置５０Ｂの残りの構成は、上記液晶表示装置５０（図１〜図４参照）と同様である。これにより液晶表示装置５０Ｂも液晶表示装置５０と同様の効果を奏する。

上記液晶表示装置５０Ｂでは各スリット１７２が画素電極１４０の外縁に到達していない場合を例示した（図５参照）。これに対して、スリット１７２を画素電極１４０の外縁まで到達させることも可能である。すなわち、スリット１７２を有した電極である画素電極１４０をくし歯形状にすることも可能である。

図７に、くし歯形状の画素電極１４０Ｂを説明する平面図を示す。画素電極１４０Ｂにおいても、複数の枝部１７４がスリット１７２を挟んで配列されており、これによりライン・アンド・スペースのパターンが構成されている。画素電極１４０Ｂはさらに幹部１７６を有しており、当該幹部１７６によって複数の枝部１７４は一端側で繋がれている。図７ではくし歯形状の開放端が図中右側に位置する場合を例示しているが、当該開放端の向きは図７と逆にすることも可能である。

また、上記のように液晶表示装置５０（図２参照）では共通電極１６０が液晶層３００側に配置されている。このため、共通電極１６０を例えば画素５２ごとに分割して設ける場合には、共通電極１６０をくし歯形状にすることも可能である。

画素電極１４０と共通電極１６０とのうちの一方をくし歯形状にした上記構成によっても、液晶表示装置５０，５０Ｂと同様の効果が得られる。また、次に説明するＩＰＳ（In-Plane Switching）方式では画素電極１４０、共通電極１６０がくし歯形状をしており、この構成によっても上記液晶表示装置５０，５０Ｂと同様の効果が得られる。

ＩＰＳ方式では、画素電極１４０と共通電極１６０とは、いずれもくし歯形状をしており、当該くし歯形状を平面視上互いにかみ合わせた形態で配置される。かみ合わせ部分において画素電極１４０、共通電極１６０の各歯部がそれぞれ上記枝部１７４に対応する。画素電極１４０、共通電極１６０の各歯部はスペースをあけて並んでおり、当該各電極間スペースが上記スリット１７２に対応する。ＩＰＳ方式では画素電極１４０と共通電極１６０とは例えば絶縁層１３０の凹凸１３２（図３参照）上に配置される。この場合、凹凸１３２を絶縁層１５０の凹凸１５２と同様に構成することによって、上記液晶表示装置５０，５０Ｂと同様の効果が得られる。

なお、ＩＰＳ方式では、くし歯形状のかみ合わせ部分において画素電極１４０、共通電極１６０間に電界が形成され、液晶層３００中の液晶分子は当該電界方向に沿うように基板１１０に略平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。

上記ではスリット１７２が行方向に延伸している場合を例示したが、スリット１７２を列方向に延伸させることも可能である。また、スリット１７２を行方向および列方向に対して傾斜角を有して延伸させることも可能である。

また、上記では凹凸１３２，１５２の凸部が略円錐形の場合を例示したが、凸部の形状はこれに限定されるものではない。すなわち、凸部の頂部１３４，１５４は点状でなくてもよく、例えば曲線状であってもよい。

対向基板２００は図８の断面図に例示する構成にしてもよい。すなわち、カラーフィルタ２１２と不図示の配向膜との間にトップコート層２１４を設け、当該トップコート層２１４の液晶層３００側の表面を凹凸２１６に形成してもよい。凹凸の形状、配列等の条件については、上記素子基板に設けた凹凸において説明した条件であることが望ましい。さらに、素子基板における凹凸と対向基板における凹凸は同一であっても良いが、必ずしも同一である必要はない。凹凸２１６を有するトップコート層２１４は例えば絶縁層１３０と同様の形成方法によって形成可能である。なお、図８に図示した液晶表示装置５０Ｃでは残りの構成に液晶表示装置５０（図２参照）を利用した場合を例示している。

この構成によれば、液晶表示装置５０Ｃへ入射する外光とスリット１７２が設けられた共通電極１６０での反射光とが、トップコート層２１４の凹凸２１６で散乱する。このため、上記光干渉を抑制することができる。トップコート層２１４に凹凸２１６を設ける一方で絶縁層１３０，１５０の凹凸１３２，１５２の一方または両方を平坦面に変更した構成によっても、上記効果を得ることは可能である。

上記の各種構成は２以上組み合わせることも可能であり、これにより光干渉抑制効果がいっそう確実に得られる。

実施の形態について液晶表示装置を説明する平面図。 図１中の２−２線における断面図。 図２中の一点鎖線で囲んだ部分３の拡大図。 実施の形態について液晶表示装置を説明する平面図。 実施の形態について液晶表示装置を説明する平面図。 図５中の６−６線における断面図。 実施の形態について液晶表示装置を説明する平面図。 実施の形態について液晶表示装置を説明する平面図。

符号の説明

５０，５０Ｂ，５０Ｃ…液晶表示装置、１００…素子基板、１１０…基板、１３０，１５０…絶縁層、１３２，１５２…凹凸、１３４，１５４…頂部、１３６，１５６…底部、１４０，１４０Ｂ…画素電極、１６０…共通電極、１７２…スリット、１７４…枝部、２００…対向基板、２１０…基板、３００…液晶層、Ｌ…枝部の幅、Ｓ…スリットの幅、Ｄ…隣接頂部間の距離。

Claims (6)

1. 一対の基板と、
   前記一対の基板の間に挟持された液晶層と、
   前記一対の基板の一方の基板に形成され、凹凸を有する絶縁層と、
   前記一方の基板に形成された画素電極と、前記一方の基板に形成された共通電極と、を備え、
   前記画素電極と前記共通電極のうち少なくとも一方の電極は前記絶縁層の液晶層側に形成され、
   前記一方の電極はスリットを挟んで配列された複数の枝部を含み、
   前記一方の電極は前記凹凸に追従した凹凸形状を有し、
   前記枝部の幅をＬ（μｍ）とし、前記スリットの幅をＳ（μｍ）とし、前記凹凸の隣接する頂部間の距離をＤ（μｍ）とした場合に、
   （Ｌ＋Ｓ）×０．１≦Ｄ≦Ｌ＋Ｓの関係を満たすことを特徴とする液晶表示装置。
2. 前記凹凸の頂部が不規則に設けられていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記凹凸の頂部と底部とのうちの少なくとも一方が前記各枝部に対して１つ以上設けられていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記画素電極および前記共通電極は光源からの光を透過する透光性導電材料で形成され、
   透過表示を行うことを特徴とする請求項１に記載の液晶表示装置。
5. 前記絶縁層の前記液晶層側に前記画素電極と前記共通電極のうちの一方の電極が配置され、
   前記絶縁層の前記液晶層とは反対側に前記画素電極と前記共通電極のうちの他方の電極が配置され、
   前記他方の電極の液晶層とは反対側に別の絶縁層が形成され、
   前記別の絶縁層は凹凸を有することを特徴とする請求項１に記載の液晶表示装置。
6. 前記一対の基板の他方の基板に形成されたカラーフィルタと、
   前記カラーフィルタ上に形成されたトップコート層と、を備え、
   前記トップコート層は凸凹を有することを特徴とする請求項１に記載の液晶表示装置。

Images