[go: up one dir, main page]

KR101775726B1 - 액정표시장치 제조방법 - Google Patents

액정표시장치 제조방법 Download PDF

Info

Publication number
KR101775726B1
KR101775726B1 KR1020100118705A KR20100118705A KR101775726B1 KR 101775726 B1 KR101775726 B1 KR 101775726B1 KR 1020100118705 A KR1020100118705 A KR 1020100118705A KR 20100118705 A KR20100118705 A KR 20100118705A KR 101775726 B1 KR101775726 B1 KR 101775726B1
Authority
KR
South Korea
Prior art keywords
forming
substrate
mask
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100118705A
Other languages
English (en)
Other versions
KR20120057111A (ko
Inventor
이철환
문종원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100118705A priority Critical patent/KR101775726B1/ko
Priority to US13/304,457 priority patent/US8343787B2/en
Priority to CN201110459926.3A priority patent/CN102566179B/zh
Publication of KR20120057111A publication Critical patent/KR20120057111A/ko
Application granted granted Critical
Publication of KR101775726B1 publication Critical patent/KR101775726B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 액정표시장치 제조방법은, 화소 영역에 대응되는 표시영역과 패드 영역에 대응되는 비표시영역으로 구분되는 기판 상에 제 1 마스크 공정에 따라 게이트 전극 및 게이트 패드를 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층 및 불순물이 포함된 비정질 실리콘층 및 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 포함하는 제 2 마스크 공정에 따라 액티브층, 소스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 제 3 마스크 공정에 따라 화소 전극을 형성하는 단계; 상기 화소 전극이 형성된 기판 상에 유기막을 형성한 다음, 임프린팅 공정을 진행하여 화소 영역에 제 1 요철홈을 형성하고 패드 영역에 제 2 요철홈을 형성하는 단계; 상기 제 1 및 제 2 요철홈이 형성된 유기막 상에 식각 공정을 진행하여 패드 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 공통금속막을 형성한 다음, 감광막을 형성하고, 식각 또는 에싱 공정을 진행하여 상기 제 1 요철홈 및 콘택홀 이외의 영역의 공통금속막을 노출시키는 단계; 및 상기 제 1 요철홈 및 콘택홀 내측에 남아 있는 감광막을 마스크로 하여 식각 공정을 진행하여 화소 영역에 공통 전극을 형성하고, 패드 영역에 게이트 콘택패드를 형성하는 단계를 포함한다.

Description

액정표시장치 제조방법{Method for fabricating Liquid Crystal Display Device}
본 발명은 마스크 공정 수를 저감한 액정표시장치 제조방법에 관한 것이다.
통상적으로 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러필터 어레이가 형성되는 컬러필터 기판과 박막 트랜지스터(TFT: Thin Film Transistor) 어레이가 형성되는 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.
최근에는 액정표시장치의 협소한 시야각 문제를 해결하기 위해 여러가지 새로운 방식을 채용한 액정표시장치가 개발되고 있다. 광시야각 특성을 갖는 액정표시장치는 횡전계 방식(IPS:in-plane switching mode), OCB 방식(optically compensated birefrigence mode) 및 FFS(Fringe Field Swithching) 방식 등이 있다.
이중 상기 횡전계 방식 액정표시장치는 화소 전극과 공통전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성을 갖는다.
도 1a 내지 도 1g는 종래 기술에 따른 횡전계방식 액정표시장치 제조 공정을 도시한 도면이다.
도 1a 내지 도 1g를 참조하면, 복수개의 화소 영역에 대응되는 표시영역과 패드 영역에 대응되는 비표시영역으로 구분되는 기판(10) 상에 알루미늄, 알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 텅스텐(W) 등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 화소 영역의 박막 트랜지스터(Thin Film Transistor: TFT) 형성 영역에 게이트 전극(11) 및 패드 영역에 게이트 패드(13)를 형성한다.
그런 다음, 상기 게이트 전극(11)이 형성된 기판(10)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(12)과, 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 포함하는 반도체막(14) 및 소스/드레인 금속막(15)을 순차적으로 형성한다.
그런 다음, 포토리소그라피 공정에 따라 감광막을 기판(10) 전면에 형성한 다음, 하프 톤 또는 회절 마스크 공정을 진행하여 박막 트랜지스터(TFT) 영역과 데이터 라인 영역에 제 1 감광막패턴(50a)과 제 2 감광막패턴(50b)을 형성한다.
그런 다음, 도 1c 및 도 1d에 도시한 바와 같이, 상기 제 1 감광막패턴(50a)과 제 2 감광막패턴(50b)을 마스크로 하여 식각 공정을 진행하여 상기 게이트 전극(11) 상부의 게이트 절연막(12) 상에 채널층과 오믹콘택층을 포함하는 액티브층(14a) 및 소스/드레인 전극(17b, 17a)을 형성한다. 이때, 데이터 라인 영역에는 데이터 라인(25)이 형성되고, 상기 데이터 라인(25) 하측에는 액티브패턴(14b)이 형성된다.
상기와 같이, 기판(10) 상에 게이트 전극(11), 액티브층(14a) 및 소스/드레인 전극(17b, 17a)으로 구성된 박막 트랜지스터(TFT)가 형성되면, 상기 기판(10)의 전 영역에 투명성 도전물질을 형성한 다음, 포토리소그라피 공정에 따라 식각하여 화소 전극(19)을 형성한다.
그런 다음, 도 1d에 도시한 바와 같이, 화소 전극(19)이 형성된 기판(10) 상에 산화 실리콘(SiO2)과 같은 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 보호막(18)을 형성한다.
그런 다음, 보호막(18)이 형성된 기판(10) 전면에 감광막을 형성하고, 포토리소그라피 공정에 따라 노광 및 현상 공정을 진행하여 상기 보호막(18) 상에 제 3 감광막패턴(60)을 형성한다.
상기 감광막패턴(60)이 형성되면, 이를 마스크로 하여 식각 공정을 진행하여 패드 영역의 게이트 패드(13)가 노출되도록 콘택홀(40)을 형성한다.
상기와 같이, 콘택홀(40)이 형성되면 도 1f에 도시한 바와 같이, 기판(10)의 전면에 투명성 도전물질로 된 공통금속막(30)을 형성한 다음, 포토리소그라피 공정에 따라 상기 공통금속막(30) 상에 제 4 감광막패턴(70)을 형성한다.
그런 다음, 도 1g에 도시한 바와 같이, 제 4 감광막패턴(70)을 마스크로 하여 식각 공정을 진행한다. 식각 공정에 따라 화소 영역의 보호막(18) 상에는 공통전극(31)이 형성되고, 상기 게이트 패드(13) 상에는 게이트 콘택패드(35)가 형성된다.
이와 같이, 종래 횡전계방식 액정표시장치 제조방법은, 게이트 전극과 게이트 패드를 형성하는 제 1 마스크 공정, 액티브층과 소스/드레인 전극을 형성하는 제 2 마스크 공정, 화소 전극을 형성하는 제 3 마스크 공정, 보호막 상에 콘택홀을 형성하는 제 4 마스크 공정 및 공통 전극을 형성하는 제 5 마스크 공정으로 구분된다.
전술한 각 마스크 공정들은 기판에 형성하려는 패턴의 선행층을 형성하고, 상기 선행상의 상부에 감광층을 형성하고, 마스크를 사용하여 상기 감광층에 원하는 형상을 노광하고, 상기 감광층을 스트립 하여 원하는 형상으로 패턴한 후, 스트립 후에 노출된 부분의 선행층을 제거함으로써, 비로서 선행층을 원하는 형태로 패턴할 수 있는 과정으로 진행된다.
특히, 각 마스크 공정마다 세정공정, 증착공정, 스트립 공정, 약액을 이용한 식각 공정 등이 반복되어 진행되며 특히, 진공 챔버내에서의 증착 공정 이후에는 기판이 외부로 노출되는 과정들이 반복된다.
이와 같이, 액정표시장치 제조시 공정 수가 증가하게 되면 공정 중 오염 물질이 기판 상에 포함될 가능성이 크고, 이로 인하여 박막 트랜지스터의 소자 특성이 저하되는 문제가 있다.
따라서, 마스크 공정 수를 줄이게 되면 반복되는 여러 추가 공정 단계를 줄일 수 있어, 오염으로 인한 소자 불량을 방지할 수 있다.
본 발명은, 임프린팅(Imprinting) 공정을 적용하여 마스크 공정 수를 저감한 액정표시장치 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 액정표시장치 제조방법은, 화소 영역에 대응되는 표시영역과 패드 영역에 대응되는 비표시영역으로 구분되는 기판 상에 제 1 마스크 공정에 따라 게이트 전극 및 게이트 패드를 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층 및 불순물이 포함된 비정질 실리콘층 및 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 포함하는 제 2 마스크 공정에 따라 액티브층, 소스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 제 3 마스크 공정에 따라 화소 전극을 형성하는 단계; 상기 화소 전극이 형성된 기판 상에 유기막을 형성한 다음, 임프린팅 공정을 진행하여 화소 영역에 제 1 요철홈을 형성하고 패드 영역에 제 2 요철홈을 형성하는 단계; 상기 제 1 및 제 2 요철홈이 형성된 유기막 상에 식각 공정을 진행하여 패드 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 공통금속막을 형성한 다음, 감광막을 형성하고, 식각 또는 에싱 공정을 진행하여 상기 제 1 요철홈 및 콘택홀 이외의 영역의 공통금속막을 노출시키는 단계; 및 상기 제 1 요철홈 및 콘택홀 내측에 남아 있는 감광막을 마스크로 하여 식각 공정을 진행하여 화소 영역에 공통 전극을 형성하고, 패드 영역에 게이트 콘택패드를 형성하는 단계를 포함한다.
본 발명에 따른 액정표시장치 제조방법은 4 마스크 공정에 의해 박막 트랜지스터 어레이 기판을 완성하는 효과가 있다.
또한, 본 발명에 따른 액정표시장치 제조방법은 임프린팅 공정을 적용하여 마스크 공정을 저감하고, 이로 인하여 패턴 불량을 줄일 수 있는 효과가 있다.
도 1a 내지 도 1g는 종래 기술에 따른 횡전계방식 액정표시장치 제조 공정을 도시한 도면이다.
도 2a 내지 도 2i는 본 발명에 따른 횡전계방식 액정표시장치 제조 공정을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2i는 본 발명에 따른 횡전계방식 액정표시장치 제조 공정을 도시한 도면이다.
도 2a 내지 도 2i를 참조하면, 본 발명의 횡전계방식 액정표시장치 제조 방법은, 화소 영역에 대응되는 표시영역과 패드 영역에 대응되는 비표시영역으로 구분되는 기판(100) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 등의 단일 금속이나 알루미늄(Al)/크롬(Cr)(또는 몰리브덴(Mo)) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
그런 다음, 제 1 마스크 공정에 따라 감광막을 기판(100) 상에 형성한 다음, 노광, 현상 및 식각 공정을 진행하여, 박막 트랜지스터(TFT) 영역과 패드 영역에 각각 게이트 전극(111)과 게이트 패드(113)를 형성한다.
상기와 같이, 기판(100) 상에 게이트 전극(111) 등이 형성되면, 기판(100)의 전면에 게이트 절연막(112)과, 순수 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+ a-Si:H)으로 구성된 반도체층(114)과, 소스/드레인 금속막(115)을 연속하여 증착한다.
상기 게이트 절연막(112)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등이 포함된 무기절연물질 또는 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin) 등이 포함된 유기절연물질 중 하나를 증착하여 형성하고, 상기 소스/드레인 금속막(115)은 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
상기 비정질 실리콘층의 표면에 불순물 비정질 실리콘층을 형성하기 위한 공정으로, 상기 비정질 실리콘층이 형성된 기판이 놓여진 챔버내의 공기를 빼어 사일렌 기체(SiH4)와 수소 희석기체와, 포스핀(PH3)과 다이보렌(B2H6)과 같은 도핑기체를 챔버내로 불어 넣는다.
그런 다음, 도 2b에 도시한 바와 같이, 하프톤 마스크 또는 회절 마스크를 포함하는 제 2 마스크 공정에 따라 상기 소스/드레인 금속막(115) 상에 제 1 감광막(150a)과 제 2 감광막(150b)을 형성한다.
상기 하프톤 마스크 또는 회절 마스크는 투과부와 차단부와 반투과부로 구성된다. 상기 반투과부와 대응되는 마스크 영역에는 슬릿(slit) 형상 또는 반투명막을 형성하여, 빛의 강도를 낮추거나 빛의 투과량을 낮추어 상기 감광층을 불완전 노광할 수 있도록 한다.
또한, 상기 차단부는 빛을 완전히 차단하는 기능을 하고, 상기 투과부는 빛을 투과시켜 빛에 의해 감광막이 완전한 화학적 변화 즉, 완전 노광되도록 하는 기능을 한다.
따라서, 상기 게이트 전극(111)과 대응되는 영역에 형성된 제 1 감광막(150a)은 투과되는 광량에 따라 서로 다른 두께를 갖도록 형성되어 있다.
상기와 같이, 제 1 감광막(150a)과 제 2 감광막(150b)이 소스/드레인 금속막(115) 상에 형성되면, 이를 마스크로 하여 식각 공정을 진행한다. 도 2c에 도시한 바와 같이, 식각 공정에 따라 상기 게이트 전극(111) 상부의 게이트 절연막(112) 상에는 액티브층(114a)과 소스/드레인 전극(117b, 117a)이 형성된다.
데이터 라인 영역에는 데이터 라인(125)이 형성되고, 상기 데이터 라인(125) 하측에는 액티브패턴(114b)이 형성된다.
그런 다음, 투명성 도전물질(ITO, IZO, ITZO)들 중 어느 하나를 기판(100)의 전면에 형성하고, 제 3 마스크 공정에 따라 화소 전극(119)을 형성한다. 상기 화소 전극(119)은 드레인 전극(117a)과 직접 콘택된다.
상기와 같이, 화소 전극(119)이 기판(100) 상에 형성되면, 도 2d에 도시한 바와 같이, 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 유기막(160)을 형성한다.
상기와 같이, 유기막(160)이 형성되면, 화소 영역과 패드 영역에 임프린팅(Imprinting) 공정을 진행하여 상기 유기막(160) 표면에 제 1 요철홈(141a) 및 제 2 요철홈(141b)을 형성한다.
이때, 패드 영역의 제 2 요철홈(141b)의 깊이는 제 1 요철홈(141a) 보다 깊게 형성한다. 따라서, 상기 패드 영역의 유기막(160) 두께는 1㎛ 미만이고, 화소 영역의 제 1 요철홈(141a) 형성 영역은 1.5~2㎛의 두께를 갖는다.
그런 다음, 도 2e에 도시한 바와 같이, 제 1 요철홈(141a)과 제 2 요철홈(141b)이 형성된 유기막(160)을 마스크로 하여 식각 공정을 진행하여 패드 영역에 콘택홀(140)을 형성한다.
이로 인하여 상기 제 1 요철홈(141a)의 깊이는 좀더 깊게 형성된다.
상기와 같이, 콘택홀(140) 공정이 완료되면, 도 2f 내지 도 2h에 도시한 바와 같이, 기판(100)의 전면에 투명성 도전물질로된 공통금속막(130)을 형성한다.
그런 다음, 기판(100)의 전면에 제 3 감광막(170a)을 형성하고, 이후 식각 또는 에싱(ashing) 공정을 진행하여 제 1 요철홈(141a)과 콘택홀(140) 영역에 제 4 감광막(170b)을 남긴다. 상기 식각 또는 에싱 공정은 상기 기판(100) 상의 제 3 감광막(170a)을 제거하여 상기 콘택홀(140) 영역과 제 1 요철홈(141a) 영역에만 감광막이 남도록 하기 위함이다.
도면에 도시된 바와 같이, 콘택홀(140) 영역과 제 1 요철홈(141a) 내측에는 제 4 감광막(170b)이 남아 있고, 다른 영역에서는 상기 공통금속막(130)이 외부로 노출되어 있다.
상기와 같이, 공통금속막(130)이 외부로 노출되면 도 2i에 도시한 바와 같이, 습식각 또는 건식각 공정을 진행하여 화소 영역에 공통 전극(131)을 형성한다. 이때, 패드 영역에는 게이트 패드(113)와 전기적으로 콘택되는 게이트 콘택패드(135)가 형성된다.
상기 습식각 또는 건식각 공정에 따라 공통전극(131) 상에 남아 있는 제 4 감광막(170b)은 제거되지만, 상기 게이트 패드(113) 상에 남아 있는 제 4 감광막은 제거되지 않는데, 본 발명에서는 이를 레이저 스트립(strip) 공정에 의해 제거한다.
또한, 상기 공통전극(131)을 형성하는 건식각 공정은, 감광막과 공통금속막의 식각 선택비를 동일하게 하여 공통금속막을 식각하여 공통 전극(131)을 형성하고, 계속해서 공통전극(131) 상에 남아 있는 감광막을 식각 공정으로 제거하는 할 수 있다.
따라서, 본 발명에서는 임프린팅 공정을 적용하여 마스크 공정을 저감하면서 유기막을 사용하여 임프린팅 공정으로 발생되는 표면 단차를 최소화하였다.
또한, 패드 영역에만 국부적으로 레이저 공정을 진행하기 때문에 공정시간도 종래 기술보다 훨씬 짧아진 이점이 있다.
100: 기판 111: 게이트 전극
112: 게이트 절연막 114a: 액티브층
117a: 드레인 전극 117b: 소스 전극
119: 화소 전극 131: 공통전극
141a: 제 1 요철홈 141b: 제 2 요철홈

Claims (6)

  1. 화소 영역에 대응되는 표시영역과 패드 영역에 대응되는 비표시영역으로 구분되는 기판 상에 제 1 마스크 공정에 따라 게이트 전극 및 게이트 패드를 형성하는 단계;
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층 및 불순물이 포함된 비정질 실리콘층 및 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 포함하는 제 2 마스크 공정에 따라 액티브층, 소스/드레인 전극 및 데이터 라인을 형성하는 단계;
    상기 소스/드레인 전극이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 제 3 마스크 공정에 따라 화소 전극을 형성하는 단계;
    상기 화소 전극이 형성된 기판 상에 유기막을 형성한 다음, 임프린팅 공정을 진행하여 화소 영역에 제 1 요철홈을 형성하고 패드 영역에 제 2 요철홈을 형성하는 단계;
    상기 제 1 및 제 2 요철홈이 형성된 유기막 상에 식각 공정을 진행하여 패드 영역에 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 기판 상에 공통금속막을 형성한 다음, 감광막을 형성하고, 식각 또는 에싱 공정을 진행하여 상기 제 1 요철홈 및 콘택홀 이외의 영역의 공통금속막을 노출시키는 단계; 및
    상기 제 1 요철홈 및 콘택홀 내측에 남아 있는 감광막을 마스크로 하여 식각 공정을 진행하여 화소 영역에 공통 전극을 형성하고, 패드 영역에 게이트 콘택패드를 형성하는 단계를 포함하는 액정표시장치 제조방법.
  2. 제1항에 있어서, 상기 임프린팅 공정에 따라 상기 유기막 상에 제 1 및 제 2 요철홈을 형성할 때, 상기 제 1 요철홈이 형성된 화소 영역의 유기막 두께는 1.5~2㎛인 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제1항에 있어서, 상기 임프린팅 공정에 따라 상기 유기막 상에 제 1 및 제 2 요철홈을 형성할 때, 상기 제 2 요철홈이 형성된 패드 영역의 유기막 두께는 1㎛ 미만 인 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항에 있어서, 상기 공통 전극을 형성하는 단계는,
    상기 공통 전극 형성 후, 상기 패드 영역의 콘택홀 내측에 남아 있는 감광막을 레이저를 이용하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 1 항에 있어서, 상기 공통 전극을 형성하기 위한 식각 공정에는 상기 감광막과 공통금속막의 동일한 건식각 선택비를 갖는 경우, 연속적으로 공통금속막 식각 및 감광막 제거 공정을 진행하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제1항에 있어서, 상기 제 2 요철홈의 깊이는 상기 제 1 요철홈의 깊이보다 깊게 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020100118705A 2010-11-26 2010-11-26 액정표시장치 제조방법 Active KR101775726B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100118705A KR101775726B1 (ko) 2010-11-26 2010-11-26 액정표시장치 제조방법
US13/304,457 US8343787B2 (en) 2010-11-26 2011-11-25 Method for fabricating liquid crystal display device
CN201110459926.3A CN102566179B (zh) 2010-11-26 2011-11-25 液晶显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100118705A KR101775726B1 (ko) 2010-11-26 2010-11-26 액정표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20120057111A KR20120057111A (ko) 2012-06-05
KR101775726B1 true KR101775726B1 (ko) 2017-09-07

Family

ID=46411948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118705A Active KR101775726B1 (ko) 2010-11-26 2010-11-26 액정표시장치 제조방법

Country Status (3)

Country Link
US (1) US8343787B2 (ko)
KR (1) KR101775726B1 (ko)
CN (1) CN102566179B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579219B (zh) * 2012-07-27 2016-03-16 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
KR102074424B1 (ko) 2013-03-04 2020-02-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102140644B1 (ko) 2013-12-11 2020-08-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조방법
CN104465674B (zh) * 2014-12-31 2018-01-02 深圳市华星光电技术有限公司 低温多晶硅(ltps)产品结构及制造方法
KR102303019B1 (ko) 2015-06-16 2021-09-16 삼성디스플레이 주식회사 표시 장치용 패널, 표시 장치용 패널의 코드 판독 방법 및 표시 장치용 패널의 제조 방법
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN107167974A (zh) * 2017-07-07 2017-09-15 惠科股份有限公司 阵列基板及其制造方法与应用的显示面板
CN107910300B (zh) 2017-11-20 2020-04-21 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN112420765B (zh) * 2020-11-13 2023-01-24 深圳市华星光电半导体显示技术有限公司 灯板及其制造方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287216A (ja) * 2007-04-17 2008-11-27 Epson Imaging Devices Corp 液晶表示装置
CN101639583A (zh) * 2008-08-01 2010-02-03 奇美电子股份有限公司 像素结构、彩色滤光基板及其相应的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101031674B1 (ko) * 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR101370969B1 (ko) * 2006-11-30 2014-03-10 엘지디스플레이 주식회사 광경화성의 유기 물질
KR101434451B1 (ko) * 2007-03-13 2014-08-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20090050835A (ko) * 2007-11-16 2009-05-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7947985B2 (en) * 2008-06-13 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287216A (ja) * 2007-04-17 2008-11-27 Epson Imaging Devices Corp 液晶表示装置
CN101639583A (zh) * 2008-08-01 2010-02-03 奇美电子股份有限公司 像素结构、彩色滤光基板及其相应的制造方法

Also Published As

Publication number Publication date
CN102566179A (zh) 2012-07-11
KR20120057111A (ko) 2012-06-05
CN102566179B (zh) 2015-03-18
US20120190143A1 (en) 2012-07-26
US8343787B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101775726B1 (ko) 액정표시장치 제조방법
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
US8790941B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
TWI426609B (zh) 薄膜電晶體基板及其製造方法
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US8008139B2 (en) Method of manufacturing thin film transistor array substrate
CN102236227B (zh) 液晶显示设备及其制造方法
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20080083515A (ko) 액정표시장치 및 그 제조방법
US7906356B2 (en) Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
KR20040031370A (ko) 액정표시패널 및 그 제조방법
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR20070045751A (ko) 포토 마스크
KR101126344B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101484724B1 (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR20070052565A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070072187A (ko) 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법
KR20070071718A (ko) 액정 표시 장치용 하프톤 마스크 및 그의 제조 방법
KR20050067745A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101126

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101126

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170320

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170828

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170831

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170831

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200720

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220715

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 8

End annual number: 8