[go: up one dir, main page]

KR101126344B1 - 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 - Google Patents

프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 Download PDF

Info

Publication number
KR101126344B1
KR101126344B1 KR1020040049955A KR20040049955A KR101126344B1 KR 101126344 B1 KR101126344 B1 KR 101126344B1 KR 1020040049955 A KR1020040049955 A KR 1020040049955A KR 20040049955 A KR20040049955 A KR 20040049955A KR 101126344 B1 KR101126344 B1 KR 101126344B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
thin film
film transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040049955A
Other languages
English (en)
Other versions
KR20060000962A (ko
Inventor
이현규
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040049955A priority Critical patent/KR101126344B1/ko
Publication of KR20060000962A publication Critical patent/KR20060000962A/ko
Application granted granted Critical
Publication of KR101126344B1 publication Critical patent/KR101126344B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법에 관한 것으로, 기판 상에 투명 도전층과, 상기 투명 도전층 위에 적층된 금속층을 포함한 이중 도전층을 형성하는 단계; 제1 마스크를 이용하여 상기 이중 도전층을 패터닝함으로써 각각 상기 이중 도전층으로 이루어진 게이트 라인, 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극, 상기 게이트 라인 및 상기 게이트 전극과 분리된 공통 전극판, 및 상기 공통 전극판과 일체화된 공통 라인을 형성하는 단계; 제2 마스크를 이용한 포토리소그래피 공정으로 상기 게이트 라인과 상기 게이트 전극 각각의 측면과 상면을 감싸는 제1 포토레지스트 패턴과, 상기 공통 라인을 따라 상기 공통 라인의 상기 투명 도전층 상에 형성된 제2 포토레지스트 패턴을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들에 의해 덮여진 상기 금속층을 식각하여 상기 제1 포토레지스트 패턴에 의해 덮여진 상기 게이트 라인과 상기 게이트 전극 각각을 상기 이중 도전층으로 유지한 상태에서 상기 제2 포토레지스트 패턴 주변에 노출된 상기 공통 전극판 위의 금속층을 제거하는 단계; 및 상기 제1 및 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.

Description

프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법{FABRICATING METHOD OF FRINGE FIELD SWITCH TYPE THIN FILM TRANSISTOR SUBSTRATE}
도 1은 종래의 FFS 타입의 박막 트랜지스터 기판을 도시한 단면도.
도 2a 내지 도 2e는 도 1에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
도 3은 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판을 도시한 평면도.
도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 방법 중 제1 및 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 6a 내지 도 6d는 본 발명의 제1 및 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 내지 도 9b는 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트 라인 4, 104 : 데이터 라인
TFT : 박막 트랜지스터 6, 106 : 게이트 전극
8, 108 : 소스 전극 10, 110 : 드레인 전극
12, 112 : 컨택홀 14, 114 : 공통 전극판
16, 116 : 공통 라인 18, 118 : 화소 전극
20, 120 : 기판 25, 125 : 반도체 패턴
22, 122 : 게이트 절연막 24, 124 : 활성층
26, 126 : 오믹접촉층 28, 128 : 보호막
101 : 투명 도전층 103 : 게이트 금속층
130 : 포토레지스트 패턴
본 발명은 프린지 필드 스위치 타입의 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 프린지 필드 스위치 타입의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 갖으나, 개구율 및 투과율이 낮은 단점을 가진다.
이러한 수평 전계 인가형 액정 표시 장치의 단점을 개선하기 위하여 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS) 타입의 액정 표시 장치가 제안되었다. FFS 타입의 액정 표시 장치는 각 화소 영역에 절연막을 사이에 둔 공통 전극판과 화소 전극을 구비하고, 그 공통 전극판과 화소 전극의 간격을 상하부 기판의 간격보다 좁게 형성하여 프린지 필드가 형성되게 한다. 그리고, 프린지 필드에 의해 상하부 기판 사이에 채워진 액정 분자들이 모두 동작되게 함으로써 개구율 및 투과율을 향상시키게 된다.
도 1은 종래의 FFS 타입의 액정 표시 장치에 포함된 박막 트랜지스터 기판을 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(20) 위에 게이트 절연막(22)을 사이에 두고 교차하게 형성된 게이트 라인(미도시) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 프린지 필드를 형성하도록 게이트 절연막(22) 및 보호막(28)을 사이에 두고 형성된 공통 전극판(14) 및 화소 전극 슬릿(18)과, 공통 전극판(14)과 접속된 공통 라인(16)을 구비한다.
공통 전극판(14)은 각 화소 영역에 형성되고, 그 공통 전극판(14) 위에 형성되어 접속된 공통 라인(16)을 통해 액정 구동을 위한 기준 전압(이하, 공통 전압)을 공급받는다. 이러한 공통 전극판(14)은 투명 도전층으로, 공통 라인(16)은 게이트 라인(2)과 함께 게이트 금속층으로 형성된다.
박막 트랜지스터(TFT)는 게이트 라인(미도시)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극 슬릿(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인과 접속된 게이트 전극(6), 데이터 라인(4)과 접속된 소스 전극(8), 화소 전극 슬릿(18)과 접속된 드레인 전극(10), 게이트 전극(6)과 게이트 절연막(22)을 사이에 두고 중첩되면서 소스 전극(8) 및 드레인 전극(10) 사이에 채널을 형성하는 활성층(24), 소스 전극(8) 및 드레인 전극(10)과 활성층(24)과의 오믹 접촉을 위한 오믹 컨택층(26)을 포함하는 반도체 패턴 (25)을 구비한다.
화소 전극 슬릿(18)은 보호막(28)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(10)과 접속되어 공통 전극판(14)과 중첩되게 형성된다.이러한 화소 전극 슬릿(18)은 공통 전극판(14)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
그리고, 공통 전극판(14)과 화소 전극 슬릿(18)의 중첩부에는 화소 전극 슬릿(18)에 공급된 비디오 신호를 안정적으로 유지시키는 스토리지 캐패시터가 형성된다.
이러한 구성을 가지는 FFS 타입의 박막 트랜지스터 기판은 다음과 같이 5마스크 공정으로 형성된다.
도 2a를 참조하면, 제1 마스크 공정으로 기판(20)의 각 화소 영역에 공통 전극판(14)이 형성된다. 공통 전극판(14)은 기판(20) 상에 투명 도전층을 형성한 다음 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 각 화소 영역에 형성된다.
도 2b를 참조하면, 제2 마스크 공정으로 공통 전극판(14)이 형성된 기판(20) 상에 게이트 라인 및 게이트 전극(6)과 공통 라인(16)을 포함하는 게이트 금속 패턴이 형성된다. 이러한 게이트 금속 패턴은 공통 전극판(14)이 형성된 기판(20) 상에 게이트 금속층을 형성한 다음 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
도 2c를 참조하면, 게이트 금속 패턴이 형성된 기판(20) 상에 게이트 절연막(22)이 형성되고, 제3 마스크 공정으로 게이트 절연막(22) 위에 활성층(24) 및 오믹 컨택층(26)을 포함하는 반도체 패턴(25)과; 데이터 라인(4), 소스 전극(8), 드레인 전극(10)을 포함하는 소스/드레인 금속 패턴이 형성된다.
상세히 하면, 게이트 금속 패턴이 형성된 하부 기판(20) 상에 게이트 절연막(22), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 그 다음, 소스/드레인 금속층 위에 회절 노광 마스크인 제3 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 포토레지스트 패턴을 형성하게 된다. 단차를 갖는 포토레지스트 패턴은 박막 트랜지스터의 채널부에서 상대적으로 낮은 높이를 갖는다. 이러한 포토레지스트 패턴을 이용한 식각 공정으로 소스/드레인 금속 패턴과, 그 아래에 반도체 패턴이 형성된다. 이때, 소스/드레인 금속 패턴에 포함되는 소스 전극(8)과 드레인 전극(10)은 일체화되어 형성된다. 이어서, 포토레지스트 패턴을 애싱하고 노출된 소스/드레인 금속 패턴을 그 아래의 오믹 접촉층(26)과 함께 제거함으로써 소스 전극(8) 및 드레인 전극(10)을 분리시킨다.
도 2d를 참조하면, 소스/드레인 금속 패턴이 형성된 게이트 절연막(22) 상에 제4 마스크 공정으로 콘택홀을 포함하는 보호막(28)이 형성된다. 소스/드레인 금속 패턴이 형성된 게이트 절연막(22) 상에 보호막(28)이 전면 형성되고 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 드레인 전극(10)을 노출시키는 컨택홀이 형성된다.
도 2e를 참조하면, 제5 마스크 공정으로 보호막(28) 상에 화소 전극 슬릿(18)이 형성된다. 화소 전극 슬릿(18)은 보호막(28) 상에 투명 도전층을 형성한 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
이와 같이, 종래의 FFS 타입의 박막 트랜지스터 기판 및 그 제조 방법은 5마스크 공정을 통해 형성된다. 여기서, 각 마스크 공정은 박막 증착 공정, 세정 공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있다. 따라서, 종래의 FFS 타입의 박막 트랜지스터 기판 및 그 제조 방법은 복잡하다는 문제점이 있다.
본 발명은 공정을 단순화할 수 있는 FFS 타입의 박막 트랜지스터 기판 제조 방법을 제공한다.
본 발명의 FFS 타입의 박막 트랜지스터 기판 제조 방법은 기판 상에 투명 도전층과, 상기 투명 도전층 위에 적층된 금속층을 포함한 이중 도전층을 형성하는 단계; 제1 마스크를 이용하여 상기 이중 도전층을 패터닝함으로써 각각 상기 이중 도전층으로 이루어진 게이트 라인, 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극, 상기 게이트 라인 및 상기 게이트 전극과 분리된 공통 전극판, 및 상기 공통 전극판과 일체화된 공통 라인을 형성하는 단계; 제2 마스크를 이용한 포토리소그래피 공정으로 상기 게이트 라인과 상기 게이트 전극 각각의 측면과 상면을 감싸는 제1 포토레지스트 패턴과, 상기 공통 라인을 따라 상기 공통 라인의 상기 투명 도전층 상에 형성된 제2 포토레지스트 패턴을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들에 의해 덮여진 상기 금속층을 식각하여 상기 제1 포토레지스트 패턴에 의해 덮여진 상기 게이트 라인과 상기 게이트 전극 각각을 상기 이중 도전층으로 유지한 상태에서 상기 제2 포토레지스트 패턴 주변에 노출된 상기 공통 전극판 위의 금속층을 제거하는 단계; 및 상기 제1 및 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기 투명 도전층은 ITO, TO, IZO 중 어느 하나로 형성되고, 상기 금속층은 Mo, Ti, Cu, Al(Nd) 중 어느 하나의 금속으로 형성된다.
상기 제조 방법은 상기 기판 상에 게이트 절연막, 비정질 실리콘층을 포함한 활성층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 포함한 오믹 컨택층, 및 소스/드레인 금속층을 순차적으로 형성하는 단계; 상기 소스/드레인 금속층 위에 포토레지스트를 도포하고, 회절 노광 마스크로 선택된 제3 마스크를 이용한 포토리소그래피 공정으로 상기 포토레지스트를 노광 및 현상함으로써 상기 박막트랜지스터의 채널부에서 두께가 얇은 포토레지스트 패턴을 형성하는 단계; 상기 채널부에서 두께가 얇은 포토레지스트 패턴을 이용한 식각 공정으로 상기 소스/드레인 금속층으로부터 상기 비정질 실리콘층까지 일괄 패터닝됨으로써 소스/드레인 금속 패턴과, 그 아래의 반도체 패턴을 형성하는 단계; 산소(O2) 플라즈마를 이용한 애싱 공정으로 상기 채널부에서 두께가 얇은 포토레지스트 패턴을 애싱함으로써 상기 채널부에서 잔류하는 포토레지스트 패턴을 제거하는 단계; 상기 애싱 공정 이후에 잔류하는 포토레지스트 패턴을 이용한 식각 공정으로 노출된 상기 소스/드레인 금속 패턴과, 그 아래의 오믹 컨택층을 제거하여 박막트랜지스터의 소스 전극과 드레인 전극이 분리되고 상기 채널부에서 상기 활성층을 노출시키는 단계; 상기 소스/드레인 금속 패턴 위에 잔존하는 포토레지스트 패턴을 제거하는 단계; 상기 소스/드레인 금속 패턴과 상기 게이트 절연막 상에 보호막을 형성하고 제4 마스크를 이용한 포토리소그래피 공정으로 상기 보호막에 상기 박막트랜지스터의 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및 상기 보호막 상에 투명 도전층을 형성하고, 제5 마스크를 이용한 포토리소그래피 공정으로 상기 보호막 상에 형성된 투명 도전층을 패터닝하여 상기 보호막 상에 화소 전극 슬릿을 형성하는 단계를 더 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 9b를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판을 도시한 평면도이고, 도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 3 및 도 4에 도시된 박막 트랜지스터 기판은 하부 기판(120) 위에 게이트 절연막(122)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 프린지 필드를 형성하도록 게이트 절연막(122) 및 보호막(128)을 사이에 두고 형성된 공통 전극판(114) 및 화소 전극 슬릿(118)과, 공통 전극판(114)과 접속된 공통 라인(116)을 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역을 정의한다. 여기서, 게이트 라인(102)은 게이트 전극(106)과 함께 투명 도전층(101)과 금속층(103)이 적층된 이중 구조를 갖는다. 이때, 금속층(103)으로는 단일/이중/삼중 구조의 금속층이 이용될 수 있다.
공통 전극판(114)은 각 화소 영역에 형성되고, 그 공통 전극판(114)과 접속된 공통 라인(116)을 통해 액정 구동을 위한 기준 전압(이하, 공통 전압)을 공급받는다. 여기서, 공통 전극판(114)은 상기 게이트 라인(101)에 포함된 투명 도전층(101)과 동일층에 형성되고, 공통 라인(116)은 상기 게이트 라인(102)과 같은 이중 구조를 갖는다. 이 경우, 공통 라인(116)과 공통 전극판(114)의 중첩되는 부분에서는 공통 라인(116)의 투명 도전층(103)은 공통 전극판(114)의 일부분이 된다.
이러한 공통 전극판(114)은 게이트 라인(101)에 포함된 투명 도전층(101)과 동일층에 형성되고, 공통 라인(116)은 게이트 라인(102)을 구성하는 금속층(103)과 동일층에 형성된다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극 슬릿(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)과 연결된 게이트 전극(106), 데이터 라인(104)과 접속된 소스 전극(108), 화소 전극 슬릿(118)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(122)을 사이에 두고 중첩되면서 소스 전극(108) 및 드레인 전극(110) 사이에 채널을 형성하는 활성층(124), 소스전극(108) 및 드레인 전극(110)과 활성층(124)과의 오믹 접촉을 위한 오믹 컨택층(126)을 포함하는 반도체 패턴(125)을 구비한다.
그리고, 활성층(124) 및 오믹 컨택층(126)은 포함하는 반도체 패턴(125)은 데이터 라인(104)과도 중첩되게 형성된다.
화소 전극 슬릿(118)은 보호막(128)을 관통하는 컨택홀(112)을 통해 박막 트랜지스터(TFT)의 드레인 전극(110)과 접속되어 공통 전극판(114)과 중첩되게 형성된다. 화소 전극 슬릿(114)은 투명 도전층으로 형성되며 공통 라인(116)을 기준으로 대칭적으로 형성된 다수의 제1 슬릿과, 다수의 제1 슬릿을 공통으로 연결하는 제2 슬릿을 구비한다. 이러한 화소 전극 슬릿(118)은 공통 전극판(114)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
그리고, 공통 전극판(114)과 화소 전극 슬릿(118)의 중첩부에는 화소 전극 슬릿(18)에 공급된 비디오 신호를 안정적으로 유지시키는 스토리지 캐패시터가 형성된다.
이러한 구성을 가지는 FFS 타입의 박막 트랜지스터 기판은 다음과 같이 5마스크 공정으로 형성된다.
도 5a 및 도 5b를 참조하면, 제1 및 제2 마스크 공정으로 기판(120) 상에 이중 구조의 게이트 라인(102), 게이트 전극(106), 공통 라인(116)과, 단일 구조의 공통 전극판(114)이 형성된다. 이러한 제1 및 제2 마스크 공정을 도 6a 내지 도 6d를 참조하여 상세히 살펴보기로 한다.
도 6a를 참조하면, 기판(120) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층(101) 및 금속층(103)이 연속 증착된다. 여기서, 투명 도전층(101)으로는 ITO, TO, IZO 중 어느 하나의 투명 도전 물질이, 금속층(103)으로는 Mo, Ti, Cu, Al(Nd) 중 어느 하나의 금속이 이용된다.
도 6b를 참조하면, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전층(101) 및 금속층(103)이 패터닝됨으로써 이중 구조를 갖는 게이트 라인(102), 게이트 전극(106), 공통 라인(116), 그리고 금속층(103)이 덮여 있는 공통 전극판(114)이 형성된다,
도 6c를 참조하면, 제2 마스크를 이용한 포토리소그래피 공정으로 게이트 라인(102), 게이트 전극(106), 공통 라인(116) 위에 포토레지스트 패턴(130)을 형성하고, 그 포토레지스트 패턴(130)을 이용하여 노출된 금속층(103)을 식각하여 공통 전극판(114)이 노출되게 한다. 이 때, 포토레지스트 패턴(130)은 게이트 라인(102) 및 게이트 전극(106) 각각의 측면과 상면을 감싸는 형태로 형성되어 그 게이트 라인(102) 및 게이트 전극(106)이 식각 공정에서 식각되지 않도록 보호한다. 그리고, 공통 전극판(114) 위의 금속층(103)이 그 위에 형성된 포토레지스트 패턴(130)을 따라 패터닝됨으로써 이중 구조의 공통 라인(116)이 형성된다. 이 경우, 공통 라인(116) 중 투명 도전층(101)은 공통 전극판(114)과의 중첩부에서는 그의 일부분으로 포함된다. 다시 말하여, 공통 라인(116)의 투명 도전층(101)은 공통 전극판(114)과 동일층에 일체화되어 형성된다. 그리고, 도 6d와 같이 상기 포토레지스트 패턴(130)을 제거하게 된다.
이와 같이, 제1 및 제2 마스크 공정에 이용되어질 투명 도전층(101) 및 금속층(103)이 하나의 스퍼터링 공정, 즉 하나의 스퍼터링 장비를 통해 연속 증착되므로 기존과 대비하여 하나의 스퍼터링 공정 및 세정 공정을 단축할 수 있게 된다.
도 7a 및 도 7b를 참조하면, 상기 기판(120) 상에 게이트 절연막(122)이 형성되고, 제3 마스크 공정으로 게이트 절연막(122) 위에 활성층(124) 및 오믹 컨택층(126)을 포함하는 반도체 패턴(125)과, 데이터 라인(104), 소스 전극(108), 드레인 전극(110)을 포함하는 소스/드레인 금속 패턴이 형성된다. 이러한 반도체 패턴(125)과 소스/드레인 금속 패턴은 회절 노광 마스크 또는 하프 톤 마스크를 이용한 하나의 마스크 공정으로 형성된다.
구체적으로, 상기 기판(120) 상에 게이트 절연막(122), 비정질 실리콘층, 불 순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 소스/드레인 금속층이 순차적으로 형성된다. 예를 들면, 게이트 절연막(122), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층은 PECVD 방법으로, 소스/드레인 금속층은 스퍼터링 방법으로 형성된다. 게이트 절연막(122)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이, 소스/드레인 금속층(109)으로는 Cr, Mo, MoW, Al/Cr, Cu, Al(Nd), Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti 등이 이용된다. 그리고, 소스/드레인 금속층 위에 포토레지스트가 도포된 다음, 회절 노광 마스크를 이용한 포토리소그래피 공정으로 포토레지스트를 노광 및 현상함으로써 채널부가 상대적으로 얇은 포토레지스트 패턴이 형성된다.
이어서, 포토레지스트 패턴을 이용한 식각 공정으로 소스/드레인 금속층으로부터 비정질 실리콘층까지 일괄 패터닝됨으로써 소스/드레인 금속 패턴과, 그 아래의 반도체 패턴(125)이 형성된다. 이 경우, 소스/드레인 금속 패턴 중 소스 전극(108)과 드레인 전극(110)은 일체화된 구조를 갖는다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱함으로써 채널부의 포토레지스트 패턴이 제거된다. 그리고, 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 소스/드레인 금속 패턴과, 그 아래의 오믹 컨택층(126)이 제거됨으로써 소스 전극(108)과 드레인 전극(110)은 분리되고 활성층(124)이 노출된다.
그리고, 스트립 공정으로 소스/드레인 금속 패턴 위에 잔존하던 포토레지스트 패턴이 제거된다.
도 8a 및 도 8b를 참조하면, 소스/드레인 금속 패턴과 게이트 절연막(122) 상에 제4 마스크 공정으로 콘택홀(112)을 포함하는 보호막(128)이 형성된다.
구체적으로, 소스/드레인 금속 패턴이 형성된 게이트 절연막(122) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 보호막(128)이 형성된다. 보호막(128)으로는 게이트 절연막(122)과 같은 무기 절연 물질, 또는 유기 절연 물질이 이용된다. 이어서, 보호막(128)을 제4 마스크를 이용한 포토리소그래핑 공정 및 식각 공정으로 패터닝함으로써 드레인 전극(110)을 노출시키는 컨택홀(112)이 형성된다.
도 9a 및 도 9b를 참조하면, 제5 마스크 공정으로 보호막(128) 상에 화소 전극 슬릿(118)이 형성된다. 화소 전극 슬릿(118)은 보호막(128) 상에 투명 도전층을 형성한 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
삭제
상술한 바와 같이, 본 발명에 따른 FFS 타입의 박막 트랜지스터 기판 및 그 제조 방법은 제1 및 제2 마스크 공정에서 패터닝되어질 투명 도전층 및 금속층이 하나의 스퍼터링 공정, 즉 하나의 스퍼터링 장비를 통해 연속 증착되므로 기존과 대비하여 하나의 스퍼터링 공정을 그 다음의 세정 공정과 함께 단축할 수 있게 된다. 이에 따라, 본 발명에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 공정수 를 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상에 투명 도전층과, 상기 투명 도전층 위에 적층된 금속층을 포함한 이중 도전층을 형성하는 단계;
    제1 마스크를 이용하여 상기 이중 도전층을 패터닝함으로써 각각 상기 이중 도전층으로 이루어진 게이트 라인, 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극, 상기 게이트 라인 및 상기 게이트 전극과 분리된 공통 전극판, 및 상기 공통 전극판과 일체화된 공통 라인을 형성하는 단계;
    제2 마스크를 이용한 포토리소그래피 공정으로 상기 게이트 라인과 상기 게이트 전극 각각의 측면과 상면을 감싸는 제1 포토레지스트 패턴과, 상기 공통 라인을 따라 상기 공통 라인의 상기 투명 도전층 상에 형성된 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제1 및 제2 포토레지스트 패턴들에 의해 덮여진 상기 금속층을 식각하여 상기 제1 포토레지스트 패턴에 의해 덮여진 상기 게이트 라인과 상기 게이트 전극 각각을 상기 이중 도전층으로 유지한 상태에서 상기 제2 포토레지스트 패턴 주변에 노출된 상기 공통 전극판 위의 금속층을 제거하는 단계; 및
    상기 제1 및 제2 포토레지스트 패턴을 제거하는 단계를 포함하고,
    상기 투명 도전층은 ITO, TO, IZO 중 어느 하나로 형성되고,
    상기 금속층은 Mo, Ti, Cu, Al(Nd) 중 어느 하나의 금속으로 형성되는 것을 특징으로 하는 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 기판 상에 게이트 절연막, 비정질 실리콘층을 포함한 활성층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 포함한 오믹 컨택층, 및 소스/드레인 금속층을 순차적으로 형성하는 단계;
    상기 소스/드레인 금속층 위에 포토레지스트를 도포하고, 회절 노광 마스크로 선택된 제3 마스크를 이용한 포토리소그래피 공정으로 상기 포토레지스트를 노광 및 현상함으로써 상기 박막트랜지스터의 채널부에서 두께가 얇은 포토레지스트 패턴을 형성하는 단계;
    상기 채널부에서 두께가 얇은 포토레지스트 패턴을 이용한 식각 공정으로 상기 소스/드레인 금속층으로부터 상기 비정질 실리콘층까지 일괄 패터닝됨으로써 소스/드레인 금속 패턴과, 그 아래의 반도체 패턴을 형성하는 단계;
    산소(O2) 플라즈마를 이용한 애싱 공정으로 상기 채널부에서 두께가 얇은 포토레지스트 패턴을 애싱함으로써 상기 채널부에서 잔류하는 포토레지스트 패턴을 제거하는 단계;
    상기 애싱 공정 이후에 잔류하는 포토레지스트 패턴을 이용한 식각 공정으로 노출된 상기 소스/드레인 금속 패턴과, 그 아래의 오믹 컨택층을 제거하여 박막트랜지스터의 소스 전극과 드레인 전극이 분리되고 상기 채널부에서 상기 활성층을 노출시키는 단계;
    상기 소스/드레인 금속 패턴 위에 잔존하는 포토레지스트 패턴을 제거하는 단계;
    상기 소스/드레인 금속 패턴과 상기 게이트 절연막 상에 보호막을 형성하고 제4 마스크를 이용한 포토리소그래피 공정으로 상기 보호막에 상기 박막트랜지스터의 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 보호막 상에 투명 도전층을 형성하고, 제5 마스크를 이용한 포토리소그래피 공정으로 상기 보호막 상에 형성된 투명 도전층을 패터닝하여 상기 보호막 상에 화소 전극 슬릿을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법.
KR1020040049955A 2004-06-30 2004-06-30 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 Expired - Fee Related KR101126344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049955A KR101126344B1 (ko) 2004-06-30 2004-06-30 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049955A KR101126344B1 (ko) 2004-06-30 2004-06-30 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20060000962A KR20060000962A (ko) 2006-01-06
KR101126344B1 true KR101126344B1 (ko) 2012-03-26

Family

ID=37104176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049955A Expired - Fee Related KR101126344B1 (ko) 2004-06-30 2004-06-30 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101126344B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357042B1 (ko) 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101294689B1 (ko) * 2006-05-29 2013-08-08 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN101963726B (zh) * 2009-07-24 2011-12-28 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063293A (ko) * 1999-12-22 2001-07-09 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20030055500A (ko) * 2001-12-26 2003-07-04 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063293A (ko) * 1999-12-22 2001-07-09 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20030055500A (ko) * 2001-12-26 2003-07-04 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357042B1 (ko) 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20060000962A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US7782436B2 (en) Liquid crystal display device
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
KR20120124332A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
US8187927B2 (en) Liquid crystal display and fabrication method thereof
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR20060001165A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101126344B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101149938B1 (ko) 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR20060080576A (ko) 액정 표시 패널 및 제조 방법
KR20070120277A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090623

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101228

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110930

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101228

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20111027

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20110930

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20111215

Appeal identifier: 2011101008072

Request date: 20111027

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20111027

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20111027

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110228

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20111215

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20111129

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120306

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120307

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181217