[go: up one dir, main page]

CN106647059B - 阵列基板、显示面板及其制造方法 - Google Patents

阵列基板、显示面板及其制造方法 Download PDF

Info

Publication number
CN106647059B
CN106647059B CN201710003667.0A CN201710003667A CN106647059B CN 106647059 B CN106647059 B CN 106647059B CN 201710003667 A CN201710003667 A CN 201710003667A CN 106647059 B CN106647059 B CN 106647059B
Authority
CN
China
Prior art keywords
electrode
insulating layer
array substrate
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710003667.0A
Other languages
English (en)
Other versions
CN106647059A (zh
Inventor
蒋学兵
王慧
孙静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710003667.0A priority Critical patent/CN106647059B/zh
Publication of CN106647059A publication Critical patent/CN106647059A/zh
Priority to US15/680,817 priority patent/US10319742B2/en
Application granted granted Critical
Publication of CN106647059B publication Critical patent/CN106647059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

本发明涉及一种阵列基板、显示面板及其制造方法。所述阵列基板包括：衬底基板，设置在所述衬底基板上的第一电极，设置在所述第一电极上的第一绝缘层，设置在所述第一绝缘层上的第二电极，所述第二电极沿平行于所述衬底基板的表面的方向而彼此间隔设置，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，其中，所述第一电极为公共电极和像素电极中的一者，所述第二电极为公共电极和像素电极中的另一者，其中，所述第一电极的所述重叠部和所述第二电极的至少一者具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积。

Description

阵列基板、显示面板及其制造方法
技术领域
本发明涉及显示技术领域。更具体地，涉及一种阵列基板、显示面板、显示装置、阵列基板的制造方法以及显示面板的制造方法。
背景技术
液晶显示装置是一种广泛应用的显示装置。液晶显示装置主要包括阵列基板和与阵列基板相对设置的彩膜基板。液晶显示装置通常包括垂直电场型液晶显示装置和水平电场型液晶显示装置。在垂直电场型液晶显示装置中，像素电极和公共电极分别设置于阵列基板和与彩膜基板上。而在水平电场型液晶显示装置中，像素电极和公共电极都设置在液晶显示装置的阵列基板上。
对于水平电场型液晶显示装置，公共电极和像素电极位于显示装置的阵列基板的不同膜层中，公共电极和像素电极之间形成有边缘电场电容和存储电容。边缘场电容提供用于控制液晶分子的偏转的电压。存储电容可以减小边缘场电容的漏电，以增加像素电极的电压保持能力。
发明内容
本发明的实施例提供了一种阵列基板、显示面板、显示装置、阵列基板的制造方法以及显示面板的制造方法，能够解决现有技术中的公共电极和像素电极之间的存储电容的电位下降导致的液晶偏转下降的问题。
本发明的一个目的在于提供一种阵列基板。
本发明的第一方面提供了一种阵列基板。所述阵列基板包括：衬底基板，设置在所述衬底基板上的第一电极，设置在所述第一电极上的第一绝缘层，设置在所述第一绝缘层上的第二电极，所述第二电极沿平行于所述衬底基板的表面的方向而彼此间隔设置，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，其中，所述第一电极为公共电极和像素电极中的一者，所述第二电极为公共电极和像素电极中的另一者，其中，所述第一电极的所述重叠部和所述第二电极的至少一者具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积。
在一个实施例中，所述第一电极为像素电极，所述第二电极为公共电极，所述阵列基板还包括：位于所述衬底基板和所述像素电极之间的第二绝缘层。
在一个实施例中，所述凹陷包括被设置在所述公共电极中的第一凹陷。
在一个实施例中，所述凹陷还包括设置在所述像素电极的所述重叠部中的第二凹陷。
在一个实施例中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，所述第二绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
在一个实施例中，所述第一电极为公共电极，所述第二电极为像素电极，所述阵列基板还包括：位于所述公共电极和所述第一绝缘层之间的第三绝缘层。
在一个实施例中，所述凹陷包括设置在所述像素电极中的第三凹陷。
在一个实施例中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，所述第三绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
在一个实施例中，所述凹陷的深度不超过500nm，且所述第二电极的长度与所述第二电极之间的间隔的比值为3/5。
本发明的另一个目的在于提供一种显示面板。
本发明的第二方面提供了一种显示面板。所述显示面板包括如上所述的阵列基板。
本发明的又一个目的在于提供一种显示装置。
本发明的第三方面提供了一种显示装置。所述显示装置包括如上所述的显示面板。
本发明的又一个目的在于提供一种阵列基板的制造方法。
本发明的第四方面提供了一种阵列基板的制造方法。所述阵列基板的制造方法包括：在衬底基板上设置第一电极，在所述第一电极上设置第一绝缘层，在所述第一绝缘层上设置沿着平行于所述衬底基板的表面的方向上彼此间隔开的第二电极，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，其中，所述第一电极被设置为公共电极和像素电极中的一者，所述第二电极被设置为公共电极和像素电极中的另一者，其中，所述第一电极和所述第二电极被配置为：所述第一电极的所述重叠部和所述第二电极的至少一者具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积。
在一个实施例中，所述第一电极为像素电极，所述第二电极为公共电极，并且其中，在所述衬底基板上设置第一电极包括：
在所述衬底基板上设置第二绝缘材料层；
对所述第二绝缘材料层进行构图，以形成具有第一凹槽的第二绝缘层，且所述第一凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠；
在所述第二绝缘层上设置所述像素电极。
在一个实施例中，所述第一电极为像素电极，所述第二电极为公共电极，并且其中，在所述衬底基板上设置第一电极包括：在所述衬底基板上设置第二绝缘层；
在所述第二绝缘层上设置所述像素电极，
并且其中，在所述第一绝缘层上设置所述第二电极包括：
在所述像素电极上设置第一绝缘材料层；
对所述第一绝缘材料层进行构图，以形成有第二凹槽的第一绝缘层，且所述第二凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠。
在一个实施例中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，所述第二绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
在一个实施例中，所述第一电极为公共电极，所述第二电极为像素电极，并且其中，在所述公共电极上设置所述第一绝缘层包括：在所述公共电极上设置第三绝缘层；
在所述第三绝缘层上设置第一绝缘材料层；
对所述第一绝缘材料层进行刻蚀，以形成具有第三凹槽的第一绝缘层，且所述第三凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠。
在一个实施例中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，所述第三绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
在一个实施例中，所述凹陷的深度不超过500nm，且所述第二电极的长度与所述第二电极之间的间隔的比值为3/5。
本发明的另一个目的在于提供一种显示面板的制造方法。
本发明的第五方面提供了一种显示面板的制造方法。所述显示面板的制造方法包括如上所述的阵列基板的制造方法。
本发明的实施例提供的阵列基板、显示面板、显示装置、阵列基板的制造方法以及显示面板的制造方法，通过在衬底基板上设置第一电极，在所述第一电极上设置第一绝缘层，在所述第一绝缘层上设置沿着平行于所述衬底基板的表面的方向上彼此间隔开的第二电极，其中，所述第一电极被设置为公共电极和像素电极中的一者，所述第二电极被设置为公共电极和像素电极中的另一者，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，其中，所述第二电极和所述第一电极被配置为：所述第一电极的所述重叠部和所述第二电极的至少一者具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积，能够增加了第一电极和第二电极之间的存储电容，并且能够避免在采用平坦的电极时为了增加存储电容而带来的透光率下降的问题。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1为根据本发明的一个实施例的阵列基板的截面示意图；
图2为根据本发明的一个实施例的阵列基板的截面示意图；
图3为根据本发明的一个实施例的阵列基板的截面示意图；
图4为根据本发明的一个实施例的阵列基板的示意图；
图5为根据本发明的一个实施例的阵列基板的示意图；
图6为根据本发明的一个实施例的阵列基板的示意图；
图7为根据本发明的一个实施例的阵列基板的制造方法的流程图；
图8为根据本发明的一个实施例的阵列基板的制造方法的流程图；
图9为根据本发明的一个实施例的阵列基板的制造方法的流程图；
图10为根据本发明的一个实施例的阵列基板的制造方法的流程图；
图11为示出了根据本发明实施例的阵列基板的边缘电场示意图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“实例”之处，特别是当其位于一组术语之后时，所述“实例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
本发明的一个实施例提供了一种阵列基板。该阵列基板包括：衬底基板，设置在所述衬底基板上的第一电极，设置在所述第一电极上的第一绝缘层，设置在所述第一绝缘层上的第二电极，所述第二电极沿平行于所述衬底基板的表面的方向而彼此间隔设置，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，其中，所述第一电极为公共电极和像素电极中的一者，所述第二电极为公共电极和像素电极中的另一者，并且其中，所述第二电极和所述第一电极的所述重叠部的至少一者具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积。
图1为根据本发明的一个实施例的阵列基板的截面示意图。如图1所示，根据本发明实施例的阵列基板包括衬底基板100、设置在衬底基板100上的第一电极101、设置在第一电极101上的第一绝缘层103以及设置在第一绝缘层103上的第二电极102。从图1可以看出，第二电极102沿平行于衬底基板100的表面的方向而彼此间隔设置，第一电极101具有在垂直于衬底基板100的表面的方向上与第二电极102相重叠的重叠部101P。第一电极101可以为公共电极和像素电极中的一者，第二电极102可以为公共电极和像素电极中的另一者。
在图1的实施例中，第二电极102具有朝向所述衬底基板的凹陷G而第一电极101的重叠部101P不具有朝向所述衬底基板的凹陷仅为示例性的，只要第二电极102和重叠部101P中的至少一者具有凹陷即可。从图1可以看出，第二电极102的凹陷G的开口的面积大于所述凹陷的底部的面积。需要说明，本发明对凹陷的深度不做特别限制，可以根据实际需要来设置凹陷的深度。
图2为根据本发明的一个实施例的阵列基板的截面示意图。图2以第一电极101为像素电极、第二电极102为公共电极为示例。从图2可以看出，阵列基板还可以包括位于衬底基板100和第一电极101(即，像素电极)之间的第二绝缘层104。在图2示出的实施例中，以凹陷包括被设置在第二电极102(即，公共电极)中的第一凹陷G1为实例。
图2中的d是指第二电极102在没有凹陷情况下的第一电极和第二电极之间的距离，d’是第二电极102在有凹陷情况下的第一电极和第二电极之间的等效距离。可以看出，具有凹陷情况下的第一电极和第二电极102之间的等效距离d’要小于在没有凹陷情况下的二者之间的距离d。因此，形成凹陷能够减小第一电极101和第二电极102之间的距离，从而增加第一电极101和第二电极102之间的存储电容。同时，能够避免在采用平坦的电极时为了增加存储电容而增大W/S的比值所带来的透光率下降的问题。
图3为根据本发明的一个实施例的阵列基板的截面示意图。图3同样以第一电极101为像素电极、第二电极102为公共电极为示例。在图3所示的实施例中，不仅仅第二电极102(即，公共电极)具有凹陷，第一电极101(即，像素电极)的重叠部101P也具有凹陷。从图3可以看出，凹陷包括设置在第二电极102(即，公共电极)中的第一凹陷G1和设置在第一电极101(即，像素电极)中的第二凹陷G2。在图3的阵列基板中，第一电极101中的第二凹陷G2的底部达到第二绝缘层104的底表面仅为示例，而非对第二凹陷的深度的限制，可以根据实际需要来设置第二凹陷的深度。同理，第二电极102中的第一凹陷G1的深度也可以根据实际需要来设置。
图3中的W是指第二电极102在没有第一凹陷G1情况下的长度，W’是第二电极102在有第一凹陷G1情况下的长度，S为两个第二电极102之间的间隔。可以看出，具有凹陷的情况下的第二电极102的长度W’要大于在没有凹陷情况下的长度W。因此，由于第一电极的重叠部和第二电极都具有凹陷，能够增加第一电极101和第二电极102之间的纵向交叠面积。从而，相对于图2所示的结构，图3的结构能够进一步增加第一电极101和第二电极102之间的存储电容，同时能够避免在采用平坦的电极时为了增加存储电容而增大W/S的比值所带来的透光率下降的问题。
在一个实施例中，凹陷的深度可以不超过500nm，且第二电极的长度W与第二电极之间的间隔S的比值可以为3/5。
图4为根据本发明的一个实施例的阵列基板的示意图。相比于图1-图3的结构，图4进一步示出了位于左侧区域的阵列基板的薄膜晶体管(TFT)区。如图4所示，阵列基板的TFT区包括栅极金属层105、位于栅极金属层105之上的栅极绝缘层GI、位于栅极绝缘层GI之上的有源层107、位于有源层107之上的源极/漏极层106和位于源极/漏极层106之上的钝化层107。可以看出，在图4所示的实施例中，第一绝缘层103与阵列基板的薄膜晶体管的钝化层PVX可以被一体形成，第二绝缘104层与所述薄膜晶体管的栅极绝缘层GI可以被一体形成。
图5为根据本发明的一个实施例的阵列基板的示意图。图5以第一电极101为公共电极、第二电极102为像素电极为示例。如图5所示，阵列基板还包括位于第一电极101(即，公共电极)和第一绝缘层103之间的第三绝缘层104’。凹陷可以包括设置在第二电极102(即，像素电极)中的第三凹陷G3，第一电极101(即，公共电极)的重叠部101P可以不设置有凹陷。需要指出，在图的阵列基板中，第二电极102中的第三凹陷G3的底部达到第一绝缘层103的底表面仅为示例，而非对第三凹陷的深度的限制，可以根据实际需要来设置第三凹陷的深度。
图6为根据本发明的一个实施例的阵列基板的示意图。图6示出了位于左侧区域的阵列基板的薄膜晶体管(TFT)区。如图6所示，阵列基板的TFT区包括栅极金属层105、位于栅极金属层105之上的栅极绝缘层GI、位于栅极绝缘层GI之上的有源层107、位于有源层107之上的源极/漏极层106和位于源极/漏极层106之上的钝化层107。可以看出，在图6所示的实施例中，第一绝缘层101可以与阵列基板的薄膜晶体管的钝化层PVX被一体形成，第三绝缘层104’可以与薄膜晶体管的栅极绝缘层GI被一体形成。
本发明的一个实施例还提供了一种显示面板，该显示面板包括如上所述的阵列基板。本发明的又一个实施例还提供了一种显示装置，该显示装置包括如上所述的显示面板。
本发明的另一个实施例提供了一种阵列基板的制造方法。
图7为根据本发明的一个实施例的阵列基板的制造方法的流程图。如图7所示，包括：
S1、在衬底基板上设置第一电极；
S3、在第一电极上设置第一绝缘层；
S5、在第一绝缘层上设置沿着平行于所述衬底基板的表面的方向上彼此间隔开的第二电极，
其中，第一电极被设置为公共电极和像素电极中的一者，第二电极被设置为公共电极和像素电极中的另一者，所述第一电极具有在垂直于所述衬底基板的表面的方向上与所述第二电极相重叠的重叠部，并且其中，第一电极和第二电极被配置为：第一电极的所述重叠部和第二电极的至少一者具有朝向衬底基板的凹陷，且凹陷的开口的面积大于凹陷的底部的面积。
图8为根据本发明的一个实施例的阵列基板的制造方法的流程图。图8以第一电极为像素电极且第二电极为公共电极为示例。在图8的实施例中，在衬底基板上设置第一电极包括：在所述衬底基板上设置第二绝缘材料层；对所述第二绝缘材料层进行构图，以形成具有第一凹槽的第二绝缘层，且所述第一凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠；以及，在第二绝缘层上设置所述像素电极。可以看出，在图8的实施例中，阵列基板的制造方法可以具体包括下列步骤：
S801、在衬底基板上设置第二绝缘材料层；
S802、对第二绝缘材料层进行构图，以形成具有第一凹槽的第二绝缘层，且第一凹槽在垂直于衬底基板的表面的方向上与凹陷相重叠。
S81、在第二绝缘层上设置像素电极
S83、在像素电极上设置第一绝缘层；
S85、在第一绝缘层上设置公共电极，
图9为根据本发明的一个实施例的阵列基板的制造方法的流程图。图9以第一电极为像素电极且第二电极为公共电极为示例。在图9的实施例中，在衬底基板上设置第一电极包括：在所述衬底基板上设置第二绝缘层；在所述第二绝缘层设置所述像素电极。并且其中，在所述第一绝缘层设置所述第二电极包括：在所述像素电极上设置第一绝缘材料层；
对所述第一绝缘材料层进行构图，以形成有第二凹槽的第一绝缘层，且第二凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠。可以看出，在图9的实施例中，阵列基板的制造方法可以具体包括下列步骤：
S90、在衬底基板上设置第二绝缘层；
S91、在第二绝缘层上设置像素电极；
S931、在像素电极上形成第一绝缘材料层；
S932、对第一绝缘材料层进行构图，以形成有第二凹槽的第一绝缘层，且所述第二凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠；
S95、在第一绝缘层上设置公共电极层。
在一个实施例中，第一绝缘层可以与阵列基板的薄膜晶体管的钝化层被一体形成，第二绝缘层可以与薄膜晶体管的栅极绝缘层被一体形成。
图10为根据本发明的一个实施例的阵列基板的制造方法的流程图。图10以第一电极为公共电极且第二电极为像素电极为示例。在图10的实施例中，在所述公共电极上设置所述第一绝缘层包括：在所述公共电极上设置第三绝缘层；在所述第三绝缘层上设置第一绝缘材料层；对所述第一绝缘材料层进行刻蚀，以形成具有第三凹槽的第一绝缘层，且所述第三凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠。在图10的实施例中，阵列基板的制造方法可以具体包括下列步骤：
S101、在衬底基板上设置公共电极；
S102、在公共电极上设置第三绝缘层；
S1031、在第三绝缘层上设置第一绝缘材料层；
S1032、对第一绝缘材料层进行刻蚀，以形成具有第三凹槽的第一绝缘层，且所述第三凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠；
S105、在第一绝缘层上设置像素电极。
在一个实施例中，第一绝缘层可以与阵列基板的薄膜晶体管的钝化层被一体形成，第三绝缘层可以与所述薄膜晶体管的栅极绝缘层被一体形成。
在一个实施例中，凹陷的深度可以不超过500nm，所述第二电极的长度与所述第二电极之间的间隔的比值可以为3/5。第一电极和第二电极的材料可以包括诸如氧化铟锡(Indium tin oxide，ITO)、石墨烯的透明导电材料，也可以包括其它合适的材料。
本发明的实施例还提供了显示面板、显示装置以及显示面板的制造方法。本发明的实施例中的显示面板包括如上所述的阵列基板。本发明的实施例中的显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图11为示出了根据本发明实施例的阵列基板的边缘电场示意图。在采用了本发明的阵列基板的显示装置中，通过第一电极101和第二电极102之间形成的边缘电场来控制液晶分子的偏转。通过减少第一电极101和第二电极102之间的距离和/或增加第一电极101和第二电极102之间的纵向交叠面积来增加了第一电极101和第二电极102之间的存储电容，从而能够增强由存储电容导致的边缘电场，进而更好地控制液晶的偏转，而不影响显示装置的透光率。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (11)

1.一种阵列基板，包括：衬底基板，设置在所述衬底基板上的像素电极，设置在所述像素电极上的第一绝缘层，设置在所述第一绝缘层上的公共电极，所述公共电极沿平行于所述衬底基板的表面的方向而彼此间隔设置，
其特征在于，所述像素电极具有在垂直于所述衬底基板的表面的方向上与所述公共电极相重叠的重叠部和位于所述重叠部之间的平坦部，所述重叠部和所述公共电极的均具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积，并且其中，所述重叠部的凹陷与所述公共电极的凹陷一一对应。
2.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括：位于所述衬底基板和所述像素电极之间的第二绝缘层。
3.根据权利要求2所述的阵列基板，其中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，
所述第二绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
4.根据权利要求1-3中任一项所述的阵列基板，其中，所述凹陷的深度不超过500nm，且所述公共电极的长度与所述公共电极之间的间隔的比值为3/5。
5.一种显示面板，包括根据权利要求1-3中任一项所述的阵列基板。
6.一种显示装置，包括根据权利要求5所述的显示面板。
7.一种阵列基板的制造方法，包括：在衬底基板上设置像素电极，在所述像素电极上设置第一绝缘层，在所述第一绝缘层上设置沿着平行于所述衬底基板的表面的方向上彼此间隔开的公共电极，
其特征在于，所述像素电极和所述公共电极被配置为：所述像素电极具有在垂直于所述衬底基板的表面的方向上与所述公共电极相重叠的重叠部和位于所述重叠部之间的平坦部，所述重叠部和所述公共电极的均具有朝向所述衬底基板的凹陷，且所述凹陷的开口的面积大于所述凹陷的底部的面积，并且其中，所述重叠部的凹陷与所述公共电极的凹陷一一对应。
8.根据权利要求7所述的阵列基板的制造方法，其中，在所述衬底基板上设置像素电极包括：
在所述衬底基板上设置第二绝缘材料层；
对所述第二绝缘材料层进行构图，以形成具有第一凹槽的第二绝缘层，且所述第一凹槽在垂直于所述衬底基板的表面的方向上与所述凹陷相重叠；
在所述第二绝缘层上设置所述像素电极。
9.根据权利要求8所述的阵列基板的制造方法，其中，所述第一绝缘层与所述阵列基板的薄膜晶体管的钝化层被一体形成，所述第二绝缘层与所述薄膜晶体管的栅极绝缘层被一体形成。
10.根据权利要求7-9中任一项所述的阵列基板的制造方法，其中，所述凹陷的深度不超过500nm，且所述公共电极的长度与所述公共电极之间的间隔的比值为3/5。
11.一种显示面板的制造方法，包括根据权利要求7-10中任一项所述的阵列基板的制造方法。
CN201710003667.0A 2017-01-04 2017-01-04 阵列基板、显示面板及其制造方法 Active CN106647059B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710003667.0A CN106647059B (zh) 2017-01-04 2017-01-04 阵列基板、显示面板及其制造方法
US15/680,817 US10319742B2 (en) 2017-01-04 2017-08-18 Array substrate, display panel, display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710003667.0A CN106647059B (zh) 2017-01-04 2017-01-04 阵列基板、显示面板及其制造方法

Publications (2)

Publication Number Publication Date
CN106647059A CN106647059A (zh) 2017-05-10
CN106647059B true CN106647059B (zh) 2021-01-22

Family

ID=58842593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710003667.0A Active CN106647059B (zh) 2017-01-04 2017-01-04 阵列基板、显示面板及其制造方法

Country Status (2)

Country Link
US (1) US10319742B2 (zh)
CN (1) CN106647059B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107402487A (zh) * 2017-08-31 2017-11-28 武汉天马微电子有限公司 阵列基板及其制造方法、显示面板
CN108447874B (zh) 2018-03-22 2019-10-29 绵阳京东方光电科技有限公司 阵列基板及其制造方法、显示面板、电子装置
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN113625494B (zh) * 2021-08-06 2023-04-07 厦门天马微电子有限公司 显示面板及显示装置
CN115598890B (zh) * 2022-10-12 2024-07-05 武汉华星光电技术有限公司 阵列基板及显示面板
CN115755470B (zh) * 2022-11-15 2024-06-14 京东方科技集团股份有限公司 一种阵列基板、制作方法和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
CN101201521A (zh) * 2006-10-12 2008-06-18 三星电子株式会社 显示面板及其制造方法
CN101290437A (zh) * 2007-04-17 2008-10-22 爱普生映像元器件有限公司 液晶显示装置
CN103928462A (zh) * 2014-02-26 2014-07-16 友达光电股份有限公司 主动基板以及显示面板
US8823915B2 (en) * 2010-02-22 2014-09-02 Japan Display West Inc. Liquid crystal display panel
US9246084B2 (en) * 2014-01-23 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell including V-shaped structure
CN106249975A (zh) * 2016-08-12 2016-12-21 京东方科技集团股份有限公司 一种触控屏、显示装置及触控屏的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654292B2 (en) * 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5351118B2 (ja) * 2010-10-05 2013-11-27 株式会社ジャパンディスプレイ 液晶表示装置
TWI422931B (zh) * 2010-10-11 2014-01-11 Au Optronics Corp 液晶顯示面板
CN202256974U (zh) * 2011-10-25 2012-05-30 京东方科技集团股份有限公司 一种边缘场开关模式的液晶显示面板
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN103943628B (zh) * 2013-10-14 2017-01-11 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
CN104714343B (zh) * 2015-03-18 2018-06-01 昆山龙腾光电有限公司 边缘场开关模式的薄膜晶体管阵列基板及其制造方法
US9653680B2 (en) * 2015-06-27 2017-05-16 Intel Corporation Techniques for filament localization, edge effect reduction, and forming/switching voltage reduction in RRAM devices
CN106876419B (zh) * 2015-12-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
CN101201521A (zh) * 2006-10-12 2008-06-18 三星电子株式会社 显示面板及其制造方法
CN101290437A (zh) * 2007-04-17 2008-10-22 爱普生映像元器件有限公司 液晶显示装置
US8823915B2 (en) * 2010-02-22 2014-09-02 Japan Display West Inc. Liquid crystal display panel
US9246084B2 (en) * 2014-01-23 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell including V-shaped structure
CN103928462A (zh) * 2014-02-26 2014-07-16 友达光电股份有限公司 主动基板以及显示面板
CN106249975A (zh) * 2016-08-12 2016-12-21 京东方科技集团股份有限公司 一种触控屏、显示装置及触控屏的制作方法

Also Published As

Publication number Publication date
US10319742B2 (en) 2019-06-11
CN106647059A (zh) 2017-05-10
US20180188623A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN106647059B (zh) 阵列基板、显示面板及其制造方法
US9904423B2 (en) Touch electrode layer
CN104716144B (zh) 阵列基板及其制作方法、显示装置
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
CN102289111B (zh) 显示面板
US9581871B2 (en) Display panel comprising a wire disposed and sandwiched in between a sealant and a planarization layer and method for manufacturing the same
US10418383B2 (en) Array substrate, fabrication method thereof and display device
CN109116647B (zh) 一种阵列基板及其制备方法、显示装置
CN105679765A (zh) Tft阵列基板结构
CN109585458B (zh) 薄膜晶体管基板
TW201447665A (zh) 觸控式顯示裝置及其製作方法
CN105527767A (zh) 一种阵列基板以及液晶显示器
WO2018041081A1 (zh) 阵列基板、显示面板及制作方法和显示装置
US9190427B2 (en) Array substrate and manufacturing method thereof, and display device
WO2013044783A1 (zh) 阵列基板及其制备方法和显示装置
CN104064601B (zh) Tft、tft阵列基板及其制造方法、显示面板、显示装置
WO2017049842A1 (zh) 阵列基板及其制作方法、显示装置
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
CN105655391A (zh) Tft阵列基板及其制作方法
WO2019085700A1 (zh) 阵列基板及其制造方法和显示装置及其制造方法
TW201530235A (zh) 畫素結構
CN105470266B (zh) Ffs型阵列基板及其制作方法
CN111129028A (zh) 一种阵列基板及其制作方法
US10539820B2 (en) Touch-panel liquid crystal display device
CN105633096B (zh) 液晶显示面板、tft基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant