JP4347751B2

JP4347751B2 - 不良解析システム及び不良箇所表示方法

Info

Publication number: JP4347751B2
Application number: JP2004168939A
Authority: JP
Inventors: 克史長野; 秀一郎小川
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-06-07
Filing date: 2004-06-07
Publication date: 2009-10-21
Anticipated expiration: 2024-06-07
Also published as: US20050270165A1; TW200604544A; TWI370256B; JP2005347713A; US7071833B2; EP1755158A1; EP1755158A4; WO2005122239A1

Description

本発明は、不良解析システム及び不良箇所表示方法に関する。特に本発明は、半導体デバイスの不良箇所を表示する不良解析システム及び不良箇所表示方法に関する。

ＡＴＰＧ（ＡｕｔｏＴｅｓｔＰａｔｔｅｒｎＧｅｎｅｒａｔｉｏｎ）は、半導体デバイスを試験するためのテストプログラム及びパターンプログラムを生成し、半導体試験装置に提供する。半導体試験装置は、ＡＴＰＧによって生成されたテストプログラム及びパターンプログラムを用いて半導体デバイスの試験を実行し、試験結果としてのフェイルデータをＡＴＰＧに出力する。そして、ＡＴＰＧは、半導体試験装置から出力されたフェイルデータに基づいて半導体デバイスに存在する故障回路を検出して、故障回路の候補リストを作成する。

さらに、ＡＴＰＧは、フェイルデータに基づいて作成した故障回路の候補リストに基づいて、半導体デバイスに存在する故障回路を詳細に試験するためのテストプログラム及びパターンプログラムを生成し、半導体試験装置に半導体デバイスの詳細な試験を実行させることによって、半導体デバイスに存在する故障回路の絞り込みを行う。

本出願に対応する外国の特許出願においては下記の文献が発見または提出されている。
特開２００２−２１７２５２号公報特開２００２−１６２４４９号公報特開２００２−１３４５８０号公報特開２００５−１０９０５６号公報

上述のＡＴＰＧ及び半導体試験装置によれば、半導体デバイスに存在する故障回路を特定することができるが、半導体デバイス間、又は複数の半導体デバイスが形成されたウェハ間における故障箇所の共通性又は傾向を判断することができない。そのため、半導体デバイスに存在する故障回路が何に起因するものであるかのを特定することが困難である。

そこで本発明は、上記の課題を解決することができる不良解析システム及び不良箇所表示方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、半導体デバイスの不良箇所を表示する不良解析システムであって、半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部と、半導体デバイスが含む故障回路の情報を取得する故障回路情報取得部と、半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する表示部とを備える。

故障回路情報取得部は、半導体デバイスが含む故障回路の不良分類を取得し、表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置及び故障分類によって異なる色で故障回路を表示してもよい。

回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる色で故障回路を表示してもよい。

回路位置格納部は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスが含む回路が形成されているレイヤを格納し、表示部は、レイヤによって異なる色で故障回路を表示してもよい。

回路位置格納部は、半導体デバイスが含む配線毎に半導体デバイスが含む配線が形成されている半導体デバイスのレイヤを格納し、故障回路情報取得部は、半導体デバイスが含む故障配線の情報を取得し、表示部は、レイヤによって異なる色で故障配線を表示してもよい。

表示部は、同一のロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、複数のウェハのそれぞれにおける物理位置によって異なる色で、複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示してもよい。

表示部は、異なるロットの同一のスロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、複数のウェハのそれぞれにおける物理位置によって異なる色で、複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示してもよい。

表示部が半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させるユーザインターフェース部と、ユーザが選択した故障回路のより詳細な試験を半導体試験装置に実行させる試験実行命令部とをさらに備え、故障回路情報取得部は、半導体試験装置によるより詳細な試験によって得られた故障回路の情報を取得し、表示部は、半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示してもよい。

本発明の第２の形態によると、多層構造を有する半導体デバイスの不良箇所を表示する不良解析システムであって、半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部と、半導体デバイスが含む故障回路の情報を取得する故障回路情報取得部と、半導体デバイスのレイアウト上に、レイヤによって異なる表示形態で故障回路を表示する表示部とを備える。

故障回路情報取得部は、半導体デバイスが含む故障回路の不良分類を取得し、表示部は、半導体デバイスのレイアウト上に、レイヤ及び故障分類によって異なる表示形態で故障回路を表示してもよい。

回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる表示形態で故障回路を表示してもよい。

本発明の第３の形態によると、半導体デバイスの不良箇所を表示する不良箇所表示方法であって、半導体デバイスが含む故障回路の情報を取得する段階と、半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部を参照して、故障回路の物理位置を検索する段階と、半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する段階とを備える。

本発明の第４の形態によると、多層構造を有する半導体デバイスの不良箇所を表示する不良箇所表示方法であって、半導体デバイスが含む故障回路の情報を取得する段階と、半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部を参照して、故障回路が形成されているレイヤを検索する段階と、半導体デバイスのレイアウト上に、レイヤによって異なる表示形態で故障回路を表示する段階とを備える。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。

本発明によれば、半導体試験装置の試験結果に基づく半導体デバイスの故障回路を物理座標上に表示し、ユーザが半導体デバイスの不良の特徴を容易に判断できるようにする不良解析システム及び不良箇所表示方法を提供できる。

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一実施形態に係る半導体試験システム１００の構成の一例を示す。半導体試験システム１００は、ＡＴＰＧ１０２、半導体試験装置１０４、及び不良解析システム１０６を備える。不良解析システム１０６は、回路位置格納部１０８、故障回路情報取得部１１０、データ変換部１１２、表示部１１４、ユーザインターフェース部１１６、及び試験実行命令部１１８を有する。回路位置格納部１０８は、ＮｅｔＬｉｓｔ１２０、ＬＶＳ（ＬａｙｏｕｔＶｅｒｓｕｓＳｃｈｅｍａｔｉｃ）１２２、及びＬａｙｏｕｔ１２４を格納する。

ＡＴＰＧ１０２は、半導体デバイスを試験するためのテストプログラム及びパターンプログラムを生成し、半導体試験装置１０４に提供する。また、ＡＴＰＧ１０２は、不良解析システム１０６が有する試験実行命令部１１８からの要求に基づいて、テストプログラム及びパターンプログラムを生成し、半導体試験装置１０４に提供する。

半導体試験装置１０４は、ＡＴＰＧ１０２によって生成されたテストプログラム及びパターンプログラムを用いて半導体デバイスの試験を実行し、試験結果としてのフェイルデータをＡＴＰＧ１０２に出力する。そして、ＡＴＰＧ１０２は、半導体試験装置１０４から出力されたフェイルデータ、並びに回路位置格納部１０８が格納するＮｅｔＬｉｓｔ１２０に基づいて、半導体デバイスに存在する故障回路を検出して、不良解析システム１０６が有する故障回路情報取得部１１０に供給する。

不良解析システム１０６は、ＡＴＰＧ１０２によって検出された故障回路の情報を取得し、半導体デバイスの不良箇所及び不良分類をユーザが視覚的に把握し易いように表示する。具体的には、以下のように機能する。

回路位置格納部１０８は、試験対象である半導体デバイス毎にウェハにおける半導体デバイスの物理位置を格納する。また、回路位置格納部１０８は、試験対象である半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する。例えば、回路位置格納部１０８は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスが含む回路が形成されているレイヤを格納する。ここでの回路とは、トランジスタ等の素子、ＲＡＭ等のメモリ、素子間又はメモリ間を接続する配線等である。例えば、回路位置格納部１０８は、半導体デバイスが含む配線毎に半導体デバイスが含む配線が形成されている半導体デバイスのレイヤを物理位置として格納する。なお、ＮｅｔＬｉｓｔ１２０には、半導体デバイスに形成された回路の論理的な接続関係が記述されている。Ｌａｙｏｕｔ１２４には、半導体デバイスに形成された回路の物理的な配置が記述されている。ＬＶＳ１２２は、ＮｅｔＬｉｓｔ１２０に記述された論理的な回路の接続関係と、Ｌａｙｏｕｔ１２４に記述された物理的な回路の配置との相互関係を記述する。

故障回路情報取得部１１０は、ＡＴＰＧ１０２から供給された半導体デバイスが含む故障回路の情報を取得する。また、故障回路情報取得部１１０は、例えば半導体試験装置１０４がスキャンテストを実行する場合には、半導体試験装置１０４から故障回路の情報を直接取得してもよい。例えば、故障回路情報取得部１１０は、半導体デバイスが含む故障素子の情報、故障メモリの情報、故障配線の情報、不良分類の情報等を取得する。なお、不良分類とは、短絡、開放、遅延等の故障回路の故障要因である。

データ変換部１１２は、回路位置格納部１０８が格納するＮｅｔＬｉｓｔ１２０、ＬＶＳ１２２、及びＬａｙｏｕｔ１２４に基づいて、複数の半導体デバイスの回路のレイアウトを含むウェハ全体のレイアウトのデータを生成する。また、データ変換部１１２は、回路位置格納部１０８が格納するＮｅｔＬｉｓｔ１２０、ＬＶＳ１２２、及びＬａｙｏｕｔ１２４を参照して、故障回路情報取得部１１０が取得した故障回路の情報に基づいて、故障回路の物理位置をユーザが視覚的に把握し易いような表示形態のデータを生成する。

表示部１１４は、データ変換部１１２によって生成されたデータに基づいて、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる表示形態で故障回路を表示する。例えば、表示部１１４は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、レイヤによって異なる色で故障配線を表示する。このように、ウェハ及び半導体デバイスのレイアウト上にレイヤ等の物理位置によって異なる色で故障回路を表示することによって、ユーザは直感的又は視覚的に故障回路の原因を把握することができる。

ユーザインターフェース部１１６は、表示部１１４が半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させる。例えば、ユーザインターフェース部１１６は、表示部１１４が表示している故障回路を、ユーザにマウス等によって画面上で選択させる。そして、試験実行命令部１１８は、ＡＴＰＧ１０２に要求して、ユーザが選択した故障回路のより詳細な試験を半導体試験装置１０４に実行させる。このように、ユーザの選択によって故障回路の絞り込みを行うことができるので、不良解析の目的に応じて柔軟に試験を行うことができる。

図２は、本実施形態に係る半導体試験システム１００による不良解析方法のフローの一例を示す。なお、本実施形態に係る不良解析方法は、本発明の不良箇所表示方法の一例である。

まず、ＡＴＰＧ１０２は、半導体デバイスに形成された回路のスキャンテストを行うためのパターンプログラム及びテストプログラムを生成する（Ｓ２００）。そして、半導体試験装置１０４は、ＡＴＰＧ１０２が生成したパターンプログラム及びテストプログラムに基づいて、半導体デバイスに形成された回路のスキャンテストを実行する（Ｓ２０２）。

次に、ＡＴＰＧ１０２は、回路位置格納部１０８が格納するＮｅｔＬｉｓｔ１２０を参照して、半導体試験装置１０４から出力されたフェイルデータに基づき、半導体デバイスに存在する故障回路の候補を検出する（Ｓ２０４）。

次に、故障回路情報取得部１１０は、ＡＴＰＧ１０２が検出した故障回路の候補の情報を取得する。そして、データ変換部１１２は、半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部１０８を参照して、故障回路情報取得部１１０が取得した故障回路の物理位置を検索し、当該故障回路の物理位置に応じた表示形態の表示データを作成する（Ｓ２０６）。例えば、データ変換部１１２は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部１０８を参照して、故障回路情報取得部１１０が取得した故障回路が形成されているレイヤを検索し、当該故障回路が形成されたレイヤに応じた表示形態の表示データを作成する（Ｓ２０６）。具体的には、故障回路情報取得部１１０は、故障回路が形成されているレイヤによって異なる色で、当該故障回路が表示されるような表示形態の表示データを作成する（Ｓ２０６）。

次に、表示部１１４は、複数の半導体デバイスのレイアウトを含むウェハをレイアウト上に、データ変換部１１２が生成した表示データに基づいて、故障回路の物理位置によって異なる表示形態で当該故障回路を表示する（Ｓ２０８）。例えば、表示部１１４は、多層構造を有する半導体デバイスのレイアウトを含むウェハのレイアウト上に、故障回路が形成されたレイヤによって異なる表示形態で当該故障回路を表示する。具体的には、表示部１１４は、故障回路が形成されているレイヤによって異なる色で当該故障回路を表示する（Ｓ２０８）。これにより、ユーザは、ウェハに形成された複数の半導体デバイスに存在する不良分布の概略を把握することができる。

次に、ユーザは、ユーザインターフェース部１１６を介して、ＡＴＰＧ１０２及び半導体試験装置１０４により詳細な試験を実行させることによって故障回路の絞り込みを行うため、表示部１１４が表示しているレイアウト上で故障回路の候補を選択する（Ｓ２１０）。そして、試験実行命令部１１８は、ユーザが選択した故障回路の候補の情報をＡＴＰＧ１０２に通知することによって、当該故障回路の候補についてより詳細な試験を半導体試験装置１０４に実行させるようＡＴＰＧ１０２に要求する。

次に、ＡＴＰＧ１０２は、ユーザによって選択された故障回路の候補の不良絞り込みテストを行うためのパターンプログラム及びテストプログラムを生成する（Ｓ２１２）。そして、半導体試験装置１０４は、ＡＴＰＧ１０２が生成したパターンプログラム及びテストプログラムに基づいて、ユーザによって選択された故障回路の候補の不良絞り込みテストを実行する（Ｓ２１４）。

次に、ＡＴＰＧ１０２は、回路位置格納部１０８が格納するＮｅｔＬｉｓｔ１２０を参照して、半導体試験装置１０４から出力されたフェイルデータに基づき、ユーザによって選択された故障回路の候補からより確定的な故障回路を検出する（Ｓ２０４）。

次に、故障回路情報取得部１１０は、半導体試験装置１０４によるより詳細な試験によって得られた故障回路の情報をＡＴＰＧ１０２から取得する。そして、データ変換部１１２は、半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部１０８を参照して、故障回路情報取得部１１０が取得した故障回路の物理位置を検索し、当該故障回路の物理位置及び不良分類に応じた表示形態の表示データを作成する（Ｓ２０６）。例えば、データ変換部１１２は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部１０８を参照して、故障回路情報取得部１１０が取得した故障回路が形成されているレイヤを検索し、当該故障回路が形成されたレイヤ及び不良分類に応じた表示形態の表示データを作成する（Ｓ２０６）。具体的には、故障回路情報取得部１１０は、故障回路の一例である故障配線が形成されているレイヤ及び不良分類によって異なる色で、当該故障配線が表示されるような表示形態の表示データを作成する（Ｓ２０６）。

次に、表示部１１４は、半導体デバイスレイアウト上に、データ変換部１１２が生成した表示データに基づいて、故障回路の物理位置及び不良分類によって異なる表示形態で当該故障回路を表示する（Ｓ２０８）。例えば、表示部１１４は、多層構造を有する半導体デバイスのレイアウト上に、故障回路が形成されたレイヤ及び不良分類によって異なる表示形態で当該故障回路を表示する。具体的には、表示部１１４は、故障回路の一例である故障配線が形成されているレイヤ及び不良分類によって異なる色で当該故障配線を表示する（Ｓ２０８）。これにより、ユーザは、選択した故障回路の候補について不良の絞り込みを行うことができより詳細な不良分布を把握することができる。なお、Ｓ２０４からＳ２１４を複数回繰り返し行うことによって故障回路の候補について不良の絞り込みを行うことができる。そして、ユーザは、不良解析の目的に応じて任意に不良の絞り込みを行う故障回路の候補を選択することができるので、ＡＴＰＧ１０２を有効利用することができ、迅速に所望の不良解析を行うことができる。

なお、本例においては、スキャンテストによって故障回路の候補を検出した後、ユーザによって選択された故障回路に対して候補の不良絞り込みテストを行うことによって、より確定的な故障回路を検出したが、他の例においては、ファンクションテストによって故障回路を含む回路ブロックを検出した後、ユーザによって選択された回路ブロックに含まれる回路に対して例えばスキャンテスト等の不良絞り込みテストを行うことによって、故障回路を検出してもよい。

図３及び図４は、本実施形態に係る表示部１１４の表示画面の一例を示す。表示部１１４は、複数の半導体デバイス３０２又は４０２のレイアウトを含むウェハ３００又は４００のレイアウトを表示する。そして、表示部１１４は、ＡＴＰＧ１０２によって検出された故障回路を故障回路の物理位置及び不良分類によって異なる表示形態で、ウェハ３００又は４００のレイアウト上に表示する。

図３及び図４に示すように、表示部１１４は、ウェハ３００又は４００のレイアウト上に、故障回路が存在するレイヤによって異なる色を表示する。具体的には、図３において、半導体デバイス３０２ａ等にはレイヤ１に故障回路が存在し、半導体デバイス３０２ｂ等にはレイヤ２に故障回路が存在し、半導体デバイス３０２ｃ等にはレイヤ１及びレイヤ２に故障回路が存在し、半導体デバイス３０２ｄ等にはレイヤ３に故障回路が存在し、半導体デバイス３０２ｅ等にはレイヤ４に故障回路が存在することを示している。図４において、半導体デバイス４０２ａ等にはレイヤ１に故障回路が存在し、半導体デバイス４０２ｂ等にはレイヤ２に故障回路が存在し、半導体デバイス４０２ｃ等にはレイヤ３に故障回路が存在し、半導体デバイス４０２ｄ等にはレイヤ４に故障回路が存在することを示している。

即ち、図３に示したウェハ３００においては、ウェハ３００の面内方向における不良分布の傾向が存在するのに対し、図４に示したウェハ４００においては、ウェハ４００の面内方向における不良分布の傾向が存在しない。つまり、図３に示したウェハ３００の不良分布からは、ウェハ３００のレイヤ１及びレイヤ２製造工程において、ウェハ３００の平坦化精度よくなされていなかったこと、エッチング液が均一に塗布されていなかったこと、ウェハ３００の面内方向の温度分布が均一でなかったこと等が予測でき、製造不良構成を判別することができる。一方、図４に示したウェハ４００の不良分布からは、設計不良があったこと、機械的な傷等が点在していること等が予測できる。また、不良分類に着目した場合に、例えば開放が多い場合には、ビア欠陥等を予測することができる。

以上のように、ウェハ３００及び４００のレイアウト上に故障回路を表示すること、及びウェハ３００及び４００のレイヤによって異なる色で故障回路を表示することによって、視覚的に不良分布を容易に判断することができる。そのため、ウェハ３００及びウェハ４００に存在する故障回路の不良原因を的確に予測することができる。

図５は、本実施形態に係る表示部１１４の表示画面の一例を示す。図５は、図４に示したウェハ４００のレイアウトの一部分を拡大したものである。図４では、半導体デバイス４０２の全面にレイヤによって異なる色を表示したが、より詳細には、図５に示すようにそれぞれの半導体デバイス４０２における面内方向の物理位置に、面外方向即ちレイヤに応じた色で故障回路を表示する。

具体的には、半導体デバイス４０２ｅにはレイヤ１に故障回路４０６、及び故障回路ブロック４０４が存在し、半導体デバイス４０２ｆにはレイヤ２に故障配線４０８、４１０、及び４１２が存在し、半導体デバイス４０２ｇにはレイヤ２に故障配線４１４及び４１６、レイヤ３に故障配線４１８が存在し、半導体デバイス４０２ｈには故障配線４２０が存在する。なお、表示部１１４は、故障回路が表示された複数の半導体デバイスを重ねて表示してもよい。このように、半導体デバイス４０２の実レイアウト上に故障配線を表示することによって、半導体デバイス間の故障回路の共通性の不良を把握することができる。例えば、故障配線４１２、４１６、及び４２０のように、複数の半導体デバイスで共通する欠陥がある場合には、配線の引き方に問題があることが予測できる。

図６は、本実施形態に係る表示部１１４の表示画面の一例を示す。表示部１１４は、同一のロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、複数のウェハのそれぞれにおける物理位置によって異なる表示形態、例えば異なる色で、複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示してもよい。また、表示部１１４は、同一のロットで管理される複数のウェハのレイアウトを重ねて表示してもよい。このように表示することによって、ユーザは、スロットの位置等の違いに起因する不良分布の傾向を容易に把握することができる。

また、表示部１１４は、異なるロットの同一のスロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、複数のウェハのそれぞれにおける物理位置によって異なる表示形態、例えば異なる色で、複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示してもよい。表示部１１４は、異なるロットの同一のスロットで管理される複数のウェハのレイアウトを重ねて表示してもよい。このように表示することによって、ユーザは、ロットの違いに起因する不良分布の傾向を容易に把握することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

半導体試験システム１００の構成を示す図である。半導体試験システム１００による不良解析方法のフローを示す図である。表示部１１４の表示画面を示す図である。表示部１１４の表示画面を示す図である。表示部１１４の表示画面を示す図である。表示部１１４の表示画面を示す図である。

符号の説明

１００半導体試験システム
１０２ＡＴＰＧ
１０４半導体試験装置
１０６不良解析システム
１０８回路位置格納部
１１０故障回路情報取得部
１１２データ変換部
１１４表示部
１１６ユーザインターフェース部
１１８試験実行命令部
１２０ＮｅｔＬｉｓｔ
１２２ＬＶＳ
１２４Ｌａｙｏｕｔ
３００ウェハ
３０２半導体デバイス
４００ウェハ
４０２半導体デバイス
４０４故障配線
４０６故障回路
４０８故障配線
４１０故障配線
４１２故障配線
４１４故障配線
４１６故障配線
４１８故障配線
４２０故障配線

Claims

半導体デバイスの不良箇所を表示する不良解析システムであって、
半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部と、
半導体デバイスが含む故障回路の情報を取得する故障回路情報取得部と、
半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する表示部と
前記表示部が半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させるユーザインターフェース部と、
ユーザが選択した故障回路のより詳細な試験を半導体試験装置に実行させる試験実行命令部と
を備え、
前記故障回路情報取得部は、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報を取得し、
前記表示部は、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報に基づいて、半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する
不良解析システム。
前記故障回路情報取得部は、半導体デバイスが含む故障回路の不良分類を取得し、
前記表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置及び故障分類によって異なる色で故障回路を表示する
請求項１に記載の不良解析システム。
前記回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、
前記表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる色で故障回路を表示する
請求項１に記載の不良解析システム。
前記回路位置格納部は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスが含む回路が形成されているレイヤを格納し、
前記表示部は、レイヤによって異なる色で故障回路を表示する
請求項３に記載の不良解析システム。
前記回路位置格納部は、半導体デバイスが含む配線毎に半導体デバイスが含む配線が形成されている半導体デバイスのレイヤを格納し、
前記故障回路情報取得部は、半導体デバイスが含む故障配線の情報を取得し、
前記表示部は、レイヤによって異なる色で故障配線を表示する
請求項４に記載の不良解析システム。
前記表示部は、同一のロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、前記複数のウェハのそれぞれにおける物理位置によって異なる色で、前記複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示する
請求項３に記載の不良解析システム。
前記表示部は、異なるロットの同一のスロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、前記複数のウェハのそれぞれにおける物理位置によって異なる色で、前記複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示する
請求項３に記載の不良解析システム。
多層構造を有する半導体デバイスの不良箇所を表示する不良解析システムであって、
半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部と、
半導体デバイスが含む故障回路の情報を取得する故障回路情報取得部と、
半導体デバイスのレイアウト上に、レイヤによって異なる表示形態で故障回路を表示する表示部と
前記表示部が半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させるユーザインターフェース部と、
ユーザが選択した故障回路のより詳細な試験を半導体試験装置に実行させる試験実行命令部と
を備え、
前記故障回路情報取得部は、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報を取得し、
前記表示部は、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報に基づいて、半導体デバイスのレイアウト上に、レイヤによって異なる色で故障回路を表示する
不良解析システム。
前記故障回路情報取得部は、半導体デバイスが含む故障回路の不良分類を取得し、
前記表示部は、半導体デバイスのレイアウト上に、レイヤ及び故障分類によって異なる表示形態で故障回路を表示する
請求項８に記載の不良解析システム。
前記回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、
前記表示部は、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる表示形態で故障回路を表示する
請求項８に記載の不良解析システム。
半導体デバイスの不良箇所を表示する不良箇所表示方法であって、
半導体デバイスが含む故障回路の情報を取得する故障回路情報取得段階と、
半導体デバイスが含む回路毎に半導体デバイスにおける物理位置を格納する回路位置格納部を参照して、故障回路の物理位置を検索する検索段階と、
半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する表示段階と
半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させるユーザインターフェース段階と、
ユーザが選択した故障回路のより詳細な試験を半導体試験装置に実行させる試験実行命令段階と、
を備え、
前記故障回路情報取得段階では、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報を取得し、
前記表示段階では、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報に基づいて、半導体デバイスのレイアウト上に、物理位置によって異なる色で故障回路を表示する
を備える不良箇所表示方法。
前記故障回路情報取得段階では、半導体デバイスが含む故障回路の不良分類を取得し、
前記表示段階では、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置及び故障分類によって異なる色で故障回路を表示する
請求項１１に記載の不良箇所表示方法。
前記回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、
前記表示段階では、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる色で故障回路を表示する
請求項１１に記載の不良箇所表示方法。
前記回路位置格納部は、多層構造を有する半導体デバイスが含む回路毎に半導体デバイスが含む回路が形成されているレイヤを格納し、
前記表示段階では、レイヤによって異なる色で故障回路を表示する
請求項１３に記載の不良箇所表示方法。
前記回路位置格納部は、半導体デバイスが含む配線毎に半導体デバイスが含む配線が形成されている半導体デバイスのレイヤを格納し、
前記故障回路情報取得段階では、半導体デバイスが含む故障配線の情報を取得し、
前記表示段階では、レイヤによって異なる色で故障配線を表示する
請求項１４に記載の不良箇所表示方法。
前記表示段階では、同一のロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、前記複数のウェハのそれぞれにおける物理位置によって異なる色で、前記複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示する
請求項１３に記載の不良箇所表示方法。
前記表示段階では、異なるロットの同一のスロットで管理される複数のウェハのレイアウトを一画面に並べて表示し、複数のウェハのそれぞれのレイアウト上に、前記複数のウェハのそれぞれにおける物理位置によって異なる色で、前記複数のウェハがそれぞれ含む複数の半導体デバイスの故障回路を表示する
請求項１３に記載の不良箇所表示方法。
多層構造を有する半導体デバイスの不良箇所を表示する不良箇所表示方法であって、
半導体デバイスが含む故障回路の情報を取得する故障回路情報取得段階と、
半導体デバイスが含む回路毎に半導体デバイスの回路が形成されているレイヤを格納する回路位置格納部を参照して、故障回路が形成されているレイヤを検索する検索段階と、
半導体デバイスのレイアウト上に、レイヤによって異なる表示形態で故障回路を表示する表示段階と
半導体デバイスのレイアウト上に表示した故障回路をユーザに選択させるユーザインターフェース段階と、
ユーザが選択した故障回路のより詳細な試験を半導体試験装置に実行させる試験実行命令段階と、
を備え、
前記故障回路情報取得段階では、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報を取得し、
前記表示段階では、前記半導体試験装置によるより詳細な試験によって得られた故障回路の情報に基づいて、半導体デバイスのレイアウト上に、レイヤによって異なる色で故障回路を表示する
を備える不良箇所表示方法。
前記故障回路情報取得段階では、半導体デバイスが含む故障回路の不良分類を取得し、
前記表示段階では、半導体デバイスのレイアウト上に、レイヤ及び故障分類によって異なる表示形態で故障回路を表示する
請求項１８に記載の不良箇所表示方法。
前記回路位置格納部は、半導体デバイス毎にウェハにおける半導体デバイスの物理位置をさらに格納し、
前記表示段階では、複数の半導体デバイスのレイアウトを含むウェハのレイアウト上に、物理位置によって異なる表示形態で故障回路を表示する
請求項１８に記載の不良箇所表示方法。