KR102427207B1 - Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 - Google Patents
Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 Download PDFInfo
- Publication number
- KR102427207B1 KR102427207B1 KR1020200132835A KR20200132835A KR102427207B1 KR 102427207 B1 KR102427207 B1 KR 102427207B1 KR 1020200132835 A KR1020200132835 A KR 1020200132835A KR 20200132835 A KR20200132835 A KR 20200132835A KR 102427207 B1 KR102427207 B1 KR 102427207B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- generating
- chip
- layer
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000012360 testing method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims description 27
- 238000013507 mapping Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 157
- 238000010586 diagram Methods 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000012732 spatial analysis Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010219 correlation analysis Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 웨이퍼 맵 생성 방법을 개시한다. 보다 상세하게는, 본 발명은 GIS(Geographic Information System) 기법을 응용하여 반도체 분야에서 칩 제조에 이용되는 웨이퍼 맵을 생성하는 방법과, 이를 이용한 웨이퍼 테스트 결과 제공 방법 및 시스템에 관한 것이다.
본 발명의 실시예에 따르면, 반도체 웨이퍼를 GIS(Geographic Information System) 기법을 이용하여 맵으로 구현하는 것으로, GIS에서 사용하는 좌표체계를 활용하여 실제 반도체 웨이퍼 크기와 동일한 맵을 생성하고, 웨이퍼를 구성하고 있는 다양한 구성요소들의 실제크기를 반영하여 계층화함으로써 각 요소를 공간 정보화된 웨이퍼 맵을 생성할 수 있는 효과가 있다.
본 발명의 실시예에 따르면, 반도체 웨이퍼를 GIS(Geographic Information System) 기법을 이용하여 맵으로 구현하는 것으로, GIS에서 사용하는 좌표체계를 활용하여 실제 반도체 웨이퍼 크기와 동일한 맵을 생성하고, 웨이퍼를 구성하고 있는 다양한 구성요소들의 실제크기를 반영하여 계층화함으로써 각 요소를 공간 정보화된 웨이퍼 맵을 생성할 수 있는 효과가 있다.
Description
본 발명은 웨이퍼 맵 생성 방법에 관한 것으로, 특히 GIS(Geographic Information System) 기법을 응용하여 반도체 분야에서 칩 제조에 이용되는 웨이퍼 맵을 생성하는 방법과, 이를 이용한 웨이퍼 테스트 결과 제공 방법 및 시스템에 관한 것이다.
공지된 바와 같이, CPU, 메모리, LED 등을 제조하는 재료로서 반도체 웨이퍼는 복수의 구성요소를 포함하고 있고, 이러한 구성요소로는 셀(Cell), 매트(Mat), 뱅크(Bank) 및 칩(Chip) 등이 있다.
그러나, 현재까지 웨이퍼를 이루는 각 구성요소간 상관관계를 가시화 할 수 있는 방법이 존재하지 않으며, 이에 구성요소에 대하여 웨이퍼 맵을 구현할 필요성이 대두되고 있다.
특히, 반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위 공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 반도체 생산의 수율을 향상시키기 위해서는 공정 기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다고 할 수 있다.
또한, 웨이퍼 제조공정에서 각 공정별로 칩 단위 테스트, 셀 단위 테스트가 이루어지며 각 칩을 생성하는 단계, 생성된 칩을 패키징(Packaging)하는 단계, 이를 모듈화하는 단계 등, 각 단계별로 테스트가 진행되게 된다. 이러한 테스트를 통하여 보다 정확한 칩의 사용여부를 결정하기 위한 셀 단위 테스트에 대한 요구가 많아지고 있는 상황에서, 다양한 테스트 결과를 가시화하여 불량(Fail)을 식별하고, 그 원인을 파악함으로써 웨이퍼 수율을 향상시키기 위한 다양한 분석 방법이 요구되고 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 본 발명은 반도체 웨이퍼를 구성하는 다양한 구성요소에 대한 상관관계를 정의할 수 있는 방안을 마련하고, 웨이퍼 제조 공정에 대한 테스트 결과를 분석할 수 있는 방법 및 시스템 제공하는데 과제가 있다.
또한, 본 발명은 웨이퍼를 구성하는 셀, 매트, 뱅크, 칩 및 웨이퍼를 좌표 체계를 적용한 계층으로 구현하여 벡터(Vector)기반 공간 자료를 이용한 웨이퍼 맵을 생성하고, 반도체 생산공정별로 이루어지고 있는 다양한 테스트 결과를 주제도 계층으로 생성하여 오버랩(Overlap)을 통한 패턴분석, 상관관계 분석 등 GIS 분석 기법을 적용할 수 있도록 하는 방법 및 시스템을 제공하는데 다른 과제가 있다.
전술한 과제를 해결하기 위해, 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법은, (a) 실제 반도체 웨이퍼의 가로 및 세로 크기에 대응하는 원형 레이어를 생성하는 단계, (b) 상기 원형 레이어 상에 에지(edge) 영역을 생성하는 단계, (c) 상기 원형 레이어의 중심점 상에 하나의 칩의 크기를 참조하여 하나의 중심 칩(chip)을 생성하는 단계, (d) 상기 칩의 크기 및 칩간 간격을 이용하여, 상기 중심 칩을 기준으로 상기 에지 영역까지 순차적으로 상기 중심 칩과 동일한 크기의 칩을 반복 생성하는 단계, (e) 생성되는 칩이 에지 영역에 도달하면, 상기 원형 레이어 상의 모든 칩을 포함하는 칩 레이어를 생성하는 단계 및, (f) 하나의 칩에 포함되는 복수의 구성요소에 대한 각각의 레이어를 생성하여 동적 웨이퍼 맵을 생성하는 단계를 포함할 수 있다.
상기 (b) 단계 및 (c) 단계 사이에, (b1) 상기 에지 영역이 설정된 원형 레이어 상에 플랫 존(flat zone)을 생성하는 단계를 더 포함할 수 있다.
상기 복수의 구성요소는, 하나의 칩에 포함되는 복수의 뱅크(Bank), 하나의 뱅크를 복수개로 분할하는 매트(Mat) 및 하나의 매트에 포함되는 복수의 셀(Cell)일 수 있다.
상기 (f) 단계는, (f1) 상기 칩에 포함되는 컬럼(Column) 및 로우(Row) 방향의 뱅크의 개수를 기준으로 뱅크 리스트를 생성하는 단계, (f2) 뱅크의 크기 및 각 뱅크간 거리(Gap)를 기준으로 뱅크 레이어를 생성하는 단계, (f3) 뱅크별로 지정된 뱅크 타입(type)에 따른 매트 리스트를 생성하는 단계 및, (f4) 매트의 크기 및 각 매트 간 거리를 기준으로 매트 레이어를 생성하는 단계를 포함할 수 있다.
상기 (f4) 단계 이후, (f5) 하나의 매트(Mat) 포함되는 더미 셀(Dummy Cell) 영역, 메인 셀(Main Cell) 영역 및 리던던트 셀(Redundant Cell) 영역을 정의하는 단계, (f6) 상기 더미 셀 영역 내, 각 셀간 간격을 기준으로 하여 복수의 더미 셀을 생성하는 단계, (f7) 상기 메인 셀 영역 내, 메인 셀의 개수 및 각 메인 셀간 간격을 기준으로 하여 복수의 메인 셀을 생성하는 단계, (f8) 상기 리던던트 셀 영역 내, 리던던트 셀의 개수 및 각 리던던트 셀간 간격을 기준으로 하여 복수의 리던던트 셀을 생성하는 단계 및, (f9) 상기 더미 셀 영역, 메인 셀 영역 및 리던던트 셀 영역을 각각 구분하여 셀 레이어를 생성하는 단계를 포함할 수 있다.
또한, 상기의 GIS 기반 스파샬 웨이퍼 맵 생성 방법은 이를 수행하는 프로그램으로 구현되어 컴퓨터 판독 가능한 기록매체에 기록될 수 있다.
또한, 전술한 과제를 해결하기 위해, 본 발명의 실시예에 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법으로서, (g) 웨이퍼 단위, 셀 단위 및 칩 단위 중, 어느 하나로 진행된 웨이퍼 테스트에 따른 결과 데이터를 입력받는 단계, (h) 상기 결과 데이터에 포함된 결함(Defect) 또는 페일(fail)의 위치좌표를 추출하는 단계, (i) 상기 위치좌표를 상기 웨이퍼 맵의 좌표체계로 변환하는 단계 및, (j) 상기 웨이퍼 맵에 포함되는 복수의 레이어 중 대응되는 어느 하나에 변환된 좌표체계에 따른 결함 또는 페일의 위치좌표를 각 레이어 상의 포인트로 매핑하는 단계를 포함할 수 있다.
상기 좌표체계는, 상기 웨이퍼 맵의 칩 레이어 및 셀 레이어 각각에 개별적으로 정의되는 X,Y 인덱스로 표현될 수 있다.
상기 (j) 단계 이후, (k) 상기 웨이퍼 맵에 포함되는 복수의 레이어 중, 둘 이상을 중첩하여 그래픽으로 표시함으로써 복수의 포인트간 패턴정보를 분석하여 생산공정의 문제점을 도출하는 단계를 포함할 수 있다.
또한, 상기의 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법은, 이를 수행하는 프로그램으로 구현되어 컴퓨터 판독 가능한 기록매체에 기록될 수 있다.
본 발명의 실시예에 따르면, 반도체 웨이퍼를 GIS(Geographic Information System) 기법을 이용하여 맵으로 구현하는 것으로, GIS에서 사용하는 좌표체계를 활용하여 실제 반도체 웨이퍼 크기와 동일한 맵을 생성하고, 웨이퍼를 구성하고 있는 다양한 구성요소들의 실제크기를 반영하여 계층화함으로써 각 요소를 공간 정보화된 웨이퍼 맵을 생성할 수 있는 효과가 있다.
또한, 본 발명은 반도체 웨이퍼 생산과정 중 발생하는 셀 테스트 결과, 칩 테스트 결과, 결함 검출결과를 공간정보화하고, 웨이퍼 맵과 GIS 분석 기법을 이용하여 불량에 대한 패턴 및 공간분석결과를 가시화함으로써 반도체 웨이퍼의 수율을 높이는 효과가 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 나타낸 도면이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법에서 이용하는 웨이퍼 맵의 구성요소를 모식화한 도면이다.
도 8은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법을 나타낸 도면이다.
도 9 내지 도 12는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 예시한 도면이다.
도 13 및 도 14는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법을 구현하는 시스템의 구조를 나타낸 도면이다.
도 15 및 도 16은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 활용한 데이터를 나타낸 도면이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법에서 이용하는 웨이퍼 맵의 구성요소를 모식화한 도면이다.
도 8은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법을 나타낸 도면이다.
도 9 내지 도 12는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 예시한 도면이다.
도 13 및 도 14는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법을 구현하는 시스템의 구조를 나타낸 도면이다.
도 15 및 도 16은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 활용한 데이터를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
또한, 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소와 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들어, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있으며, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하의 설명에서, "GIS 기반 스파샬 웨이퍼 맵 생성 방법", "GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법" 의 용어는 설명의 편의상 각각 "웨이퍼 맵 생성 방법", "웨이퍼 테스트 결과 제공 방법"으로 약식 표기될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법을 상세히 설명한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 나타낸 도면이고, 도 4 내지 도 7은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법에서 이용하는 웨이퍼 맵의 구성요소를 모식화한 도면이다.
본 발명의 실시예에 따른 웨이퍼 맵 생성 방법은, 일반적으로 지형정보와 함께 시설물 등을 지도상에 표시, 작성, 검색 및 분석 등을 수행할 수 있도록 하는 지리정보 시스템(Geographic Information System; GIS) 기법을 웨이퍼 맵 생성에 응용한 것으로, GIS에서 사용하는 좌표체계에 기반하여 반도체 웨이퍼를 구성하는 복수의 구성요소인 칩, 뱅크, 매트 등의 크기를 고려하여 계층화함으로써 각 구성요소의 공간정보를 반영한 웨이퍼 맵(Wafer Map)을 제공하는 것을 특징으로 한다.
이를 위해, 본 발명의 일 실시예에 따르면, 웨이퍼 맵을 구성하는 기본 단위인 셀(Cell)로 구성되는 매트(Mat)를 정의하고, 매트(Mat)로 구성되는 뱅크(Bank)를 정의하고, 뱅크(Bank)로 구성되는 칩(Chip)의 구조를 정의한다.
각각의 칩(Chip)은 웨이퍼(Wafer)의 중심점을 기준으로 하여 입력된 칩(Chip)의 크기로 이웃한 칩(chip)간의 간격을 고려하여 상하좌우 방향으로 생성될 수 있다.
이러한 방식으로 종래의 웨이퍼 맵과는 달리 칩 내부의 구조를 하나의 구조체로 표현할 수 있으며, 이를 바탕으로 각 구성요소 간의 관계성을 설정하고, 셀 단위의 테스트 결과를 표현할 수 있는 웨이퍼 맵을 구성할 수 있다.
종래, 반도체에서 사용하는 단위는 나노 미터(nano meter) 단위를 사용하고 있으며, 이에 따라 본 발명에서는 이를 미터(meter) 단위로 환산하여 활용할 수 있고, 중심점, 각 구성요소의 크기, 구성요소 간의 간격의 정보만으로 각 구성요소를 정의하여 표현할 수 있다.
특히, 반도체 설계의 특성상 동일한 형태의 셀 구조를 갖는 매트가 많이 존재하기 때문에 모든 매트에 대한 재원을 입력하지 않고, 매트 타입(type)으로 구현함으로써, 반복적 입력을 방지할 수 있도록 한다. 또한, 매트로 구성된 뱅크를 정의할 때, 단지 각 맵에 대한 타입만을 지정하여 반복적인 구조를 표현하도록 구성 수 있다. 또한, 동일한 방식으로 뱅크 타입을 정의하도록 구성될 수 있다.
이에 따라, 본 발명의 실시예에서는 웨이퍼 맵을 shape 파일과 같은 스파샬 데이터(Spatial Data)로 저장하지 않고, 입력된 정보를 바탕으로 동적으로 각 구성요소에 대한 스파샬 데이터를 생성하고, 레이어(Layer)화하여 스퍄샬 웨이퍼 맵(Spatial WaferMap)를 생성할 수 있다.
따라서, 실제 칩 설계 제원을 활용하여 웨이퍼 및 칩 구조를 공간자료화 하여 구현할 수 있으며, 다양한 반도체 설계 제원을 유동적으로 반영할 수 있게 된다.
이하의 설명에서 각 단계별 실행주체는, 별도의 기재가 없더라도 후술하는 도 13, 도 14에 나타낸 시스템 및 이의 구성요소이고, 이러한 시스템은 공지의 마이크로 프로세서에 의해 실행 가능하고 컴퓨터에 의해 판독 가능한 컴퓨터 프로그램으로 구현될 수 있고, 읽고 쓰기가 가능한 기록매체에 기록될 수 있다.
도 1 내지 도 3은 전술한 기술적 사상에 기반한 본 발명의 실시예에 따른 웨이퍼 맵 생성방법을 나타낸 도면이고, 도 4 내지 도 7은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법에서 이용하는 웨이퍼 맵의 구성요소를 모식화한 도면이다.
도 1 및 도 4를 참조하면, 실제 반도체 웨이퍼의 가로 및 세로 크기에 대응하는 원형 레이어(1)를 생성하는 단계(S100), 상기 원형 레이어(1) 상에 에지(edge) 영역을 생성하는 단계(S110), 상기 원형 레이어(1)의 중심점상에 하나의 칩(3)의 크기를 참조하여 하나의 중심 칩(chip)을 생성하는 단계(S120), 상기 칩(3)의 크기 및 칩(3)간 간격을 이용하여, 상기 중심 칩을 기준으로 상기 에지 영역까지 순차적으로 상기 중심 칩과 동일한 크기의 칩(3)을 반복 생성하는 단계(S130), 생성되는 칩(3)이 에지 영역에 도달하면, 상기 원형 레이어(1) 상의 모든 칩을 포함하는 칩 레이어를 생성하는 단계(S140) 및 하나의 칩에 포함되는 복수의 구성요소에 대한 각각의 레이어를 생성하여 동적 웨이퍼 맵을 생성하는 단계(S150)로 구현될 수 있다.
먼저, 실제 반도체 웨이퍼의 가로 및 세로 크기에 대응하는 원형 레이어(1)를 생성하는 단계(S100)로서, 웨이퍼 맵의 베이스가 되는 레이어를 생성하는 절차이다. 본 단계에서는 웨이퍼 맵을 구현하고자 하는 실제 반도체 웨이퍼의 가로 및 세로 크기를 입력받아 이에 대응하는 원형의 레이어(1)를 생성할 수 있다.
일례로서, 웨이퍼 크기는 시스템상에서 "Width = 300000000;", "Height = 3000000000;"의 의 변수형식으로 정의될 수 있다.
다음으로, 원형 레이어(1) 상에 에지(edge) 영역을 생성하는 단계(S110)는 웨이퍼의 에지 영역(Edge) 영역에 대한 연산값을 입력받아 전술한 원형 레이어에 반영하는 단계로서, 에지 영역의 반지름은 웨이퍼의 반지름에서 에지 데이터를 입력값을 차감함으로써 산출할 수 있다.
에지 영역의 연산값은, "Edge = 3000000;" 의 형식으로 정의될 수 있다.
또한, 도시되어 있지는 않으나, S110 단계 이후, 에지 영역이 설정된 원형 레이어(1) 상에 플랫 존(flat zone)을 생성하는 단계가 더 추가될 수 있다. 이러한 플랫 존은 웨이퍼의 상하 방향 및 전후면 방향을 식별하기 위해 생성되는 것으로, 공정에 따라, 노치(notch) 등으로 대체될 수도 있다.
플랫 존의 위치는, "Flatzone = FlatzoneType.BOTTOM;"의 형식으로 정의될 수 있다.
다음으로, 원형 레이어(1)의 중심점상에 하나의 칩(3)의 크기를 참조하여 하나의 중심 칩(chip)을 생성하는 단계(S120)에서는 생성된 원형 레이어(1)의 중심점을 찾고, 그 중심점을 기준으로 하나의 중심 칩(Chip)을 생성할 수 있다. 이때, 칩(3)은 다각형(polygon) 형태일 수 있고, 실제 웨이퍼에 형성되는 칩(3) 하나의 크기를 입력하여 중심점에 대입하여 생성할 수 있다.
중심점에서의 칩을 생성하는 기준을 나타내는 변수는, "BaseLineX = BaseLineType.CHIP", "BaseLineY = BaseLineType.SCRIBE"의 형식으로 정의될 수 있으며, 후술하는 나머지 영역상의 칩(3)을 생성하는 데 기준점으로 참조될 수 있다.
다음으로, 칩(3)의 크기 및 칩(3)간 간격을 이용하여, 중심 칩을 기준으로 에지 영역까지 순차적으로 상기 중심 칩과 동일한 크기의 칩(3)을 반복 생성하는 단계(S130)로서, S120 단계에서 생성한 중심 칩을 기준으로 하여 칩(3)의 크기 및 간격을 이용하여 중심 칩을 둘러싸는 형태로 원형 레이어(1)의 전체 영역에 동일한 칩(3)을 생성하게 된다. 즉, 전술한 중심 칩을 기준으로 상하좌우 방향으로 이동하며 동일 크기의 칩을 입력된 칩(3) 간 간격을 반영함으로써 순차적으로 생성해 나가게 된다.
이때, 칩(3) 간 간격은, "Scribe.X = 7000;", "Scribe.Y = 7000"의 형식으로 정의될 수 있고, 현재 위치(중심 칩 또는 이웃한 생성된 칩)에서 이동하는 거리는, "Shift.X = 0;", "Shift.Y = 0;"의 초기값을 갖는 변수로 설정될 수 있고, 칩의 이동거리에 따라 그 값은 가산될 수 있다.
또한, 칩(3)의 X, Y 축의 증감 방향은, "Direct = LEFTBOTTOM_HORIZONTALX_VERTICALY;"의 변수로 설정될 수 있다.
다음으로, 생성되는 칩(3)이 에지 영역에 도달하면, 원형 레이어(1) 상의 모든 칩을 포함하는 칩 레이어를 생성하는 단계(S140)에서는 상기의 S130 단계의 반복 진행에 따라 생성되는 칩(3)이 웨이퍼의 중심점으로부터 끝단, 즉 에지 영역까지 도달하여 교차(intersect)의 발생여부를 판단하고, 에지 영역 내 남은 공간 크기에 따라 새로운 칩의 생성여부를 결정하고, 에지 영역을 포함하여 전체 원형 레이어(1) 상의 모든 칩에 대한 리스트를 생성하여 칩 레이어(Chip layer)를 생성한다.
이후, 하나의 칩(3)에 포함되는 복수의 구성요소에 대한 각각의 레이어를 생성하여 동적 웨이퍼 맵을 생성하는 단계(S150)로서, 후술하는 뱅크, 매트 및 셀에 대한 레이어를 생성하는 절차를 진행하게 된다.
도 2 및 도 5를 참조하면, 본 발명의 실시예에 따른 뱅크(Bank; 5) 및 매트(Mat) 생성 방법을 나타낸 것으로, 칩(3)에 포함되는 컬럼(Column) 및 로우(Row) 방향의 뱅크(5)의 개수를 기준으로 뱅크 리스트를 생성하는 단계(S141), 뱅크(5)의 크기 및 각 뱅크(5)간 거리(Gap)를 기준으로 뱅크 레이어를 생성하는 단계(S142), 뱅크별로 지정된 뱅크 타입(type)에 따른 매트 리스트를 생성하는 단계(S143) 및 매트(7)의 크기 및 각 매트(7) 간 거리를 기준으로 매트 레이어를 생성하는 단계(S144)를 포함할 수 있다.
칩(3)에 포함되는 컬럼(Column) 및 로우(Row) 방향의 뱅크(5)의 개수를 기준으로 뱅크 리스트를 생성하는 단계(S141)는, 하나의 칩(3)에 대하여 이에 포함되는 뱅크(5)에 대한 리스트를 생성하는 단계이다. 하나의 웨이퍼에 생성되는 모든 칩(3)은 일부 에지 영역을 제외하고 모두 동일한 형태임에 따라, 하나의 칩(3)에 대한 뱅크(5) 형태만을 이용하여 모든 칩(3)에 대한 뱅크(5)를 생성하게 되며, 이를 위한 데이터로서 하나의 칩(3) 내에 컬럼 및 로우 방향으로 뱅크(5)의 수에 따라 뱅크 리스트 생성하게 된다.
일례로서, 하나의 칩(3)에 대한 크기는 "Width = 5577000;", "Height = 4000000;" 일 수 있고, 뱅크(5)의 수는 "Col = 6;", "Row = 6;"의 형식으로 정의될 수 있다.
다음으로, 뱅크(5)의 크기 및 각 뱅크(5)간 거리(Gap)를 기준으로 뱅크 레이어를 생성하는 단계(S142)에서는 상기의 뱅크 리스트를 참조하여 하나의 칩(3) 내에 포함되는 복수의 뱅크(5)를 생성함으로써 뱅크 레이어(Bank layer)를 생성하게 된다. 뱅크 리스트에는 하나의 칩(3)에 형성되는 컬럼 및 로우 방향의 뱅크(5) 수를 정의하고 있고, 하나의 뱅크(5)에 대한 크기 및 뱅크(5)간 간격을 입력하여 하나의 칩(3)에 대한 뱅크(5)를 생성하고, 이에 기초하여 전체 뱅크(5)에 대한 뱅크 레이어를 생성할 수 있다.
뱅크(5)의 크기는, "Width = 77000;", "Height = 40000;" 의 변수로 정의될 수 있고, 뱅크(5)간 간격은, "SetGapX(50000);", "SetGapY(50000);"의 변수로 정의될 수 있다.
다음으로, 뱅크(5)별로 지정된 뱅크 타입(type)에 따른 매트 리스트를 생성하는 단계(S143)에서는, 뱅크 레이어의 생성 단계에서 각 뱅크(5)별로 지정된 뱅크 타입에 따른 매트(Mat; 7)의 리스트를 생성할 수 있다.
다음으로, 매트의 크기 및 각 매트 간 거리를 기준으로 매트 레이어를 생성하는 단계(S144)를 포함할 수 있다. 각 뱅크(5)에는 복수의 매트(7)가 형성되어 있고, 상기의 매트 리스트를 참조하여 각 매트(7)의 크기 및 매트(7) 간격을 입력하여 하나의 뱅크(5)에 대한 매트(7)를 생성하고, 전체 매트(7)에 대한 매트 레이어를 생성할 수 있다.
매트(7) 간의 간격은, "SetGapX(50000);", "SetGapY(50000);"의 변수로 정의될 수 있다.
도 3, 도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 셀(Cell; 11) 생성 방법을 나타낸 것으로, 하나의 매트(Mat; 7)에 포함되는 더미 셀(Dummy Cell; 17) 영역, 메인 셀(Main Cell; 13) 영역 및 리던던트 셀(Redundant Cell; 15) 영역을 정의하는 단계(S145), 상기 더미 셀 영역 내, 각 더미 셀(17)간 간격을 기준으로 하여 복수의 더미 셀(17)을 생성하는 단계(S146), 상기 메인 셀(13) 영역 내, 메인 셀(13)의 개수 및 각 메인 셀(13)간 간격을 기준으로 하여 복수의 메인 셀(13)을 생성하는 단계(S147), 상기 리던던트 셀(15) 영역 내, 리던던트 셀(15)의 개수 및 각 리던던트 셀(15)간 간격을 기준으로 하여 복수의 리던던트 셀(15)을 생성하는 단계(S148) 및, 상기 더미 셀 영역, 메인 셀 영역 및 리던던트 셀 영역을 각각 구분하여 셀 레이어를 생성하는 단계(S149)를 포함할 수 있다.
하나의 매트(7)에 포함되는 더미 셀(Dummy Cell) 영역, 메인 셀(Main Cell) 영역 및 리던던트 셀(Redundant Cell) 영역을 정의하는 단계(S145)는, 하나의 셀(11)에 대하여 기능에 따라 구분되는 복수의 하위 셀(11)로서 더미 셀(17), 반도체 회로패턴이 생성되는 메인 셀(13) 및 불량 발생에 따른 메인 셀(13)의 수리 또는 대체하기 위한 리던던트 셀(15)을 구분하여 그 영역을 정의하는 단계이다.
이때, 메인 셀(13) 및 리던던트 셀(15)의 크기는 매트 크기에서 더미 셀(13)의 크기를 차감하여 산출할 수 있다.
다음으로, 더미 셀 영역 내, 각 셀(11)간 간격을 기준으로 하여 복수의 더미 셀을 생성하는 단계(S146)는 S145 단계에서 정의한 각 하위 셀(11) 별 순차적으로 셀(17)을 생성하는 단계로서, 이중 더미 셀 영역상에 셀간 간격을 이용하여 더미 셀(17)을 생성하는 단계이다.
여기서, 셀 간 간격은 "Gap.X=20;", "Gap.Y=20;"으로 정의할 수 있다. 또한, 더미 셀의 크기는, "DummySize.Left = 2000;", "DummySize.Right = 2000;", "DummySize.Bottom = 2000;", "DummySize.Top = 2 000;"로 정의할 수 있고, 더미 셀의 수는 "Dummy.Left = 5;", "DummyRight = 5;", "Dummy.Bottom = 5;", "Dummy.Top = 2000;"로 정의할 수 있다.
다음으로, 메인 셀 영역 내, 메인 셀(13)의 개수 및 각 메인 셀(13)간 간격을 기준으로 하여 복수의 메인 셀(13)을 생성하는 단계(S147)에서는, 메인 셀(13) 영역내에 상하좌우 방향으로 메인 셀(13)의 개수만큼 셀 간 간격(Gap)을 이용하여 메인 셀(13)을 생성할 수 있다.
여기서, 메인 셀(13)의 개수는, "Cell.X = 768;", "Cell.Y = 512"로 정의될 수 있다.
다음으로, 리던던트 셀 영역 내, 리던던트 셀(15)의 개수 및 각 리던던트 셀(15)간 간격을 기준으로 하여 복수의 리던던트 셀(15)을 생성하는 단계(S148)는, 리던던트 셀 영역내에 상하좌우 방향으로 리던던트 셀(15)의 개수만큼 셀 간 간격을 이용하여 리던던트 셀(15)을 생성할 수 있다.
여기서, 리던던트 셀(15)의 개수는, "Redunduncy.Left = 10;", "Redunduncy.Right = 10;", "Redunduncy.Bottom = 10;", "Redunduncy.Top = 10;"로 정의될 수 있다.
특히, 전술한 S147 단계 및 S148 단계는 그 순서가 변경될 수 있다.
다음으로, 더미 셀 영역, 메인 셀 영역 및 리던던트 셀 영역을 각각 구분하여 셀 레이어를 생성하는 단계(S149)로서, 각 영역상에 생성된 셀의 종류에 따라 이에 대한 더미 셀 레이어, 메인 셀 레이어 및 리던던트 셀 레이어를 구분하여 셀 레이어를 생성할 수 있고, 이후 전술한 전 단계에서 생성된 레이어들을 취합하여 웨이퍼 맵을 표현할 수 있다.
이하, 도면을 참조하여 전술한 절차를 거쳐 생성한 웨이퍼 맵을 활용한 웨이퍼 테스트 결과를 제공하는 방법을 상세히 설명한다.
도 8은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법을 나타낸 도면이고, 도 9 내지 도 12는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 예시한 도면이다.
도 8과, 도 9 내지 도 11을 참조하면, 본 발명의 실시예에 따른 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법은, 웨이퍼(lay) 단위, 셀(11) 단위 및 칩(3) 단위 중, 어느 하나로 진행된 웨이퍼 테스트에 따른 결과 데이터를 입력받는 단계(S200), 결과 데이터에 포함된 결함(Defect) 또는 페일(fail)의 위치좌표를 추출하는 단계(S210), 상기 위치좌표를 상기 웨이퍼 맵의 좌표체계로 변환하는 단계(S220) 및, 웨이퍼 맵에 포함되는 복수의 레이어 중 대응되는 어느 하나에 변환된 좌표체계에 따른 결함(Defect) 또는 페일(fail)의 위치좌표를 각 레이어(lay) 상의 포인트로 매핑하는 단계(S230)를 포함할 수 있다.
웨이퍼 단위, 셀 단위 및 칩 단위 중, 어느 하나로 진행된 웨이퍼 테스트에 따른 결과 데이터를 입력받는 단계(S200)는, 다양한 웨이퍼 테스트 방법에 의해 출력된 테스트 결과 데이터를 입력받는 단계로서, 웨이퍼 단위 테스트는 웨이퍼의 표면에 있는 결함(defect)을 검출하기 위한 테스트를 가리킬 수 있고, 셀(11) 단위의 테스트는 WFBM(Wafer Fail Bit Map)등과 같은 일반적인(Normal) 테스트를 가리킬 수 있다. 또한, 칩(3) 단위의 테스트는 반도체 직접회로(IC) 동작에 필요한 개별소자들의 전기적 직류 전압, 전류 특성 요인을 파악하기 위한 EPM(Electrical Parameter Monitoring) Test, 웨이퍼에 일정 온도의 열을 가한 다음 AC/DC 전압을 가해 잠재적 불량 요인을 찾아내는 WFBI(Wafer Burn In) Test, 특정 온도에서 발생하는 불량을 판별하기 위해 높은 온도 혹은 낮은 온도에서 전기적 신호를 통해 웨이퍼 상의 각 칩(3)들에 이상 여부를 확인하기 위한 Hot&Cold Test 을 가리킬 수 있다.
이에, 본 발명의 실시예에 따르면, 전술한 다양한 목적에 따라 결정되는 서로 다른 테스트 결과를 입력받아 처리할 수 있다.
다음으로, 결과 데이터에 포함된 결함(Defect) 또는 페일(fail)의 위치좌표를 추출하는 단계(S210)에서는, 시스템에 의해 상기의 다양한 테스트 결과에 따른 웨이퍼상에 존재하는 검출된 결함 또는 페일의 위치를 판단하여 추출하는 단계이다.
다음으로, 위치좌표를 상기 웨이퍼 맵의 좌표체계로 변환하는 단계(S220) 및, 상기 웨이퍼 맵에 포함되는 복수의 레이어 중 대응되는 어느 하나에 변환된 좌표체계에 따른 결함(defect) 또는 페일(fail)의 위치좌표를 각 레이어 상의 포인트로 매핑하는 단계(S230)에서는, 시스템에 의해 추출된 결함 또는 페일의 위치를 테스트의 종류에 따라 웨이퍼 맵의 각 레이어에 포인트로 매핑하되, 웨이퍼 맵상에 매핑(mapping)이 가능한 좌표체계로 변환하여 매핑하게 된다.
여기서, 전술한 좌표체계는, 웨이퍼 맵의 칩 레이어 및 셀 레이어 각각에 개별적으로 정의되는 X, Y 인덱스로 표현될 수 있다.
즉, 이러한 위치 좌표를 스페이셜 웨이퍼 맵의 좌표체계 내의 좌표로 계산한 포인트를 자료를 가지는 레이어를 생성하여 표출하는 것으로, 웨이퍼 레이어의 경우 이를 통해 결함의 위치를 명확히 파악 할 수 있으며, 이들의 위치가 칩(3) 또는 뱅크 등의 내/외부에 존재하는지 여부를 판단할 수 있다.
또는, WFBM과 같은 셀(11) 단위의 테스트에 따른 셀 레이어의 경우, 셀(11) 단위로 테스트가 이루어지고, 그 결과 값이 칩(3) 내의 물리적 주소(X, Y Pair)로 구성되어 저장된다. 여기서, 셀(11)의 물리주소는 X방향, Y방향으로 칩의 기준점을 기준으로 하나의 방향으로 증가하는 주소를 의미하며, 칩(3) 내에서 유일한 값을 가짐에 따라, 이 값을 이용하여 서로 다른 셀 레이어 내의 특정 셀(11)의 위치를 계산하고 이 셀(11)에 대응하는 페일 객체를 생성하며, 해당 테스트의 페일 데이터(Fail Data)만의 레이어를 생성하여 웨이퍼 맵과 중첩하여 표시한다.
또한, 칩(3) 단위의 테스트에 따른 칩 레이어의 경우, 웨이퍼 맵 내의 칩(3)을 기준으로 각각의 테스트를 측정 값을 가지는 테스트 레이어(Test Layer)를 생성하여 칩(3) 별 측정 값을 기준으로 하는 렌더러(Renderer; ren)를 생성하여 웨이퍼 맵에 표시한다.
즉, 결함 테스트(Defect test)는 본 발명의 실시예에 따른 웨이퍼 맵은 좌표를 공간정보를 갖는 좌표체계 내의 좌표로 계산한 포인트(Point) 자료를 가지는 레이어를 생성하여 표출할 수 있다.
한편, 도시되어 있지는 않지만, 전술한 S230 단계 이후 본 발명의 실시예에 따르면, 전술한 웨이퍼 맵을 이용한 웨이퍼 테스트 결과를 활용하여 웨이퍼 생산공정과 관련된 정보를 더 획득할 수 있으며, 웨이퍼 맵에 포함되는 복수의 레이어 중, 둘 이상을 중첩하여 그래픽으로 표시함으로써 복수의 포인트간 패턴정보를 분석하여 생산공정의 문제점을 도출하는 단계를 더 포함할 수 있다. 이러한 웨이퍼 테스트 결과를 활용하는 것과 관련된 상세한 설명은 후술한다.
또한, 도 13 및 도 14는 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법을 구현하는 시스템의 구조를 나타낸 도면이다.
도 13을 참조하면, 본 발명의 실시예에 따른 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법을 구현하는 시스템은, 클라이언트 및 웹 기반 GIS 표출 및 분석 기능을 제공하는 것으로, 스페이셜 웨이퍼 맵과 테스트 결과에 따른 주제도를 가시화하고 공간분석을 수행할 수 있도록 한다.
크게 웨이퍼 맵을 생성하는 웨이퍼 맵 메이커(Wafer Map Maker), 분석 툴(Analysis Tool) 및 테스트결과/결함 레이어 메이커(Test/Result/Defect Layer Maker)로 구분될 수 있다.
웨이퍼 맵 메이커는 전술한 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성방법을 구현한 프로그램으로서, 웨이퍼 정보, 칩 정보, 뱅크 정보, 매트 정보 및 셀 정보를 입력받아 동적 웨이퍼 맵을 생성할 수 있고, 전술한 정보들을 정의된 변수에 대입하여, 구성된 복수의 프로그램 모듈을 통해 처리하여 복수의 웨이퍼 레이어를 생성할 수 있으며, 이를 매칭하여 웨이퍼 베이스맵을 생성 및 데이터 베이스에 저장할 수 있다.
이를 위한 프로그램 모듈로서, "Wafer Size", "Scribe XY", "EdgeExclude", "Shift XY", "FlatZone", "BaseLine XY" 및 "Chip Width/Height" 등이 있다.
이러한 웨이퍼 맵 메이커가 생성한 웨이퍼 베이스 맵은 계층화된 구조를 가짐에 따라, "Wafer Layer", "Chip Layer", "Bank Layer", "Mat Layer" 및 "Cell Layer"로 구성될 수 있다.
테스트결과/결함 레이어 메이커는 실제 웨이퍼 제조공정에 따라 제조된 웨이퍼에 대하여 수행된 결함/페일 테스트 결과 자료를 입력받아 웨이퍼 맵에 입력함으로써 각 레이어별 웨이퍼 결합 또는 페일에 포인트를 표시하는 것으로, 각 레이어별로 구분되어 결과가 제공됨에 이는 GIS의 주제도별 결과를 가시화하는 것으로 볼 수 있고, "Test Result Input", "Defect Data Input", "DB Input Processor" 및 "XY 좌표 Maker" 등으로 구성될 수 있다.
분석 툴은 전술한 테스트결과를 이용하여 다른 관점에서 테스트 결과를 분석할 수 있도록 하는 기능을 제공하는 것으로, 중첩분석 및 패턴분석 기능을 제공할 수 있다.
또한, 도 14를 참조하면, 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵 생성방법을 구현한 프로그램의 레이어드 아키텍처를 계층화하여 나타낸 것으로, 프리젠테이션 레이어(Presentation Layer)는 "WaferMap Viewer", "Analysis Result Viewer"로 구성될 수 있고, 비즈니스 레이어(Bussinese Layer)는 "Physical Address & Spatial Extent Convert Process", "Wafer Fail Map Image API", "Fail Test Result Data 처리 Process" 및 "Wafer BaseMap 생성 Process"로 구성될 수 있다.
또한, 서비스 레이어(Service Layer)는 "Windows Dontnet Framework", "Was Server", "Spring Framework", "JDK"로 구성될 수 있고, 데이터 엑세스 레이어(Data Access Layer), "JDBC"로 구성될 수 있고, 데이터 레이어(Data Layer)는 "DBMS", "Parameter Data", "Test 결과/Defect Data", "Wafer, Chip, Bank, Mat, Cell" 및 "Wafer Map Input File"로 구성될 수 있다.
도 15 및 도 16은 본 발명의 실시예에 따른 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법에 의해 도출된 웨이퍼 테스트 결과를 활용한 데이터를 나타낸 도면이다.
본 발명의 실시예에 따른 시스템에서 제공하는 스파샬 웨이퍼 맵은 GIS 시스템의 특징 중 하나인 계층화를 이용하여 각각의 테스트 다양하게 조합하여 분석하는 기능을 제공할 수 있다.
도 15은 웨이퍼 레이어에서의 페일(fail)/결함(defect) 포인트를 예시한 것으로, 본 발명의 웨이퍼 맵은 칩, 뱅크, 매트 및 셀에 대하여 각각 복수의 레이어(lay1, lay2)에 표시되는 셀 페일(fail), 결함(defect) 포인트를 조합하여 공간분석을 수행할 수 있도록 하며, 두 레이어(lay1, lay2)의 중첩을 통해 페일(fail)들의 패턴 정보를 바탕으로 칩 생성 공정상의 문제점을 다양하게 파악할 수 있다.
또한, 도 16은 참조하면, 셀 레이어에서의 페일(fail)/결함(defect) 포인트를 예시한 것으로, 셀 레이어에서 하나의 매트(7) 내에 메인 셀 등과 같은 단위 셀(11)에서의 페일(fail)과, 이와 중첩되는 결함(decfect)간의 공간적 관계를 확인할 수 있고 이에 기반하여 공정상의 문제점을 파악할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
1 : 웨이퍼(Wafer) 3 : 칩(Chip)
5 : 뱅크(Bank) 7 : 매트(Mat)
11 : 셀
5 : 뱅크(Bank) 7 : 매트(Mat)
11 : 셀
Claims (10)
- (a) 실제 반도체 웨이퍼의 가로 및 세로 크기에 대응하는 원형 레이어를 생성하는 단계;
(b) 상기 원형 레이어 상에 에지(edge) 영역을 생성하는 단계;
(c) 상기 원형 레이어의 중심점상에 하나의 칩의 크기를 참조하여 하나의 중심 칩(chip)을 생성하는 단계;
(d) 상기 칩의 크기 및 칩간 간격을 이용하여, 상기 중심 칩을 기준으로 상기 에지 영역까지 순차적으로 상기 중심 칩과 동일한 크기의 칩을 반복 생성하는 단계;
(e) 생성되는 칩이 에지 영역에 도달하면, 상기 원형 레이어 상의 모든 칩을 포함하는 칩 레이어를 생성하는 단계; 및
(f) 하나의 칩에 포함되는 복수의 구성요소에 대한 각각의 레이어를 생성하여 동적 웨이퍼 맵을 생성하는 단계
를 포함하고,
상기 복수의 구성요소는,
하나의 칩에 포함되는 복수의 뱅크(BANK), 하나의 뱅크를 복수개로 분할하는 매트(Mat) 및 하나의 매트에 포함되는 복수의 셀(CELL)이며,
상기 (f) 단계는,
(f1) 상기 칩에 포함되는 컬럼(Column) 및 로우(Row) 방향의 뱅크의 개수를 기준으로 뱅크 리스트를 생성하는 단계;
(f2) 뱅크의 크기 및 각 뱅크간 거리(Gap)를 기준으로 뱅크 레이어를 생성하는 단계;
(f3) 뱅크별로 지정된 뱅크 타입(type)에 따른 매트 리스트를 생성하는 단계; 및
(f4) 매트의 크기 및 각 매트 간 거리를 기준으로 매트 레이어를 생성하는 단계
를 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법. - 제 1 항에 있어서,
상기 (b) 단계 및 (c) 단계 사이에,
(b1) 상기 에지 영역이 설정된 원형 레이어 상에 플랫 존(flat zone)을 생성하는 단계
를 더 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 (f4) 단계 이후,
(f5) 하나의 셀에 포함되는 더미 셀(Dummy Cell) 영역, 메인 셀(Main Cell) 영역 및 리던던트 셀(Redundant Cell) 영역을 정의하는 단계;
(f6) 상기 더미 셀 영역 내, 각 셀간 간격을 기준으로 하여 복수의 더미 셀을 생성하는 단계;
(f7) 상기 메인 셀 영역 내, 메인 셀의 개수 및 각 메인 셀간 간격을 기준으로 하여 복수의 메인 셀을 생성하는 단계;
(f8) 상기 리던던트 셀 영역 내, 리던던트 셀의 개수 및 각 리던던트 셀간 간격을 기준으로 하여 복수의 리던던트 셀을 생성하는 단계; 및
(f9) 상기 더미 셀 영역, 메인 셀 영역 및 리던던트 셀 영역을 각각 구분하여 셀 레이어를 생성하는 단계
를 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법. - 제 1 항 내지 제 2 항 및 제 5 항 중, 어느 하나의 항에 따른 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 수행하는 프로그램이 기록된 컴퓨터 판독 가능한 기록매체.
- 청구항 1에 기재된 GIS 기반 스파샬 웨이퍼 맵을 이용한 웨이퍼 테스트 결과 제공 방법으로서,
(g) 웨이퍼 단위, 셀 단위 및 칩 단위 중, 어느 하나로 진행된 웨이퍼 테스트에 따른 결과 데이터를 입력받는 단계;
(h) 상기 결과 데이터에 포함된 결함(Defect) 또는 페일(fail)의 위치좌표를 추출하는 단계;
(i) 상기 위치좌표를 상기 웨이퍼 맵의 좌표체계로 변환하는 단계; 및
(j) 상기 웨이퍼 맵에 포함되는 복수의 레이어 중 대응되는 어느 하나에 변환된 좌표체계에 따른 결함 또는 페일의 위치좌표를 각 레이어 상의 포인트로 매핑하는 단계
를 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법. - 제 7 항에 있어서,
상기 좌표체계는, 상기 웨이퍼 맵의 칩 레이어 및 셀 레이어 각각에 개별적으로 정의되는 X,Y 인덱스로 표현되는 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법. - 제 8 항에 있어서,
상기 (j) 단계 이후,
(k) 상기 웨이퍼 맵에 포함되는 복수의 레이어 중, 둘 이상을 중첩하여 그래픽으로 표시함으로써 복수의 포인트간 패턴정보를 분석하여 생산공정의 문제점을 도출하는 단계
를 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법. - 제 7 항 내지 제 9 항 중, 어느 하나의 항에 따른 포함하는 GIS 기반 스파샬 웨이퍼 맵 생성 방법을 이용한 웨이퍼 테스트 결과 제공 방법을 수행하는 프로그램이 기록된 컴퓨터 판독 가능한 기록매체.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200132835A KR102427207B1 (ko) | 2020-10-14 | 2020-10-14 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
| PCT/KR2021/013696 WO2022080740A1 (ko) | 2020-10-14 | 2021-10-06 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
| CN202180029435.7A CN115428134B (zh) | 2020-10-14 | 2021-10-06 | 基于gis的空间晶圆图生成方法、利用其的晶圆测试结果提供方法 |
| JP2022560335A JP7307285B2 (ja) | 2020-10-14 | 2021-10-06 | Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法 |
| US17/926,185 US11894278B2 (en) | 2020-10-14 | 2021-10-06 | GIS-based method for producing spatial wafer map, and method for providing wafer test results using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200132835A KR102427207B1 (ko) | 2020-10-14 | 2020-10-14 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220049326A KR20220049326A (ko) | 2022-04-21 |
| KR102427207B1 true KR102427207B1 (ko) | 2022-08-01 |
Family
ID=81208404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200132835A Active KR102427207B1 (ko) | 2020-10-14 | 2020-10-14 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11894278B2 (ko) |
| JP (1) | JP7307285B2 (ko) |
| KR (1) | KR102427207B1 (ko) |
| CN (1) | CN115428134B (ko) |
| WO (1) | WO2022080740A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116598219B (zh) * | 2023-07-18 | 2023-10-27 | 上海孤波科技有限公司 | 一种可视化晶圆图的生成方法、装置及电子设备 |
| CN117974839B (zh) * | 2024-03-13 | 2024-06-11 | 深圳市森美协尔科技有限公司 | 晶圆图的绘制方法及相关装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060031801A1 (en) * | 2004-07-21 | 2006-02-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method and apparatus for generating a wafer map |
| JP2007165930A (ja) * | 2007-02-19 | 2007-06-28 | Hitachi Ltd | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124977A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 半導体装置不良解析システム |
| JPH1167853A (ja) | 1997-08-26 | 1999-03-09 | Mitsubishi Electric Corp | ウェーハマップ解析補助システムおよびウェーハマップ解析方法 |
| KR100909474B1 (ko) * | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
| KR101195226B1 (ko) * | 2005-12-29 | 2012-10-29 | 삼성전자주식회사 | 반도체 웨이퍼 분석 시스템 |
| US20070238201A1 (en) * | 2006-03-28 | 2007-10-11 | Merritt Funk | Dynamic metrology sampling with wafer uniformity control |
| JP4737764B2 (ja) | 2006-06-19 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 半導体ウェハの検査装置、検査方法、及び検査プログラム |
| JP2008198121A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 解析方法 |
| JP4925200B2 (ja) * | 2007-05-31 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 半導体ウェハ検査装置 |
| JP2011113622A (ja) * | 2009-11-27 | 2011-06-09 | Toshiba Corp | 不良解析方法および不良解析装置 |
| JP2015177071A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
| JP7209513B2 (ja) * | 2018-11-21 | 2023-01-20 | 三菱電機株式会社 | 半導体チップの製造方法および半導体ウェハ |
| KR102810856B1 (ko) * | 2019-09-02 | 2025-05-20 | 삼성전자주식회사 | 반도체 소자 제조 장치, 반도체 소자 검사 장치 및 반도체 소자 제조 방법 |
-
2020
- 2020-10-14 KR KR1020200132835A patent/KR102427207B1/ko active Active
-
2021
- 2021-10-06 CN CN202180029435.7A patent/CN115428134B/zh active Active
- 2021-10-06 US US17/926,185 patent/US11894278B2/en active Active
- 2021-10-06 WO PCT/KR2021/013696 patent/WO2022080740A1/ko active Application Filing
- 2021-10-06 JP JP2022560335A patent/JP7307285B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060031801A1 (en) * | 2004-07-21 | 2006-02-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method and apparatus for generating a wafer map |
| JP2007165930A (ja) * | 2007-02-19 | 2007-06-28 | Hitachi Ltd | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7307285B2 (ja) | 2023-07-11 |
| US20230238288A1 (en) | 2023-07-27 |
| JP2023512335A (ja) | 2023-03-24 |
| CN115428134B (zh) | 2023-10-03 |
| WO2022080740A1 (ko) | 2022-04-21 |
| CN115428134A (zh) | 2022-12-02 |
| KR20220049326A (ko) | 2022-04-21 |
| US11894278B2 (en) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
| JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
| KR101789004B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 | |
| US9430606B2 (en) | Failure analysis and inline defect characterization | |
| KR102427207B1 (ko) | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 | |
| CN101785009A (zh) | 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 | |
| JP2013058508A (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
| CN108241765B (zh) | 一种芯片晶体管测试芯片设计方法 | |
| CN104916559B (zh) | 结合实体坐标的位失效侦测方法 | |
| US20190259140A1 (en) | Semiconductor wafer measurement method and system | |
| CN108431936A (zh) | 基于形状的分组 | |
| US7954018B2 (en) | Analysis techniques for multi-level memory | |
| US10928437B2 (en) | Method of inspecting a specimen and system thereof | |
| JP3950608B2 (ja) | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 | |
| US6986112B2 (en) | Method of mapping logic failures in an integrated circuit die | |
| JP4789651B2 (ja) | シミュレーション装置、シミュレーションプログラム及びシミュレーション方法 | |
| JP2014038672A (ja) | 半導体装置の不良解析システムおよび半導体記憶装置 | |
| JP2005051230A (ja) | 半導体素子及びその半導体素子上の所定位置を探す方法 | |
| JP2014212238A (ja) | ウエハ選定システムおよび半導体製品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20201014 |
|
| PA0201 | Request for examination | ||
| PA0302 | Request for accelerated examination |
Patent event date: 20211228 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination Patent event date: 20201014 Patent event code: PA03021R01I Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20220427 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20220725 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20220726 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20220727 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |