JP5037826B2 - 解析装置および解析方法 - Google Patents
解析装置および解析方法 Download PDFInfo
- Publication number
- JP5037826B2 JP5037826B2 JP2006016794A JP2006016794A JP5037826B2 JP 5037826 B2 JP5037826 B2 JP 5037826B2 JP 2006016794 A JP2006016794 A JP 2006016794A JP 2006016794 A JP2006016794 A JP 2006016794A JP 5037826 B2 JP5037826 B2 JP 5037826B2
- Authority
- JP
- Japan
- Prior art keywords
- under test
- result
- test
- device under
- synthesis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004458 analytical method Methods 0.000 title claims description 36
- 238000012360 testing method Methods 0.000 claims description 198
- 230000015572 biosynthetic process Effects 0.000 claims description 63
- 238000003786 synthesis reaction Methods 0.000 claims description 63
- 238000003860 storage Methods 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 description 41
- 230000007547 defect Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
なお、試験結果の解析を迅速化するため、スキャンチェーンを用いる技術が提案されている(特許文献1を参照。)。
また、複数の被試験デバイスは、複数のスキャンチェーンを有し、合成部は、表示部の表示面における第1の座標軸にそれぞれのスキャンチェーンを示し、表示面における第2の座標軸にそれぞれのスキャンチェーンにおけるフリップフロップの位置を示した二次元の合成結果を生成してもよい。
また、結果格納部は、複数の被試験デバイス毎に判定結果を格納し、合成部は、予め選択された被試験デバイスに対応する判定結果に基づいて、合成結果を生成してもよい。
また、試験装置は、同一のウェハに形成された複数の被試験デバイスを試験し、結果格納部は、判定結果を、被試験デバイスのウェハ上の位置と更に対応付けて格納し、合成制御部は、ウェハにおいて、計数部における計数結果が予め定められた個数以上である被試験デバイスと隣接して形成された被試験デバイスを更に合成部に通知し、当該被試験デバイスに対応する複数の判定結果に更に基づいて、合成結果を生成させてもよい。
また、ウェハ上の位置に基づいて、複数の被試験デバイスを複数のグループに分割する分割部を更に備え、合成部は、グループ毎に合成結果を生成してもよい。
また、試験装置は、複数の被試験デバイスを順次試験し、合成部は、新たな判定結果を取得する毎に、既に生成している合成結果に、当該判定結果を合成してもよい。
取得部300は、試験結果DB20が新たな被試験デバイス500を試験する毎に、当該被試験デバイス500に含まれるフリップフロップの判定結果を取得する(S700)。そして、合成部350は、当該判定結果を合成の対象とするか否かを判断する(S710)。この判断は、図6のS630によって説明したように、分割部340による通知に基づいてもよい。即ち例えば、合成部350は、フェイル数が基準値以下であるか、または、不良な被試験デバイス500に隣接することを条件に合成の対象としてもよい。合成の対象とする場合には(S710:YES)、合成部350は、既に生成している合成結果に当該被試験デバイス500の判定結果を合成する(S720)。
以上、図7の処理を繰り返せば、全ての試験が終了しなくとも、試験動作の進行に伴って合成結果の精度を順次高めることができる。
10 試験装置
12 ウェハプローバ装置
15 測定用接触針
20 試験結果DB
30 解析装置
50 ウェハ
52 ウィンドウ
54 ウィンドウ
56 ウィンドウ
58 ウィンドウ
200 試験結果データ
300 取得部
310 結果格納部
320 計数部
330 合成制御部
340 分割部
350 合成部
360 表示部
400 判定結果データ
500 被試験デバイス
Claims (10)
- 同一の構成を有する複数の被試験デバイスを試験装置により試験した試験結果を解析する解析装置であって、
スキャンチェーンにより連結されて前記被試験デバイスに設けられる複数のフリップフロップに、前記被試験デバイスのスキャン試験を行うことにより格納されるデータを、それぞれの前記フリップフロップ毎に読み出した値と、期待値とを比較した判定結果を取得する取得部と、
それぞれの前記フリップフロップの判定結果を、前記スキャンチェーンにおける位置と対応付けて格納する結果格納部と、
前記スキャンチェーンにおける位置毎に、複数の前記被試験デバイスの前記フリップフロップの前記判定結果を合成した合成結果を生成する合成部と、
前記合成結果を表示する表示部と
を備える解析装置。 - 前記表示部は、前記スキャンチェーンのそれぞれの位置について、複数の前記被試験デバイスの試験で不良と判定された前記フリップフロップの個数を識別可能に、前記合成結果を表示する
請求項1に記載の解析装置。 - それぞれの前記被試験デバイスは、複数の前記スキャンチェーンを有し、
前記合成部は、前記表示部の表示面における第1の座標軸にそれぞれの前記スキャンチェーンを示し、前記表示面における第2の座標軸にそれぞれの前記スキャンチェーンにおける前記フリップフロップの位置を示した二次元の前記合成結果を生成する
請求項1または2に記載の解析装置。 - 前記結果格納部は、それぞれの前記被試験デバイス毎に前記判定結果を格納し、
前記合成部は、予め選択された前記被試験デバイスに対応する複数の前記判定結果に基づいて、前記合成結果を生成する
請求項1から3のいずれか1項に記載の解析装置。 - それぞれの前記被試験デバイス毎に、不良と判定された前記フリップフロップの個数を計数する計数部と、
前記計数部における計数結果が、予め定められた個数以下である前記被試験デバイスを前記合成部に通知し、当該被試験デバイスに対応する複数の前記判定結果に基づいて、前記合成結果を生成させる合成制御部と
を更に備える請求項1から4のいずれか1項に記載の解析装置。 - 前記試験装置は、同一のウェハに形成された複数の前記被試験デバイスを試験し、
前記結果格納部は、前記判定結果を、前記被試験デバイスの前記ウェハ上の位置と更に対応付けて格納し、
前記合成制御部は、前記ウェハにおいて、前記計数部における計数結果が予め定められた個数以上である前記被試験デバイスと隣接して形成された前記被試験デバイスを更に前記合成部に通知し、当該被試験デバイスに対応する複数の前記判定結果に更に基づいて、前記合成結果を生成させる
請求項5に記載の解析装置。 - 前記試験装置は、同一のウェハに形成された複数の前記被試験デバイスを試験し、
前記結果格納部は、前記判定結果を、前記被試験デバイスの前記ウェハ上の位置と更に対応付けて格納し、
前記合成部は、予め指定された前記ウェハ上の位置に対応する前記被試験デバイスの判定結果に基づいて、前記合成結果を生成する
請求項1から6のいずれか1項に記載の解析装置。 - 前記ウェハ上の位置に基づいて、複数の前記被試験デバイスを複数のグループに分割する分割部を更に備え、
前記合成部は、前記グループ毎に前記合成結果を生成する
請求項6または7に記載の解析装置。 - 前記試験装置は、複数の前記被試験デバイスを順次試験し、
前記合成部は、新たな前記判定結果を取得する毎に、既に生成している前記合成結果に、当該判定結果を合成する
請求項1から8のいずれか1項に記載の解析装置。 - 同一の構成を有する複数の被試験デバイスを試験装置により試験した試験結果を解析する解析方法であって、
スキャンチェーンにより連結されて前記被試験デバイスに設けられる複数のフリップフロップに、前記被試験デバイスのスキャン試験を行うことにより格納されるデータを、それぞれの前記フリップフロップ毎に読み出した値と、期待値とを比較した判定結果を取得する取得段階と、
それぞれの前記フリップフロップの判定結果を、前記スキャンチェーンにおける位置と対応付けて格納する結果格納段階と、
前記スキャンチェーンにおける位置毎に、複数の前記被試験デバイスの前記フリップフロップの前記判定結果を合成した合成結果を生成する合成段階と、
前記合成結果を表示する表示段階と
を備える解析方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016794A JP5037826B2 (ja) | 2006-01-25 | 2006-01-25 | 解析装置および解析方法 |
PCT/JP2007/050949 WO2007086356A1 (ja) | 2006-01-25 | 2007-01-23 | 解析装置および解析方法 |
US11/657,381 US7529994B2 (en) | 2006-01-25 | 2007-01-24 | Analysis apparatus and analysis method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016794A JP5037826B2 (ja) | 2006-01-25 | 2006-01-25 | 解析装置および解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007198856A JP2007198856A (ja) | 2007-08-09 |
JP5037826B2 true JP5037826B2 (ja) | 2012-10-03 |
Family
ID=38309146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016794A Expired - Fee Related JP5037826B2 (ja) | 2006-01-25 | 2006-01-25 | 解析装置および解析方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7529994B2 (ja) |
JP (1) | JP5037826B2 (ja) |
WO (1) | WO2007086356A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7934784B2 (en) | 2007-07-31 | 2011-05-03 | Brother Kogyo Kabushiki Kaisha | Image recording apparatus |
JP2009052889A (ja) * | 2007-08-23 | 2009-03-12 | Yokogawa Electric Corp | 半導体試験システム |
KR20100103212A (ko) * | 2009-03-13 | 2010-09-27 | 삼성전자주식회사 | 복수개의 테스트 모듈을 구비하는 테스트 보드 및 이를 구비하는 테스트 시스템 |
JP6715198B2 (ja) * | 2017-02-20 | 2020-07-01 | キオクシア株式会社 | メモリ検査装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574733A (en) * | 1995-07-25 | 1996-11-12 | Intel Corporation | Scan-based built-in self test (BIST) with automatic reseeding of pattern generator |
JP3249040B2 (ja) | 1995-12-05 | 2002-01-21 | 株式会社アドバンテスト | スキャンテスト装置 |
US5881067A (en) * | 1997-01-28 | 1999-03-09 | Sun Microsystems, Inc. | Flip-flop design and technique for scan chain diagnosis |
US7500143B2 (en) * | 2000-05-05 | 2009-03-03 | Computer Associates Think, Inc. | Systems and methods for managing and analyzing faults in computer networks |
JP2001337138A (ja) * | 2000-05-30 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路用テスト回路装置およびこれを用いた半導体集積回路 |
US7139948B2 (en) * | 2003-03-28 | 2006-11-21 | Avago Technologies General Ip(Singapore) Pte. Ltd. | Method for determining the impact on test coverage of scan chain parallelization by analysis of a test set for independently accessible flip-flops |
JP4347751B2 (ja) * | 2004-06-07 | 2009-10-21 | 株式会社アドバンテスト | 不良解析システム及び不良箇所表示方法 |
US7353470B2 (en) * | 2005-02-14 | 2008-04-01 | On-Chip Technologies, Inc. | Variable clocked scan test improvements |
-
2006
- 2006-01-25 JP JP2006016794A patent/JP5037826B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-23 WO PCT/JP2007/050949 patent/WO2007086356A1/ja active Application Filing
- 2007-01-24 US US11/657,381 patent/US7529994B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7529994B2 (en) | 2009-05-05 |
WO2007086356A1 (ja) | 2007-08-02 |
JP2007198856A (ja) | 2007-08-09 |
US20070240022A1 (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9335277B2 (en) | Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method | |
KR101324349B1 (ko) | 반도체 결함 통합 투영 방법 및 반도체 결함 통합 투영 기능을 실장한 결함 검사 지원 장치 | |
US11669957B2 (en) | Semiconductor wafer measurement method and system | |
US20130108147A1 (en) | Inspection method and device therefor | |
US11054464B2 (en) | Test method and test device | |
KR102422220B1 (ko) | 데이터 처리 방법, 데이터 처리 장치, 및 데이터 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP5037826B2 (ja) | 解析装置および解析方法 | |
TW201533456A (zh) | 晶圓測試數據分析方法 | |
JP2020118689A (ja) | 試験測定装置及び論理値軌道セグメント検出方法 | |
JP2010237151A (ja) | Apd測定装置 | |
JP2005109056A (ja) | 半導体素子の検査装置 | |
US20130283227A1 (en) | Pattern review tool, recipe making tool, and method of making recipe | |
US11036470B2 (en) | Method for analyzing the performance of multiple test instruments measuring the same type of part | |
KR100940414B1 (ko) | 사이트 차이를 감소시키는 웨이퍼 테스트 방법 | |
US20210372944A1 (en) | Analysis apparatus and image creation method | |
US20230258692A1 (en) | Seamless spectrograms in a multi-channel test and measurement instrument | |
JP2005142384A (ja) | 検査データ解析プログラム | |
JP2001272438A (ja) | 故障箇所特定方法及び故障箇所特定装置 | |
Kovacs et al. | Improved pareto chart analysis for yield detractors’ identification | |
US20160266198A1 (en) | Method for ic testing bigdata analysis option value analysis | |
JP2017190993A (ja) | 測定結果報知装置、測定システムおよび測定結果報知方法 | |
JP2017187438A (ja) | 測定結果報知装置、測定システムおよび測定結果報知方法 | |
JP2012112900A (ja) | Apd測定表示装置及びapd測定表示方法 | |
JP2005252304A (ja) | 欠陥解析装置,検査システム、及び、検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |