[go: up one dir, main page]

TW201533456A - 晶圓測試數據分析方法 - Google Patents

晶圓測試數據分析方法 Download PDF

Info

Publication number
TW201533456A
TW201533456A TW103105453A TW103105453A TW201533456A TW 201533456 A TW201533456 A TW 201533456A TW 103105453 A TW103105453 A TW 103105453A TW 103105453 A TW103105453 A TW 103105453A TW 201533456 A TW201533456 A TW 201533456A
Authority
TW
Taiwan
Prior art keywords
coordinate
parameter
wafer
test
test data
Prior art date
Application number
TW103105453A
Other languages
English (en)
Inventor
Kun-Zhong Chen
Original Assignee
Signality System Engineering Co Ltd
Kun-Zhong Chen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signality System Engineering Co Ltd, Kun-Zhong Chen filed Critical Signality System Engineering Co Ltd
Priority to TW103105453A priority Critical patent/TW201533456A/zh
Priority to CN201410293051.8A priority patent/CN104851821A/zh
Priority to US14/486,002 priority patent/US20150235415A1/en
Publication of TW201533456A publication Critical patent/TW201533456A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T19/00—Manipulating 3D models or images for computer graphics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　　一種晶圓測試數據分析方法，係將測試之晶圓分成複數被測元件進行電性測試，並擷取被測元件於不同之參數下測得之數據；依據欲分析之結果為需求，在不同之參數中篩選出特定參數；定義一三維空間座標，包括代表第一參數之X座標軸、代表第二參數之Y座標軸以及代表第三參數之Z座標軸，該三維空間座標中以複數座標點X、Y、Z產生三維柱狀之立體化圖形之常態分佈圖，藉此構成本發明。

Description

晶圓測試數據分析方法
　　本發明係有關一種半導體製程，尤指一種晶圓測試數據分析方法。
　　在晶圓測試的過程中，被測元件之良率除了被測元件(device under test,DUT)之製程本身的問題外，也包含了其他的因素，例如測試機的問題，意即測試機台的探針未正確校正，或測試機台的程式並未以正確的測試參數為基礎，皆會影響被測元件之良率，惟上述晶圓測試之品管流程無法分析被測元件不合格的問題為製程本身或測試機台所致，便無法正確地解決被測元件不合格的問題，且合格被測元件的測試資料同樣無記錄可循，若最終產品有需要校正的話，便無法提供校正之相關數據。
　　本發明之主要目的，在於解決上述的問題而提供一種晶圓測試數據分析方法，藉由擷取晶圓之各被測元件的不同參數後，能在三維空間座標中依被測元件對應之座標點X、Y以及參數之數據為座標點Z繪成常態分佈圖，此常態分佈圖可依需求顯現欲知項目之分析結果，而有利於後續之分析及應用。
　　為達前述之目的，本發明係包括：
　　取得參數：將測試之晶圓分成複數被測元件，對該複數被測元件進行電性測試，並擷取各該被測元件於不同之參數下測得之數據；
　　篩選分析參數：依據欲分析之結果為需求，在前述不同之參數中篩選出特定參數；
　　繪製常態分佈圖：定義一三維空間座標，包括代表第一參數之X座標軸、代表第二參數之Y座標軸以及代表第三參數之Z座標軸，該三維空間座標中以複數座標點X、Y、Z產生三維柱狀之立體化圖形之常態分佈圖。
　　本發明之上述及其他目的與優點，不難從下述所選用實施例之詳細說明與附圖中，獲得深入了解。
　　當然，本發明在某些另件上，或另件之安排上容許有所不同，但所選用之實施例，則於本說明書中，予以詳細說明，並於附圖中展示其構造。
無
第1圖係本發明之被測元件在電性測試時產生之頻率為參數的立體晶圓實體位置分佈圖。
第2圖係本發明之被測元件在校正後電性測試時產生之頻率為參數的立體晶圓實體位置分佈圖。
第3圖係本發明之被測元件在電性測試時產生之電流為參數的立體晶圓實體位置分佈圖。
第4圖係本發明之被測元件在電性測試時於同一座標X、Y之被測元件未通過測試者之累計數量為參數的立體晶圓實體位置分佈圖。
第5圖係本發明之被測元件在電性測試時於同一座標X、Y之被測元件通過測試者之累計數量為參數的立體晶圓實體位置分佈圖。
第6圖係本發明之複數晶圓以一特定之分級條件繪成之立體長條圖。
第7圖係本發明之複數晶圓以複數特定之分級條件繪成之立體長條圖。
第8圖係本發明之複數晶圓以複數特定之分級條件及分組之組別繪成之立體長條圖。
　　請參閱第1圖至第8圖，圖中所示者為本發明所選用之實施例，此僅供說明之用，在專利申請上並不受此種實施例之限制。
　　本實施例提供一種晶圓測試數據分析方法，其係包括：
　　取得參數：將測試之晶圓分成複數被測元件，對該複數被測元件進行電性測試，並擷取各該被測元件於不同之參數下測得之數據；
　　篩選分析參數：依據欲分析之結果為需求，在前述不同之參數中篩選出特定參數；
　　繪製常態分佈圖：定義一三維空間座標，包括代表第一參數之X座標軸、代表第二參數之Y座標軸以及代表第三參數之Z座標軸，該三維空間座標中以複數座標點X、Y、Z產生三維柱狀之立體化圖形之常態分佈圖。
　　於本實施例中，該三維空間座標為透過電腦裝置將各該被測元件依晶圓之位置以及一特定參數之數據轉換，其中該X、Y座標軸為橫座標，該Z座標軸為縱座標，以橫座標定義各該被測元件之座標點X、Y，且以縱座標定義該特定參數之數據為座標點Z，於三維空間座標中依該複數被測元件個別對應之座標點X、Y、Z產生該常態分佈圖。
　　如第1圖所示，為一種依上述晶圓測試數據分析方法所製成之常態分佈圖，其係以單一晶圓為測試對象，圖中可見晶圓之各被測元件皆被定義一座標點X、Y，且於此常態分佈圖中，該參數係以各被測元件於電性測試時產生之頻率為例，而各該被測元件於電性測試時產生之頻率的數據即為各座標點Z。由第1圖所示之常態分佈圖，其為立體晶圓實體位置分佈圖(Parameter Location Map)，可迅速且清楚的得知，測試之晶圓的各被測元件於電性測試時產生之頻率有高低落差，在製程中有校正之必要。又如第2圖所示之常態分佈圖，其為立體晶圓實體位置分佈圖，係經製程校正後，各該被測元件於電性測試時產生之頻率的數據，亦可迅速且清楚的得知，測試之晶圓的各被測元件於電性測試時產生之頻率已相當接近。
　　如第3圖所示，為另一種依上述晶圓測試數據分析方法所製成之常態分佈圖，其為立體晶圓實體位置分佈圖，其同樣以單一晶圓為測試對象，圖中可見晶圓之各被測元件同樣皆被定義一座標點X、Y，且於此常態分佈圖中，該參數係以各被測元件於電性測試時產生之電流為例，而各該被測元件於電性測試時產生之電流的數據即為各座標點Z。
　　又如第4圖所示，為又一種依上述晶圓測試數據分析方法所製成之常態分佈圖，其為立體晶圓實體位置分佈圖，其係以複數片堆疊之晶圓為測試對象，圖中可見晶圓之同一座標X、Y之被測元件皆被定義一座標點X、Y，且於此常態分佈圖中，該參數係以各被測元件於電性測試時於同一座標X、Y之被測元件未通過測試者之累計數量為例，而各該被測元件於電性測試時於同一座標X、Y之被測元件未通過測試者之累計數量的數據即為各座標點Z。
　　再如第5圖所示，為再一種依上述晶圓測試數據分析方法所製成之常態分佈圖，其為立體晶圓實體位置分佈圖，其亦以複數片堆疊之晶圓為測試對象，圖中可見晶圓之同一座標X、Y之被測元件皆被定義一座標點X、Y，且於此常態分佈圖中，該參數係以各被測元件於電性測試時於同一座標X、Y之被測元件通過測試者之累計數量為例，而各該被測元件於電性測試時於同一座標X、Y之被測元件通過測試者之累計數量的數據即為各座標點Z。
　　再如第6至8圖所示，為另一型態之常態分佈圖，第6至8圖皆為立體長條圖(Bin_bar_Map)。第6圖中，係以一特定之分級(Binary)條件為X座標軸，而於Y座標軸為複數片晶圓，Z座標軸代表個數，由此立體長條圖可看出複數片晶圓在該特定之分級條件下之數據分佈狀況。又如第7圖所示，係以複數特定之分級(Binary)條件為X座標軸，而於Y座標軸同樣為複數片晶圓，Z座標軸同樣代表個數，此立體長條圖則可看出複數片晶圓在複數特定之分級條件下之數據分佈狀況。進一步如第8圖所示，係以複數特定之分級(Binary)條件為X座標軸，而於Y座標軸同樣為複數片晶圓，Z座標軸同樣代表個數，惟與第7圖之立體長條圖之差異在於，各被測元件因於電性測試時依不同測試探針有不同分組之組別，而在第8圖中，X座標軸之分級條件進一步篩選一特定組別下測試之各該被測元件的數據。
　　由上述之說明不難發現本發明之優點，在於：
　　1、依據晶圓測試結果的數據經由測試數據分析站分析後製成參數分佈圖，而可檢驗出數據的正確性。
　　2、前述參數分佈圖可由多片晶圓多批繪圖，或是可單片晶圓單批繪圖。
　　3、可計算出參數分佈圖中的群體標準差中位數以及平均數變異數。
　　4、可比較統計參數的品質管制要項，如標準差的中位數平均數的上下限。
　　5、可看出測試參數的趨勢為如何。
　　6、以被測元件為單位依照分類的測試結果，比較每個被測元件的統計參數可得知每個被測元件相互間的差異。
　　7、如第6至8圖所示之立體長條圖，係以晶圓為單位依照分級條件的測試結果繪出，其中可設定特定之一或複數分級條件或是全部分級條件繪製，藉此可輕易的比較每片晶圓相互間良率的差異，也可以輕易的比較每個被測元件相互間良率的差異。
　　以上所述實施例之揭示係用以說明本發明，並非用以限制本發明，故舉凡數值之變更或等效元件之置換仍應隸屬本發明之範疇。
　　由以上詳細說明，可使熟知本項技藝者明瞭本發明的確可達成前述目的，實已符合專利法之規定，爰提出專利申請。

Claims (8)

  1. 一種晶圓測試數據分析方法，包括：
    　　取得參數：將測試之晶圓分成複數被測元件，對該複數被測元件進行電性測試，並擷取各該被測元件於不同之參數下測得之數據；

    　　篩選分析參數：依據欲分析之結果為需求，在前述不同之參數中篩選出特定參數；

    　　繪製常態分佈圖：定義一三維空間座標，包括代表第一參數之X座標軸、代表第二參數之Y座標軸以及代表第三參數之Z座標軸，該三維空間座標中以複數座標點X、Y、Z產生三維柱狀之立體化圖形之常態分佈圖。
  2. 依請求項1所述之晶圓測試數據分析方法，其中，該三維空間座標為透過電腦裝置將各該被測元件依晶圓之位置以及一特定參數之數據轉換，其中該X、Y座標軸為橫座標，該Z座標軸為縱座標，以橫座標定義各該被測元件之座標點X、Y，且以縱座標定義該特定參數之數據為座標點Z，於三維空間座標中依該複數被測元件個別對應之座標點X、Y、Z產生該常態分佈圖。
  3. 依請求項2所述之晶圓測試數據分析方法，其中，該參數為各該被測元件在電性測試時產生之頻率。
  4. 依請求項2所述之晶圓測試數據分析方法，其中，該參數為各該被測元件在電性測試時產生之電流。
  5. 依請求項2所述之晶圓測試數據分析方法，其中，該參數為複數片堆疊之該晶圓於同一座標X、Y之被測元件未通過測試者之累計數量。
  6. 依請求項2所述之晶圓測試數據分析方法，其中，該參數為複數片堆疊之該晶圓於同一座標X、Y之被測元件通過測試者之累計數量。
  7. 依請求項2所述之晶圓測試數據分析方法，其中，該參數為各該被測元件依不同測試探針分組之組別。
  8. 依請求項1所述之晶圓測試數據分析方法，其中，該常態分佈圖為立體晶圓實體位置分佈圖或立體長條圖。
TW103105453A 2014-02-19 2014-02-19 晶圓測試數據分析方法 TW201533456A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103105453A TW201533456A (zh) 2014-02-19 2014-02-19 晶圓測試數據分析方法
CN201410293051.8A CN104851821A (zh) 2014-02-19 2014-06-25 一种晶圆测试数据分析方法
US14/486,002 US20150235415A1 (en) 2014-02-19 2014-09-15 Wafer test data analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103105453A TW201533456A (zh) 2014-02-19 2014-02-19 晶圓測試數據分析方法

Publications (1)

Publication Number Publication Date
TW201533456A true TW201533456A (zh) 2015-09-01

Family

ID=53798563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105453A TW201533456A (zh) 2014-02-19 2014-02-19 晶圓測試數據分析方法

Country Status (3)

Country Link
US (1) US20150235415A1 (zh)
CN (1) CN104851821A (zh)
TW (1) TW201533456A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105527558A (zh) * 2015-09-14 2016-04-27 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法
CN105589028A (zh) * 2015-09-14 2016-05-18 杭州长川科技股份有限公司 一种用于集成电路测试的系统及其扫描测试及显示方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376666B (zh) * 2018-03-16 2019-03-26 英特尔产品（成都）有限公司 一种晶圆芯片定位系统及定位方法
EP3968363A4 (en) * 2019-05-07 2023-07-26 Zhonghuan Advanced Semiconductor Materials Co., Ltd. METHOD AND SYSTEM FOR AUTOMATIC DETECTION AND CONTROL OF DEFECTS ON A WAFER
CN110990409A (zh) * 2019-12-02 2020-04-10 南京九芯电子科技有限公司 一种半导体器件量测数据的结构化处理方法
CN113297157B (zh) * 2020-02-24 2024-06-07 长鑫存储技术有限公司 机台文件处理方法及处理系统
CN113420842A (zh) * 2021-08-23 2021-09-21 晶芯成(北京)科技有限公司 晶圆测试数据处理方法
CN117952284B (zh) * 2024-03-27 2024-05-31 深圳市柠檬光子科技有限公司 挑片路径优化方法、装置、设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
JP3877952B2 (ja) * 1999-11-30 2007-02-07 ファブソリューション株式会社 デバイス検査装置および検査方法
TWI368962B (en) * 2008-07-04 2012-07-21 Inotera Memories Inc Method of fault detection and classification for wafer acceptance test
KR101335051B1 (ko) * 2009-11-20 2013-11-29 도꾸리쯔교세이호진상교기쥬쯔소고겡뀨죠 결함을 검사하는 방법, 결함의 검사를 행한 웨이퍼 또는 그 웨이퍼를 이용하여 제조된 반도체 소자, 웨이퍼 또는 반도체 소자의 품질관리 방법 및 결함검사 장치
CN102376599B (zh) * 2010-08-10 2014-04-09 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
CN102135597A (zh) * 2010-11-08 2011-07-27 上海集成电路研发中心有限公司 芯片参数测试的数据处理方法
CN202939275U (zh) * 2012-10-15 2013-05-15 深圳安博电子有限公司 晶圆ic测试设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105527558A (zh) * 2015-09-14 2016-04-27 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法
CN105589028A (zh) * 2015-09-14 2016-05-18 杭州长川科技股份有限公司 一种用于集成电路测试的系统及其扫描测试及显示方法
CN105589028B (zh) * 2015-09-14 2018-05-22 杭州长川科技股份有限公司 一种用于集成电路测试的系统及其扫描测试及显示方法
CN105527558B (zh) * 2015-09-14 2019-01-11 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法

Also Published As

Publication number Publication date
US20150235415A1 (en) 2015-08-20
CN104851821A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
TW201533456A (zh) 晶圓測試數據分析方法
TWI570654B (zh) Use the test data for quality control
US10685144B2 (en) Counterfeit microelectronics detection based on capacitive and inductive signatures
CN103855045B (zh) 晶圆上芯片参数的修调方法
TWI684000B (zh) 產生檢查配方的方法及其系統
CN105702595B (zh) 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法
CN104900551B (zh) 一种晶圆质量管控方法和装置
CN104062305B (zh) 一种集成电路缺陷的分析方法
JP6122965B2 (ja) 検査システム
CN115032493A (zh) 一种基于管芯参数显示的晶圆测试方法及系统
CN103336239B (zh) 晶圆测试的方法
CN107038697A (zh) 用于诊断半导体晶圆的方法和系统
US6392434B1 (en) Method for testing semiconductor wafers
CN104538327B (zh) 一种修调方法
TW201407395A (zh) 產生用於製造工具之配方之方法及其系統
CN101493494B (zh) 晶圆的测试方法与系统
CN105527596B (zh) 一种晶圆验收测试机台加压校准方法
JP5037826B2 (ja) 解析装置および解析方法
CN116819280A (zh) 一种基于zpat算法的芯片的异常识别方法及装置
CN103592613B (zh) 测试校正仪、测试系统及测试方法
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法
KR100940414B1 (ko) 사이트 차이를 감소시키는 웨이퍼 테스트 방법
TWI591355B (zh) 晶圓測試流程
WO2023035409A1 (zh) 测试数据的评估方法、系统、晶圆测试系统及存储介质
Sivchenko Development of methods for the analysis of defects in the gate dielectric on the test structures in the wafers