JP4307902B2 - 光学素子実装パッケージ、光電気複合実装配線基板 - Google Patents
光学素子実装パッケージ、光電気複合実装配線基板 Download PDFInfo
- Publication number
- JP4307902B2 JP4307902B2 JP2003138011A JP2003138011A JP4307902B2 JP 4307902 B2 JP4307902 B2 JP 4307902B2 JP 2003138011 A JP2003138011 A JP 2003138011A JP 2003138011 A JP2003138011 A JP 2003138011A JP 4307902 B2 JP4307902 B2 JP 4307902B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- main
- substrate
- light
- optical element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子や受光素子等といった光学素子を実装したパッケージ、及び、かかるパッケージを主配線基板に実装してなる光電気複合実装配線基板に関するものである。
【０００２】
【従来の技術】
近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上という情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内の配線基板間での接続、配線基板内の半導体チップ間での接続、半導体チップ内での接続など、比較的短い距離における信号伝達経路に関しても、高速で信号を伝送することが近年望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光ファイバや光導波路を用いた光伝送へと移行することが理想的であると考えられている。
【０００３】
特に光導波路は、光ファイバと比較して配線自由度が高い等の利点を有することから、近年注目を集めている。それゆえ最近では、光導波路を主基板の表面に対してほぼ平行な状態で接合した構造の主配線基板が提案されるに至っている。この種の主配線基板には、光学素子を備える光学素子実装パッケージが実装される（例えば、特許文献１参照）。前記特許文献１では、光学素子を実装したパッケージを主配線基板上にはんだバンプにて接続してリフローする際のセルフアライメント作用により、パッケージと主配線基板とを所定の位置に配置できる、という技術が開示されている。より詳細には、リフロー時のアライメント作用によって、パッケージ側にある光学素子と、主配線基板側にある光導波路の端部の光路変換部との位置合わせ（光軸合わせ）が行われる、という技術が開示されている。
【０００４】
【特許文献１】
特開２００２−２３７６８４号公報（段落［００３５］等）
【０００５】
【発明が解決しようとする課題】
ところが、上記特許文献１に記載の従来技術の場合、パッケージ実装時の位置合わせをシビアに行わないと、光学素子と光路変換部との間で光軸ズレが発生し、ひいては光の伝送ロスの増大につながってしまう。しかしながら、上記従来技術では、光学素子と光路変換部との光軸合わせを、リフロー時のアライメント作用により消極的に行っているに過ぎないため、位置合わせ精度の向上にはおのずと限界がある。よって、今後予想される高速度化・高密度化等に十分に対応できないものと考えられる。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、光学素子と光路変換部との間での光軸ズレを抑え、光の伝送ロスが小さい光学素子実装パッケージ、光電気複合実装配線基板を提供することにある。
【０００７】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備え、主基板に設けられた複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置可能であることを特徴とする光学素子実装パッケージがある。
さらに、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記基材下面から突出する金属部材と、前記金属部材の側面に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備え、主基板に設けられた複数の光導波路間にできる有底の凹部に嵌合した状態で、前記金属部材が配置可能であることを特徴とする光学素子実装パッケージがある。
【０００８】
また、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備えた光学素子実装パッケージ、並びに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備え、前記主面側に前記光学素子実装パッケージが実装された主配線基板を含んで構成され、前記複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置されていることを特徴とする光電気複合実装配線基板がある。
さらに、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記基材下面から突出する金属部材と、前記金属部材の側面に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備えた光学素子実装パッケージ、並びに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備え、前記主面側に前記光学素子実装パッケージが実装された主配線基板を含んで構成され、前記複数の光導波路間にできる有底の凹部に嵌合した状態で、前記金属部材が配置されていることを特徴とする光電気複合実装配線基板がある。
【０００９】
従って、これらの発明において例えば発光面から発せられた光は、光インターポーザの第１端側に入射して光透過部を通り抜けた後、第２端側から出射する。第２端側から出射した光は、第２端側に設けられた光路変換部にて進行方向を変え、主配線基板側の光導波路に向かって進行する。逆に、主配線基板側の光導波路から発せられた光は、第２端側に設けられた光路変換部にて進行方向を変え、光インターポーザの第２端側に入射する。第２端側に入射した光は、光インターポーザの光透過部を通り抜けた後、第１端側から出射し、受光面に到達する。そして本発明では、光路変換部を主配線基板側ではなくパッケージ側にあらかじめ設けた構成を採用している。それゆえ、光学素子及び光路変換部をそれぞれ正しい位置に設けておけば、両者の相対位置関係はパッケージ実装時の位置合わせ精度に影響を受けることなくそのまま維持される。従って、少なくとも第１端から第２端への光透過部と光路変換部との間で光軸ズレが起こらず、結果として光の伝送ロスが小さい光学素子実装パッケージ、光電気複合実装配線基板を実現することができる。
【００１０】
本発明の光学素子実装パッケージは、１つまたは２つ以上の光学素子を備えている。かかる光学素子としては、発光面内に１つまたは２つ以上の発光部を有する発光素子、受光面内に１つまたは２つ以上の受光部を有する受光素子の２つに大別される。発光面内に発光部を有する光学素子（即ち発光素子）としては、例えば、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザダイオード（Laser Diode ；ＬＤ）、面発光レーザ（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）等を挙げることができる。これらの発光素子は、入力した電気信号を光信号に変換した後、その光信号を発光部から出射する機能を備えている。一方、受光面内に受光部を有する光学素子（即ち受光素子）としては、例えば、ｐｉｎフォトダイオード（pin Photo Diode；pin ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）等を挙げることができる。これらの受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。前記光学素子は発光部及び受光部の両方を有するものであってもよい。前記光学素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＧａＡｌＡｓなどを挙げることができる。
【００１１】
本発明の光学素子実装パッケージは光インターポーザを備えている。光インターポーザは、前記光学素子の前記受光面または前記発光面と対向して配置される第１端、前記第１端とは反対側に位置する第２端を有している。なお、前記第１端及び前記第２端を有するものであれば、光インターポーザの形状や大きさ等は特に限定されない。かかる光インターポーザは、前記第１端及び前記第２端を連通する複数の光透過部を有しており、それらの光透過部があることにより光が第１端と第２端との間を伝搬できるようになっている。例えば、光透過部は、光インターポーザ本体に第１端及び第２端を連通させる貫通孔を複数かつ平行に設けること等によって形成される。前記貫通孔は空洞状であってもよいほか、内部に光透過性材料（例えば透明な樹脂材料など）が充填されていてもよい。なお、光インターポーザ本体に使用する材料は特に限定されず、樹脂、セラミック、金属、ガラス等から任意に選択することができる。ただし、隣接した光透過部間での光の相互干渉を避けるために、光不透過性の材料を選択することが望ましい。
【００１２】
本発明の光学素子実装パッケージは、光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部を、光インターポーザの第２端側に備えている。前記光路変換部においては、例えば、第２端の表面に直交する方向（即ち主基板の主面に直交する方向）から来た光の進行方向が、第２端の表面に沿った方向（即ち主基板の主面に沿った方向）に変換される。または、第２端の表面に沿った方向（即ち主基板の主面に沿った方向）から来た光の進行方向が、第２端の表面に直交した方向（即ち主基板の主面に直交した方向）に変換される。光路変換部にて光路変換される際の角度は９０°のみに限定されず、例えば６０°や４５°等であってもよい。かかる光路変換部の形成方法は特に限定されないが、例えば、第２端の表面上に光透過層を形成し、その光透過層に光路変換部を設けること等が好適である。この方法によれば、比較的簡単に光路変換部を形成することができるからである。この場合において具体的には、第２端の表面上に形成された光透過層に略Ｖ字状の切れ込み部を設け、その切れ込み部の内壁面に金属を付着させて反射面とした構造にすることが好ましい。前記金属としては、光沢を有する金属（例えば、金、銀、銅、ニッケル、ロジウム等）が好適である。そのほか、例えば、反射面を有する金属部材（金属バンプなど）を第２端側の表面上に突設した構造としてもよい。前記光透過層としては、例えば、透明な樹脂からなる層が好適である。
【００１３】
本発明の光学素子実装パッケージは基材を備えており、その基材には光学素子、光インターポーザ、あるいは光学素子及び光インターポーザの両方が支持されている。具体的には、例えば基材に設けた貫通支持穴に光インターポーザを嵌め込んで支持させ、その光インターポーザの第１端の表面に光学素子を接着等して支持させるようにしてもよい。また、貫通支持穴を持たない基材の片側面に光学素子を接着等して支持させ、その光学素子の発光面または受光面に第１端を対向させた状態で光インターポーザを接着等して支持させるようにしてもよい。
【００１４】
前記基材は、例えば、樹脂、セラミック、金属などを主材料としている。かかる主材料は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。基材に好適な樹脂材料としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等がある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。基材に好適なセラミック材料としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、窒化ほう素、ベリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック、ムライト等がある。基材に好適な金属材料としては、例えば、銅板や銅合金板、銅以外の金属単体や銅以外の合金がある。
【００１５】
かかる基材は、絶縁層と、電気信号が伝搬する導体回路とを備えた配線基板であることがよい。前記導体回路は基材表面に形成されていてもよく、基材内部に形成されていてもよい。これらの導体回路の層間接続を図るために、基材内部にビアホール導体が形成されていてもよい。なお、かかる導体回路やビアホール導体は、例えば、金属めっき、導電性金属ペーストの印刷や充填などの手法により形成される。なお、このような配線基板に加えて、例えば、樹脂絶縁層と導体回路とを交互に積層してなるビルドアップ層を、基材上に備えるビルドアップ配線基板を用いることも許容される。基材の有する導体回路に対し、光学素子は、ワイヤボンディング、フリップチップボンディング、異方導電性材料を用いた手法などによって電気的に接続される。
【００１６】
前記基材の表面上において光学素子の近傍には、例えば、光学素子とは別に電子部品などが実装されていてもよい。かかる電子部品としては、例えば、発光素子を動作させるドライバＩＣとして機能する半導体集積回路チップや、受光素子を動作させるレシーバＩＣとして機能する半導体集積回路チップなどを挙げることができる。これ以外の電子部品としては、例えば、半導体パッケージやチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などでもよい。実装される電子部品は、能動部品であっても受動部品であってもよい。これらの電子部品は、いずれも基材の有する導体回路に電気的に接続されている。
【００１７】
本発明の光電気複合実装配線基板は、上記の光学素子実装パッケージに加えて、さらに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備えている。
【００１８】
前記主基板は、例えば、樹脂、セラミック、金属などを主材料として構成された配線基板であって、絶縁層と、電気信号が伝搬する導体回路とを備えている。前記光導波路は、光信号が伝搬する光路となるコアと、そのコアを取り囲むクラッドとを有している。前記コアは主基板の主面に沿って延びている。光導波路には有機系のものと無機系のものとがあり、本発明ではどちらも使用することができる。例えば、有機系光導波路の好適例としては、コア及びクラッドをともにポリマ材料で構成したフィルム状の光導波路などがある。前記ポリマ材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂などを選択することができ、具体的には、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、ポリオレフィン系樹脂などが好適である。コアを形成する材料及びクラッドを形成する材料はいずれも透光性を有することがよい。コアを形成する材料は、クラッドを形成する材料よりも数％ほど屈折率が高くなるように設定される。コア及びクラッドの厚さはそれぞれ数μｍ〜数十μｍ程度に設定される。従って、光導波路の厚さは数十μｍ〜百数十μｍ程度となっている。
【００１９】
光入射部または光出射部である前記複数の光導波路の端部は、所定距離を隔てて互いに対峙した状態で配置されることがよく、この場合それらの間には数十μｍ〜百数十μｍ程度の深さの凹部ができる。前記光透過層は、複数の光導波路間にできる凹部に嵌合した状態で配置されることがよい。その理由は、凹部に対して光透過層を嵌合させるようにすれば、光学素子実装パッケージと光導波路との位置合わせを確実にかつ簡単に行うことができるからである。このことは、光の伝送ロスが小さい光電気複合実装配線基板の実現に寄与する。なお、光透過層の主基板接触面は基材の表面から突出していることがよく、この構成であると主基板接触面が前記基材の表面から突出していない構成に比べて光透過層を凹部に嵌合させやすくなる。
【００２０】
【発明の実施の形態】
［第１の実施の形態］
【００２１】
以下、本発明を具体化した第１の実施形態の光電気複合実装配線基板１０を図１〜図４に基づき詳細に説明する。図１は、光電気複合実装配線基板１０を全体的に示した概略断面図である。図２は、主配線基板１１の主面上に実装されたＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）を示す概略断面図である。図３は、ＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）に使用される光インターポーザ７０の平面図である。図４は、ＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）を主配線基板１１の主面上に実装する工程を説明するための概略断面図である。
【００２２】
図１に示されるように、本実施形態の光電気複合実装配線基板１０は、光学素子実装パッケージの一種であるＶＣＳＥＬパッケージ５１や各種の電気部品を、主配線基板１１上に複合的に実装した構造を有している。主配線基板１１は、上面１２（主面）及び下面１３を有する略矩形状の樹脂製板部材である。主配線基板１１は、いわゆる多層配線基板であって、内層に金属配線層からなる導体回路１６を備えている。この主配線基板１１はビアホール導体（図示略）も備えており、層の異なる導体回路１６同士がビアホール導体を介して層間接続されている。主配線基板１１の上面１２（主面）には複数のパッド１４が設けられている。それらのパッド１４上には、ＩＣチップ１５等を始めとする各種の電子部品の端子が、はんだバンプ１７を介して接合されている。これらの電子部品に対しては、主配線基板１１の導体回路１６等を介して電流（電気信号）が流れるようになっている。
【００２３】
図１，図２に示されるように、主配線基板１１の上面１２（主面）には、一対の長尺状のポリマ光導波路フィルム３１（光導波路）が、図示しない接着剤層を介して接合されている。これらのフィルム３１は、コア３３及びそれを上下から取り囲むクラッド３２を有している。実質的にコア３３は光信号が伝搬する光路となる。本実施形態の場合、コア３３及びクラッド３２は、屈折率等の異なる透明なポリマ材料、具体的には屈折率等の異なるＰＭＭＡ（ポリメチルメタクリレート）により形成されている。１つのフィルム３１の有するコア３３は４つであって、それらは直線的にかつ平行に延びるように形成されている。コア３３を形成する材料は、クラッド３２を形成する材料よりも数％ほど屈折率が高くなるように設定される。コア３３及びクラッド３２の厚さはそれぞれ約５０μｍであり、フィルム３１の厚さは約１５０μｍに設定されている。
【００２４】
一対のポリマ光導波路フィルム３１の一方の端部（内側の端部）は、上面１２（主面）に対して垂直に切り立った光入射部３５となっている。これら光入射部３５同士は、所定距離を隔てて互いに対峙した状態で配置され、両者の間には約１５０μｍ程度の深さの凹部１９が生じている。かかる凹部１９の幅は、光インターポーザ７０の幅と等しいかまたはそれよりも若干大きくなるように設定されている。一対のポリマ光導波路フィルム３１の他方の端部（外側の端部）は、上面１２（主面）に対して約４５°の傾斜面が設けられるとともに、その傾斜面には金属材料によって光路変換ミラー３４が形成されている。
【００２５】
図１に示されるように、一対のポリマ光導波路フィルム３１の他方の端部（外側の端部）の周囲には複数のパッド１４が設けられ、それらのパッド１４上には受光素子であるフォトダイオード４１がはんだバンプ１７を介して接合されている。このフォトダイオード４１は下側に受光面４４を備えており、その受光面４４の略中央部には受光部４２が配置されている。かかる受光部４２は、ポリマ光導波路フィルム３１からの光を下方向から受けるべく、光路変換ミラー３４の直上位置に配置されている。
【００２６】
次に、図２，図３に基づいてＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）の構造について説明する。このＶＣＳＥＬパッケージ５１を構成する基材５２は、導体回路及びビアホール導体（いずれも図示略）を有する樹脂製配線基板である。図２に示されるように、かかる基材５２は、基材上面５３及び基材下面５４を連通させる略矩形状の貫通支持穴５７を中央部に備えている。基材下面５４において貫通支持穴５７の周囲には段部５５が形成されるとともに、基材下面５４の外周部には複数のはんだバンプ５６が接合されている。略矩形状の貫通支持穴５７には、同じく略矩形状の光インターポーザ７０の第１端７２側が嵌め込まれた状態で接着されている。つまり、基材５２によって光インターポーザ７０が直接的に支持されている。光インターポーザ７０の第１端７２の表面は基材上面５３と面一の状態となっている。一方、光インターポーザ７０の第２端７３の表面は基材下面５４からある程度突出した状態となっている。
【００２７】
図３に示されるように、本実施形態の光インターポーザ７０を構成する光インターポーザ本体７１は、例えばエポキシ樹脂等のような樹脂材料を用いて形成されている。光インターポーザ本体７１には、第１端７２及び第２端７３を連通させる貫通孔７４（光透過部）が４個×２列（合計８個）配置されている。これらの貫通孔７４（光透過部）の内壁面には銅や金などからなる金属めっきが施されるとともに、貫通孔７４（光透過部）の内部にはアクリル樹脂等のように光透過性の高い樹脂からなる充填材７５が充填されている。なお、金属めっきを施しておくと、光が貫通孔７４（光透過部）の内壁面にて反射されるため、貫通孔７４（光透過部）からの光の外部漏出に起因する光の伝送ロスが低減される。また、隣接した貫通孔７４間での光の相互干渉も未然に回避される。
【００２８】
図２に示されるように、光インターポーザ７０の第１端７２の表面上には、光学素子（発光素子）の一種であるＶＣＳＥＬ６１が発光面６４を対向させた状態で接合されている。ＶＣＳＥＬ６１における発光面６４には、発光部６２が４個×２列（合計８個）配置されている。各々の発光部６２は各貫通孔７４（光透過部）の上側開口部にそれぞれ位置している。これらの発光部６２は、図１，図２の下側に向けて所定波長のレーザ光を出射するようになっている。ＶＣＳＥＬ６１の有する複数の端子（図示略）は、基材上面５３に形成された導体回路（図示略）に対して例えばボンディングワイヤ等の導体を介して電気的に接続されている。基材上面５３においてＶＣＳＥＬ６１の近傍には、図示しないドライバＩＣ等の電子部品が実装されている。ＶＣＳＥＬ６１及びドライバＩＣは樹脂封止材６３によって覆われることで封止されている。
【００２９】
一方、光インターポーザ７０の第２端７３の表面上には、ポリマ光導波路フィルム３１の厚さと同程度の厚さを有する透明樹脂層７６（光透過層）が全体的に設けられている。透明樹脂層７６（光透過層）における所定箇所には、内角が約４５°に設定された直線状のＶ字溝７８が切れ込み形成されている。Ｖ字溝７８の深さは透明樹脂層７６（光透過層）の厚さの２／３倍程度に設定されている。Ｖ字溝７８の内壁面には、金、ロジウム等の金属薄膜からなり光を全反射しうる光路変換部７７が形成されている。
【００３０】
図１，図２に示されるように、凹部１９の周囲には複数のパッド１４が設けられ、それらのパッド１４上にはＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）の各はんだバンプ５６が接合されている。その結果、ＶＣＳＥＬ６１やドライバＩＣには、パッド１４、はんだバンプ５６、ビアホール導体、導体回路を介して、電気信号や電源電流が供給可能となっている。このようなパッケージ実装状態では、光インターポーザ７０の第２端７３側（より正確には第２端７３上の透明樹脂層７６）が、凹部１９に嵌合した状態で配置されている。これによりＶＣＳＥＬパッケージ５１が主配線基板１１の上面１２（主面）に沿った方向に位置ずれしにくくなっている。
【００３１】
上記のように構成された光電気複合実装配線基板１０の一般的な動作について簡単に述べておく。
【００３２】
ドライバＩＣからＶＣＳＥＬ６１に電気信号が出力されると、ＶＣＳＥＬ６１は入力した電気信号を光信号（レーザ光）に変換した後、その光信号を発光部６２から出射する。発光部６２から出射した光信号は、光インターポーザ７０の第１端７２側に入射し、貫通孔７４を通り抜けて、第２端７３側から出射する。第２端７３側には光路変換部７７が設けられているため、第２端７３側から出射した光は進行方向が約９０°変換される。つまり、主基板２１の主面１２に直交する方向から来た光信号の進行方向が、主基板２１の主面１２に沿った方向に変換される。その後、光は透明樹脂層７６を通り抜け、ポリマ光導波路フィルム３１の光入射部３５からコア３３内に入射する。コア３３を伝搬して光路変換ミラー３４に到った光信号は、そこで進行方向が約９０°変換され、上方に向かうようになる。そして、光信号は受光部４２に入射する。フォトダイオード４１は受光した光信号を電気信号に変換し、変換した電気信号を主基板２１上のさらに別のＩＣチップ１５等に出力するようになっている。
【００３３】
次に、上記構成のＶＣＳＥＬパッケージ５１、光電気複合実装配線基板１０の製造方法を簡単に説明する。
【００３４】
ＶＣＳＥＬパッケージ５１は例えば以下の手順で製造される。光インターポーザ７０の作製方法について述べる。まず、光インターポーザ本体７１にドリル加工やレーザ加工等を行って複数の貫通孔７４を形成した後、それらの貫通孔７４内に充填材７５を充填して硬化させる。さらに、光インターポーザ本体７１の第２端７３の表面に所定厚さの透明樹脂層７６を形成した後、透明樹脂層７６を断面略Ｖ字のダイシングブレードを用いてダイシング加工してＶ字溝７８を形成する。そして、このＶ字溝７８の内壁面にスパッタ等を施し、光路変換部７７とする。このほか、透明樹脂板の片側面にダイシング加工及びスパッタを施して光路変換部７７付きの透明樹脂層７６をあらかじめ形成し、その透明樹脂層７６を光インターポーザ本体７１の第２端７３の表面に接合するという方法でもよい。
【００３５】
次に、このように作製された光インターポーザ７０を基材５２に支持させる。本実施形態の基材５２は、導体回路やビアホール導体等を備える配線基板であり、従来周知のプリント配線基板の製造プロセスに従って作製可能である。基材５２の略中央部には、例えばざぐり加工等によって貫通支持穴５７をあらかじめ形成しておく。貫通支持穴５７の形成は、導体回路やビアホール導体等を形成する前の段階で行われてもよい。そして、光インターポーザ７０の第１端７２を貫通支持穴５７内に嵌め込むとともに、接着剤を用いて両者を強固に接合するようにする。そして、光インターポーザ７０の第１端７２の表面上にＶＣＳＥＬ６１を位置合わせして接着し、さらにワイヤボンディングを行ってＶＣＳＥＬ６１側の端子と貫通支持穴５７周囲の導体回路とを接続する。その後、樹脂封止材６３によってＶＣＳＥＬ６１等を樹脂封止した後、基材下面５４にはんだバンプ５６を設け、ＶＣＳＥＬパッケージ５１を完成させる。
【００３６】
そして、従来公知の手法により作製した主配線基板１１を用意し、その上面１２（主面）の表面上に従来公知の手法により作製したポリマ光導波路フィルム３１を接着しておく。前記ポリマ光導波路フィルム３１には、スパッタ等によってあらかじめ光路変換ミラー３４が形成されている。
【００３７】
続くパッケージ実装工程では以下の手順でＶＣＳＥＬパッケージ５１を実装する。まず、光インターポーザ７０の第２端７３または凹部１９の内面に、あらかじめ接着剤を設けておく。そして、図４に示されるように、光インターポーザ７０の第２端７３を凹部１９に嵌合させるようにする。このとき、ＶＣＳＥＬパッケージ５１の各はんだバンプ５６はパッド１４上に載置される。なお、第２端７３は基材下面５４から突出しており、凹部１９に対して比較的容易に嵌合しうる。つまり、第２端７３と凹部１９との嵌合をもって、ＶＣＳＥＬパッケージ５１とポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。さらに、パッド１４上にＩＣチップ１５やフォトダイオード４１を載置してはんだリフローを行う。その結果、ＶＣＳＥＬパッケージ５１、ＩＣチップ１５、フォトダイオード４１が主配線基板１１上に実装され、図１に示す所望の光電気複合実装配線基板１０が完成する。
【００３８】
従って、本実施形態によれば以下のような効果を得ることができる。
【００３９】
（１）本実施形態では、光路変換部７７を主配線基板１１側ではなくＶＣＳＥＬパッケージ５１側にあらかじめ設けた構成を採用している。それゆえ、ＶＣＳＥＬ６１及び光路変換部７７をそれぞれ正しい位置に設けておけば、両者の相対位置関係はパッケージ実装時の位置合わせ精度に影響を受けることなくそのまま維持される。従って、ＶＣＳＥＬ６１と光路変換部７７との間での光軸ズレが抑えられる。よって、光の伝送ロスが小さいＶＣＳＥＬパッケージ５１、ひいては光の伝送ロスが小さい光電気複合実装配線基板１０を実現可能となる。
【００４０】
（２）本実施形態では、光インターポーザ７０の第２端７３側に対する透明樹脂層７６の形成、Ｖ字溝７８の加工及び金属薄膜の付着により、光路変換部７７を形成しているため、比較的簡単にかつ低コストで所望のＶＣＳＥＬパッケージ５１を製造することができる。
【００４１】
（３）光インターポーザ７０の第２端７３は、ＶＣＳＥＬパッケージ５１の基材下面５４から突出するとともに、一対のポリマ光導波路フィルム３１間にできる凹部１９に対して嵌合された状態で配置される。従って、ＶＣＳＥＬパッケージ５１と一対のポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。このことは、光の伝送ロスが小さい光電気複合実装配線基板１０の実現に寄与する。
［第２の実施の形態（参考例）］
【００４２】
次に、本発明に属するものではないが、図５に基づいて第２の実施形態を参考例として示す。ここでは、第１の実施形態と相違する点について説明する反面、第１の実施形態と同じ点については共通の部材番号を付すのみとする。
【００４３】
本実施形態ではＶＣＳＥＬパッケージ８１の構成が第１実施形態のものと異なっており、より詳細には光路変換部の構成が第１実施形態のものと異なっている。即ち、図５に示されるように、光インターポーザ７０の第２端７３の表面には金属部材８３が接着されており、その金属部材８３の有する約４５°の傾斜面が実質的に光路変換部８２となっている。そして、本実施形態のＶＣＳＥＬパッケージ８１についても、光インターポーザ７０の第２端７３が、一対のポリマ光導波路フィルム３１間にできる凹部１９に対して嵌合された状態で配置される。従って、ＶＣＳＥＬパッケージ８１と一対のポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。
【００４４】
なお、本発明の実施形態は第１の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内で任意に変更できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明を具体化した一実施形態の光電気複合実装配線基板を示す全体概略断面図。
【図２】第１実施形態の光電気複合実装配線基板の要部を示す部分拡大断面図。
【図３】第１実施形態の光電気複合実装配線基板における光学素子実装パッケージに使用される光インターポーザを示す平面図。
【図４】第１実施形態の光学素子パッケージを主配線基板に実装する際の様子を示す部分拡大断面図。
【図５】光学素子実装パッケージの構成が異なる第２実施形態の光電気複合実装配線基板を示す部分拡大断面図。
【符号の説明】
１０…光電気複合実装配線基板
１１…主配線基板
１２…主面としての上面
１９…凹部
２１…主基板
３１…光導波路としてのポリマ光導波路フィルム
４１…光学素子（受光素子）としてのフォトダイオード
４４…受光面
５１，８１…光学素子実装パッケージとしてのＶＣＳＥＬパッケージ
５２…基材
６１…光学素子（発光素子）としてのＶＣＳＥＬ
６４…発光面
７０…光インターポーザ
７２…（光インターポーザの）第１端
７３…（光インターポーザの）第２端
７４…光透過部としての貫通孔
７６…光透過層
７７，８２…光路変換部
【発明の属する技術分野】
本発明は、発光素子や受光素子等といった光学素子を実装したパッケージ、及び、かかるパッケージを主配線基板に実装してなる光電気複合実装配線基板に関するものである。
【０００２】
【従来の技術】
近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上という情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内の配線基板間での接続、配線基板内の半導体チップ間での接続、半導体チップ内での接続など、比較的短い距離における信号伝達経路に関しても、高速で信号を伝送することが近年望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光ファイバや光導波路を用いた光伝送へと移行することが理想的であると考えられている。
【０００３】
特に光導波路は、光ファイバと比較して配線自由度が高い等の利点を有することから、近年注目を集めている。それゆえ最近では、光導波路を主基板の表面に対してほぼ平行な状態で接合した構造の主配線基板が提案されるに至っている。この種の主配線基板には、光学素子を備える光学素子実装パッケージが実装される（例えば、特許文献１参照）。前記特許文献１では、光学素子を実装したパッケージを主配線基板上にはんだバンプにて接続してリフローする際のセルフアライメント作用により、パッケージと主配線基板とを所定の位置に配置できる、という技術が開示されている。より詳細には、リフロー時のアライメント作用によって、パッケージ側にある光学素子と、主配線基板側にある光導波路の端部の光路変換部との位置合わせ（光軸合わせ）が行われる、という技術が開示されている。
【０００４】
【特許文献１】
特開２００２−２３７６８４号公報（段落［００３５］等）
【０００５】
【発明が解決しようとする課題】
ところが、上記特許文献１に記載の従来技術の場合、パッケージ実装時の位置合わせをシビアに行わないと、光学素子と光路変換部との間で光軸ズレが発生し、ひいては光の伝送ロスの増大につながってしまう。しかしながら、上記従来技術では、光学素子と光路変換部との光軸合わせを、リフロー時のアライメント作用により消極的に行っているに過ぎないため、位置合わせ精度の向上にはおのずと限界がある。よって、今後予想される高速度化・高密度化等に十分に対応できないものと考えられる。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、光学素子と光路変換部との間での光軸ズレを抑え、光の伝送ロスが小さい光学素子実装パッケージ、光電気複合実装配線基板を提供することにある。
【０００７】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備え、主基板に設けられた複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置可能であることを特徴とする光学素子実装パッケージがある。
さらに、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記基材下面から突出する金属部材と、前記金属部材の側面に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備え、主基板に設けられた複数の光導波路間にできる有底の凹部に嵌合した状態で、前記金属部材が配置可能であることを特徴とする光学素子実装パッケージがある。
【０００８】
また、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備えた光学素子実装パッケージ、並びに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備え、前記主面側に前記光学素子実装パッケージが実装された主配線基板を含んで構成され、前記複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置されていることを特徴とする光電気複合実装配線基板がある。
さらに、上記課題を解決するための別の手段としては、受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記基材下面から突出する金属部材と、前記金属部材の側面に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備えた光学素子実装パッケージ、並びに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備え、前記主面側に前記光学素子実装パッケージが実装された主配線基板を含んで構成され、前記複数の光導波路間にできる有底の凹部に嵌合した状態で、前記金属部材が配置されていることを特徴とする光電気複合実装配線基板がある。
【０００９】
従って、これらの発明において例えば発光面から発せられた光は、光インターポーザの第１端側に入射して光透過部を通り抜けた後、第２端側から出射する。第２端側から出射した光は、第２端側に設けられた光路変換部にて進行方向を変え、主配線基板側の光導波路に向かって進行する。逆に、主配線基板側の光導波路から発せられた光は、第２端側に設けられた光路変換部にて進行方向を変え、光インターポーザの第２端側に入射する。第２端側に入射した光は、光インターポーザの光透過部を通り抜けた後、第１端側から出射し、受光面に到達する。そして本発明では、光路変換部を主配線基板側ではなくパッケージ側にあらかじめ設けた構成を採用している。それゆえ、光学素子及び光路変換部をそれぞれ正しい位置に設けておけば、両者の相対位置関係はパッケージ実装時の位置合わせ精度に影響を受けることなくそのまま維持される。従って、少なくとも第１端から第２端への光透過部と光路変換部との間で光軸ズレが起こらず、結果として光の伝送ロスが小さい光学素子実装パッケージ、光電気複合実装配線基板を実現することができる。
【００１０】
本発明の光学素子実装パッケージは、１つまたは２つ以上の光学素子を備えている。かかる光学素子としては、発光面内に１つまたは２つ以上の発光部を有する発光素子、受光面内に１つまたは２つ以上の受光部を有する受光素子の２つに大別される。発光面内に発光部を有する光学素子（即ち発光素子）としては、例えば、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザダイオード（Laser Diode ；ＬＤ）、面発光レーザ（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）等を挙げることができる。これらの発光素子は、入力した電気信号を光信号に変換した後、その光信号を発光部から出射する機能を備えている。一方、受光面内に受光部を有する光学素子（即ち受光素子）としては、例えば、ｐｉｎフォトダイオード（pin Photo Diode；pin ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）等を挙げることができる。これらの受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。前記光学素子は発光部及び受光部の両方を有するものであってもよい。前記光学素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＧａＡｌＡｓなどを挙げることができる。
【００１１】
本発明の光学素子実装パッケージは光インターポーザを備えている。光インターポーザは、前記光学素子の前記受光面または前記発光面と対向して配置される第１端、前記第１端とは反対側に位置する第２端を有している。なお、前記第１端及び前記第２端を有するものであれば、光インターポーザの形状や大きさ等は特に限定されない。かかる光インターポーザは、前記第１端及び前記第２端を連通する複数の光透過部を有しており、それらの光透過部があることにより光が第１端と第２端との間を伝搬できるようになっている。例えば、光透過部は、光インターポーザ本体に第１端及び第２端を連通させる貫通孔を複数かつ平行に設けること等によって形成される。前記貫通孔は空洞状であってもよいほか、内部に光透過性材料（例えば透明な樹脂材料など）が充填されていてもよい。なお、光インターポーザ本体に使用する材料は特に限定されず、樹脂、セラミック、金属、ガラス等から任意に選択することができる。ただし、隣接した光透過部間での光の相互干渉を避けるために、光不透過性の材料を選択することが望ましい。
【００１２】
本発明の光学素子実装パッケージは、光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部を、光インターポーザの第２端側に備えている。前記光路変換部においては、例えば、第２端の表面に直交する方向（即ち主基板の主面に直交する方向）から来た光の進行方向が、第２端の表面に沿った方向（即ち主基板の主面に沿った方向）に変換される。または、第２端の表面に沿った方向（即ち主基板の主面に沿った方向）から来た光の進行方向が、第２端の表面に直交した方向（即ち主基板の主面に直交した方向）に変換される。光路変換部にて光路変換される際の角度は９０°のみに限定されず、例えば６０°や４５°等であってもよい。かかる光路変換部の形成方法は特に限定されないが、例えば、第２端の表面上に光透過層を形成し、その光透過層に光路変換部を設けること等が好適である。この方法によれば、比較的簡単に光路変換部を形成することができるからである。この場合において具体的には、第２端の表面上に形成された光透過層に略Ｖ字状の切れ込み部を設け、その切れ込み部の内壁面に金属を付着させて反射面とした構造にすることが好ましい。前記金属としては、光沢を有する金属（例えば、金、銀、銅、ニッケル、ロジウム等）が好適である。そのほか、例えば、反射面を有する金属部材（金属バンプなど）を第２端側の表面上に突設した構造としてもよい。前記光透過層としては、例えば、透明な樹脂からなる層が好適である。
【００１３】
本発明の光学素子実装パッケージは基材を備えており、その基材には光学素子、光インターポーザ、あるいは光学素子及び光インターポーザの両方が支持されている。具体的には、例えば基材に設けた貫通支持穴に光インターポーザを嵌め込んで支持させ、その光インターポーザの第１端の表面に光学素子を接着等して支持させるようにしてもよい。また、貫通支持穴を持たない基材の片側面に光学素子を接着等して支持させ、その光学素子の発光面または受光面に第１端を対向させた状態で光インターポーザを接着等して支持させるようにしてもよい。
【００１４】
前記基材は、例えば、樹脂、セラミック、金属などを主材料としている。かかる主材料は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。基材に好適な樹脂材料としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等がある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。基材に好適なセラミック材料としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、窒化ほう素、ベリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック、ムライト等がある。基材に好適な金属材料としては、例えば、銅板や銅合金板、銅以外の金属単体や銅以外の合金がある。
【００１５】
かかる基材は、絶縁層と、電気信号が伝搬する導体回路とを備えた配線基板であることがよい。前記導体回路は基材表面に形成されていてもよく、基材内部に形成されていてもよい。これらの導体回路の層間接続を図るために、基材内部にビアホール導体が形成されていてもよい。なお、かかる導体回路やビアホール導体は、例えば、金属めっき、導電性金属ペーストの印刷や充填などの手法により形成される。なお、このような配線基板に加えて、例えば、樹脂絶縁層と導体回路とを交互に積層してなるビルドアップ層を、基材上に備えるビルドアップ配線基板を用いることも許容される。基材の有する導体回路に対し、光学素子は、ワイヤボンディング、フリップチップボンディング、異方導電性材料を用いた手法などによって電気的に接続される。
【００１６】
前記基材の表面上において光学素子の近傍には、例えば、光学素子とは別に電子部品などが実装されていてもよい。かかる電子部品としては、例えば、発光素子を動作させるドライバＩＣとして機能する半導体集積回路チップや、受光素子を動作させるレシーバＩＣとして機能する半導体集積回路チップなどを挙げることができる。これ以外の電子部品としては、例えば、半導体パッケージやチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などでもよい。実装される電子部品は、能動部品であっても受動部品であってもよい。これらの電子部品は、いずれも基材の有する導体回路に電気的に接続されている。
【００１７】
本発明の光電気複合実装配線基板は、上記の光学素子実装パッケージに加えて、さらに、主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備えている。
【００１８】
前記主基板は、例えば、樹脂、セラミック、金属などを主材料として構成された配線基板であって、絶縁層と、電気信号が伝搬する導体回路とを備えている。前記光導波路は、光信号が伝搬する光路となるコアと、そのコアを取り囲むクラッドとを有している。前記コアは主基板の主面に沿って延びている。光導波路には有機系のものと無機系のものとがあり、本発明ではどちらも使用することができる。例えば、有機系光導波路の好適例としては、コア及びクラッドをともにポリマ材料で構成したフィルム状の光導波路などがある。前記ポリマ材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂などを選択することができ、具体的には、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、ポリオレフィン系樹脂などが好適である。コアを形成する材料及びクラッドを形成する材料はいずれも透光性を有することがよい。コアを形成する材料は、クラッドを形成する材料よりも数％ほど屈折率が高くなるように設定される。コア及びクラッドの厚さはそれぞれ数μｍ〜数十μｍ程度に設定される。従って、光導波路の厚さは数十μｍ〜百数十μｍ程度となっている。
【００１９】
光入射部または光出射部である前記複数の光導波路の端部は、所定距離を隔てて互いに対峙した状態で配置されることがよく、この場合それらの間には数十μｍ〜百数十μｍ程度の深さの凹部ができる。前記光透過層は、複数の光導波路間にできる凹部に嵌合した状態で配置されることがよい。その理由は、凹部に対して光透過層を嵌合させるようにすれば、光学素子実装パッケージと光導波路との位置合わせを確実にかつ簡単に行うことができるからである。このことは、光の伝送ロスが小さい光電気複合実装配線基板の実現に寄与する。なお、光透過層の主基板接触面は基材の表面から突出していることがよく、この構成であると主基板接触面が前記基材の表面から突出していない構成に比べて光透過層を凹部に嵌合させやすくなる。
【００２０】
【発明の実施の形態】
［第１の実施の形態］
【００２１】
以下、本発明を具体化した第１の実施形態の光電気複合実装配線基板１０を図１〜図４に基づき詳細に説明する。図１は、光電気複合実装配線基板１０を全体的に示した概略断面図である。図２は、主配線基板１１の主面上に実装されたＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）を示す概略断面図である。図３は、ＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）に使用される光インターポーザ７０の平面図である。図４は、ＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）を主配線基板１１の主面上に実装する工程を説明するための概略断面図である。
【００２２】
図１に示されるように、本実施形態の光電気複合実装配線基板１０は、光学素子実装パッケージの一種であるＶＣＳＥＬパッケージ５１や各種の電気部品を、主配線基板１１上に複合的に実装した構造を有している。主配線基板１１は、上面１２（主面）及び下面１３を有する略矩形状の樹脂製板部材である。主配線基板１１は、いわゆる多層配線基板であって、内層に金属配線層からなる導体回路１６を備えている。この主配線基板１１はビアホール導体（図示略）も備えており、層の異なる導体回路１６同士がビアホール導体を介して層間接続されている。主配線基板１１の上面１２（主面）には複数のパッド１４が設けられている。それらのパッド１４上には、ＩＣチップ１５等を始めとする各種の電子部品の端子が、はんだバンプ１７を介して接合されている。これらの電子部品に対しては、主配線基板１１の導体回路１６等を介して電流（電気信号）が流れるようになっている。
【００２３】
図１，図２に示されるように、主配線基板１１の上面１２（主面）には、一対の長尺状のポリマ光導波路フィルム３１（光導波路）が、図示しない接着剤層を介して接合されている。これらのフィルム３１は、コア３３及びそれを上下から取り囲むクラッド３２を有している。実質的にコア３３は光信号が伝搬する光路となる。本実施形態の場合、コア３３及びクラッド３２は、屈折率等の異なる透明なポリマ材料、具体的には屈折率等の異なるＰＭＭＡ（ポリメチルメタクリレート）により形成されている。１つのフィルム３１の有するコア３３は４つであって、それらは直線的にかつ平行に延びるように形成されている。コア３３を形成する材料は、クラッド３２を形成する材料よりも数％ほど屈折率が高くなるように設定される。コア３３及びクラッド３２の厚さはそれぞれ約５０μｍであり、フィルム３１の厚さは約１５０μｍに設定されている。
【００２４】
一対のポリマ光導波路フィルム３１の一方の端部（内側の端部）は、上面１２（主面）に対して垂直に切り立った光入射部３５となっている。これら光入射部３５同士は、所定距離を隔てて互いに対峙した状態で配置され、両者の間には約１５０μｍ程度の深さの凹部１９が生じている。かかる凹部１９の幅は、光インターポーザ７０の幅と等しいかまたはそれよりも若干大きくなるように設定されている。一対のポリマ光導波路フィルム３１の他方の端部（外側の端部）は、上面１２（主面）に対して約４５°の傾斜面が設けられるとともに、その傾斜面には金属材料によって光路変換ミラー３４が形成されている。
【００２５】
図１に示されるように、一対のポリマ光導波路フィルム３１の他方の端部（外側の端部）の周囲には複数のパッド１４が設けられ、それらのパッド１４上には受光素子であるフォトダイオード４１がはんだバンプ１７を介して接合されている。このフォトダイオード４１は下側に受光面４４を備えており、その受光面４４の略中央部には受光部４２が配置されている。かかる受光部４２は、ポリマ光導波路フィルム３１からの光を下方向から受けるべく、光路変換ミラー３４の直上位置に配置されている。
【００２６】
次に、図２，図３に基づいてＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）の構造について説明する。このＶＣＳＥＬパッケージ５１を構成する基材５２は、導体回路及びビアホール導体（いずれも図示略）を有する樹脂製配線基板である。図２に示されるように、かかる基材５２は、基材上面５３及び基材下面５４を連通させる略矩形状の貫通支持穴５７を中央部に備えている。基材下面５４において貫通支持穴５７の周囲には段部５５が形成されるとともに、基材下面５４の外周部には複数のはんだバンプ５６が接合されている。略矩形状の貫通支持穴５７には、同じく略矩形状の光インターポーザ７０の第１端７２側が嵌め込まれた状態で接着されている。つまり、基材５２によって光インターポーザ７０が直接的に支持されている。光インターポーザ７０の第１端７２の表面は基材上面５３と面一の状態となっている。一方、光インターポーザ７０の第２端７３の表面は基材下面５４からある程度突出した状態となっている。
【００２７】
図３に示されるように、本実施形態の光インターポーザ７０を構成する光インターポーザ本体７１は、例えばエポキシ樹脂等のような樹脂材料を用いて形成されている。光インターポーザ本体７１には、第１端７２及び第２端７３を連通させる貫通孔７４（光透過部）が４個×２列（合計８個）配置されている。これらの貫通孔７４（光透過部）の内壁面には銅や金などからなる金属めっきが施されるとともに、貫通孔７４（光透過部）の内部にはアクリル樹脂等のように光透過性の高い樹脂からなる充填材７５が充填されている。なお、金属めっきを施しておくと、光が貫通孔７４（光透過部）の内壁面にて反射されるため、貫通孔７４（光透過部）からの光の外部漏出に起因する光の伝送ロスが低減される。また、隣接した貫通孔７４間での光の相互干渉も未然に回避される。
【００２８】
図２に示されるように、光インターポーザ７０の第１端７２の表面上には、光学素子（発光素子）の一種であるＶＣＳＥＬ６１が発光面６４を対向させた状態で接合されている。ＶＣＳＥＬ６１における発光面６４には、発光部６２が４個×２列（合計８個）配置されている。各々の発光部６２は各貫通孔７４（光透過部）の上側開口部にそれぞれ位置している。これらの発光部６２は、図１，図２の下側に向けて所定波長のレーザ光を出射するようになっている。ＶＣＳＥＬ６１の有する複数の端子（図示略）は、基材上面５３に形成された導体回路（図示略）に対して例えばボンディングワイヤ等の導体を介して電気的に接続されている。基材上面５３においてＶＣＳＥＬ６１の近傍には、図示しないドライバＩＣ等の電子部品が実装されている。ＶＣＳＥＬ６１及びドライバＩＣは樹脂封止材６３によって覆われることで封止されている。
【００２９】
一方、光インターポーザ７０の第２端７３の表面上には、ポリマ光導波路フィルム３１の厚さと同程度の厚さを有する透明樹脂層７６（光透過層）が全体的に設けられている。透明樹脂層７６（光透過層）における所定箇所には、内角が約４５°に設定された直線状のＶ字溝７８が切れ込み形成されている。Ｖ字溝７８の深さは透明樹脂層７６（光透過層）の厚さの２／３倍程度に設定されている。Ｖ字溝７８の内壁面には、金、ロジウム等の金属薄膜からなり光を全反射しうる光路変換部７７が形成されている。
【００３０】
図１，図２に示されるように、凹部１９の周囲には複数のパッド１４が設けられ、それらのパッド１４上にはＶＣＳＥＬパッケージ５１（光学素子実装パッケージ）の各はんだバンプ５６が接合されている。その結果、ＶＣＳＥＬ６１やドライバＩＣには、パッド１４、はんだバンプ５６、ビアホール導体、導体回路を介して、電気信号や電源電流が供給可能となっている。このようなパッケージ実装状態では、光インターポーザ７０の第２端７３側（より正確には第２端７３上の透明樹脂層７６）が、凹部１９に嵌合した状態で配置されている。これによりＶＣＳＥＬパッケージ５１が主配線基板１１の上面１２（主面）に沿った方向に位置ずれしにくくなっている。
【００３１】
上記のように構成された光電気複合実装配線基板１０の一般的な動作について簡単に述べておく。
【００３２】
ドライバＩＣからＶＣＳＥＬ６１に電気信号が出力されると、ＶＣＳＥＬ６１は入力した電気信号を光信号（レーザ光）に変換した後、その光信号を発光部６２から出射する。発光部６２から出射した光信号は、光インターポーザ７０の第１端７２側に入射し、貫通孔７４を通り抜けて、第２端７３側から出射する。第２端７３側には光路変換部７７が設けられているため、第２端７３側から出射した光は進行方向が約９０°変換される。つまり、主基板２１の主面１２に直交する方向から来た光信号の進行方向が、主基板２１の主面１２に沿った方向に変換される。その後、光は透明樹脂層７６を通り抜け、ポリマ光導波路フィルム３１の光入射部３５からコア３３内に入射する。コア３３を伝搬して光路変換ミラー３４に到った光信号は、そこで進行方向が約９０°変換され、上方に向かうようになる。そして、光信号は受光部４２に入射する。フォトダイオード４１は受光した光信号を電気信号に変換し、変換した電気信号を主基板２１上のさらに別のＩＣチップ１５等に出力するようになっている。
【００３３】
次に、上記構成のＶＣＳＥＬパッケージ５１、光電気複合実装配線基板１０の製造方法を簡単に説明する。
【００３４】
ＶＣＳＥＬパッケージ５１は例えば以下の手順で製造される。光インターポーザ７０の作製方法について述べる。まず、光インターポーザ本体７１にドリル加工やレーザ加工等を行って複数の貫通孔７４を形成した後、それらの貫通孔７４内に充填材７５を充填して硬化させる。さらに、光インターポーザ本体７１の第２端７３の表面に所定厚さの透明樹脂層７６を形成した後、透明樹脂層７６を断面略Ｖ字のダイシングブレードを用いてダイシング加工してＶ字溝７８を形成する。そして、このＶ字溝７８の内壁面にスパッタ等を施し、光路変換部７７とする。このほか、透明樹脂板の片側面にダイシング加工及びスパッタを施して光路変換部７７付きの透明樹脂層７６をあらかじめ形成し、その透明樹脂層７６を光インターポーザ本体７１の第２端７３の表面に接合するという方法でもよい。
【００３５】
次に、このように作製された光インターポーザ７０を基材５２に支持させる。本実施形態の基材５２は、導体回路やビアホール導体等を備える配線基板であり、従来周知のプリント配線基板の製造プロセスに従って作製可能である。基材５２の略中央部には、例えばざぐり加工等によって貫通支持穴５７をあらかじめ形成しておく。貫通支持穴５７の形成は、導体回路やビアホール導体等を形成する前の段階で行われてもよい。そして、光インターポーザ７０の第１端７２を貫通支持穴５７内に嵌め込むとともに、接着剤を用いて両者を強固に接合するようにする。そして、光インターポーザ７０の第１端７２の表面上にＶＣＳＥＬ６１を位置合わせして接着し、さらにワイヤボンディングを行ってＶＣＳＥＬ６１側の端子と貫通支持穴５７周囲の導体回路とを接続する。その後、樹脂封止材６３によってＶＣＳＥＬ６１等を樹脂封止した後、基材下面５４にはんだバンプ５６を設け、ＶＣＳＥＬパッケージ５１を完成させる。
【００３６】
そして、従来公知の手法により作製した主配線基板１１を用意し、その上面１２（主面）の表面上に従来公知の手法により作製したポリマ光導波路フィルム３１を接着しておく。前記ポリマ光導波路フィルム３１には、スパッタ等によってあらかじめ光路変換ミラー３４が形成されている。
【００３７】
続くパッケージ実装工程では以下の手順でＶＣＳＥＬパッケージ５１を実装する。まず、光インターポーザ７０の第２端７３または凹部１９の内面に、あらかじめ接着剤を設けておく。そして、図４に示されるように、光インターポーザ７０の第２端７３を凹部１９に嵌合させるようにする。このとき、ＶＣＳＥＬパッケージ５１の各はんだバンプ５６はパッド１４上に載置される。なお、第２端７３は基材下面５４から突出しており、凹部１９に対して比較的容易に嵌合しうる。つまり、第２端７３と凹部１９との嵌合をもって、ＶＣＳＥＬパッケージ５１とポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。さらに、パッド１４上にＩＣチップ１５やフォトダイオード４１を載置してはんだリフローを行う。その結果、ＶＣＳＥＬパッケージ５１、ＩＣチップ１５、フォトダイオード４１が主配線基板１１上に実装され、図１に示す所望の光電気複合実装配線基板１０が完成する。
【００３８】
従って、本実施形態によれば以下のような効果を得ることができる。
【００３９】
（１）本実施形態では、光路変換部７７を主配線基板１１側ではなくＶＣＳＥＬパッケージ５１側にあらかじめ設けた構成を採用している。それゆえ、ＶＣＳＥＬ６１及び光路変換部７７をそれぞれ正しい位置に設けておけば、両者の相対位置関係はパッケージ実装時の位置合わせ精度に影響を受けることなくそのまま維持される。従って、ＶＣＳＥＬ６１と光路変換部７７との間での光軸ズレが抑えられる。よって、光の伝送ロスが小さいＶＣＳＥＬパッケージ５１、ひいては光の伝送ロスが小さい光電気複合実装配線基板１０を実現可能となる。
【００４０】
（２）本実施形態では、光インターポーザ７０の第２端７３側に対する透明樹脂層７６の形成、Ｖ字溝７８の加工及び金属薄膜の付着により、光路変換部７７を形成しているため、比較的簡単にかつ低コストで所望のＶＣＳＥＬパッケージ５１を製造することができる。
【００４１】
（３）光インターポーザ７０の第２端７３は、ＶＣＳＥＬパッケージ５１の基材下面５４から突出するとともに、一対のポリマ光導波路フィルム３１間にできる凹部１９に対して嵌合された状態で配置される。従って、ＶＣＳＥＬパッケージ５１と一対のポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。このことは、光の伝送ロスが小さい光電気複合実装配線基板１０の実現に寄与する。
［第２の実施の形態（参考例）］
【００４２】
次に、本発明に属するものではないが、図５に基づいて第２の実施形態を参考例として示す。ここでは、第１の実施形態と相違する点について説明する反面、第１の実施形態と同じ点については共通の部材番号を付すのみとする。
【００４３】
本実施形態ではＶＣＳＥＬパッケージ８１の構成が第１実施形態のものと異なっており、より詳細には光路変換部の構成が第１実施形態のものと異なっている。即ち、図５に示されるように、光インターポーザ７０の第２端７３の表面には金属部材８３が接着されており、その金属部材８３の有する約４５°の傾斜面が実質的に光路変換部８２となっている。そして、本実施形態のＶＣＳＥＬパッケージ８１についても、光インターポーザ７０の第２端７３が、一対のポリマ光導波路フィルム３１間にできる凹部１９に対して嵌合された状態で配置される。従って、ＶＣＳＥＬパッケージ８１と一対のポリマ光導波路フィルム３１との位置合わせを確実にかつ簡単に行うことができる。
【００４４】
なお、本発明の実施形態は第１の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内で任意に変更できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明を具体化した一実施形態の光電気複合実装配線基板を示す全体概略断面図。
【図２】第１実施形態の光電気複合実装配線基板の要部を示す部分拡大断面図。
【図３】第１実施形態の光電気複合実装配線基板における光学素子実装パッケージに使用される光インターポーザを示す平面図。
【図４】第１実施形態の光学素子パッケージを主配線基板に実装する際の様子を示す部分拡大断面図。
【図５】光学素子実装パッケージの構成が異なる第２実施形態の光電気複合実装配線基板を示す部分拡大断面図。
【符号の説明】
１０…光電気複合実装配線基板
１１…主配線基板
１２…主面としての上面
１９…凹部
２１…主基板
３１…光導波路としてのポリマ光導波路フィルム
４１…光学素子（受光素子）としてのフォトダイオード
４４…受光面
５１，８１…光学素子実装パッケージとしてのＶＣＳＥＬパッケージ
５２…基材
６１…光学素子（発光素子）としてのＶＣＳＥＬ
６４…発光面
７０…光インターポーザ
７２…（光インターポーザの）第１端
７３…（光インターポーザの）第２端
７４…光透過部としての貫通孔
７６…光透過層
７７，８２…光路変換部
Claims (2)
- 受光面または発光面を有する光学素子と、
基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、
前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、
前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、
前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部と
を備え、
主基板に設けられた複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置可能である
ことを特徴とする光学素子実装パッケージ。 - 受光面または発光面を有する光学素子と、基材上面及び基材下面を有し、前記基材下面にはんだバンプが接合された基材と、前記光学素子の前記受光面または前記発光面と対向して配置される第１端を有し、前記第１端とは反対側に位置する第２端を有し、かつ前記第１端及び前記第２端を連通する複数の光透過部を有し、前記基材上面及び前記基材下面を連通する貫通支持穴に嵌め込まれた状態で前記基材に支持される光インターポーザと、前記光インターポーザの前記第２端の表面上に設けられ、前記第２端の表面との接触面の反対側に主基板接触面が位置し、前記主基板接触面が前記基材下面から突出する光透過層と、前記光透過層に設けられ、前記光透過部を伝搬する光信号の光路を所望の方向に変換する光路変換部とを備えた光学素子実装パッケージ、並びに、
主面を有する主基板と、前記主基板に設けられた複数の光導波路とを備え、前記主面側に前記光学素子実装パッケージが実装された主配線基板
を含んで構成され、
前記複数の光導波路間にできる有底の凹部に嵌合するとともに前記凹部の底面をなす前記主基板の主面に前記主基板接触面が面接触した状態で、前記光透過層が配置されている
ことを特徴とする光電気複合実装配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138011A JP4307902B2 (ja) | 2003-05-15 | 2003-05-15 | 光学素子実装パッケージ、光電気複合実装配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138011A JP4307902B2 (ja) | 2003-05-15 | 2003-05-15 | 光学素子実装パッケージ、光電気複合実装配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004341260A JP2004341260A (ja) | 2004-12-02 |
| JP4307902B2 true JP4307902B2 (ja) | 2009-08-05 |
Family
ID=33527498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138011A Expired - Fee Related JP4307902B2 (ja) | 2003-05-15 | 2003-05-15 | 光学素子実装パッケージ、光電気複合実装配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4307902B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259682A (ja) * | 2005-02-18 | 2006-09-28 | Sony Corp | 光電複合装置、それに用いられるｉｃソケットおよび光導波路、光導波路結合チップ、並びにそれを用いた電子機器 |
| JP5384819B2 (ja) * | 2007-12-07 | 2014-01-08 | 日本特殊陶業株式会社 | 光電気混載パッケージ、光電気混載モジュール |
| WO2009119850A1 (ja) * | 2008-03-27 | 2009-10-01 | 京セラ株式会社 | 複合光伝送基板および光モジュール |
| JP2014044409A (ja) * | 2012-07-30 | 2014-03-13 | Kyocera Corp | 光装置用部品、光装置および光モジュール |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926530A (ja) * | 1995-07-11 | 1997-01-28 | Nec Corp | 光モジュール |
| JPH09307134A (ja) * | 1996-05-13 | 1997-11-28 | Fujitsu Ltd | 受光素子及びその光モジュール並びに光ユニット |
| JPH1010374A (ja) * | 1996-06-25 | 1998-01-16 | Sony Corp | 受発光機構素子および光通信素子とその製造方法 |
| US6374004B1 (en) * | 1999-10-14 | 2002-04-16 | Digital Optics Corporation | Optical subassembly |
| JP2002169042A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 光導波路結合構造、光導波路及びその製造方法、並びに光導波路付き光素子部品及びその製造方法 |
| JP2003140061A (ja) * | 2001-11-07 | 2003-05-14 | Seiko Epson Corp | 光スイッチ、光表面実装部品及び光伝達装置 |
| JP3966084B2 (ja) * | 2002-06-07 | 2007-08-29 | 日本電気株式会社 | 光素子 |
| JP4012785B2 (ja) * | 2002-08-27 | 2007-11-21 | 日本板硝子株式会社 | 光接続装置 |
-
2003
- 2003-05-15 JP JP2003138011A patent/JP4307902B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004341260A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696755B2 (en) | Semiconductor device | |
| US7150569B2 (en) | Optical device mounted substrate assembly | |
| KR100460703B1 (ko) | 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인 | |
| US7221829B2 (en) | Substrate assembly for supporting optical component and method of producing the same | |
| US6512861B2 (en) | Packaging and assembly method for optical coupling | |
| JP4653190B2 (ja) | 発光素子アレイと光導波路アレイとが直接的に光接続可能な光電変換モジュールおよびその光電変換モジュールの製造方法 | |
| JP5384819B2 (ja) | 光電気混載パッケージ、光電気混載モジュール | |
| JP2011081071A (ja) | 光モジュール | |
| JP2004163722A (ja) | 部品内蔵基板 | |
| JP4246563B2 (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 | |
| JP3725453B2 (ja) | 半導体装置 | |
| JP4202216B2 (ja) | 光電気複合配線構造体、光学素子搭載基板と光導波路層と光路変換部品とからなる構造体 | |
| JP2004286835A (ja) | 光学素子搭載装置及びその製造方法、光学素子搭載装置付き配線基板 | |
| JP4307902B2 (ja) | 光学素子実装パッケージ、光電気複合実装配線基板 | |
| JP3888525B2 (ja) | 光通信モジュール | |
| JP2004177521A (ja) | 光電気複合回路基板 | |
| JP2004258065A (ja) | 光導波路基板及びその製造方法、光電気複合実装配線基板及びその製造方法 | |
| JP2005070158A (ja) | 光導波路基板及びその製造方法 | |
| JP4476743B2 (ja) | 光部品支持基板及びその製造方法 | |
| JP2005115190A (ja) | 光電気複合配線基板、積層光導波路構造体 | |
| JP5302177B2 (ja) | 光導波路基板および光電気混載装置 | |
| JP4764669B2 (ja) | 光パッケージ、光素子付き光パッケージ及び光導波路モジュール | |
| JP4895957B2 (ja) | 光電気混載パッケージ、光電気混載モジュール | |
| WO2008121075A1 (en) | Optical interconnect structure and method | |
| JP2005099761A (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |