[go: up one dir, main page]

JP4298597B2 - 配線回路基板および配線回路基板の製造方法 - Google Patents

配線回路基板および配線回路基板の製造方法 Download PDF

Info

Publication number
JP4298597B2
JP4298597B2 JP2004195939A JP2004195939A JP4298597B2 JP 4298597 B2 JP4298597 B2 JP 4298597B2 JP 2004195939 A JP2004195939 A JP 2004195939A JP 2004195939 A JP2004195939 A JP 2004195939A JP 4298597 B2 JP4298597 B2 JP 4298597B2
Authority
JP
Japan
Prior art keywords
thin film
copper thin
copper
conductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004195939A
Other languages
English (en)
Other versions
JP2006019522A (ja
Inventor
圭 中村
岳史 大和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004195939A priority Critical patent/JP4298597B2/ja
Priority to TW094121651A priority patent/TWI363589B/zh
Priority to EP05254062A priority patent/EP1613135B1/en
Priority to DE602005014421T priority patent/DE602005014421D1/de
Priority to AT05254062T priority patent/ATE431699T1/de
Priority to CN200510082408A priority patent/CN100593964C/zh
Priority to KR1020050057589A priority patent/KR101156915B1/ko
Priority to US11/173,126 priority patent/US20060000637A1/en
Publication of JP2006019522A publication Critical patent/JP2006019522A/ja
Priority to US11/955,432 priority patent/US8092696B2/en
Application granted granted Critical
Publication of JP4298597B2 publication Critical patent/JP4298597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Transmitters (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。
フレキシブル配線回路基板等の配線回路基板は、例えば、ポリイミド等の絶縁層の片面または両面に、所定のパターンを有する銅箔等の導体層が形成されたものであり、各種の電気機器および電子機器に広く用いられている。
従来より、フレキシブル配線回路基板等の配線回路基板における所定のパターンを有する導体層の形成方法として、セミアディティブ法、サブトラクティブ法およびフルアディティブ法等が知られている(例えば、特許文献1参照)。
ここで、上記のセミアディティブ法について図面を参照しながら説明する。
図4は、セミアディティブ法による配線回路基板の製造方法の一例を示す模式的工程断面図である。
セミアディティブ法においては、例えば、まず、図4(a)に示すように、樹脂フィルムからなる絶縁層11を用意する。
次に、図4(b)に示すように、絶縁層11上にスパッタリングまたは無電解めっきによって導電性薄膜12を形成する。
次いで、図4(c)に示すように、導電性薄膜12上にドライフィルムレジスト等を用いて、後工程で形成される導体層の所定のパターンとは逆パターンのめっきレジスト13を形成する。
その後、図4(d)に示すように、導電性薄膜12におけるめっきレジスト13が形成されていない表面に、電解めっきにより導体層14を形成する。
続いて、図4(e)に示すように、めっきレジスト13を剥離等により除去した後、図4(f)に示すように、導体層14下の領域を除いて導電性薄膜12を化学エッチング等により除去する。このようにして、絶縁層11上に所定のパターンを有する導体層14が形成される。
特開2002−176259号公報
しかしながら、従来の配線回路基板の形成方法では、上述の図4(f)の工程において、導体層14下の領域を除いて導電性薄膜12を化学エッチング等により除去する場合に、導体層14下の導電性薄膜12にサイドエッチングが発生する。このサイドエッチングについて以下の図面を参照しながら説明する。
図5は、図4(f)の領域Bの拡大図である。導電性薄膜12を化学エッチング等により除去する場合に、導体層14下の導電性薄膜12までもが図5に示すようにエッチングされてしまい、導電性薄膜12の両端側が抉り取られた状態になる。その結果、導電性薄膜12に対する導体層14の密着性が低下する。また、密着性の低下が著しい場合には、導体層14が剥離する場合もある。
本発明の目的は、導体層の密着性を向上することが可能な配線回路基板およびその製造方法を提供することである。
第1の発明に係る配線回路基板は、絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜が形成され、金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜を介して導体層が形成され、導体層、銅薄膜および金属薄膜は所定のパターンを有し、銅薄膜は、金属薄膜に接する面から導体層に接する面に達するサイズの結晶粒子を含むものである。
本発明に係る配線回路基板においては、絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜が形成され、金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜および導体層が順に形成され、導体層、銅薄膜および金属薄膜は所定のパターンを有する。銅薄膜が金属薄膜に接する面から導体層に接する面に達するサイズの結晶粒子を含むことにより、導体層を除く領域の銅薄膜および金属薄膜を除去する場合に、導体層下の銅薄膜がサイドエッチングされることが抑制または防止される。それにより、絶縁層に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる。
この場合、銅薄膜は50nm以上300nm以下の厚さを有するので、銅薄膜に対する導体層の密着性がより向上される。
また、絶縁層と銅薄膜との間に5nm以上50nm以下の厚さを有する金属薄膜を備えるので、金属薄膜に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる。
導体層は、銅を含んでもよい。この場合、銅薄膜に対する導体層の密着性がさらに向上される。
金属薄膜は、クロムおよびニッケルの少なくとも一方を含んでもよい。この場合、絶縁層と銅薄膜との密着性がより向上される。
第2の発明に係る配線回路基板の製造方法は、セミアディティブ法による配線回路基板の製造方法であって、絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜を形成する工程と、金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜を形成する工程と、銅薄膜上に所定のパターンを有する導体層を形成する工程と、導体層を除く領域の銅薄膜および金属薄膜を除去する工程と、銅薄膜を形成する工程後で導体層を形成する工程前または導体層を形成する工程後で銅薄膜および金属薄膜を除去する工程前において、銅薄膜が金属薄膜に接する面から導体層に接する面に達するサイズの結晶粒子を含むように銅薄膜に200℃以上300℃以下の温度で熱処理を施す工程とを含むものである。
本発明に係る配線回路基板の製造方法においては、絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜が形成され、金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜が形成され、銅薄膜上に所定のパターンを有する導体層が形成され、導体層を除く領域の銅薄膜および金属薄膜が除去される。銅薄膜を形成する工程後で導体層を形成する工程前または導体層を形成する工程後で銅薄膜および金属薄膜を除去する工程前において、銅薄膜が金属薄膜に接する面から導体層に接する面に達するサイズの結晶粒子を含むように銅薄膜に200℃以上300℃以下の温度で熱処理が施される。それにより、導体層を除く領域の銅薄膜および金属薄膜を除去する場合に、導体層下の銅薄膜がサイドエッチングされることが抑制または防止される。それにより、絶縁層に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる
この場合、銅薄膜は50nm以上300nm以下の厚さを有するので、銅薄膜に対する導体層の密着性がより向上される。
また、絶縁層と銅薄膜との間に5nm以上50nm以下の厚さを有する金属薄膜を備えるので、金属薄膜に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる。
導体層を形成する工程は、銅薄膜上に所定のパターンと逆のパターンを有するレジストを形成する工程と、レジストの領域を除いて銅薄膜上に導体層を形成する工程と、導体層の形成後、レジストを除去する工程とを含み、銅薄膜に熱処理を施す工程は、銅薄膜を形成する工程後でレジストを形成する工程前またはレジストを除去する工程後で銅薄膜を除去する工程前に設けられてもよい。
この場合、銅薄膜に熱処理を施す工程が銅薄膜を形成する工程後でレジストを形成する工程前またはレジストを除去する工程後で銅薄膜を除去する工程前に設けられることにより、銅薄膜の熱処理によってレジストが溶解されることを防止することができる。
本発明によれば、銅薄膜が絶縁層に接する面から導体層に接する面に達するサイズの結晶粒子を含むことにより、導体層を除く領域の銅薄膜を除去する場合に、導体層下の銅薄膜がサイドエッチングされることが抑制または防止される。それにより、絶縁層に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる。また、絶縁層と銅薄膜との間に金属薄膜がある場合には、金属薄膜に対する銅薄膜の密着面積を十分に確保して密着性を向上することができる。
以下、本実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。
初めに、本実施の形態に係る配線回路基板の製造方法について説明する。図1および図2は、本発明の一実施の形態に係る配線回路基板の製造方法を示す模式的工程断面図である。
まず、図1(a)に示すように、絶縁体フィルム等からなる絶縁層1を用意する。絶縁体フィルムは、例えばポリイミドまたはポリエステル等からなる。なお、金属箔からなる基板上に樹脂を塗布することにより絶縁層1を形成してもよい。
次に、図1(b)に示すように、絶縁層1上に金属薄膜2および銅薄膜3を順に形成する。金属薄膜2は、絶縁層1と銅薄膜3との密着性を向上するために設けるものであり、特に必要がない場合には設けなくてもよい。金属薄膜2および銅薄膜3は、例えばスパッタリングまたは無電解めっき等により形成される。
なお、金属薄膜2は、例えばクロムの単層、ニッケルの単層、クロムとニッケルとの積層膜またはクロムとニッケルとの合金膜からなり、クロムおよびニッケルの少なくとも一方を含む。また、金属薄膜2の厚さは、例えば5nm以上50nm以下の範囲にあることが好ましい。それにより、絶縁層1に対する銅薄膜3の密着性がより向上される。
また、銅薄膜3の厚さは、例えば50nm以上300nm以下の範囲にあることが好ましい。それにより、銅薄膜3に対する後述の導体パターン5の密着性がより向上される。
続いて、図1(c)に示すように、銅薄膜3上に例えばドライフィルム等をラミネートし、露光および現像することにより、後工程で形成される導体パターン5とは逆パターンのめっきレジスト4を形成する。
次に、図1(d)に示すように、銅薄膜3におけるめっきレジスト4が形成されていない表面に、例えば電解硫酸銅めっき液を用いて電解めっきにより銅からなる導体パターン5を形成する。導体パターン5の材料として銅以外の金属または合金を用いてもよい。
次に、図2(e)に示すように、めっきレジスト4を剥離等により除去する。その後、銅薄膜3に熱処理を施す。この熱処理では、絶縁層1上に形成された銅薄膜3を200℃以上300℃以下の温度で約1時間保持する。この保持時間は、0.5時間以上2時間以下であることが好ましい。この場合、保持時間を0.5時間以上にすることにより結晶粒子のサイズを十分に大きくすることができ、保持時間を2時間以下にすることにより無駄なエネルギーの消費を防止することができる。
上記の熱処理により、銅薄膜3の結晶粒子のサイズを大きくすることができる。例えば、本実施の形態では、銅薄膜3の結晶粒子のサイズは40nm以上300nm以下程度になる。
続いて、図2(f)に示すように、導体パターン5下の領域を除いて銅薄膜3および金属薄膜2を例えば硝酸過酸化水素水混合液を用いて化学エッチングにより除去する。
次に、図2(g)に示すように、所定パターンのポリイミド等からなる保護絶縁膜6を形成する。この場合、導体パターン5上に保護絶縁膜6が被覆されていない部分(開口部)が端子となる。
なお、上記の熱処理は、めっきレジストが形成されていない状態で行うことができる。例えば、上記の熱処理を上述の図1(b)に示す工程の後で図1(c)に示す工程の前に行ってもよい。
ここで、上述の銅薄膜3に熱処理を施すことによる作用効果について以下に説明する。
図3は、図2(f)の領域Aの拡大図である。図3に示すように、銅薄膜3に熱処理を施すことにより、銅薄膜3に含まれる結晶粒子のサイズを大きくすることができる。
すなわち、本実施の形態では、熱処理により銅薄膜3は、絶縁層1に接する面から導体パターン5に接する面に達するサイズの結晶粒子21を含む。つまり、銅薄膜3内に、厚さ方向Vにおいて、結晶粒子21が1つだけ存在する箇所を有する。それにより、導体パターン5を除く領域の銅薄膜3を除去する場合に、導体パターン5下の銅薄膜3がサイドエッチングされることが抑制または防止される。それにより、絶縁層1に対する銅薄膜3の密着面積を十分に確保して密着性を向上することができる。また、絶縁層1と銅薄膜3との間に金属薄膜2がある場合には、金属薄膜2に対する銅薄膜3の密着面積を十分に確保して密着性を向上することができる。
(実施例)
以下、本実施例における配線回路基板およびその製造方法について説明する。なお、本実施例における配線回路基板の製造方法は、上記の本実施の形態に係る配線回路基板の製造方法に基づいているため、図面の説明については省略するものとする。
まず、厚さ25μmのポリイミドの絶縁体フィルムからなる絶縁層1を用意した。
次に、スパッタリングにより絶縁層1上に、厚さ30nmのニクロムからなる金属薄膜2および厚さ200nmの銅薄膜3を順に形成した。
続いて、銅薄膜3上にドライフィルムをラミネートし、露光および現像することにより、後工程で形成される導体パターンとは逆パターンのめっきレジスト4を形成した。
次に、銅薄膜3におけるめっきレジスト4が形成されていない表面に、電解硫酸銅めっき液を用いて電解めっきにより、厚さ8μm、幅15μmおよび間隔15μmの銅からなる導体パターン5を形成した。
次に、めっきレジスト4を剥離により除去した。その後、銅薄膜3に熱処理を施すために、銅薄膜3を250℃の温度で1時間保持した。
続いて、導体パターン5下の領域を除いて銅薄膜3および金属薄膜2を硫酸過酸化水素水混合液を用いて化学エッチングにより除去した。その後、所定パターンのポリイミドからなる保護絶縁膜6を形成した。
以上のようにして作製した配線回路基板の断面を走査型電子顕微鏡(SEM)により観察した。
その結果、銅薄膜3の厚さ200nmと等しいサイズを有する結晶粒子、すなわち、厚さ方向Vにおいて金属薄膜2に接する面から導体パターン5に接する面に達するサイズの結晶粒子が銅薄膜3に含まれることがわかった。
また、導体パターン5下の銅薄膜3にサイドエッチングも発生していないことがわかった。
さらに、銅薄膜3に対する導体パターン5の密着性を確認するために、粘着テープを用いた剥離試験を行ったが、導体パターン5の剥離はなく、良好な密着性を確認することができた。
(比較例)
比較例における配線回路基板の製造方法が、上記の実施例における配線回路基板の製造方法と異なる点は、銅薄膜3の熱処理を行わない点である。
配線回路基板を作製した後、上記の実施例と同様に、配線回路基板の断面をSEMにより観察した。
その結果、銅薄膜3に含まれる結晶粒子のサイズは全て200nm未満であり、厚さ方向Vにおいて金属薄膜2に接する面から導体パターン5に接する面までの間に必ず2つ以上の結晶粒子が存在することがわかった。
また、導体パターン5下の銅薄膜3にサイドエッチングが発生していることがわかった。
さらに、銅薄膜3に対する導体パターン5の密着性を確認するために、粘着テープを用いた剥離試験を行ったが、導体パターン5の剥離が部分的に確認され、良好な密着性を確認することができなかった。
本発明は、種々の電気機器、電子機器等に利用することができる。
本発明の一実施の形態に係る配線回路基板の製造方法を示す模式的工程断面図である。 本発明の一実施の形態に係る配線回路基板の製造方法を示す模式的工程断面図である。 図2(f)の領域Aの拡大図である。 セミアディティブ法による配線回路基板の製造方法の一例を示す模式的工程断面図である。 図4(f)の領域Bの拡大図である。
符号の説明
1 絶縁層
2 金属薄膜
3 銅薄膜
4 めっきレジスト
5 導体パターン
6 保護絶縁膜
21 結晶粒子

Claims (5)

  1. 絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜が形成され、前記金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜を介して導体層が形成され、
    前記導体層、前記銅薄膜および前記金属薄膜は所定のパターンを有し、
    前記銅薄膜は、前記金属薄膜に接する面から前記導体層に接する面に達するサイズの結晶粒子を含むことを特徴とする配線回路基板。
  2. 前記導体層は、銅を含むことを特徴とする請求項1または2記載の配線回路基板。
  3. 前記金属薄膜は、クロムおよびニッケルの少なくとも一方を含むことを特徴とする請求項記載の配線回路基板。
  4. セミアディティブ法による配線回路基板の製造方法であって、
    絶縁層上に5nm以上50nm以下の厚さを有する金属薄膜を形成する工程と、
    前記金属薄膜上に50nm以上300nm以下の厚さを有する銅薄膜を形成する工程と、
    前記銅薄膜上に所定のパターンを有する導体層を形成する工程と、
    前記導体層を除く領域の前記銅薄膜および前記金属薄膜を除去する工程と、
    前記銅薄膜を形成する工程後で前記導体層を形成する工程前または前記導体層を形成する工程後で前記銅薄膜および前記金属薄膜を除去する工程前において、前記銅薄膜が前記金属薄膜に接する面から前記導体層に接する面に達するサイズの結晶粒子を含むように前記銅薄膜に200℃以上300℃以下の温度で熱処理を施す工程とを含むことを特徴とする配線回路基板の製造方法。
  5. 前記導体層を形成する工程は、
    前記銅薄膜上に前記所定のパターンと逆のパターンを有するレジストを形成する工程と、
    前記レジストの領域を除いて前記銅薄膜上に導体層を形成する工程と、
    前記導体層の形成後、前記レジストを除去する工程とを含み、
    前記銅薄膜に熱処理を施す工程は、前記銅薄膜を形成する工程後で前記レジストを形成する工程前または前記レジストを除去する工程後で前記銅薄膜を除去する工程前に設けられたことを特徴とする請求項記載の配線回路基板の製造方法。
JP2004195939A 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法 Expired - Fee Related JP4298597B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004195939A JP4298597B2 (ja) 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法
TW094121651A TWI363589B (en) 2004-07-01 2005-06-28 Printed circuit board and method for manufacturing printed circuit board
DE602005014421T DE602005014421D1 (de) 2004-07-01 2005-06-29 Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
AT05254062T ATE431699T1 (de) 2004-07-01 2005-06-29 Leiterplatte und verfahren zur herstellung einer leiterplatte
EP05254062A EP1613135B1 (en) 2004-07-01 2005-06-29 Printed circuit board and method for manufacturing printed circuit board
CN200510082408A CN100593964C (zh) 2004-07-01 2005-06-30 配线电路基板及配线电路基板的制造方法
KR1020050057589A KR101156915B1 (ko) 2004-07-01 2005-06-30 배선 회로 기판 및 배선 회로 기판의 제조 방법
US11/173,126 US20060000637A1 (en) 2004-07-01 2005-07-01 Printed circuit board and method for manufacturing printed circuit board
US11/955,432 US8092696B2 (en) 2004-07-01 2007-12-13 Method for manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004195939A JP4298597B2 (ja) 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006019522A JP2006019522A (ja) 2006-01-19
JP4298597B2 true JP4298597B2 (ja) 2009-07-22

Family

ID=34941781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195939A Expired - Fee Related JP4298597B2 (ja) 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法

Country Status (8)

Country Link
US (2) US20060000637A1 (ja)
EP (1) EP1613135B1 (ja)
JP (1) JP4298597B2 (ja)
KR (1) KR101156915B1 (ja)
CN (1) CN100593964C (ja)
AT (1) ATE431699T1 (ja)
DE (1) DE602005014421D1 (ja)
TW (1) TWI363589B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844730B2 (ja) * 2006-05-22 2011-12-28 住友金属鉱山株式会社 金属被覆ポリイミド基板の評価方法
US8877074B2 (en) * 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP5736722B2 (ja) * 2010-10-22 2015-06-17 大日本印刷株式会社 サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンション、およびハードディスクドライブ
CN102427058B (zh) * 2011-11-09 2015-07-22 深南电路有限公司 通过溅射工艺制作线路图形的方法和芯片的重新布线方法
JP5812845B2 (ja) * 2011-12-19 2015-11-17 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
CN103298263B (zh) * 2012-02-28 2016-09-21 深南电路有限公司 一种印制线路板及其加工方法
CN103906364B (zh) * 2012-12-25 2017-07-14 上海美维科技有限公司 一种印制电路板中隐埋电阻的加工方法
CN103966601B (zh) * 2013-02-05 2018-05-18 汉达精密电子(昆山)有限公司 非金属基体导电线路的制作方法及其产品
JP6337909B2 (ja) 2014-02-04 2018-06-06 株式会社村田製作所 電子部品モジュールの製造方法
KR101893503B1 (ko) * 2016-05-27 2018-08-30 (주) 화인켐 미세배선용 연성 회로 기판 및 이의 제조방법
TWI658763B (zh) * 2017-10-11 2019-05-01 欣興電子股份有限公司 製造導線之方法
CN113630977B (zh) * 2020-05-06 2023-01-17 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3220897A (en) * 1961-02-13 1965-11-30 Esther S Conley Conducting element and method
US3328275A (en) * 1963-12-18 1967-06-27 Revere Copper & Brass Inc Treatment of copper to form a dendritic surface
US3674656A (en) * 1969-06-19 1972-07-04 Circuit Foil Corp Bonding treatment and products produced thereby
US4352716A (en) * 1980-12-24 1982-10-05 International Business Machines Corporation Dry etching of copper patterns
MY101308A (en) 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
DE4113261A1 (de) 1991-04-23 1992-10-29 Siemens Ag Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf
JPH06120630A (ja) 1992-10-07 1994-04-28 Ulvac Japan Ltd プリント配線基板用の銅箔
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH0732544A (ja) 1993-07-22 1995-02-03 Mitsui Mining & Smelting Co Ltd 紙基材銅張積層板およびその製造方法
JPH0951163A (ja) 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
US6319620B1 (en) * 1998-01-19 2001-11-20 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
US6278185B1 (en) 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
EP1120820A3 (en) * 2000-01-24 2008-01-09 Ebara Corporation Method and apparatus for forming interconnect
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
JP2002176259A (ja) 2000-09-27 2002-06-21 Hitachi Ltd 多層プリント配線板の製造方法および多層プリント配線板
US6429523B1 (en) 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2002268905A (ja) * 2001-03-07 2002-09-20 Canon Inc プログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体
TW587103B (en) 2001-04-06 2004-05-11 Phoenix Prec Technology Corp Circuit board Ni/Au electroplating process without electroplated wires
JP2003318532A (ja) * 2002-04-24 2003-11-07 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板
JP2003324258A (ja) 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP2004039771A (ja) 2002-07-02 2004-02-05 Nitto Denko Corp 配線回路基板の製造方法
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体
JP2004335807A (ja) * 2003-05-08 2004-11-25 Nitto Denko Corp 配線回路基板の製造方法

Also Published As

Publication number Publication date
TW200603707A (en) 2006-01-16
TWI363589B (en) 2012-05-01
US20060000637A1 (en) 2006-01-05
ATE431699T1 (de) 2009-05-15
US20080164236A1 (en) 2008-07-10
KR101156915B1 (ko) 2012-06-21
CN1717161A (zh) 2006-01-04
CN100593964C (zh) 2010-03-10
EP1613135B1 (en) 2009-05-13
DE602005014421D1 (de) 2009-06-25
JP2006019522A (ja) 2006-01-19
KR20060048744A (ko) 2006-05-18
EP1613135A1 (en) 2006-01-04
US8092696B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
US8092696B2 (en) Method for manufacturing printed circuit board
WO2005055681A1 (ja) プリント配線基板、その製造方法および回路装置
JP2005317836A (ja) 配線回路基板およびその製造方法
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
JP2008028150A (ja) プリント配線基板の製造方法及び得られるプリント配線基板
JP2006278950A (ja) プリント配線板およびその製造方法
JP2003078234A (ja) プリント配線板およびその製造方法
JP2006156882A (ja) 配線回路基板の製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP4618006B2 (ja) 半導体実装用テープキャリアテープの製造方法
JP2872835B2 (ja) 2層フレキシブル印刷回路基板の製造方法
JP2010205803A (ja) 配線基板の製造方法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2005268593A (ja) プリント配線板およびその製造方法
JP2872834B2 (ja) 2層フレキシブル印刷回路基板の製造方法
JP4359991B2 (ja) フィルムキャリアの製造方法
JP4359992B2 (ja) フィルムキャリアの製造方法
KR19990049190A (ko) 인쇄회로기판 제조방법
JP2006324474A (ja) 金属被覆ポリイミド基板の製造方法
JP2005135981A (ja) 回路付サスペンション基板の製造方法
JP2003188535A (ja) 両面フレキシブル配線板およびその製造方法
JP2006222217A (ja) 配線回路基板の製造方法
JP2009267001A (ja) 配線基板の製造方法
JP2006013161A (ja) 配線回路基板およびその製造方法
JPH11233920A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4298597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150424

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees