[go: up one dir, main page]

JP2006324474A - 金属被覆ポリイミド基板の製造方法 - Google Patents

金属被覆ポリイミド基板の製造方法 Download PDF

Info

Publication number
JP2006324474A
JP2006324474A JP2005146424A JP2005146424A JP2006324474A JP 2006324474 A JP2006324474 A JP 2006324474A JP 2005146424 A JP2005146424 A JP 2005146424A JP 2005146424 A JP2005146424 A JP 2005146424A JP 2006324474 A JP2006324474 A JP 2006324474A
Authority
JP
Japan
Prior art keywords
layer
metal
electroplating
copper
polyimide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005146424A
Other languages
English (en)
Inventor
Shuichi Ogasawara
修一 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2005146424A priority Critical patent/JP2006324474A/ja
Publication of JP2006324474A publication Critical patent/JP2006324474A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】金属被覆ポリイミド基板を構成するスパッタ層と電気めっき層との密着を均一かつ高強度にするとともに、ピンホールの発生を抑制することができる金属被覆ポリイミド基板の製造方法を提供する。
【解決手段】ポリイミドフィルム表面に形成された金属層表面にスパッタリング法により50〜500nmの厚さを有する銅層を形成した後、該銅層上に電気めっきにより銅被膜を形成してなる基板を、120〜200℃の温度下で熱処理に付すことを特徴とする。
【選択図】なし

Description

本発明は、金属被覆ポリイミド基板の製造方法に関し、さらに詳しくは、金属被覆ポリイミド基板を構成する、スパッタリング法により形成された金属層(以下、スパッタ層と呼称する場合がある。)と該金属層上に電気めっきにより形成された銅被膜(以下、電気めっき層と呼称する場合がある。)との密着を均一かつ高強度にするとともに、ピンホールの発生を抑制することができる金属被覆ポリイミド基板の製造方法に関する。
金属被覆ポリイミド基板は、液晶画面に画像を表示するための駆動用半導体を実装するための半導体実装用の基板として汎用されている。近年、液晶画面表示用ドライバーICチップを実装する手法として、COF(Chip on Film)が注目されている。COFは、従来の実装法の主流であったTCP(Tape Carrier Package)に比べて、ファインピッチ実装が可能であるとともに、ドライバーICの小型化、及びコストダウンを図ることが容易であるという特徴がある。
COFの一般的な製造方法としては、高耐熱性かつ高絶縁性樹脂であるポリイミドフィルムに良導電体である銅被膜を密着させてなる金属被覆ポリイミド基板を使用し、その基板上の銅被膜をフォトリソグラフィー技法によってファインパターニングした後、さらに所望の箇所をスズめっき及びソルダーレジストで被覆する方法がとられる。
ここで、前記ポリイミドフィルムとしては、市販品が用いられ、また、一般的には25〜38μmの厚さを有するものが使用されている。また、ポリイミドフィルム表面に金属層を形成する方法としては、まず、スパッタリング法により、ニッケル−クロム合金等の第1の金属層を形成し、続いて、良導電性を付与するために銅層を形成する。このとき、一般的には、前記スパッタリング法によって形成される銅層の厚さは、およそ100〜500nmである。さらに、厚膜化が必要である場合には、一般的には、電気めっき、又は電気めっきと無電解めっきの併用によって、前記金属層上に銅被膜の形成を行う(例えば、特許文献1参照。)。なお、銅被膜の厚さは、例えば、サブトラクティブ法によって回路を形成する場合には、通常5〜12μm、また、セミアディティブ法によって回路を形成する場合には、通常1〜2μmである。
この際、厚膜化のため、スパッタ層表面へ電気めっきを施す際には、該スパッタ層と電気めっき層との密着性を確保することが重要である。この対策として、スパッタ層の酸化膜を除去するため、その表面に化学的な活性化処理を施すこと(例えば、特許文献2参照。)が提案され実施されている。
ところで、最近の液晶表示画面の高精細化、液晶駆動用ICの小型化等の急速な進展にともない、前記金属被覆ポリイミド基板を用いて得られるCOFに対しても、電子回路の高精細化、すなわちファインピッチ化が強く求められている。しかしながら、従来の提案で得られた金属被覆ポリイミド基板をCOFに使用する場合、スパッタ層中に存在するピンホールが原因となってファインパターニング時に製品収率を低下させること、及び微細回路部にてスパッタ層と電気めっき層の界面で局所的な剥離が発生すること等の課題があり、製品の信頼性が十分満足できない状態にあった。
特開2002−252257号公報(第1頁、第2頁) 特開2002−150516号公報(第1頁、第2頁)
本発明の目的は、上記の従来技術の問題点に鑑み、金属被覆ポリイミド基板を構成するスパッタ層と電気めっき層との密着を均一かつ高強度にするとともに、ピンホールの発生を抑制することができる金属被覆ポリイミド基板の製造方法を提供することにある。
本発明者は、上記目的を達成するために、金属被覆ポリイミド基板の製造方法について、鋭意研究を重ねた結果、ポリイミドフィルム表面に特定の厚さのスパッタ層と電気めっき層を形成してなる基板を、特定の条件で熱処理に付したところ、スパッタ層と電気めっき層との密着を均一かつ高強度にするとともに、ピンホールの発生を抑制することができることを見出し、本発明を完成した。
すなわち、本発明の第1の発明によれば、ポリイミドフィルム表面に形成された金属層表面にスパッタリング法により50〜500nmの厚さを有する銅層を形成した後、該銅層上に電気めっきにより銅被膜を形成してなる基板を、120〜200℃の温度下で熱処理に付すことを特徴とする金属被覆ポリイミド基板の製造方法が提供される。
また、本発明の第2の発明によれば、第1の発明において、前記銅層の厚さは、50〜200nmであることを特徴とする金属被覆ポリイミド基板の製造方法が提供される。
また、本発明の第3の発明によれば、第1の発明において、前記熱処理の雰囲気は、大気又は中性雰囲気であることを特徴とする金属被覆ポリイミド基板の製造方法が提供される。
本発明の金属被覆ポリイミド基板の製造方法によれば、スパッタ層と電気めっき層との密着を均一かつ高強度にすることができるとともに、ピンホールの発生を抑制することができるので、その工業的価値は極めて大きい。
また、スパッタ銅層の厚さが従来の100〜500nmに比べて200nm以下まで薄膜化できるので、COF等の電子部品の更なる高密度化を実現することができ、経済的な製品を供給することができる等、より高い効果が得られるのでより有利である。
以下、本発明の金属被覆ポリイミド基板の製造方法を詳細に説明する。
本発明の金属被覆ポリイミド基板の製造方法は、ポリイミドフィルム表面に形成された金属層の表面にスパッタリング法により50〜500nmの厚さを有する銅層(スパッタ層)を形成した後、該銅層上に電気めっきにより銅被膜(電気めっき層)を形成してなる基板を、120〜200℃の温度下で熱処理に付すことを特徴とする。
本発明において、ポリイミドフィルム表面にスパッタ層と電気めっき層を形成してなる基板を、所定の温度下に熱処理に付すことに重要な意義を有する。これによって、スパッタ層と電気めっき層との密着を均一かつ高強度にすることができる。また、そのため、従来行なわれていたスパッタ層の化学的な活性化処理を軽減又は省略することができるので、その処理にともなうピンホールの発生を抑制することができる。
まず、金属被覆ポリイミド基板に求められる特性として重要な密着強度とピンホールの発生に関して、以下に詳細に説明する。
金属被覆ポリイミド基板の製造過程において、スパッタ層の化学的な活性化処理(以下、活性化処理と略称する場合がある。)は、電気めっき前処理としてスパッタ層表面の不活性部分を活性化させるために、スパッタ層表面を硫酸等で洗浄するものである。すなわち、スパッタリング後のスパッタ層の表面には、酸化による、又は完全な酸化に至るまでもないが不活性部分が存在する。この対策として、従来、スパッタ層の化学的な活性化処理が行なわれていた。しかしながら、活性化処理を施しても、不活性部分が局所的に残留した場合には、その部分には密着強度が不十分な状態で電気めっき層が形成される。そのため、電気めっき後の基板に折れ曲げ等の外力が加わったときに、スパッタ層と電気めっき層の界面で剥離することがある。
ところで、活性化処理により十分な効果を得るためには、前記不活性部分を含むスパッタ層自体をエッチングする必要がある。その際、スパッタ層と電気めっき層との間の密着性において均一で十分な高強度を得るためのエッチング量は、少なくとも厚さ2〜3μmである。ところが、金属被覆ポリイミド基板のスパッタ層の厚さ は、通常500nm以下である。これは、スパッタリング処理中の過剰な熱履歴によるポリイミドフィルムの変形、特性の変化等を顕在化させないため、厚さが制限されることによるからである。したがって、スパッタ層自体の厚さが不足しているため、活性化処理効果を十分に発現させるようなエッチング処理を行うことができない。さらに、エッチング処理が不均一に行なわれると、スパッタ層が局所的に溶解除去されることが発生して、その後の電気めっきにより形成される銅被膜にピンホールが発生する原因となる。
これに対して、本発明の方法によれば、ポリイミドフィルム表面にスパッタ層と電気めっき層を形成してなる基板を、所定の温度下に熱処理に付すことによって、スパッタ層の活性化処理の有無にかかわらず、不活性部分と電気めっき層との密着性を改善してスパッタ層と電気めっき層との密着を均一かつ高強度にすることができる。
したがって、本発明の方法においては、スパッタ層の活性化処理は不可欠な工程ではないので、スパッタ層の活性化処理を軽減、または省略することができる。なお、スパッタ層の表面に異物が付着している場合は、その部分がその後の電気めっきによる銅被膜の形成に支障となるので、活性化処理を省略する場合は、別途物理的な除去処理を電気めっきに先立って行なうことが好ましい。
次に、本発明の方法の構成と作用について説明する。
本発明の方法による金属被覆ポリイミド基板を、図を用いて説明する。図1は、本発明の製造方法により得られる金属被覆ポリイミド基板の概略断面図の一例を表す。図1において、その断面は、ポリイミドフィルム1の表面上に、ニッケル−クロム合金層2と銅層3、及び銅被膜4が順次積層された構造になっている。ここで、金属被覆ポリイミド基板の製造方法としては、まず、ポリイミドフィルム1の表面上に、スパッタリング法により金属層としてニッケル−クロム合金層2(第1の金属層)を所定の厚さに形成し、その表面上にスパッタリング法により第2の金属層として銅層3を所定の厚さに形成する。次いで、その上に、電気めっき、又は電気めっきと無電解めっきの併用のいずれかの方法により銅被膜4を所定の厚さに形成する。その後、スパッタ層と電気めっき層が積層された基板を所定の条件で熱処理する。
本発明の方法で用いるポリイミドフィルムとしては、特に限定されるものではなく、Kapton EN(東レ・デュポン製)、Upilex s(宇部興産製)、NPI(カネカ製)等の市販品が挙げられる。その厚さとしては、特に限定されるものではなく、液晶表示用ドライバーICの実装法であるCOFの素材の場合、25〜50μmが好ましく、30〜40μmがより好ましい。例えば、Kapton 150EN(東レ・デュポン製)、Upilex 35s(宇部興産製)等が挙げられる。
本発明の方法で用いるスパッタ銅層、すなわちスパッタリング法により形成される銅層の厚さとしては、50〜500nmであり、50〜200nmが好適に用いられる。
すなわち、前述した過剰な熱履歴によるポリイミドフィルムの変形等が、製品特性に悪影響を及ぼさないような場合には、スパッタ層を2μm以上に厚くして十分な活性化処理を行なうことができる。したがって、本発明の方法が効果を発揮する領域は、通常活性化処理を省略するスパッタ層の厚さが2μmより薄い領域であり、経済性及び熱履歴による影響を勘案すると500nm以下である。一方、スパッタ層の厚さが著しく薄い場合には、十分な導電性が得られないためその後の電気めっきの析出に悪影響を及ぼし、そのため、めっき厚が不均一になり、ピンホールの発生のみならず、ポリイミドフィルムと金属層の密着強度が低下するという問題が生じる。したがって、これらの問題が生じないスパッタ銅層の厚さとしては、現在の一般的なスパッタリング技術では50nmが下限である。
上記スパッタ層としては、上記ポリイミドフィルム表面にスパッタリングによって、通常第1の金属層と第2の金属層が形成される。ポリイミドフィルムに直接形成される第1の金属層としては、ニッケル−クロム合金層が好ましい。この第1の金属層は、ポリイミドフィルムと金属層の密着強度、及び基板の耐熱、耐湿度環境下での安定性等の特性を確保する役割を果たす。
上記ニッケル−クロム合金層の合金組成及び厚さとしては、特に限定されるものではないが、前記合金層中のクロム濃度は5〜30重量%、厚さは5〜50nmが好ましい。すなわち、前記合金組成及び厚さは前記特性と密接に関係するとともに、COF等に用いて金属層をエッチングすることによって電子回路を形成する場合には、良導電体である銅とエッチング性が大幅に異なるような合金組成及び厚さでは不都合であるからである。
第2の金属層としては、スパッタリングによって第1の金属層を形成した後電気めっきを施す前に、スパッタ層の導電性を確保するため、引き続きスパッタリングによって銅層を形成する。上記銅層の厚さとしては、特に限定されるものではないが、電気めっきによる析出を均一かつ円滑に行うべくスパッタ層に導電性を付与するため、50〜500nmが好ましい。すなわち、厚さが50nm未満では十分な導電性が得られず、その後の電気めっきによる銅の析出の均一性に悪影響を及ぼす。一方、厚さが500nmを超えると、導電性を付与する点では好都合であるが、前述のようにスパッタリングによるポリイミドフィルムへの熱履歴が高まることによる基板の寸法変化、変形等の影響によって、COF等の得られる製品への悪影響が懸念される。
上記スパッタリングに用いる装置としては、特に限定されるものではなく、マグネトロンスパッタ装置等が使用される。
本発明において、必要に応じて、スパッタリング処理後、スパッタ層上に電気めっきを行なう際に、スパッタ層表面の活性化処理を行うこともできる。しかしながら、活性化処理は、前述のように銅膜の厚さが薄いのでスパッタ層の溶解除去、すなわちピンホールの発生を起こすので、これがファインパターニングを要求されるCOF等電子回路の製品収率を悪化させる要因となる。したがって、活性化処理の実施にあたっては、均一な処理状態を実現できるような条件に最適化する必要がある。
本発明で用いる電気めっきとしては、電気めっき、又は電気めっきと無電解めっきの併用のいずれかの方法が用いられる。ここで、無電解めっきは、スパッタ層のピンホール対策として、電気めっきに先だって行なう、あるいは電気めっきと交互に行うことができる。
上記電気めっきにより形成される銅被膜の厚さとしては、8〜12μmが用いられる。この銅被膜の厚さは、COF等の製品の特性から選択されるものであるが、よりファインパターニングを実現するためには、5μm程度がより好ましい。さらに、セミアディティブ法による回路形成の場合には、スパッタリングによって形成される銅層を含め、導電層としての銅厚は1〜2μm程度となる。電気めっきによる銅被膜の形成は、硫酸と硫酸銅を主成分とする酸性めっき液を用いることによって実施される。
本発明の方法で用いる熱処理の温度としては、120〜200℃である。すなわち、熱処理の温度が120℃未満では、スパッタ層と電気めっき層との密着性の向上効果が不十分であり、部分的に剥離の問題を内包する。一方、200℃を超えると、密着性の向上効果は得られるものの、基板の熱による寸法変化、特性変化等が顕在化するため、該基板を使用して得られるCOF等の精密電子回路の寸法値が当初の設計値から乖離したり、ばらつきが大きくなって信頼性に悪影響を及ぼす。
本発明の方法で用いる熱処理の雰囲気としては、特に限定されるものではないが、通常の大気環境下で実施することができるが、銅の酸化による製品品質への悪影響が懸念される場合は、不活性ガス雰囲気下が望ましい。
本発明の方法で用いる熱処理の時間としては、特に限定されるものではなく、熱処理温度等とも密接に関係しているので特定されないが、概ね10〜60分が好ましい。
本発明の方法で用いる熱処理の設備としては、特に限定されるものではなく、連続式又はバッチ式の加熱炉が用いられる。
本発明の方法により得られる金属被覆ポリイミド基板は、スパッタ層と電気めっき層の界面の密着強度が大きく、かつ金属層中にピンホール等、電子回路を形成した際に製品収率に悪影響を及ぼす欠陥部の発生が抑制されるので、精密な電子部品としての特性的、寸法的信頼性が十分得られる。また、スパッタ層の厚さを薄膜化できるので、COF等の電子部品の更なる高密度化を実現することができ、経済的な製品を供給することができる。
以下に、本発明の実施例及び比較例によって本発明をさらに詳細に説明するが、本発明は、これらの実施例によってなんら限定されるものではない。なお、実施例及び比較例で用いた金属被覆ポリイミド基板のスパッタ層と電気めっき層との密着性の評価方法は、以下の通りである。
密着性の評価方法:まず、得られた金属被覆ポリイミド基板を用い、フォトリソグラフィー技法を用いて回路幅12μm及び回路間隔13μmの電子回路を形成した。次いで、回路側を内側にして電子回路部を180度折り畳み、元の状態に開く操作を3回繰り返した後、顕微鏡によって、折り曲げ部の剥離等異常の有無を観察した。
(実施例1)
ポリイミドフィルムとして、Kapton 150EN(東レ・デュポン製)を用いた。まず、スパッタリング装置に上記ポリイミドフィルムを装入し、真空度0.01〜0.1Paに保持されたチャンバー内で150℃で1分間の加熱処理を行った。引き続き、スパッタリングターゲットとして、クロムを20重量%含有するニッケル−クロム合金ターゲットを用い、ポリイミドフィルム表面に厚さ20nmのニッケル−クロム合金層を形成し、続いて、銅ターゲットを用い、その上に厚さ100nmの銅層を形成し、金属層を積層したスパッタ基板を得た。
次に、この基板を電気めっき装置に装入し、銅めっきを厚さ8μmまで行ない、銅被膜を形成した。得られた銅めっき基板を水洗した。なお、めっき液の組成は、硫酸濃度180g/L及び硫酸銅濃度80g/Lであり、めっき温度は40℃に調整された。次いで、銅めっき後の基板を大気乾燥炉に装入し、180℃で30分間の熱処理を行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(実施例2)
銅めっきに先だって、スパッタ基板の表面を活性化処理した以外は、実施例1同様に行ない金属被覆ポリイミド基板を得た。なお、活性化処理は、濃度5重量%の硫酸を使用し、25℃で30秒間行なった。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(実施例3)
熱処理が窒素雰囲気(酸素濃度3ppm)下、200℃で10分間であったこと以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(実施例4)
熱処理が120℃で60分間であったこと以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(実施例5)
スパッタリングにおいて銅層の厚さを50nmとした以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(実施例6)
スパッタリングにおいて銅層の厚さを500nmとした以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。すなわち、スパッタ層と電気めっき層との密着が均一かつ高強度にすることがなされた。さらに、これをCOF等の電子部品として用いる場合に求められるピンホールの発生抑制等各種特性を満足するものであった。
(比較例1)
熱処理が100℃で120分間行った以外は実施例1と同様にあったこと以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部のスパッタリングによって形成された銅層と電気めっきによって形成された銅被膜の界面で剥離が観察された。
(比較例2)
熱処理が窒素雰囲気(酸素濃度3ppm)下、220℃で5分間であったこと以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。しかしながら、得られた回路寸法は、フォトリソグラフィー技法によって電子回路を形成する際に設定した寸法と比較して、0.05%乖離したため、それに続く加工、及びドライバーICチップとの接合が不可能となった。
(比較例3)
スパッタリングにおいて銅層の厚さを40nmとした以外は実施例1と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部で剥離等の異常は観察されなかった。しかしながら、得られた電子回路の回路部の厚さは、最大部と最小部で4μmの差が存在していたため、それに続く加工、及びドライバーICチップとの接合が不可能となった。
(比較例4)
活性化処理が、硫酸濃度5重量%及び過硫酸アンモニウム濃度5重量%の水溶液を用いたこと、処理条件が25℃で10秒間であったこと、及び熱処理を行なわなかったこと以外は、実施例2と同様に行ない金属被覆ポリイミド基板を得た。
その後、得られた金属被覆ポリイミド基板の密着性の評価を行なった。その結果、電子回路部のスパッタリングによって形成された銅層と電気めっきによって形成された銅被膜の界面で剥離が観察された。また、回路部に金属層に存在していたと考えられるピンホールによる断線が多数観察された。
以上より明らかなように、本発明の金属被覆ポリイミド基板の製造方法は、液晶画面に画像を表示するための駆動用半導体を実装するための半導体実装用の基板として、特に、液晶画面表示用ドライバーICチップを実装する手法として用いられるCOF用の基板として好適である。また、スパッタ層の厚さを薄膜化できるので、COF等の電子部品の更なる高密度化を実現することができ、経済的な製品を供給するため、有用である。
本発明の製造方法により得られる金属被覆ポリイミド基板の概略断面の一例を表す図である。
符号の説明
1 ポリイミドフィルム
2 ニッケル−クロム合金層
3 銅層
4 銅被膜

Claims (3)

  1. ポリイミドフィルム表面に形成された金属層表面にスパッタリング法により50〜500nmの厚さを有する銅層を形成した後、該銅層上に電気めっきにより銅被膜を形成してなる基板を、120〜200℃の温度下で熱処理に付すことを特徴とする金属被覆ポリイミド基板の製造方法。
  2. 前記銅層の厚さは、50〜200nmであることを特徴とする請求項1に記載の金属被覆ポリイミド基板の製造方法。
  3. 前記熱処理のガス雰囲気は、大気又は中性雰囲気であることを特徴とする請求項1に記載の金属被覆ポリイミド基板の製造方法。
JP2005146424A 2005-05-19 2005-05-19 金属被覆ポリイミド基板の製造方法 Pending JP2006324474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005146424A JP2006324474A (ja) 2005-05-19 2005-05-19 金属被覆ポリイミド基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005146424A JP2006324474A (ja) 2005-05-19 2005-05-19 金属被覆ポリイミド基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006324474A true JP2006324474A (ja) 2006-11-30

Family

ID=37543929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005146424A Pending JP2006324474A (ja) 2005-05-19 2005-05-19 金属被覆ポリイミド基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006324474A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009298065A (ja) * 2008-06-16 2009-12-24 Sumitomo Metal Mining Co Ltd 金属被覆ポリイミド基板とその製造方法
US20130196514A1 (en) * 2011-03-11 2013-08-01 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009298065A (ja) * 2008-06-16 2009-12-24 Sumitomo Metal Mining Co Ltd 金属被覆ポリイミド基板とその製造方法
US20130196514A1 (en) * 2011-03-11 2013-08-01 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
US9863038B2 (en) * 2011-03-11 2018-01-09 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly

Similar Documents

Publication Publication Date Title
JP4691573B2 (ja) プリント配線板及びそのプリント配線板の製造方法並びにそのプリント配線板の製造に用いる銅張積層板用電解銅箔
JP5706386B2 (ja) 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板
JP2005191524A (ja) プリント配線基板、その製造方法および回路装置
JP4986082B2 (ja) プリント配線基板の製造方法
WO2010074054A1 (ja) 電子回路の形成方法
JP4924843B2 (ja) 2層フレキシブル基板及びその製造方法、並びに、該2層フレキシブル基板を用いたプリント配線基板及びその製造方法
JP4447594B2 (ja) 2層フレキシブルプリント配線板及びその2層フレキシブルプリント配線板の製造方法
JP4298597B2 (ja) 配線回路基板および配線回路基板の製造方法
EP2640172A1 (en) Method for forming circuit on flexible laminate substrate
JP4986081B2 (ja) プリント配線基板の製造方法
JP5313391B2 (ja) フレキシブルラミネート基板への回路形成方法
JP2009274250A (ja) 金属被覆ポリイミドフィルム基板
JP6252988B2 (ja) 2層銅張積層板及びその製造方法、並びにそれを用いたフレキシブル配線板及びその製造方法
JP6236824B2 (ja) プリント配線基板の製造方法
JP2006324474A (ja) 金属被覆ポリイミド基板の製造方法
JP4877022B2 (ja) プリント配線基板の製造方法
JP2008198953A (ja) フレキシブル回路基板およびその製造方法
JP4844008B2 (ja) 金属被覆ポリイミド基板の製造方法
JP2009004588A (ja) 銅被覆ポリイミド基板
JP2006175634A (ja) 金属−ポリイミド基板
TW201247041A (en) Method for forming electronic circuit, electronic circuit, and copper-clad laminated board for forming electronic circuit
JP5190779B2 (ja) エッチング液、選択的エッチング方法及びこれを用いた配線板の製造方法
JP5255496B2 (ja) 金属張積層体及び金属張積層体の製造方法
JP2010013689A (ja) エッチング液、選択的エッチング方法及びこれを用いた配線板の製造方法
JP2006156882A (ja) 配線回路基板の製造方法