[go: up one dir, main page]

JP4254430B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4254430B2
JP4254430B2 JP2003305926A JP2003305926A JP4254430B2 JP 4254430 B2 JP4254430 B2 JP 4254430B2 JP 2003305926 A JP2003305926 A JP 2003305926A JP 2003305926 A JP2003305926 A JP 2003305926A JP 4254430 B2 JP4254430 B2 JP 4254430B2
Authority
JP
Japan
Prior art keywords
hydrogen
insulating film
interlayer insulating
film
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003305926A
Other languages
English (en)
Other versions
JP2005072541A (ja
Inventor
孝司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003305926A priority Critical patent/JP4254430B2/ja
Priority to US10/910,992 priority patent/US20050032320A1/en
Priority to TW093123732A priority patent/TWI268559B/zh
Priority to KR1020040062062A priority patent/KR20050016206A/ko
Publication of JP2005072541A publication Critical patent/JP2005072541A/ja
Application granted granted Critical
Publication of JP4254430B2 publication Critical patent/JP4254430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151Manufacturing their isolation regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置の製造方法に関し、MOSトランジスタを備えた半導体装置においてチャネル部界面の水素終端によるダメージの回復が容易な半導体装置の製造方法に関する。
半導体装置におけるデザインルールの微細化にともない、テクノロジーノードが65nmを下回るデバイスにおいては、トランジスタの信頼性を確保することがますます困難となっている。特に高集積化が進展した半導体装置においては、デバイスインテグレーションにおいてさまざまなプロセスを通過することにより、チャネル近傍のシリコンにダメージが加わり、閾値電圧の変動やリーク電流(Ioff)の増大が引き起こされる。このため、半導体装置の製造においては、最終工程において水素アニール処理を行うことにより、製造工程において発生したチャネル近傍のシリコンダングリングボンド(不対結合手)を水素終端し、チャネル部におけるシリコンのダメージ回復処理を行っている。
また、トランジスタを覆う状態で水素を含有する層間絶縁膜を設け、この層間絶縁膜上に表面保護膜を形成した後に熱処理を行うことで、層間絶縁膜中の水素をチャネル部に拡散させて上述したダメージ回復処理を行う方法も提案されている(下記特許文献1参照)。
特開2000−252277号公報(特に図2および0034〜0036)
しかしながら、半導体装置の高集積化により、基板上に形成される配線層は多層化する傾向にあるものの、各配線層膜厚の薄膜化は小さいため、高集積化が進むことによりトータルの層間絶縁膜の膜厚は増加する傾向にある。また、銅(Cu)を配線に使用した場合には、水素が通りにくい窒化シリコン膜などからなるエッチングストッパ層や拡散防止膜が層間絶縁膜の一部に使用される。このため、最終工程で水素アニール処理を実施する方法では、トランジスタのチャネル近傍まで水素を到達させることが難しくなり、チャネル部のダメージを回復することが困難になってきている。
また、トランジスタを覆う状態で水素を含有する層間絶縁膜を設ける方法では、窒化シリコン膜のような水素を透過しない膜よりも下方に、水素を含有する層間絶縁膜を設けることで、シリコン基板に対して効果的に水素を拡散させることが可能である。しかしながら、多層化が進んだ半導体装置の製造においては、初期の段階で層間絶縁膜を設けることにより、例えばコンタクトプラグ形成際の高温プロセスなどで、層間絶縁膜から水素が抜けてしまい、最終工程での熱処理において水素を十分に供給することができなくなる。したがって、チャネル部のダメージを効果的に回復することは困難である。
そこで本発明は、多層化が進んだ半導体装置においても、層構造によらずに半導体基板部分に効果的に水素を供給することが可能で、トランジスタのチャネル近傍のダメージを効果的に回復させることが可能な半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、次の工程を行うことを特徴としている。先ず、絶縁性の素子分離領域で分離された半導体基板の表面領域にトランジスタを形成する。次いで、トランジスタが設けられた半導体基板上に、層間絶縁膜を形成すると共に、前記層間絶縁膜における接続孔に前記トランジスタに接続されたプラグを形成し、前記層間絶縁膜における配線溝に前記プラグに接続される配線をパターン形成する。その後、層間絶縁膜に前記素子分離領域に達する孔を形成し、次いで前記孔内に水素含有材料からなる水素含有絶縁膜を埋め込んで水素供給路を形成する。前記水素供給路が形成された層間絶縁膜上にカバー膜を形成した状態で、熱処理を行うことにより水素供給路から素子分離領域を介して半導体基板に水素を供給する。
このような製造方法では、素子分離領域に達する水素供給路を設けた層間絶縁膜を半導体基板上に形成して熱処理を行うことにより、層間絶縁膜の層構造に依存することなく、つまり層間絶縁膜が、積層構造からなる厚膜であっても、また水素の拡散を防止するバリア膜が層間絶縁膜内に用いられていたとしても、水素供給路および素子分離領域を介して、確実に半導体基板に水素が供給される。またこの場合、素子分離領域部分から半導体基板に水素が供給されるため、半導体基板の内部のより深い位置からチャネル部に対して水素の供給が効率的に行われる。
また、本発明は、上述した製造方法によって得られる半導体装置でもあり、素子分離領域で分離された半導体基板の表面領域にトランジスタが設けられ、このトランジスタが設けられた半導体基板上が層間絶縁膜で覆われている。そして特に、層間絶縁膜には、素子分離領域に達する水素供給路が設けられていることを特徴としている。
このような構成の半導体装置では、例えば、熱処理を行うことにより、層間絶縁膜に設けた水素供給路から素子分離領域を介して半導体基板に水素が供給される。したがって、層間絶縁膜の膜構成によらず、水素供給によってトランジスタが形成された半導体基板のダメージ回復がなされる。
以上説明したように本発明の半導体装置の製造方法および半導体装置によれば、層間絶縁膜の層構造に依存することなく確実に、トランジスタが設けられた半導体基板の表面層に水素を供給することが可能になり、製造工程において発生したチャネル部のプロセスダメージを効果的に回復させた特性の良好なトランジスタを得ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、埋め込み配線プロセスによって銅(Cu)配線を形成する半導体装置の製造に本発明を適用した実施形態を、製造方法、この製造方法によって形成された半導体装置の構成の順に説明する。
<第1実施形態>
図1、図2は第1実施形態を示す断面工程図であり、以下これらの図に基づいて本発明の第1実施形態を説明する。
先ず、図1(a)に示すように、半導体基板としてSOI基板1を用意する。このSOI基板1は、表面側の所定深さ部分に、酸化膜層3として5nm〜500nmの膜厚のシリコン酸化膜(いわゆるBOX:buried oxide層)が形成されていることとする。そして、このようなSOI基板1の表面側に、トレンチ内に酸化シリコンを埋め込んだSTI(shallow trench isolation)からなる素子分離領域5を、酸化膜層3に達する状態で形成し、SOI基板1の表面側を分離する。
次いで、素子分離領域5で分離されたSOI基板1の表面部分に、MOSトランジスタ7を形成する。このMOSトランジスタ7は、例えばLDD構造で形成されたMOSトランジスタであり、SOI基板1にゲート酸化膜9を介して2層構造で形成されたゲート電極11を有している。また、ゲート電極11の側壁には、絶縁性のサイドウォー13が設けられ、さらにゲート電極11の両脇におけるSOI基板1の表面層には、LDDを有するソース・ドレイン15が形成されている。尚、ゲート電極11は、例えばポリシリコンやシリコン−ゲルマニウム(SiGe)を用いて構成された層上に、コバルトやニッケルなどの金属とシリコンとのシリサイド層を積層してなる2層構造で構成される。
そして、以上のような素子分離領域5とMOSトランジスタ7とが形成されたSOI基板1上に、窒化シリコンからなるエッチングストッパ層17を形成し、さらにこのエッチングストッパ層17上に、例えばNSG、BPSG、PSGなどの酸化シリコンからなる層間絶縁膜19を形成する。尚、このエッチングストッパ層17は、窒化シリコンで形成されることにより、水素の透過を防止するバリア膜ともなる。
次に、層間絶縁膜19およびエッチングストッパ層17に、MOSトランジスタ7のソース・ドレイン15に達する接続孔21を形成する。そして、接続孔21の底面に露出するソース・ドレイン15の表面層をコバルトやニッケルなどとの反応によってシリサイド化して低抵抗化させ、さらに接続孔21の内壁をTiN等のバリアメタル層23で覆う。しかる後、このバリアメタル層23介して接続孔21内に、タングステン(W)等からなるプラグ25を埋込形成する。
以上までの工程は、通常の半導体装置の製造手順に従って行われる。そして、次の工程からが、本第1実施形態に特有の工程となる。
先ず、図1(b)に示すように、層間絶縁膜19およびエッチングストッパ層17を層間絶縁膜26とし、この層間絶縁膜26に、素子分離領域5に達する孔27を形成する。この孔27の形成は、フォトリソグラフィー技術によるレジストパターンの形成と、このレジストパターンをマスクにした層間絶縁膜19およびエッチングストッパ層17のエッチングによって行われる。
続いて図1(c)に示すように、孔27内を埋め込むように、絶縁性の水素含有材料からなる水素含有絶縁膜29を層間絶縁膜26上に形成する。これにより、層間絶縁膜26上に水素含有絶縁膜29を形成すると共に、素子分離領域5に達する孔27内に水素含有絶縁膜29を埋め込んでなる水素供給路Aを形成する。またこれにより、層間絶縁膜26上の水素含有絶縁膜29と一体化した水素供給路Aが形成される。
このような水素含有絶縁膜29および水素供給路Aを形成する際には、層間絶縁膜26上における水素含有絶縁膜29の膜厚が50nm〜500nmとなるように成膜を行うこととする。そして、例えば、水素含有材料としてHSQ(ハイドロシルセスキオキサン)を用いる場合には、塗布によって孔27内を埋め込む状態で水素含有絶縁膜29の形成を行う。また、孔27の開口率が大きい場合には、2度塗りを行っても良く、また一度塗布してエッチバックして孔27内のみに水素含有材料(HSQ)を埋め込み、再度塗布することにより層間絶縁膜26上における水素含有絶縁膜29の膜厚を調整しても良い。
尚、水素含有材料は、HSQに限定されることはなく、水素を含有する絶縁膜ならば窒化シリコン膜、酸化シリコン膜、酸化炭化シリコン膜、有機膜を用いることができる。また、CVD法によって形成される材料膜であるならば、成膜ガスとしてSiH4系ガス、H2ガス、CHF系ガス等の水素を含有するガスを使用し、その流量を調整することにより水素を多く有量する水素含有絶縁膜29を形成する。ただし、以降に行う銅配線の形成を考慮した場合、水素含有絶縁膜29は、低誘電率材料で構成されることが好ましい。
次に、図2(d)に示すように、水素含有絶縁膜29上に、エッチングストッパ層31として、窒化シリコン膜や炭化シリコン膜を5nm〜50nmの膜厚で形成し、さらに、HSQ、SiOC膜、カーボン膜等の低誘電率膜33を200nm〜500nmの膜厚で成膜する。尚、低誘電率膜33に換えて、酸化シリコン膜からなる絶縁膜を形成しても良い。
その後、図2(e)に示すように、低誘電率膜33、エッチングストッパ層31、および水素含有絶縁膜29にプラグ25に達する接続孔35を形成する。次いで、低誘電率膜33に、接続孔35の形成部分を包含するように配線溝37を形成し、配線溝37の底部に接続孔35が形成されたデュアルダマシン形状を形成する。この際、エッチングストッパ層31で低誘電率膜33のエッチングをストップさせる。
次いで、図2(f)に示すように、配線溝37および接続孔35の内壁をバリアメタル39で覆い、このバリアメタル39を介して接続孔35内に銅配線41を埋込形成する。その後、銅配線41を覆う状態で、銅の拡散を防止する機能も備えた窒化シリコンからなるエッチングストッパ層43を形成する。また、ここでの図示は省略したが、さらに必要に応じて成膜工程およびパターニング工程等を行い、最終的には、例えばSiONなどからなるカバー膜を形成する。
以上の後、熱処理を行うことにより、水素含有絶縁膜29中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行う。これにより、SOI基板1の表面側に形成されたトランジスタ7のチャネル部aにおけるシリコンのダングリングボンドを水素終端させ、プロセス中に生じたダメージを回復させて半導体装置45を完成させる。
以上により形成された半導体装置45は、トランジスタ7が設けられたSOI基板1を覆う層間絶縁膜26に、素子分離領域5に達する水素供給路Aが設けられたものとなる。また、水素供給路Aは、孔25内に水素含有材料を埋め込んでなるもので、かつ層間絶縁膜26上に形成された水素含有絶縁膜29に達して設けられたものとなる。さらに、水素供給路Aは、素子分離領域5を介してSOI基板1の深さ方向に設けられた酸化膜層3に達して設けられたものとなる。
そして、このような半導体装置の製造方法によれば、図2(f)を用いて説明したように、SOI基板1上を覆う層間絶縁膜26に、素子分離領域5に達する水素供給路Aを形成し、さらに層間絶縁膜26上に水素供給路Aに達する水素含有絶縁膜29を形成した状態で熱処理を行うことにより、水素含有絶縁膜29中の水素を、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行っている。このため、水素含有絶縁膜29の下層における層間絶縁膜26の構造によらずに、SOI基板1の深さ方向に設けられた酸化膜層3からトランジスタ7のチャネル部aに対して水素の供給を行うことが可能になる。つまり、SOI基板1上には、水素の透過を防止するバリア層となる窒化シリコンのエッチングストッパ層17が設けられているが、このようなバリア層が存在していても、SOI基板1内に確実に水素を供給することが可能になるのである。しかも、SOI基板1の表面側に形成された素子分離領域5および酸化膜層3を介しての水素供給であるため、SOI基板1の内側から水素が供給される。
この結果、チャネル部aに対して、より効率的に水素供給がなされ、製造工程において発生したチャネル部のプロセスダメージを効果的に回復させた特性の良好なトランジスタを得ることが可能になる。
また特に、SOI基板1の表面層への水素供給は、トランジスタ7の下方全体にわたって配置されている酸化膜層3から水素Hが供給されることにより、チャネル部aの全体対してより効率良く均一に水素を供給することが可能であり、より効率良く上記効果を得ることができる。
さらに、プロセス温度の高いシリサイドプロセス等を有するプラグ25の形成の後に、水素含有絶縁膜29および水素供給路Aの形成を行っている。このため、水素化処理を行う前に、水素含有絶縁膜29および水素供給路Aから水素が脱離することを防止できる。したがって、水素化処理の際には、水素含有絶縁膜29および水素供給路Aから十分に水素を供給することが可能である。
しかも、水素含有絶縁膜29および水素供給路AをHSQ等の酸化シリコン系材料で形成した場合、これらに含有された水素、さらに酸化シリコンからなる素子分離領域5および酸化膜層3に含有された水素は、400℃以下の低温においても脱離する。このためより低温での水素化処理(チャネル部aへの水素供給)が可能となる。これにより、水素化処理の際に既に形成されている銅配線41の不良等の発生を防ぐことも可能である。
そして、素子分離領域5および酸化膜層3から水素が供給されることにより、チャネル部aに対してある程度の距離を保った位置から水素の供給がなされ、チャネル部aに対する水素の供給過剰が防止され、チャネル部−ゲート絶縁膜間における界面準位を低く保つこともできる。
図3には、MOSトランジスタにおけるゲート電圧(Vg)−ドレイン電流(Id)特性を示す。上述したように、チャネル部aに対する水素の供給過剰を防止してチャネル部の界面準位を低く保つことにより、図3のグラフに示すように、ゲート電圧(Vg)が低い領域においてドレイン電流(Id)を十分に低く抑えることができる。そして、ドレイン電流(Id)のリーク(offリーク)を抑えることが可能である。これに対して、チャネル部aに対して水素が供給過剰された場合、図3中の破線に示すように、ゲート電圧(Vg)が低い領域においてドレイン電流(Id)が低下し難くなり、ドレイン電流(Id)のリーク(offリーク)が増加すると言った問題が生じるのである。
尚、本第1実施形態においては、SOI基板1の表面側にMOSトランジスタ7を形成した構成の半導体装置45の製造を説明した。しかしながら、本発明は、図4に示すように、シリコン基板などの、いわゆるバルクとしての半導体基板1’の表面側にMOSトランジスタ7を形成した構成の半導体装置の製造方法にも適用可能であり、同様の手順が行われる。ただしこの場合、半導体基板1’中には、SOI基板(1)における酸化膜層(3)に相当する層はない。このため、第1実施形態において図2(f)を用いて説明した水素化処理の工程では、水素含有絶縁膜29から素子分離領域5を介して半導体基板1’の内側からチャネル部aに水素Hを拡散させることが可能である。
<第2実施形態>
図5、図6は第2実施形態を示す断面工程図であり、以下これらの図に基づいて本発明の第2実施形態を説明する。
先ず、図5(a)に示す工程を、第1実施形態において図1(a)を用いて説明したと同様に行い、SOI基板1の表面側に素子分離領域5、トランジスタ7、層間絶縁膜19、およびプラグ25を形成する。
次に、図5(b)に示すように、層間絶縁膜19上に、窒化シリコンからなるエッチングストッパ層51を形成し、さらに低誘電率膜53(酸化シリコン膜でも良い)を形成する。そして、これらの低誘電率膜53およびエッチングストッパ層51に、プラグ25の上面を露出させる配線溝55を形成し、この配線溝55内に、バリアメタル層57を介して銅配線59を埋め込み形成する。しかる後、銅配線59を覆う状態で、低誘電率膜53上に窒化シリコンからなるエッチングストッパ層61を形成する。
そして、図5(c)に示すように、SOI基板1上に形成されたエッチングストッパ層61よりも下層の絶縁膜を層間絶縁膜62とし、この層間絶縁膜62に素子分離領域5に達する孔63を形成する。この孔63の形成は、フォトリソグラフィー技術によるレジストパターンの形成と、このレジストパターンをマスクにした、層間絶縁膜62のエッチングによって行われる。
その後、図6(d)に示すように、孔63内を埋め込むように、絶縁性の水素含有材料からなる水素含有絶縁膜65を層間絶縁膜62上に形成する。この水素含有絶縁膜65の形成は、第1実施形態において図1(c)を用いて説明したと同様に行う。次いで、水素含有絶縁膜65上にSiONなどからなるカバー膜67を形成する。
この状態で、図6(e)に示すように、熱処理を行うことにより、水素含有絶縁膜65中の水素を、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行う。これにより、SOI基板1の表面側に形成されたトランジスタ7のチャネル部aにおけるシリコンのダングリングボンドを水素終端させ、プロセス中に生じたダメージを回復させて半導体装置69を完成させる。
以上により形成された半導体装置69は、トランジスタ7が形成されたSOI基板1を覆う層間絶縁膜62に、素子分離領域5に達する水素供給路Aが設けられたものとなる。また、水素供給路Aは、孔63内に水素含有材料を埋め込んでなるもので、かつ層間絶縁膜62上に形成された水素含有絶縁膜65に達して設けられたものとなる。さらに、水素供給路Aは、素子分離領域5を介してSOI基板1の深さ方向に設けられた酸化膜層3に達して設けられたものとなる。
このような第2実施形態の製造方法であっても、図6(e)を用いて説明したように、SOI基板1上を覆う層間絶縁膜62に、素子分離領域5に達する水素供給路Aを形成し、さらに層間絶縁膜62上に水素供給路Aに達する水素含有絶縁膜65を形成した状態で熱処理を行うことにより、水素含有絶縁膜65中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行っている。したがって、第1実施形態と同様の効果を得ることができる。
そして特に、本第2実施形態においては、カバー膜67を形成する工程の直前、すなわち、最終工程の直前に水素含有絶縁膜65および水素供給路Aの形成を行っている。このため、その後の水素化処理までの工程で、水素含有絶縁膜65および水素供給路Aから水素が脱離することが防止される。したがって、水素化処理の工程では、十分に水素が含有された水素含有絶縁膜65および水素供給路Aから、SOI基板1の表面層に水素を供給することが可能であり、ダメージの回復力(水素ターミネイト力)を維持することが可能である。
また、本第2実施形態も、第1実施形態と同様にシリコン基板などの、いわゆるバルクとしての半導体基板の表面側にMOSトランジスタ7を形成した構成の半導体装置の製造方法にも適用可能であり、同様の手順が行われる。
<第3実施形態>
図7は第3実施形態を示す断面工程図であり、以下これらの図に基づいて本発明の第3実施形態を説明する。
本第3実施形態は、第2実施形態で説明した半導体装置の製造方法において、さらに配線構造を多層化した半導体装置を製造する場合の実施形態である。
先ず、図7(a)に示す工程までを、第2実施形態において図5(b)を用いて説明したと同様に行い、銅配線59を覆うエッチングストッパ層61を形成する。
その後、図7(b)に示すように、エッチングストッパ層61上に、低誘電率膜71、エッチングストッパ層61a、および低誘電率膜71aをこの順に形成し、これらの膜に銅配線(第1銅配線59)に達する接続孔および配線溝からなるデュアルダマシン構造の溝73aを形成して第2銅配線75aを形成する。これらの溝73aおよび第2銅配線75aの形成は、図2(f)を用いて説明した銅配線(41)の形成と同様に行う。
また、必要に応じて、さらに低誘電率膜71a上において同様の工程を行うことにより、さらに第3銅配線75bおよびさらに上層の銅配線を形成した後、最上層の銅配線(例えば第3銅配線75b)を覆う状態で低誘電率膜上にエッチングストッパ層77を形成する。そして、このエッチングストッパ層77および下層の膜を層間絶縁膜78とし、この層間絶縁膜78に素子分離領域5に達する孔79を形成する。次いで、孔79内を埋め込むように絶縁性の水素含有材料からなる水素含有絶縁膜81を、層間絶縁膜78上に形成する。この水素含有絶縁膜81の形成は、第1実施形態において図1(c)を用いて説明したと同様に行う。次いで、水素含有絶縁膜81上にSiONなどからなるカバー膜83を形成する。
この状態で熱処理を行うことにより、水素含有絶縁膜81中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行う。これにより、SOI基板1の表面側に形成されたトランジスタ7のチャネル部aにおけるシリコンのダングリングボンドを水素終端させ、プロセス中に生じたダメージを回復させて半導体装置85を完成させる。
以上により形成された半導体装置85は、トランジスタ7が形成されたSOI基板1を覆う層間絶縁膜78に、素子分離領域5に達する水素供給路Aが設けられたものとなる。また、水素供給路Aは、孔79内に水素含有材料を埋め込んでなるもので、かつ層間絶縁膜78上に形成された水素含有絶縁膜65に達して設けられたものとなる。さらに、水素供給路Aは、素子分離領域5を介してSOI基板1の深さ方向に設けられた酸化膜層3に達して設けられたものとなる。
このような第3実施形態の製造方法であっても、SOI基板1上を覆う層間絶縁膜78に、素子分離領域5に達する水素供給路Aを形成し、さらに層間絶縁膜78上に水素供給路Aに達する水素含有絶縁膜81を形成した状態で熱処理を行うことにより、水素含有絶縁膜81中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行っている。したがって、特に、多層化した銅配線59,75a,75bを形成することにより、バリア層となる窒化シリコンのエッチングストッパ層61,61a,…が積層された場合であっても、これらのエッチングストッパ層61,61a,…を含む層間絶縁膜78に水素供給路A設けているため、層間絶縁膜78の膜構成によらずに第1実施形態と同様の効果を得ることができる。
また特に、水素含有絶縁膜81および水素供給路AをHSQ等の酸化シリコン系材料で形成することにより、第1実施形態において説明したように低温での水素化処理が可能であるため、これらの銅配線59,75a,75bの全てにダメージを与えることなく、上記効果を得ることが可能である。
また、本第3実施形態も、第1実施形態と同様にシリコン基板などの、いわゆるバルクとしての半導体基板の表面側にMOSトランジスタ7を形成した構成の半導体装置の製造方法にも適用可能であり、同様の手順が行われる。
<第4実施形態>
図8は第4実施形態を示す断面工程図であり、以下これらの図に基づいて本発明の第4実施形態を説明する。
本第4実施形態が他の実施形態と異なるところは、水素供給路に連通する水素含有絶縁膜を形成しない点にあり、次のような手順を行う。
先ず、図8(a)に示すように、第2実施形態において図5(b)を用いて説明したと同様に行い、銅配線59を覆うエッチングストッパ層61を形成する。
その後、図8(b)に示すように、エッチングストッパ層61上に絶縁膜91を形成し、この絶縁膜91およびこれよりも下層の膜を層間絶縁膜92とし、この層間絶縁膜92に素子分離領域5に達する孔93を形成する。次いで、孔93内に絶縁性の水素含有材料を埋め込み、素子分離領域5に達する水素供給路Aを形成する。この際、孔93内を埋め込む状態で、層間絶縁膜92上に水素含有絶縁膜を形成した後、孔93内のみに水素含有絶縁膜を残すように層間絶縁膜92上の水素含有絶縁膜を除去することにより、孔93内に水素含有材料を埋め込んでなる水素供給路Aを形成する。
この状態で、水素含有ガス雰囲気中での熱処理を行うことにより、水素含有雰囲気中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行う。これにより、SOI基板1の表面側に形成されたトランジスタ7のチャネル部aにおけるシリコンのダングリングボンドを水素終端させ、プロセス中に生じたダメージを回復させて半導体装置95を完成させる。
これにより得られた半導体装置95は、トランジスタ7が形成されたSOI基板1を覆う層間絶縁膜92に、素子分離領域5に達する水素供給路Aが設けられたものとなる。また、水素供給路Aは、孔63内に水素含有材料を埋め込んでなり、素子分離領域5を介してSOI基板1の深さ方向に設けられた酸化膜層3に達して設けられたものとなる。
このような第4実施形態の製造方法であっても、図8(b)を用いて説明したように、水素含有雰囲気中の水素Hを、水素供給路A→酸化シリコンからなる素子分離領域5→酸化膜層3を介してSOI基板1の表面層に供給する水素化処理を行っている。したがって、第1実施形態と同様の効果を得ることができる。
また、本第4実施形態も、第1実施形態と同様にシリコン基板などの、いわゆるバルクとしての半導体基板の表面側にMOSトランジスタ7を形成した構成の半導体装置の製造方法にも適用可能であり、同様の手順が行われる。
尚、以上の第1実施形態から第4実施形態までは、層間絶縁膜に形成した孔内に水素含有材料を埋め込んでなる水素供給路Aを設けた構成を説明した。しかしながら、本発明の水素供給路はこのような形態に限定されるものではない。例えば、層間絶縁膜が水素の透過を防止するバリア層と、水素を透過する材料層とからなる場合、素子分離領域上におけるバリア層部分に開口部を設けることにより、この開口を介して素子分離領域に水素が供給されるため、これを素子分離領域に達する水素供給路としても良い。
第1実施形態の製造手順を示す断面工程図(その1)である。 第1実施形態の製造手順を示す断面工程図(その2)である。 MOSトランジスタのVg−Id特性を示すグラフである。 第1実施形態の変形例を示す断面図である。 第2実施形態の製造手順を示す断面工程図(その1)である。 第3実施形態の製造手順を示す断面工程図(その2)である。 第4実施形態の製造手順を示す断面工程図である。 第5実施形態の製造手順を示す断面工程図である。
符号の説明
1…SOI基板、1’…半導体基板、3…酸化膜層、5…素子分離領域、7…トランジスタ、17,31,43,51,61,61a,77…エッチングストッパ膜(バリア膜)、21…接続孔、25…プラグ、26,62,78、92…層間絶縁膜、27,63,79,93…孔、29,63,81…水素含有絶縁膜、41,59,75a,75b…銅配線、45,45’,69,85,95…半導体装置、A…水素供給路、H…水素

Claims (4)

  1. 絶縁性の素子分離領域で分離された半導体基板の表面領域にトランジスタを形成する工程と、
    前記トランジスタが形成された半導体基板上に層間絶縁膜を形成すると共に、前記層間絶縁膜における接続孔に前記トランジスタに接続されたプラグを形成し、前記層間絶縁膜における配線溝前記プラグに接続される配線をパターン形成する工程と、
    前記配線を形成した後、前記層間絶縁膜に前記素子分離領域に達する孔を形成し、次いで前記孔内に水素含有材料からなる水素含有絶縁膜を埋め込んで水素供給路を形成する工程と、
    前記水素供給路が形成された層間絶縁膜上にカバー膜を形成した状態で、熱処理を行うことにより前記水素供給路から前記素子分離領域を介して前記半導体基板に水素を供給する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記半導体基板の深さ方向には酸化膜層が設けられ、前記素子分離領域が前記酸化膜層に達しており、
    前記水素を供給する工程では、前記水素供給路から前記素子分離領域を介して前記酸化膜層に水素を供給し、前記酸化膜層から前記半導体基板の表面側に水素を供給する
    請求項1記載の半導体装置の製造方法。
  3. 前記孔内に水素含有材料からなる水素含有絶縁膜を埋め込む工程は、前記孔内を埋め込むように、水素含有材料からなる水素含有絶縁膜を前記層間絶縁膜上に形成する
    請求項1または2に記載の半導体装置の製造方法。
  4. 前記層間絶縁膜を形成する工程では、水素の拡散を防止するバリア膜と他の膜とを積層形成する
    請求項1〜3の何れか1項に記載の半導体装置の製造方法。
JP2003305926A 2003-08-07 2003-08-29 半導体装置の製造方法 Expired - Fee Related JP4254430B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003305926A JP4254430B2 (ja) 2003-08-07 2003-08-29 半導体装置の製造方法
US10/910,992 US20050032320A1 (en) 2003-08-07 2004-08-04 Method for manufacturing a semiconductor device and a semiconductor device manufactured thereby
TW093123732A TWI268559B (en) 2003-08-07 2004-08-06 A method for manufacturing a semiconductor device and a semiconductor device manufactured thereby by forming an inter-layer insulation film with a hydrogen-supplying path
KR1020040062062A KR20050016206A (ko) 2003-08-07 2004-08-06 반도체 디바이스의 제조 방법 및 이에 의해 제조된 반도체디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003288417 2003-08-07
JP2003305926A JP4254430B2 (ja) 2003-08-07 2003-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005072541A JP2005072541A (ja) 2005-03-17
JP4254430B2 true JP4254430B2 (ja) 2009-04-15

Family

ID=34117969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305926A Expired - Fee Related JP4254430B2 (ja) 2003-08-07 2003-08-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20050032320A1 (ja)
JP (1) JP4254430B2 (ja)
KR (1) KR20050016206A (ja)
TW (1) TWI268559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029261A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 메모리 소자의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182063A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4137161B1 (ja) * 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP5220361B2 (ja) * 2007-07-31 2013-06-26 ルネサスエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
US9136463B2 (en) 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8049297B2 (en) * 2007-12-11 2011-11-01 Hvvi Semiconductors, Inc. Semiconductor structure
WO2009101704A1 (ja) * 2008-02-15 2009-08-20 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
US20110079878A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier
US8946091B2 (en) * 2011-04-28 2015-02-03 Lam Research Corporation Prevention of line bending and tilting for etch with tri-layer mask
JP6346488B2 (ja) * 2014-04-21 2018-06-20 キヤノン株式会社 半導体装置、固体撮像装置、それらの製造方法およびカメラ
CN116190413A (zh) * 2021-12-24 2023-05-30 北京超弦存储器研究院 半导体结构的制作方法及半导体结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579391A (en) * 1967-01-05 1971-05-18 Trw Inc Method of producing dielectric isolation for monolithic circuit
FR2728399B1 (fr) * 1994-12-20 1997-03-14 Bouadma Nouredine Composant laser a reflecteur de bragg en materiau organique et procede pour sa realisation
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5866946A (en) * 1996-05-23 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US6143634A (en) * 1997-07-28 2000-11-07 Texas Instruments Incorporated Semiconductor process with deuterium predominance at high temperature
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6140691A (en) * 1997-12-19 2000-10-31 Advanced Micro Devices, Inc. Trench isolation structure having a low K dielectric material isolated from a silicon-based substrate
JP3125781B2 (ja) * 1999-03-03 2001-01-22 ヤマハ株式会社 半導体装置の製法
US6521977B1 (en) * 2000-01-21 2003-02-18 International Business Machines Corporation Deuterium reservoirs and ingress paths
US6596576B2 (en) * 2001-04-10 2003-07-22 Applied Materials, Inc. Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3723173B2 (ja) * 2002-11-06 2005-12-07 株式会社東芝 不揮発性半導体記憶装置の製造方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2005093910A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 半導体記憶装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029261A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 메모리 소자의 제조 방법
KR102563922B1 (ko) 2018-09-10 2023-08-04 삼성전자 주식회사 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
JP2005072541A (ja) 2005-03-17
TWI268559B (en) 2006-12-11
KR20050016206A (ko) 2005-02-21
US20050032320A1 (en) 2005-02-10
TW200511447A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
KR100441682B1 (ko) 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
US8357600B2 (en) Method for fabricating buried gate using pre landing plugs
KR101129919B1 (ko) 반도체 소자 및 그의 형성 방법
CN101154629B (zh) 半导体器件及其制造方法
JP4254430B2 (ja) 半導体装置の製造方法
JP4658486B2 (ja) 半導体装置とその製造方法
JP2010050202A (ja) 半導体装置およびその製造方法
JP4940533B2 (ja) 半導体集積回路装置の製造方法
JP2002141482A (ja) 半導体装置およびその製造方法
US8258059B2 (en) High voltage-resistant semiconductor device and method of manufacturing high voltage-resistant semiconductor device
JP2008047630A (ja) 半導体装置およびその製造方法
KR20010051026A (ko) 반도체 장치 및 그 제조 방법
JP2009016828A (ja) 半導体装置の製造方法
JPH11288935A (ja) 半導体装置およびその製造方法
JP3651369B2 (ja) 半導体装置の製造方法
JP2006339558A (ja) 半導体装置の製造方法
JP2004363255A (ja) 半導体装置及びその製造方法
JP2001093992A (ja) 半導体装置およびその製造方法
KR101021176B1 (ko) 반도체 소자의 금속배선 형성방법
KR101005737B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0661445A (ja) 半導体記憶装置およびその製造方法
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2006080129A (ja) 半導体装置の製造方法
JP3173597B2 (ja) 半導体装置及びその製造方法
JP4561060B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees