[go: up one dir, main page]

JP4247719B2 - 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 - Google Patents

半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 Download PDF

Info

Publication number
JP4247719B2
JP4247719B2 JP2005147822A JP2005147822A JP4247719B2 JP 4247719 B2 JP4247719 B2 JP 4247719B2 JP 2005147822 A JP2005147822 A JP 2005147822A JP 2005147822 A JP2005147822 A JP 2005147822A JP 4247719 B2 JP4247719 B2 JP 4247719B2
Authority
JP
Japan
Prior art keywords
input
output
semiconductor device
inspection probe
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005147822A
Other languages
English (en)
Other versions
JP2006322876A (ja
Inventor
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005147822A priority Critical patent/JP4247719B2/ja
Priority to US11/415,459 priority patent/US20060261826A1/en
Priority to EP06010112A priority patent/EP1724744A1/en
Priority to CNB200610081994XA priority patent/CN100411128C/zh
Priority to KR1020060044541A priority patent/KR100777356B1/ko
Priority to TW095117673A priority patent/TW200702667A/zh
Publication of JP2006322876A publication Critical patent/JP2006322876A/ja
Application granted granted Critical
Publication of JP4247719B2 publication Critical patent/JP4247719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法に関する。
半導体プロセス工程で半導体ウエハ上に多数のICチップを形成した場合には、その半導体ウエハのまま個々のICチップについて電気的諸特性の検査を行い、不良品をスクリーニングするようにしている。そして、この検査には通常、プローブ装置が用いられている(例えば、特許文献1及び特許文献2参照。)。一般的な、プローブ装置は、半導体ウエハ上の個々のICチップが有する電極端子にプローブカードのプローブ針を接触させ、プローブ針から所定の電圧を印加することにより各ICチップの導通試験などの電気的検査を行う装置である。
ここで、特許文献1に記載のプローブは、タングステンまたはレニウムタングステンからなるプローブ針を複数備えたものであり、また、特許文献2に記載のプローブは、ニッケルとべリリウムと銅とチタンとからなる合金で構成されたプローブ針を複数備えたものである。
特開2001−289874号公報 特開2004−294063号公報
ところで、上述した従来技術においては以下に述べる課題が存在する。近年における半導体装置の更なる高精細化に伴って、半導体装置の入力端子及び出力端子ピッチは小さく(狭く)なってきている。したがって、検査プローブカードのプローブのピッチも小さく(狭く)する必要がある。ところが、上述した従来技術のような複数のプローブ針のピッチを狭くすることは困難である。
本発明は、上記の課題を解決するためになされたものであって、半導体装置の入力端子及び出力端子の狭ピッチに対応可能であるとともに、半導体装置を良好に検査できる検査プローブ及びこの半導体装置の検査プローブの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、以下の手段を提供する。
本発明の半導体装置の検査プローブは、入力端子及び出力端子を有する半導体装置の検査プローブであって、検査プローブ基板と、該検査プローブ基板上の一方の面に、前記半導体装置の前記入力端子及び前記出力端子のそれぞれの配列に応じて設けられた、樹脂からなる入力側突起部及び出力側突起部と、該入力側突起部上及び前記出力側突起部上に設けられ、前記入力端子及び前記出力端子のそれぞれと接触する入力側コンタクト部及び出力側コンタクト部と、前記検査プローブ基板上のうち、前記入力側突起部及び前記出力側突起部が設けられた領域以外に設けられ、前記入力側コンタクト部及び前記出力側コンタクト部のそれぞれと電気的に接続された入力側導電部及び出力側導電部とを備えることを特徴とする。
本発明に係る半導体装置の検査プローブでは、検査プローブ基板上に入力側コンタクト部及び出力側コンタクト部を形成するようにしたので、半導体デバイス技術を応用して微細な導電部を得ることができる。したがって、検査プローブは、半導体装置の特に出力端子のピッチの狭小化に対応することができる。また、本発明の検査プローブは、一方の辺側に入力端子を、他方の辺側に出力端子を備えた半導体装置に好適なものである。すなわち、入力側コンタクト部及び出力側コンタクト部は、半導体装置の入力端子及び出力端子のそれぞれに接触したとき、入力側コンタクト部及び出力側コンタクト部の下地である樹脂からなる入力側突起部及び出力側突起部の弾性作用によって、それぞれの端子に対して確実に接触することができるので、良好な検査が可能となる。また、入力側導電部及び出力側導電部を備えることにより、半導体装置の検査時において、入力側導電部から検査信号等を入力し易くなり、出力側導電部より検査信号等を取り出し易くなる。
また、本発明の半導体装置の検査プローブは、前記入力側コンタクト部及び前記出力側コンタクト部は、前記半導体装置の前記入力端子及び前記出力端子の配列方向に応じて複数並んで設けられ、前記入力側導電部及び前記出力側導電部は、前記入力側コンタクト部及び前記出力側コンタクト部のそれぞれに応じて複数設けられたことが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側コンタクト部及び出力側コンタクト部は、半導体装置の入力端子及び出力端子の配列方向に応じて設けられているので、それぞれの入力側,出力側コンタクト部と半導体装置の入力端子及び出力端子とを接触させることで、半導体装置の検査を良好に行うことが可能となる。また、入力側導電部及び出力側導電部は、入力側,出力側コンタクト部に応じて検査プローブ基板上に形成されているので、入力側導電部及び出力側導電部より、さらに検査信号等の入力及び取り出しが容易になる。
また、本発明の半導体装置の検査プローブは、前記入力側突起部及び前記出力側突起部は、前記複数の入力側コンタクト部及び出力側コンタクト部の配列方向に延びていることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側突起部及び出力側突起部は、複数の入力側コンタクト部及び出力側コンタクト部の配列方向に延びるように形成されているため、複数の入力側,出力側コンタクト部を同一の突起部上に設けることができる。したがって、複数の入力側,出力側コンタクト部の検査プローブ基板からの高さを略均一にすることが可能となり、その結果、各端子に確実に接触させることができる。
また、本発明の半導体装置の検査プローブは、前記入力側突起部及び前記出力側突起部の表面が、前記検査プローブ基板の表面から突出する断面視円弧状に形成されていることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側コンタクト部及び出力側コンタクト部は、断面視円弧状の入力側突起部及び出力側突起部の表面に設けられているので、対応するそれぞれの入力端子及び出力端子と良好に接触することができる。また、入力側突起部及び出力側突起部の表面が、断面視円弧状に形成されているため、入力側コンタクト部及び出力側コンタクト部を入力側突起部及び出力側突起部の表面に設ける際、良好に密着させることが可能となる。
また、本発明の半導体装置の検査プローブは、前記入力側突起部及び前記出力側突起部の表面のうち、前記入力側コンタクト部及び前記出力側コンタクト部が設けられた領域以外の領域に凹部が設けられていることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側突起部及び出力側突起部の表面のうち、入力側コンタクト部及び出力側コンタクト部が設けられた領域以外、具体的には、それぞれのコンタクト部同士の間の領域が凹んでいるので、それぞれのコンタクト部が半導体装置の端子に接触したとき、それぞれのコンタクト部の下地である入力側突起部及び出力側突起部が撓み変形し易くなる。したがって、この撓み変形によって、各コンタクト部は半導体装置の端子に対して良好に接触することができ、さらには、隣接するコンタクト部同士の短絡を防止することも可能となる。
また、本発明の半導体装置の検査プローブは、入力側導電部及び前記出力側導電部と電気的に接続されるとともに、前記検査プローブ基板の一方の面から他方の面に貫通した入力側導通部及び出力側導通部と、前記検査プローブ基板の他方の面に設けられ、前記入力側導通部及び前記出力側導通部と電気的に接続された入力側他面導電部及び出力側他面導電部とを備えることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側コンタクト部及び出力側コンタクト部は、入力側導通部及び出力側導通部を介して検査プローブ基板の他方の面の入力側他面導電部及び出力側他面導電部に電気的に接続されている。したがって、半導体装置を検査する際、検査信号等を入力する入力側他面導電部及び検査信号等を取り出す出力側他面導電部が半導体装置の他方の面に形成されているため、入力側,出力側突起部を半導体装置の入力端子及び出力端子に対向させて検査ユニットに取り付ける際の作業が容易となる。また、入力側他面導電部及び出力側他面導電部が検査プローブ基板の一方の面にある場合に比べ、検査信号等の入力及び取り出しが容易になるため、半導体装置の検査を簡易に行うことが可能となる。
また、本発明の半導体装置の検査プローブは、前記入力側他面導電部及び前記出力側他面導電部は、それぞれの隣接する導電部間が、前記入力側導電部及び前記出力側導電部よりも広く形成されていることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側他面導電部及び出力側他面導電部間が、半導体装置の一方の面に形成された入力側導電部及び出力側導電部よりも広く形成されているため、半導体装置を検査する際、隣接する導電部同士の検査信号等の短絡を防止することができるので、正確な検査が可能となる。したがって、入力側導電部及び出力側導電部をより狭ピッチに形成することができる。
また、本発明の半導体装置の検査プローブは、前記入力側導電部及び前記出力側導電部を覆う絶縁層が形成されていることが好ましい。
本発明に係る半導体装置の検査プローブでは、入力側導電部及び出力側導電部を覆う絶縁層を形成することにより、入力側,出力側導電部と半導体装置等との短絡や導電部同士の短絡を防止することが可能となる。
本発明の半導体装置の検査プローブの製造方法は、入力端子及び出力端子を有する半導体装置の検査プローブの製造方法であって、検査プローブ基板上に、前記半導体装置の前記入力端子及び前記出力端子のそれぞれの配列に応じて設けられた、樹脂からなる入力側突起部及び出力側突起部を形成する工程と、前記入力側突起部上及び前記出力側突起部上に、入力側コンタクト部及び出力側コンタクト部をそれぞれ形成する工程と、前記検査プローブ基板上のうち、前記入力側突起部及び前記出力側突起部が設けられた領域以外に、入力側導電部及び出力側導電部を形成する工程とを備えることを特徴とする。
本発明に係る半導体装置の検査プローブの製造方法では、検査プローブ基板上に入力側突起部及び出力側突起部を形成した後、入力側コンタクト部及び出力側コンタクト部を形成するため、半導体デバイス技術を応用して微細な導電部を得ることができる。したがって、検査プローブは、特に半導体装置の出力端子のピッチの狭小化に対応することができる。また、入力側コンタクト部及び出力側コンタクト部は、半導体装置の入力端子及び出力端子のそれぞれに接触したとき、入力側コンタクト部及び出力側コンタクト部の下地である樹脂からなる入力側突起部及び出力側突起部の弾性作用によって、半導体装置の入力端子及び出力端子の狭ピッチに対応可能であるとともに、それぞれの端子に対して確実に接触することができるので、良好な検査が可能となる。
また、本発明の半導体装置の検査プローブの製造方法は、前記入力側コンタクト部及び前記出力側コンタクト部は、前記半導体装置の前記入力端子及び前記出力端子の配列方向に複数並んで設けられ、前記入力側突起部及び前記出力側突起部の表面のうち、前記入力側コンタクト部及び前記出力側コンタクト部が設けられた領域以外の領域をハーフエッチングして凹部を形成することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、入力側突起部及び出力側突起部の表面のうち、入力側コンタクト部及び出力側コンタクト部が設けられた領域以外、具体的には、それぞれのコンタクト部同士の間の領域が凹んでいるので、それぞれのコンタクト部が半導体装置の端子に接触したとき、それぞれのコンタクト部の下地である入力側突起部及び出力側突起部が撓み変形し易い。また、エッチング時間を調節することで、最適な凹部の深さを形成することができる。したがって、簡易な方法により、各コンタクト部が半導体装置の端子に対して良好に接触することができる入力側突起部及び出力側突起部を形成することが可能となる。
また、本発明の半導体装置の検査プローブの製造方法は、前記入力側突起部及び前記出力側突起部を感光性樹脂により形成することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、感光性樹脂を用いることで、フォトリソグラフィ等により、高精度に入力側突起部及び出力側突起部を形成することができる。また、露光,現象,あるいは硬化条件を変えることにより、樹脂からなる所望の形状の入力側突起部及び出力側突起部を得ることができる。
また、本発明の半導体装置の検査プローブの製造方法は、前記入力側突起部及び前記出力側突起部を形成するための樹脂を含む機能液を液滴吐出法により前記検査プローブ基板上に形成することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、液滴吐出法により、樹脂を含む機能液を正確に吐出できるので、所望の形状の入力側突起部及び出力側突起部を形成することができる。したがって、材料の無駄も発生しないため、製造コストの低減を図ることが可能である。
また、本発明の半導体装置の検査プローブの製造方法は、前記入力側コンタクト部,前記入力側導電部,前記出力側コンタクト部及び前記出力側導電部をスパッタ法、あるいは、めっき法により形成することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、スパッタ法、あるいは、めっき法を用いることにより、検査プローブ基板上の所定の位置に、高精度に狭ピッチの入力側コンタクト部,入力側導電部,出力側コンタクト部及出力側導電部を形成することが可能となる。
前記入力側コンタクト部,前記入力側導電部,前記出力側コンタクト部及び前記出力側導電部を液滴吐出法により前記検査プローブ基板上に形成することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、液滴吐出法により、所定の位置に、材料の無駄を抑えて入力側コンタクト部,入力側導電部,出力側コンタクト部及び出力側導電部を形成することができるので、製造コストの低減を図ることが可能である。
また、前記検査プローブを同一の基板に複数同時に形成した後、前記基板を前記検査プローブ毎に切断することが好ましい。
本発明に係る半導体装置の検査プローブの製造方法では、基板上に複数の検査プローブを同時に形成し、その後、その基板を検査プローブ毎に切断することで、効率良く検査プローブを製造することができ、検査プローブの低コスト化を実現できる。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明においては、XYZ直交座標系を設定し、このXYZ直交座標系を参照しつつ各部材の位置関係について説明する。そして、水平面内における所定方向をX軸方向、水平面内においてX軸方向と直交する方向をY軸方向、X軸方向及びY軸方向のそれぞれに直交する方向(すなわち鉛直方向)をZ軸方向とする。
[半導体装置の検査プローブの一実施形態]
検査プローブ1の一実施形態について図面を参照しながら説明する。図1は検査対象である半導体装置100として一例を示すとともに、半導体装置100が複数形成された半導体ウエハを検査プローブ1により検査している状態を示す斜視図であり、図2は本実施形態に係る半導体装置100の検査プローブ1を示し、図3は半導体装置100の検査プローブ1のY側から見た側断面図であり、図4は検査プローブ1をX側から見た図である。
検査プローブ1は、入力端子101及び出力端子102を有する半導体装置100を検査するものであり、入力端子101から検査信号等を入力し、出力端子102から検査信号等を取り出して、半導体装置100の短絡や断線、特性等を検査するものである。半導体装置100の入力端子101は、図1に示すように、端面100aに沿って設けられ、出力端子102は、端面100aに対向する端面100bに沿って設けられている。
また、半導体装置100の入力端子101は、例えば図1に示すように、正方形状であり、出力端子102は、例えば入力端子101に向かって長い長方形状となっており、入力端子101に比べ端子間が狭くなっている。
この検査プローブ1は、図2に示すように、シリコン基板(検査プローブ基板)2と、このシリコン基板2の表面(一方の面)2aに、入力端子101及び出力端子102のそれぞれの配列に応じて設けられた、樹脂からなる入力側突起部11及び出力側突起部21と、半導体装置100の入力端子101及び出力端子102のそれぞれと接触する入力側配線部12及び出力側配線部22とを備えている。
入力側配線部12及び出力側配線部22は、シリコン基板2上の入力側突起部11上及び出力側突起部21上に設けられた入力側コンタクト部13及び出力側コンタクト部23と、シリコン基板2上のうち、入力側突起部11及び出力側突起部21が設けられた領域以外に設けられ、入力側コンタクト部13及び出力側コンタクト部23のそれぞれと電気的に接続された入力側導電部14及び出力側導電部24とを含んで構成されている。
検査プローブ1の入力側コンタクト部13及び出力側コンタクト部23は、図2及び図3に示すように、入力端子101及び出力端子102の配列方向に複数並んで設けられている。入力側,出力側コンタクト部13,23は、入力,出力端子101,102のそれぞれに対応して設けられている。すなわち、入力側,出力側コンタクト部13,23間の距離(検査プローブ側のコンタクト部のピッチ)は、半導体装置100の入力端子101及び出力端子102のピッチに対応している。
また、入力側導電部14及び出力側導電部24は、入力側,出力側コンタクト部13,23のそれぞれに応じて複数設けられている。入力側,出力側導電部14,24のそれぞれは、入力側,出力側コンタクト部13,23に接続しており、シリコン基板2に形成された表面酸化膜31上のうち、入力側突起部11及び出力側突起部21が設けられた領域以外の領域において、X軸方向に延びるように設けられ、Y軸方向に複数並んで設けられている。具体的には、図2に示すように、入力側導電部14は、+X方向に向かって隣接する導電部間のピッチが広がるように形成されており、入力側突起部11の入力側コンタクト部13のピッチが例えば100μmであるのに対し、シリコン基板2の端面2c側では入力側導電部14間のピッチが100μm以上となっている。また、出力側導電部24も入力側導電部14と同様にして、−X方向に向かって隣接する導電部間のピッチが広がるように形成されており、出力側突起部21の出力側コンタクト部23のピッチが例えば10〜50μmであるのに対し、シリコン基板2の端面2cに対向する端面2d側では、出力側導電部24間のピッチが50μm以上となっている。
入力側,出力側コンタクト部13,23及び入力側,出力側導電部14,24を形成するための形成材料としては、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等が挙げられる。また、入力側配線部12及び出力側配線部22としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、入力側,出力側突起部11,21は、シリコン基板2上の中央部に、複数の入力側,出力側コンタクト部13,23のそれぞれを支持可能なように、すなわち複数の入力側,出力側コンタクト部13,23のそれぞれが設けられるように、Y軸方向に延びるように設けられている。入力側,出力側突起部11,21の表面は、シリコン基板2と反対側に向かって、すなわち上側(+Z)側に向かって突出するように断面視円弧状に形成されており、全体として蒲鉾状に形成されている。また、図4に示すように、入力側,出力側突起部11,21の表面のうち、入力側,出力側コンタクト部13,23が設けられた領域以外の領域は凹んでおり、入力側,出力側コンタクト部13,23同士の間には凹部3Dが形成されている。
また、入力側,出力側突起部11,21は、樹脂(合成樹脂)によって形成されている。この入力側,出力側突起部11,21を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等の絶縁材料が挙げられる。
シリコン基板2と入力側導電部14及び出力側導電部24との間には、図3に示すように、表面酸化膜31が設けられており、入力側突起部11及び出力側突起部21も表面酸化膜31の上面に設けられている。また、シリコン基板2の表面2aと対向する裏面(他方の面)2bには、裏面酸化膜32が設けられている。
さらに、入力側突起部11及び出力側突起部21が形成された領域以外の領域には、保護絶縁層(絶縁層)33が設けられている。保護絶縁層33は、特に入力側導電部14及び出力側導電部24を覆うものであって、これにより、入力側,出力側導電部14,24は保護絶縁層33で保護される。保護絶縁層33を形成するための形成材料としては、例えば感光性樹脂を用いることができる。
また、シリコン基板2には、図3に示すように、入力側導電部14及び出力側導電部24と電気的に接続されるとともに、シリコン基板2の表面2aから裏面2bに貫通した入力側貫通孔51及び出力側貫通孔52が形成されている。この入力側貫通孔51及び出力側貫通孔52の内部には、入力側導電部14及び出力側導電部24と電気的に接続された入力側貫通電極(入力側導通部)53及び出力側貫通電極(出力側導通部)54が設けられている。そして、これら入力側貫通電極53及び出力側貫通電極54は、図1及び図3に示すように、シリコン基板2の裏面2bに設けられた入力側裏面導電部(入力側他面導電部)55及び出力側裏面導電部(出力側他面導電部)56と電気的に接続している。
次に、以上の構成からなる本実施形態の検査プローブ1を用いて、半導体装置100の検査方法について説明する。
まず最初に、検査プローブ1を半導体検査装置(図示略)にセットする。そして、検査プローブ1の入力側裏面導電部55及び出力側裏面導電部56と半導体検査装置側の配線とを接続する。その後、半導体装置100の入力端子101及び出力端子102に対して検査プローブ1の入力側,出力側コンタクト部13,23を位置合わせした状態で、図2に示すように、半導体装置100の入力端子101及び出力端子102に対して、検査プローブ1の入力側,出力側コンタクト部13,23を接触する。そして、半導体装置100に対して検査プローブ1のシリコン基板2を押圧する。これにより、入力,出力端子101,102と入力側,出力側コンタクト部13,23とが密着され、電気的な接続が得られる。
本実施形態に係る半導体装置100の検査プローブ1によれば、シリコン基板2上に入力側配線部12及び出力側配線部22を形成するようにしたので、半導体デバイス技術を応用して微細な入力側配線部12及び出力側配線部22を得ることができる。したがって、半導体装置100の高精細化に伴って入力,出力端子101,102のピッチが狭小化しても、検査プローブ1はその狭小化に対応することができる。また、半導体装置100の入力,出力端子101,102に直接的に接触する入力側,出力側コンタクト部13,23は、樹脂からなる入力側,出力側突起部11,21上に設けられているので、入力側,出力側コンタクト部13,23が半導体装置100の入力,出力端子101,102に接触したとき、その入力側,出力側コンタクト部13,23の下地である樹脂からなる入力側,出力側突起部11,21の弾性作用によって、半導体装置100の入力,出力端子101,102に対して良好に接触することができる。
また、入力側,出力側コンタクト部13,23は、半導体装置100の入力,出力端子101,102に対応するように、Y軸方向に複数並んで配置されているので、入力側,出力側コンタクト部13,23と入力,出力端子101,102とを接触することで、検査プローブ1は半導体装置100を良好に検査することができる。また、入力側,出力側コンタクト部13,23(入力側,出力側配線部12,22)の形成材料として、銀(Ag)のようなやわらかい材料を用いることにより、入力,出力端子101,102との良好な密着性を得ることができる。
また、入力側,出力側突起部11,21は、入力側,出力側コンタクト部13,23の配列方向に沿ったY軸方向に延びるように形成されているので、複数の入力側,出力側コンタクト部13,23を同一の入力側,出力側突起部11,21上に設けることができる。したがって、入力側,出力側コンタクト部13,23の高さ方向に関する位置のばらつきを抑えることができる。
また、入力側,出力側コンタクト部13,23の入力側,出力側コンタクト部13,23は、入力側,出力側突起部11,21の表面が断面視円弧状に形成されているので、入力,出力端子101,102に対して良好に接触することができ、さらに、入力側,出力側コンタクト部13,23を入力側,出力側突起部11,21の表面に形成するとき、入力側,出力側コンタクト部13,23を入力側,出力側突起部11,21の表面に良好に密着させることができる。
また、入力側,出力側突起部11,21の表面のうち、入力側,出力側コンタクト部13,23同士の間の領域が凹部3Dとなっているので、入力側,出力側コンタクト部13,23が入力,出力端子101,102に接触したとき、その入力側,出力側コンタクト部13,23の下地である入力側,出力側突起部11,21が撓み変形する。したがって、その撓み変形によって、入力側,出力側コンタクト部13,23は入力,出力端子101,102に対して良好に接触することができる。ここで、入力側,出力側突起部11,21の凹部3Dの深さは、5μm以上が好ましい。これにより、入力側,出力側突起部11,21の十分な撓み変形を得ることができる。
さらに、半導体装置を検査する際の検査信号等を入力する入力側裏面導電部55及び検査信号等を取り出す出力側裏面導電部56が、シリコン基板2の裏面2bに形成されているため、入力側,出力側突起部11,21を半導体装置100の入力端子101及び出力端子102に対向させて検査ユニットに取り付ける際の作業が容易となる。
また、シリコン基板2の表面2aには、入力側導電部14及び出力側導電部24を覆う保護絶縁層33が形成されているため、これら入力側,出力側導電部14,24と半導体装置100等との短絡や導電部14,24同士の短絡を防止することが可能となる。
[半導体検査装置の検査プローブの製造方法]
次に、検査プローブ1を製造する方法について図5及び図6を参照しながら説明する。ここで、本実施形態においては、検査プローブ1は同一のシリコン基板(基板)2上に複数(図では2つ)同時に一括して形成されるものとする。
まず、図5(a)に示すように、シリコン基板2の表面2aから裏面2bに貫通した入力側貫通孔51及び出力側貫通孔52をそれぞれ形成する。これら入力側貫通孔51及び出力側貫通孔52は、機械加工の他、レーザ加工、ドライエッチング法、ウエットエッチング法、あるいは、これらを併用した方法により形成される。
次に、図5(b)に示すように、シリコン基板2を熱酸化することにより、シリコン基板2の表面2a,裏面2b,入力側貫通孔51及び出力側貫通孔52の内壁に表面酸化膜31,裏面酸化膜32及び絶縁層34を形成し、シリコン基板2全体の絶縁が取られる。
次に、電気化学プレーティング(ECP)法を用いて、入力側,出力側貫通孔51,52の内側にめっき処理を施し、その入力側,出力側貫通孔51,52の内に入力側貫通電極53及び出力側貫通電極54を形成するための導電性材料を形成する。入力側,出力側貫通電極53,54を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、入力側,出力側貫通孔51,52には銅(Cu)が埋め込まれる。これによって、図5(c)に示すように、入力側,出力側貫通電極53,54を形成すると同時に、シリコン基板2の裏面2bには、入力側貫通電極53及び出力側貫通電極54と電気的に接続された入力側裏面導電部55及び出力側裏面導電部56を形成する。
なお、入力側,出力側貫通電極53,54の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
次いで、図6(a)に示すように、表面酸化膜31上の所定領域に、入力側,出力側突起部11,21を形成するための樹脂を配置する。入力側,出力側突起部11,21は、シリコン基板2上において、所定方向(Y軸方向)に延びるように蒲鉾状に設けられる。本実施形態においては、入力側,出力側突起部11,21は液滴吐出法(インクジェット法)を用いて形成される。液滴吐出法においては、図6(a)に示すように、入力側,出力側突起部11,21を形成するための樹脂を含む機能液の液滴3Bが液滴吐出ヘッド(インクジェットヘッド)50よりシリコン基板2(表面酸化膜31)上に吐出される。これにより、シリコン基板2上には、その表面がシリコン基板2から突出する断面視円弧状の入力側,出力側突起部11,21が形成される(表面酸化膜31からの高さは5μm〜30μm)。液滴吐出法に基づいて入力側,出力側突起部11,21を設けることにより、材料の無駄を省いて入力側,出力側突起部11,21を円滑に形成することができる。
次に、図6(b)に示すように、入力側,出力側突起部11,21上及び表面酸化膜31上のそれぞれに、入力側コンタクト部13及び出力側コンタクト部23,入力側導電部14及び出力側導電部24を含む入力側配線部12及び出力側配線部22を形成する。入力側配線部,出力側配線部12,22は、スパッタ法、めっき法あるいは液滴吐出法(インクジェット法)を用いて形成することができる。
本実施形態では、スパッタ法を用いて入力側配線部12及び出力側配線部22を形成する。まず、TiW,Auをスパッタ法で形成(積層)した後、周知のフォトリソグラフィ法及びエッチング法により、レジスト膜をパターニングし、金属膜のエッチングを施すことにより、入力側,出力側突起部11,21上に、図6(b)に示すように、入力,出力端子101,102に対応する入力側,出力側コンタクト部13,23として、入力側,出力側突起部11,21の長手方向に並ぶ複数の入力側,出力側コンタクト部13,23が形成される。また、入力側,出力側突起部11,21が設けられた領域以外の領域には、入力側,出力側コンタクト部13,23と電気的に接続された入力側,出力側導電部14,24が形成される。
次に、入力側,出力側突起部11,21に、Oプラズマ処理を施し、このOプラズマ処理により、入力側,出力側突起部11,21の表面のうち、入力側,出力側コンタクト部13,23が設けられた領域以外の領域は、入力側,出力側コンタクト部13,23をマスクとして、選択的にハーフエッチングされる。これにより、図4で示したように、入力側,出力側コンタクト部13,23同士の間に凹部3Dが形成される。次に、図6(c)に示すように、入力側,出力側導電部14,24を覆うように、保護絶縁層33が形成される。
そして、図6(d)に示すように、シリコン基板2が検査プローブ1毎にダイシング(切断)される。このように、シリコン基板2上に複数の検査プローブ1を略同時に形成し、その後、そのシリコン基板2を検査プローブ1毎に切断することで、図3に示す検査プローブ1を得ることができる。このようにして、効率良く検査プローブ1を製造することができ、検査プローブ1の低コスト化を実現できる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、入力側貫通電極53及び出力側貫通電極54に電気的に接続する入力側裏面導電部55及び出力側裏面導電部56として、図7に示すように、入力側他面導電部61及び出力側他面導電部62のそれぞれの隣接する導電部間が、シリコン基板2の表面の内側に向かって入力側導電部14及び出力側導電部24よりも広く形成されていても良い。この構成では、半導体装置を検査する際、隣接する導電部同士の検査信号等の短絡を防止することができるので、正確な検査が可能となる。さらに、シリコン基板2の表面の内側に向かって導電部61,62間を広く形成することにより、半導体装置の端子の狭ピッチに対応可能であるとともに、シリコン基板2のコンパクト化が可能な検査プローブを得ることが可能となる。
また、入力側,出力側突起部11,21の形成方法としては、液滴吐出法に限らず、例えばフォトリソグラフィ法により形成してもよい。この方法の場合、入力側,出力側突起部11,21は感光性樹脂を用いて形成され、露光、現像あるいは硬化条件等により、断面視略円弧状の入力側,出力側突起部11,21を容易に且つ高精度に形成することができる。
さらに、入力側配線部,出力側配線部12,22をスパッタ法により形成したが、これに限るものではなく、例えば、めっき法であっても良い。この方法の場合、表面酸化膜31上にTiW,Auをスパッタした後、メッキレジストを塗布し、このメッキレジストをパターニングすることで、入力側,出力側導電部21,22を形成するためのメッキレジストパターンを形成する。次に、Au電解メッキを行って、メッキレジストパターンにAu(金)を埋め込み、入力側,出力側導電部21,22を形成する。その後、メッキレジストの剥離を行い、TiW,Auエッチングを行う。
また、入力側配線部,出力側配線部12,22を液滴吐出法(インクジェット法)により形成しても良い。この方法の場合、Ag(銀)インクにより、入力側配線部,出力側配線部12,22を描画形成した後、焼成し、無電解Ni/Auめっきにより成膜する。
また、検査プローブ1の製造方法として、まず、シリコン基板2に入力側,出力側貫通孔51,52を形成したが、これに限るものではなく、例えば、入力側,出力側導電部14,24を覆うように保護絶縁層33を形成した後、入力側,出力側貫通孔51,52を形成し、これら貫通孔51,52に導電性材料を埋め込み、入力側,出力側裏面導電部55,56を形成しても良い。
また、上述した検査プローブ1は、図1に示すように、半導体装置100が複数形成された半導体ウエハ上の検査を行うのに好適である。
また、検査対象である半導体装置100の入力,出力端子101,102としては、Auバンプ,Niバンプ,はんだバンプ等の金属バンプである場合に好適である。すなわち、入力側コンタクト部13及び出力側コンタクト部23は、半導体装置100の入力端子101及び出力端子102のそれぞれに接触したとき、入力側コンタクト部13及び出力側コンタクト部23の下地である樹脂からなる入力側突起部11及び出力側突起部21の弾性作用によって、金属バンプの高さのばらつきを吸収することができる。
さらに、検査プローブ1は、半導体装置100の入力,出力端子101,102としては、図8に示すように、樹脂をコアとする樹脂コア72を有するバンプ71が形成された半導体装置70の検査にも好適である。すなわち、上述したように、入力側コンタクト部13及び出力側コンタクト部23の下地である樹脂からなる入力側突起部11及び出力側突起部21の弾性作用によって、入力側コンタクト部13及び出力側コンタクト部23とバンプ71とが接触したときのバンプ71の弾性を吸収し、バンプ71の表面に形成された端子101a,101bの破損を防止することが可能となる。
本発明の検査プローブ及び半導体ウエハを示す斜視図である。 本発明の検査プローブの一実施形態を示す斜視図である。 図2の検査プローブをY側から見た断面図である。 図3の検査プローブのA−A線矢視における断面図である。 検査用プローブの製造工程の一例を説明するための図である。 検査用プローブの製造工程の一例を説明するための図である。 本発明の検査プローブの入力側,出力側導電部の変形例を示す平面図である。 検査対象となる半導体装置の一例を示す断面図である。
符号の説明
1…検査プローブ、2…シリコン基板(検査プローブ基板)、2a…シリコン基板の表面(一方の面)、2b…シリコン基板の裏面(他方の面)、11…入力側突起部、21…出力側突起部、13…入力側コンタクト部、14…入力側導電部、23…出力側コンタクト部、24…出力側導電部、33…保護絶縁層(絶縁層)、53…入力側貫通電極(入力側導通部)、54…出力側貫通電極(出力側導通部)、55…入力側裏面導電部、56…出力側裏面導電部、70,100…半導体装置、101…入力端子、102…出力端子

Claims (11)

  1. 入力端子及び出力端子を有する半導体装置の検査プローブであって、
    検査プローブ基板と、
    該検査プローブ基板上の一方の面に、前記半導体装置の前記入力端子及び前記出力端子のそれぞれの配列に応じて設けられた、樹脂からなる入力側突起部及び出力側突起部と、
    該入力側突起部上及び前記出力側突起部上に設けられ、前記入力端子及び前記出力端子のそれぞれと接触する入力側コンタクト部及び出力側コンタクト部と、
    前記検査プローブ基板上のうち、前記入力側突起部及び前記出力側突起部が設けられた領域以外に設けられ、前記入力側コンタクト部及び前記出力側コンタクト部のそれぞれと電気的に接続された入力側導電部及び出力側導電部とを備え
    前記入力側コンタクト部及び前記出力側コンタクト部は、前記半導体装置の前記入力端子及び前記出力端子の配列方向に応じて複数並んで設けられ、
    前記入力側導電部及び前記出力側導電部は、前記入力側コンタクト部及び前記出力側コンタクト部のそれぞれに応じて複数設けられ、
    前記入力側突起部及び前記出力側突起部は、前記複数の入力側コンタクト部及び出力側コンタクト部の配列方向に延びており、
    前記入力側突起部及び前記出力側突起部の表面のうち、前記入力側コンタクト部及び前記出力側コンタクト部が設けられた領域以外の領域に凹部が設けられていることを特徴とする半導体装置の検査プローブ。
  2. 前記入力側突起部及び前記出力側突起部の表面が、前記検査プローブ基板の表面から突出する断面視円弧状に形成されていることを特徴とする請求項に記載の半導体装置の検査プローブ。
  3. 前記入力側導電部及び前記出力側導電部と電気的に接続されるとともに、前記検査プローブ基板の一方の面から他方の面に貫通した入力側導通部及び出力側導通部と、
    前記検査プローブ基板の他方の面に設けられ、前記入力側導通部及び前記出力側導通部と電気的に接続された入力側他面導電部及び出力側他面導電部とを備えることを特徴とする請求項1または請求項に記載の半導体装置の検査プローブ。
  4. 前記入力側他面導電部及び前記出力側他面導電部は、それぞれの隣接する導電部間が、前記入力側導電部及び前記出力側導電部よりも広く形成されていることを特徴とする請求項に記載の半導体装置の検査プローブ。
  5. 前記入力側導電部及び前記出力側導電部を覆う絶縁層が形成されていることを特徴とする請求項1から請求項のいずれか1項に記載の半導体装置の検査プローブ。
  6. 入力端子及び出力端子を有する半導体装置の検査プローブの製造方法であって、
    検査プローブ基板上に、前記半導体装置の前記入力端子及び前記出力端子のそれぞれの配列に応じて設けられた、樹脂からなる入力側突起部及び出力側突起部を形成する工程と、
    前記入力側突起部上及び前記出力側突起部上に、入力側コンタクト部及び出力側コンタクト部をそれぞれ形成する工程と、
    前記検査プローブ基板上のうち、前記入力側突起部及び前記出力側突起部が設けられた領域以外に、入力側導電部及び出力側導電部を形成する工程とを備え
    前記入力側コンタクト部及び前記出力側コンタクト部は、前記半導体装置の前記入力端子及び前記出力端子の配列方向に応じて複数並んで設けられ、
    前記入力側突起部及び前記出力側突起部の表面のうち、前記入力側コンタクト部及び前記出力側コンタクト部が設けられた領域以外の領域をハーフエッチングして凹部を形成することを特徴とする半導体装置の検査プローブの製造方法。
  7. 前記入力側突起部及び前記出力側突起部を感光性樹脂により形成することを特徴とする請求項に記載の半導体装置の検査プローブの製造方法。
  8. 前記入力側突起部及び前記出力側突起部を形成するための樹脂を含む機能液を液滴吐出法により前記検査プローブ基板上に形成することを特徴とする請求項6または請求項に記載の半導体装置の検査プローブの製造方法。
  9. 前記入力側コンタクト部,前記入力側導電部,前記出力側コンタクト部及び前記出力側導電部をスパッタ法、あるいは、めっき法により形成することを特徴とする請求項から請求項のいずれか1項に記載の半導体装置の検査プローブの製造方法。
  10. 前記入力側コンタクト部,前記入力側導電部,前記出力側コンタクト部及び前記出力側導電部を液滴吐出法により前記検査プローブ基板上に形成することを特徴とする請求項から請求項のいずれか1項に記載の半導体装置の検査プローブの製造方法。
  11. 前記検査プローブを同一の基板に複数同時に形成した後、前記基板を前記検査プローブ毎に切断することを特徴とする請求項から請求項10のいずれか1項に記載の半導体装置の検査プローブの製造方法。
JP2005147822A 2005-05-20 2005-05-20 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 Expired - Fee Related JP4247719B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005147822A JP4247719B2 (ja) 2005-05-20 2005-05-20 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
US11/415,459 US20060261826A1 (en) 2005-05-20 2006-05-01 Test probe and manufacturing method for test probe
EP06010112A EP1724744A1 (en) 2005-05-20 2006-05-16 Test probe and manufacturing method for test probe
CNB200610081994XA CN100411128C (zh) 2005-05-20 2006-05-17 检查用探测器及检查用探测器的制造方法
KR1020060044541A KR100777356B1 (ko) 2005-05-20 2006-05-18 검사 프로브 및 검사 프로브의 제조 방법
TW095117673A TW200702667A (en) 2005-05-20 2006-05-18 Test probe and manufacturing method for test probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005147822A JP4247719B2 (ja) 2005-05-20 2005-05-20 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法

Publications (2)

Publication Number Publication Date
JP2006322876A JP2006322876A (ja) 2006-11-30
JP4247719B2 true JP4247719B2 (ja) 2009-04-02

Family

ID=36832970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005147822A Expired - Fee Related JP4247719B2 (ja) 2005-05-20 2005-05-20 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法

Country Status (6)

Country Link
US (1) US20060261826A1 (ja)
EP (1) EP1724744A1 (ja)
JP (1) JP4247719B2 (ja)
KR (1) KR100777356B1 (ja)
CN (1) CN100411128C (ja)
TW (1) TW200702667A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798557B2 (ja) * 2005-01-31 2011-10-19 独立行政法人産業技術総合研究所 プローブカード、およびその製造方法。
JP2009103475A (ja) * 2007-10-22 2009-05-14 Micro Gijutsu Kenkyusho:Kk 探針装置用プローブ構造及びその製造方法
WO2009118849A1 (ja) 2008-03-26 2009-10-01 株式会社アドバンテスト プローブウエハ、プローブ装置、および、試験システム
JP5475657B2 (ja) * 2008-06-02 2014-04-16 株式会社アドバンテスト プローブ装置製造方法
WO2009147718A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト プローブウエハ製造方法
KR100974535B1 (ko) * 2010-03-23 2010-08-10 (주)유비프리시젼 필름 타입 프로브 컨텍터 및 이의 제조 방법
JP5588851B2 (ja) * 2010-12-14 2014-09-10 株式会社日本マイクロニクス 電気的接続装置及びその製造方法
JP5782824B2 (ja) * 2011-05-18 2015-09-24 三菱電機株式会社 高周波特性測定装置
US8797053B2 (en) * 2011-05-24 2014-08-05 Intel Corporation Positioning and socketing for semiconductor dice
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
TWI822833B (zh) * 2019-08-15 2023-11-21 優顯科技股份有限公司 電子探測板、光電探測模組、與電子探測方法
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509296A (en) * 1967-10-23 1970-04-28 Ncr Co Resilient variable-conductivity circuit controlling means
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US5764209A (en) * 1992-03-16 1998-06-09 Photon Dynamics, Inc. Flat panel display inspection system
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp., Ibaraki, Osaka Sondenkonstruktion
US6144216A (en) * 1995-04-01 2000-11-07 Enplas Corporation Electric contact apparatus for inspecting a liquid crystal display panel
JPH09236618A (ja) * 1996-03-01 1997-09-09 Fujikura Ltd コンタクトプローブ
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
TW437095B (en) * 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device
US7002225B2 (en) * 2002-05-24 2006-02-21 Northrup Grumman Corporation Compliant component for supporting electrical interface component
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
JP4107275B2 (ja) * 2004-09-09 2008-06-25 セイコーエプソン株式会社 検査用プローブ及び検査装置、検査用プローブの製造方法

Also Published As

Publication number Publication date
CN1866490A (zh) 2006-11-22
TW200702667A (en) 2007-01-16
CN100411128C (zh) 2008-08-13
US20060261826A1 (en) 2006-11-23
KR20060120448A (ko) 2006-11-27
JP2006322876A (ja) 2006-11-30
EP1724744A1 (en) 2006-11-22
KR100777356B1 (ko) 2007-11-19

Similar Documents

Publication Publication Date Title
CN100411128C (zh) 检查用探测器及检查用探测器的制造方法
KR101250167B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7026833B2 (en) Multiple-chip probe and universal tester contact assemblage
KR20020037276A (ko) 접촉기, 접촉기의 제조 방법 및 접촉기를 사용한 프로브카드
EP2743708A2 (en) Testing device and testing method thereof
US6221749B1 (en) Semiconductor device and production thereof
US7217139B2 (en) Interconnect assembly for a probe card
JP2000121673A (ja) コンタクタ
JP2005156365A (ja) 電気特性測定用プローブ及びその製造方法
KR20090015610A (ko) 반도체 장치 테스트용 소켓, 그 제조 방법 및 이를 이용한반도체 장치 테스트 방법
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
JP2000321303A (ja) プローブカード及びコンタクタ
KR20160140245A (ko) 프로브 기판 및 그 제조 방법
JP2010266467A (ja) 半導体集積回路装置の製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
JP2008159992A (ja) 検査治具、検査装置、電子部品の検査方法、及び、電子部品の製造方法
KR101369407B1 (ko) 프로브 카드 및 그 제조 방법
JP2001242219A (ja) 検査用プローブ基板及びその製造方法
JP2001298059A (ja) 検査用プローブ基板及びその製造方法
JP2000294605A (ja) 半導体装置及びその試験装置、並びに試験方法
JP2000180471A (ja) ベアチップ検査用プローブ基板
KR20250050102A (ko) 프로브 카드용 캔틸레버형 프로브
JP4981011B2 (ja) 電気特性測定用プローブ及びその製造方法
JP2005114594A (ja) 半導体装置検査用配線板及びその製造方法
JP2009300079A (ja) コンタクトプローブ及びプローブカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees