JP4176487B2

JP4176487B2 - 液晶表示装置

Info

Publication number: JP4176487B2
Application number: JP2003006939A
Authority: JP
Inventors: 永年倉橋; 香織宮嵜; 正宏石井; 雅彦鈴木; 啓之梅田
Original assignee: 株式会社日立ディスプレイズ
Priority date: 2003-01-15
Filing date: 2003-01-15
Publication date: 2008-11-05
Anticipated expiration: 2023-01-15
Also published as: CN100517030C; CN1517770A; CN100440013C; US7098982B2; US20040145695A1; JP2004219707A; US20060279686A1; US7440064B2; CN101135819A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に広視野角を特徴とするイン・プレイン・スイッチング（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ：ＩＰＳ）方式における共通信号線と画素電極の間やソース・ドレイン電極と共通電極との間に発生する電界に起因した液晶の不所望なスイッチングによる残像を抑制して画質を向上させた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、ガラスを好適とする２枚の絶縁基板の間に液晶分子からなる液晶層を挟持すると共に、上記絶縁基板の一方または双方に当該液晶層に電界を印加するための少なくとも一対の電極を有している。ＩＰＳ方式の液晶表示装置は、上記した液晶層に電界を印加するための電極を全て一方の基板に形成して液晶層に対して基板面と平行な成分を持つ電界を形成することで画素の点灯と消灯（すなわち、スイッチング）を行う。
【０００３】
図１４はＩＰＳ方式を採用した既知の液晶表示装置の一画素付近の説明図であり、図１４（ａ）は平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ’線に沿った断面図を示す。液晶表示装置を構成する一対の基板の一方の基板（第１の基板、通常、以下で説明するように薄膜トランジスタが形成される基板であることから薄膜トランジスタ基板と称する）ＳＵＢ１の内面に次のような画素構造を有する。そして、この第１の基板ＳＵＢ１にカラーフィルタなどを形成した第２の基板ＳＵＢ２（図示せず）を貼り合わせ、両者の間隙に液晶層を挟持して封止される。
【０００４】
一画素（以下、単位画素とも称する）は、第１の方向（以下、Ｘ方向）に延在して該Ｘ方向と交差する第２の方向（以下、Ｙ方向）に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接してＸ方向に延在しＹ方向に並設された共通信号線（共通ストレージ線とも言う）ＣＬと、走査信号線ＧＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して交互配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＧＬとデータ信号線ＤＬで囲まれる領域に単位画素が形成される。
【０００５】
図１４（ｂ）に示したように、図１４（ａ）のＡ−Ａ’線に沿った断面では第１の基板ＳＵＢ１上に共通信号線ＣＬを有し、ゲート絶縁層ＧＩを介してデータ信号線ＤＬ、および薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤが形成されている。これらの電極または配線は無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳの積層膜で覆われ、その上に画素電極ＰＸと共通電極ＣＴが形成されている。これら画素電極ＰＸと共通電極ＣＴには図示しない液晶層と接する配向膜が形成されるが、ここでは図示を省略した。
【０００６】
画素電極ＰＸと共通電極ＣＴとは互いに櫛歯状に隣接して配置される。図１４（ｂ）に示されたように、画素電極ＰＸは薄膜トランジスタＴＦＴの出力電極であるソース・ドレイン電極ＳＤにスルーホールＳＨを通して接続されている。図１４（ａ）に示されたように、ソース・ドレイン電極ＳＤは共通信号線ＣＬに重畳し、スルーホールＳＨを形成する部分が階段状に単位画素領域内に突出している。なお、図中の参照符号ＯＲは配向膜に施される配向制御能の方向（所謂、ラビング方向）を示す。また、太い点線で示した範囲は、通常第２の基板に形成される遮光膜（ブラックマトリクス）ＢＭを仮想的に示す。なお、遮光膜ＢＭの表示は、以降で説明する各図でも同様である。
【０００７】
【発明が解決しようとする課題】
このような構成の液晶表示装置では、単位画素の周辺、特に薄膜トランジスタＴＦＴの近傍における共通信号線ＣＬと画素電極ＰＸおよび共通電極の間に不所望な電界が形成され、これが液晶層の液晶分子を画像データに関係なくスイッチングして、所謂残像を発生させて画質を劣化させるという問題がある。
【０００８】
図１５は図１４（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図であり、図１５（ａ）は平面図、図１５（ｂ）は図１５（ａ）のＢ−Ｂ’線に沿った断面図、図１５（ｃ）は図１５（ａ）のＣ−Ｃ’線に沿った断面図を示す。図１５における参照符号ＺＮは残像の発生し易い領域を示し、Ｅは残像発生原因となる電界、Ｅｆは特にその強い電界を示す。すなわち、図１５（ｂ）および図１５（ｃ）に示したように、共通信号線ＣＬと画素電極ＰＸの間に生じる電界Ｅ、ソース・ドレイン電極ＳＤと共通電極ＣＴの間に生じる電界Ｅで液晶層の液晶分子が不所望にスイッチングされる。また、近接したソース・ドレイン電極ＳＤの端縁と共通信号線ＣＬの間には液晶分子に対して交差方向の成分が大きい強い電界Ｅｆを生じ、大きな残像を発生させる。その結果、単位画素の正規のスイッチング動作とは無関係な液晶分子のスイッチングで透過光（あるいは反射光）にむらが発生し、画質を劣化させてしまう。
【０００９】
本発明の目的は、上記従来構造の液晶表示装置における残像を抑制して高画質の画像表示を得ることができる液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、共通信号線と画素電極の間の電界を遮蔽し、または薄膜トランジスタのソース・ドレイン電極と共通電極の間の電界を遮蔽し、若しくはソース・ドレイン電極の端縁と共通信号線の間の電界を遮蔽する各電極構造とした。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図１は本発明による液晶表示装置の第１実施例における単位画素付近の構成の説明図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図２は図１（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ’線に沿った断面図、図２（ｃ）は図２（ａ）のＣ−Ｃ’線に沿った断面図を示す。図１および図２において、前記図１４および図１５と同一の参照符号は同一機能部分に対応するので、繰り返しの説明は省略する。なお、以下の各実施例でも同様とする。
【００１２】
図１と図２において、第１の基板ＳＵＢ１上に形成される単位画素は、Ｘ方向に延在して該Ｘ方向と交差するＹ方向に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接してＸ方向に延在しＹ方向に並設された共通信号線ＣＬと、走査信号線ＧＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して交互配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＧＬとデータ信号線ＤＬで囲まれる領域に単位画素が形成される。
【００１３】
共通電極ＣＴは共通信号線ＣＬの上層に絶縁層（無機絶縁層ＰＡＳとこの上に積層された有機絶縁層ＯＰＡＳ、以下の各実施例でも同じ。ただし、有機絶縁層ＯＰＡＳに代えて無機絶縁層としてもよい。これも以下の各実施例でも同じ。）を介して重畳配置され、画素電極ＰＸは薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤに上記無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳからなる絶縁層を貫通するスルーホールＳＨを介して接続されている。共通電極ＣＴは共通信号線ＣＬを覆って単位画素内に延びて（張り出して）形成され、共通信号線ＣＬと画素電極ＰＸ間の電界Ｅを遮蔽している。
【００１４】
画素電極ＰＸは共通電極ＣＴから単位画素内の方向に端部を有し、ソース・ドレイン電極ＳＤは共通電極ＣＴの延在方向と交差する方向に階段状に突出する第１突出部ＳＤ１と第２突出部ＳＤ２を有する。該階段状の第１突出部ＳＤ１（ソース・ドレイン電極側）は共通信号線ＣＬと画素電極ＰＸとの間、かつ共通電極ＣＴで遮蔽された位置にある。また、階段状の第２突出部ＳＤ２（第１突出部ＳＤ１からさらに単位画素側に突出する部分）は画素電極ＰＸに重畳する位置にあってスルーホールＳＨにより当該画素電極ＰＸに接続されている。
【００１５】
そして、第２突出部のＹ方向と平行な端縁とＸ方向で隣接する画素電極ＰＸとの間の間隔をａとし、画素電極ＰＸと第１突出部のＹ方向の端部との間の間隔をｂとし、画素電極ＰＸとＹ方向で隣接する共通電極ＣＴ間の間隔をｃとしたとき、ａ＞ｃとし、また、ｂ＞ｃとする。さらに、ａ＞ｃ、かつｂ＞ｃとする。これにより、共通信号線と画素電極の間の電界を遮蔽し、または薄膜トランジスタのソース・ドレイン電極ＳＤと共通電極ＣＴの間の電界Ｅが遮蔽され、ソース・ドレイン電極ＳＤの端縁と共通信号線ＣＬの間の電界Ｅも遮蔽される。
【００１６】
本実施例により、単位画素の正規のスイッチング動作とは無関係な液晶分子のスイッチングが抑制され、液晶層の透過光（あるいは反射光）にむらが発生せず、高画質の画像表示を得ることができる。
【００１７】
図３は本発明による液晶表示装置の第２実施例における単位画素付近の構成の説明図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図４は図３（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿った断面図、図４（ｃ）は図４（ａ）のＣ−Ｃ’線に沿った断面図を示す。
【００１８】
図３と図４において、第１の基板ＳＵＢ１上に形成される単位画素は、Ｘ方向に延在して該Ｘ方向と交差するＹ方向に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接してＸ方向に延在してＹ方向に並設された共通信号線ＣＬと、走査信号線ＧＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＧＬとデータ信号線ＤＬで囲まれる領域に単位画素が形成される。
【００１９】
画素電極ＰＸは共通信号線ＣＬの上層に絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を介して重畳配置され、薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤに上記絶縁層を貫通するスルーホールＳＨを介して接続されている。また、画素電極ＰＸの一部は単位画素から共通信号線ＣＬの上方に張り出し、張り出し先端が共通信号線ＣＬの単位画素と反対側の辺より後退した張り出し部ＰＸＪを有する。共通電極ＣＴは画素電極ＰＸの張り出し部ＰＸＪに沿う部分を除いて共通信号線ＣＬを覆って単位画素内に延びて形成されている。この構成により、共通信号線ＣＬと画素電極ＰＸ間の電界Ｅが遮蔽される。
【００２０】
また、画素電極ＰＸの張り出し部ＰＸＪはＸ方向に画素電極ＰＸよりも幅広に形成され、ソース・ドレイン電極ＳＤは共通信号線ＣＬの延在方向と交差する方向に階段状に突出する突出部ＳＤ３を有する。この階段状の突出部ＳＤ３は共通信号線ＣＬと共通電極ＣＴとの間、かつ共通電極ＣＴで遮蔽された位置にある。階段状の突出部ＳＤ３は共通信号線ＣＬ上で画素電極ＰＸの張り出し部ＰＸＪに重畳する位置にあってスルーホールＳＨにより当該画素電極ＰＸに接続されている。
【００２１】
そして、ソース・ドレイン電極ＳＤの階段状の突出部ＳＤ３のＹ方向における共通信号線ＣＬの端部からの距離をａとし、画素電極ＰＸの張り出し部ＰＸＪに繋がる共通信号線ＣＬと平行でＹ方向における端縁のＸ方向の距離をｂとし、画素電極ＰＸの張り出し部ＰＸＪのＹ方向の端縁と共通電極ＣＴとの間のＸ方向における間隔をｃとしたとき、ａ≧０とする。また、ｂ＞ｃ×２．０とする。さらに、ａ≧０、かつｂ＞ｃ×２．０とする。これにより、共通信号線ＣＬと画素電極ＰＸの間の電界Ｅが遮蔽され、または薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤと共通電極ＣＴの間の電界Ｅが遮蔽され、ソース・ドレイン電極ＳＤの端縁と共通信号線ＣＬの間の電界Ｅも遮蔽される。
【００２２】
本実施例により、単位画素の正規のスイッチング動作とは無関係な液晶分子のスイッチングが抑制され、液晶層の透過光（あるいは反射光）にむらが発生せず、高画質の画像表示を得ることができる。
【００２３】
図５は本発明による液晶表示装置の第３実施例における単位画素付近の構成の説明図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図６は図５（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【００２４】
図５と図６において、第１の基板ＳＵＢ１上に形成される単位画素は、Ｘ方向に延在してＹ方向に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接しＸ方向に延在してＹ方向に並設された共通信号線ＣＬと、走査信号線ＧＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＧＬとデータ信号線ＤＬで囲まれる領域に単位画素が形成されている。
【００２５】
画素電極ＰＸは共通信号線ＣＬの上層に絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を介して重畳配置され、薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤに絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を貫通するスルーホールＳＨを介して接続されている。また、画素電極ＰＸの一部は単位画素内から共通信号線ＣＬの上方に跨がる拡大部ＰＸＥを有する。共通電極ＣＴは画素電極ＰＸの拡大部ＰＸＥに沿う部分を除いて共通信号線ＣＬを覆って単位画素内に延びて形成され、共通信号線ＣＬと画素電極ＰＸ間の電界を遮蔽している。
【００２６】
画素電極ＰＸの拡大部ＰＸＥは、単位画素のＸ方向に沿った２辺とＹ方向に沿った他の２辺を有する略矩形の形状であり、Ｘ方向に沿った２辺の当該単位画素側の辺は共通信号線ＣＬより単位画素内に張り出して位置し、当該２辺の単位画素と反対側の辺は共通信号線ＣＬの単位画素とは反対側の端縁よりも内側、かつソース・ドレイン電極ＳＤの単位画素とは反対側の端縁よりも外側に位置している。
【００２７】
そして、前記拡大部ＰＸＥから単位画素内にＹ方向に延びる画素電極ＰＸと、当該画素電極ＰＸのＸ方向で隣接する共通電極ＣＴとの間の間隔をａとし、Ｘ方向に沿った２辺のＸ方向で隣接する共通電極ＣＴとの間隔をｂとし、Ｘ方向に沿った２辺の単位画素ＰＸ側の辺と共通信号線ＣＬの間の間隔をｃとしたとき、ａ＞ｂとする。また、ｂ×０．５＜ｃとする。さらに、ａ＞ｂかつｂ×０．５＜ｃとする。このように、画素電極ＰＸを拡大することで共通信号線ＣＬを遮蔽する領域が拡大され、これにより、共通信号線ＣＬと画素電極ＰＸの間の電界Ｅが遮蔽され、または薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤと共通電極ＣＴの間の電界が遮蔽され、ソース・ドレイン電極ＳＤの端縁と共通信号線ＣＬの間の電界も遮蔽される。
【００２８】
図７は本発明による液晶表示装置の第４実施例における単位画素付近の構成の説明図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図８は図７（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【００２９】
本実施例は第３実施例におけるソース・ドレイン電極ＳＤの突出部ＳＤ４の両側で共通信号線ＣＬの一部を幅狭としたもので、当該共通信号線ＣＬの単位画素側の端縁を当該単位画素側から画素電極ＰＸの拡大部ＰＸＥの単位画素側のＸ方向の辺に対する距離が大きくなるように後退させたものである。すなわち、ソース・ドレイン電極ＳＤの画素電極ＰＸの拡大部ＰＸＥに覆われる部分の領域内に単位画素側に突出すると共に突出部ＰＸＥが共通信号線ＣＬよりも単位画素側に階段状に突出する突出部ＳＤ４のＸ方向でデータ信号線ＤＬ側に位置する共通信号線ＣＬの単位画素側の端縁を当該単位画素と反対側に後退させ、間隔ａ＞間隔ｂとしたものである。これにより、第３実施例の効果に加えて単位画素の正規のスイッチング動作とは無関係な液晶分子のスイッチングがさらに抑制され、液晶層の透過光（あるいは反射光）にむらが発生せず、高画質の画像表示を得ることができる。
【００３０】
図９は本発明による液晶表示装置の第５実施例における単位画素付近の構成の説明図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図１０は図９（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図であり、図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）のＢ−Ｂ’線に沿った断面図を示す。
【００３１】
図９と図１０において、Ｘ方向に延在してＹ方向に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接してＸ方向に延在しＹ方向に並設された共通信号線ＣＬと、走査信号線ＧＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＣＬとデータ信号線ＤＬで囲まれる領域に単位画素を形成する。
【００３２】
画素電極ＰＸは共通信号線ＣＬの上層に絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を介して重畳配置され、薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤに絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を貫通するスルーホールＳＨを介して接続されている。画素電極ＰＸの一部は単位画素内から共通信号線ＣＬの上方に跨がる拡大部ＰＸＥを有している。
【００３３】
共通電極ＣＴは画素電極ＰＸの拡大部ＰＸＥに沿う部分を除いて共通信号線ＣＬを覆って単位画素内に延びて（張り出して）形成され、共通信号線ＣＬと画素電極ＰＸ間の電界を遮蔽している。画素電極ＰＸの拡大部ＰＸＥは、当該単位画素のＸ方向に沿った２辺とＹ方向に沿った他の２辺を有している。このＸ方向に沿った２辺の単位画素側の辺は共通信号線ＣＬの単位画素側の端縁（辺）より内側に位置し、当該２辺の単位画素ＰＸと反対側の辺は共通信号線ＣＬの単位画素とは反対側の端縁よりも外側かつ画素電極ＰＸの拡大部ＰＸＥの単位画素とは反対側の端縁よりも外側に位置している。
【００３４】
薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤの単位画素と反対側の辺は、薄膜トランジスタＴＦＴに近接する方向でＸ方向に延在して延長部ＳＤＥの１辺を形成し、Ｙ方向に沿った他の２辺の薄膜トランジスタＴＦＴに近接する辺から単位画素と反対側の辺の上記延長部ＳＤＥの１辺と平行してＸ方向に延在する延長部ＳＤＥの他の１辺を形成している。そして、延長部ＳＤＥの他の１辺と共通信号線ＣＬの単位画素と反対側の端縁との間の間隔をａ、ソース・ドレイン電極ＳＤの他の２辺の単位画素ＰＸと反対側の辺とＸ方向に隣接する共通電極ＣＴとの間の間隔をｂをそれぞれ、ａ≧０、ｂ≧０とした。
【００３５】
これにより、図１０（ｂ）に示したように、ソース・ドレイン電極ＳＤと共通信号線ＣＬ間に形成される強電界であるフリンジ電界Ｅｆの発生箇所を画素電極ＰＸで完全に遮蔽することができ、単位画素の正規のスイッチング動作とは無関係な液晶分子のスイッチングがさらに抑制され、液晶層の透過光（あるいは反射光）にむらが発生せず、高画質の画像表示を得ることができる。
【００３６】
図１１は本発明による液晶表示装置の第６実施例における単位画素付近の構成の説明図であり、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ’線に沿った断面図を示す。また、図１２は図１１（ａ）の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【００３７】
図１１と図１２において、Ｘ方向に延在して該Ｘ方向と交差するＹ方向に並設された複数の走査信号線ＧＬと、Ｙ方向に延在してＸ方向に並設された複数のデータ信号線ＤＬと、走査信号線ＧＬに近接してＸ方向に延在しＹ方向に並設された共通信号線ＣＬと、走査信号線ＣＬとデータ信号線ＤＬの交差部に配置された複数の薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴにより駆動される画素電極ＰＸと共通信号線ＣＬに接続されて画素電極ＰＸに対しＸ方向に隣接して配置された共通電極ＣＴとを内面に有する。そして、走査信号線ＧＬとデータ信号線ＤＬで囲まれる領域に単位画素が形成される。
【００３８】
画素電極ＰＸは共通信号線ＣＬの上層に絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を介して重畳配置され、薄膜トランジスタＴＦＴのソース・ドレイン電極ＳＤに絶縁層（無機絶縁層ＰＡＳと有機絶縁層ＯＰＡＳ）を貫通するスルーホールＳＨを介して接続されている。
【００３９】
また、画素電極ＰＸの一部は単位画素内から前記共通信号線の上方に跨がる略矩形の拡大部ＰＸＥを有し、ソース・ドレイン電極ＳＤは画素電極ＰＸの拡大部ＰＸＥに覆われる部分で単位画素側に突出すると共に前記共通信号線ＣＬよりも単位画素側に階段状に突出する突出部ＳＤ４を有している。
【００４０】
共通電極ＣＴは画素電極ＰＸの拡大部ＰＸＥに沿う部分を除いて共通信号線ＣＬを覆って単位画素内に延びて（張り出して）形成され、共通信号線ＣＬと画素電極ＰＸ間の電界を遮蔽すると共に、共通電極ＣＴの薄膜トランジスタＴＦＴ側の一部に画素電極ＰＸの拡大部ＰＸＥに対応してＹ方向に対してＸ方向に角度θで延びる辺とＹ方向に延びる辺を有して共通信号線ＣＬ上を覆う如く拡大した共通電極拡大部ＣＴＥを有する。なお、単位画素内の画素電極ＰＸがその拡大部ＰＸＥから立ち上がる角度もθである。
【００４１】
画素電極ＰＸの拡大部ＰＸＥは、単位画素のＸ方向に沿った２辺とＹ方向に沿った他の２辺を有し、Ｘ方向に沿った２辺の単位画素側の辺は共通信号線ＣＬより単位画素内に位置し、当該２辺の単位画素と反対側の辺は共通信号線ＣＬの単位画素とは反対側の端縁よりも内側に位置している。
【００４２】
そして、９０°≦θ＜１８０°とすることで画素電極ＰＸと共通電極ＣＴが拡大し、共通電極拡大部ＣＴＥのＸ方向に延びる辺とソース・ドレイン電極ＳＤの前記階段状の前記第１の方向に沿った端縁との間の間隔ａと、共通信号線ＣＬの単位画素側の端縁とソース・ドレイン電極ＳＤの階段状に突出する突出部ＳＤ４のＸ方向に沿った端縁との間の間隔ｂと、画素電極ＰＸと共通電極拡大部ＣＴＥのＹ方向の端縁との間の間隔ｃとをａ＞ｂ、望ましくは（ａ−ｂ）＞ｃとすることで共通信号線ＣＬからの電界を確実に遮蔽することができ、残像発生領域が低減して実効的な開口率が向上する。
【００４３】
なお、上記した各実施例において、例えば図１における画素電極ＰＸとソース・ドレイン電極ＳＤとの間隔を、隣接する画素電極ＰＸと共通電極ＣＴとの間隔より小さくすることで電極間に残留するＤＣ成分が低減され、残像が抑制されると共に実効的な開口率が向上する。なお、図１４に示したブラックマトリクスＢＭを単位画素内における画素電極ＰＸおよび共通電極ＣＴの長手方向端部を覆うように形成すれば、残像による画質劣化をさらに抑制することができる。
【００４４】
また、上記した各実施例の構成に対して、さらに走査信号線ＧＬの両側に沿って共通信号線ＣＬを配置することにより走査信号線ＧＬからの漏れ電界の遮蔽効果を得ることができる。このとき、単位画素内における共通電極ＣＴの端部より共通信号線ＣＬの端部を後退させて形成する。
【００４５】
図１３は本発明の液晶表示装置の単位画素部分と周辺部分の構成例を説明する模式断面図である。図中、ＳＵＢ１は前記各実施例で説明した第１の基板であり、液晶層ＬＣと接する最上層に第１の配向膜が塗布され、ラビング処理されている。そして、外面には第１の偏光板ＰＯＬ１が設置されている。なお、前記の説明と同一参照符号は同一機能部分に対応し、ＰＳＶは保護膜、第１の基板の構成は簡略化して示してある。また、ＳＵＢ２は対向基板である第２の基板であり、ブラックマトリクスＢＭで区画されたカラーフィルタＣＦと、その上層にオーバーコート層ＯＣを有し、さらに液晶層ＬＣに接する第２の配向膜ＯＲＩ２が塗布され、ラビングされている。の第２の基板ＳＵＢ２の外面（観察側）に第２の偏光板ＰＯＬ２が設置されている。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の周辺部分はシール剤ＳＬで封止されている。単位画素のスイッチング（単位画素の点灯／消灯）を行う電界ＥＰは画素電極ＰＸと共通電極ＣＴの間で当該各基板面と平行な方向に形成される。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、単位画素の周縁、特に薄膜トランジスタＴＦＴの近傍における共通信号線と画素電極および共通電極の間の不所望な電界の形成が抑制されて残像の発生が低減し、高品質の画像を表示可能とした液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の第１実施例における単位画素付近の構成の説明図である。
【図２】図１の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図３】本発明による液晶表示装置の第２実施例における単位画素付近の構成の説明図である。
【図４】図３の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図５】本発明による液晶表示装置の第３実施例における単位画素付近の構成の説明図である。
【図６】図５の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図７】本発明による液晶表示装置の第４実施例における単位画素付近の構成の説明図である。
【図８】図７の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図９】本発明による液晶表示装置の第５実施例における単位画素付近の構成の説明図である。
【図１０】図９の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図１１】本発明による液晶表示装置の第６実施例における単位画素付近の構成の説明図である。
【図１２】図１１の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【図１３】本発明の液晶表示装置の単位画素部分と周辺部分の構成例を説明する模式断面図である。
【図１４】ＩＰＳ方式を採用した既知の液晶表示装置の一画素付近の説明図である。
【図１５】図１４の薄膜トランジスタＴＦＴ付近の詳細構造の要部説明図である。
【符号の説明】
ＳＵＢ１・・・・第１の基板、ＳＵＢ２・・・・第２の基板、ＧＩ・・・・ゲート絶縁層、ＴＦＴ・・・・薄膜トランジスタ、ＳＤ・・・・ソース・ドレイン電極、ＧＬ・・・・走査信号線、ＤＬ・・・・データ信号線、ＣＬ・・・・共通信号線、ＣＴ・・・・共通電極、ＰＸ・・・・画素電極、ＳＨ・・・・スルーホール、ＰＡＳ・・・・無機絶縁層、ＯＰＡＳ・・・・有機絶縁層。

Claims

第１の方向に延在して該第１の方向と交差する第２の方向に並設された複数の走査信号線と、前記第２の方向に延在して前記１の方向に並設された複数のデータ信号線と、前記走査信号線に近接して前記第１の方向に延在して前記第２の方向に並設された共通信号線と、前記走査信号線と前記データ信号線の交差部に配置された複数の薄膜トランジスタと、前記薄膜トランジスタにより駆動される画素電極と前記共通信号線に接続されて前記画素電極に対し前記第１の方向に隣接して交互配置された共通電極とを内面に有し、前記走査信号線と前記データ信号線で囲まれる領域に単位画素を形成する第１の基板と、
前記第１の基板との間に液晶分子からなる液晶層を封止し、前記画素電極と前記共通電極の間に形成される電界により制御される前記液晶層を構成する液晶分子の配向方向に応じた光を透過または遮断する第２の基板とを具備した液晶表示装置であって、
前記共通電極は前記共通信号線の上層に絶縁層を介して重畳配置され、前記画素電極は前記薄膜トランジスタのソース・ドレイン電極に前記絶縁層を貫通するスルーホールを介して接続されており、
前記共通電極は前記共通信号線を覆って前記単位画素内に延びて形成され、前記共通信号線と前記画素電極間の電界を遮蔽していることを特徴とする液晶表示装置。