JP2001201754A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001201754A JP2001201754A JP2000010902A JP2000010902A JP2001201754A JP 2001201754 A JP2001201754 A JP 2001201754A JP 2000010902 A JP2000010902 A JP 2000010902A JP 2000010902 A JP2000010902 A JP 2000010902A JP 2001201754 A JP2001201754 A JP 2001201754A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- electrode
- counter electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 画質を損なうことなく、かつ消費電力を抑え
ながら横電解方式(IPS)を実現することができる液
晶表示装置を提供する。 【解決手段】 液晶分子が捻れ回転可能な液晶組成物層
と、液晶組成物層を挟持する第1の基板及び第2の基板
と、第1の基板面と液晶組成物層の面との間にマトリッ
クス状に形成される複数の画素と、画素ごとに形成され
ている薄膜トランジスタとを含み、画素ごとに映像信号
が印加される画素電極と対向電圧が印加される対向電極
とが備えられ、画素電極と対向電極の間に発生する第1
の基板面と平行な成分を含む電界によって液晶分子の捻
れ量を制御する液晶表示装置であって、対向電極が薄膜
トランジスタのソース・ドレイン領域を含む半導体層と
同一の透光性材料で形成する。
ながら横電解方式(IPS)を実現することができる液
晶表示装置を提供する。 【解決手段】 液晶分子が捻れ回転可能な液晶組成物層
と、液晶組成物層を挟持する第1の基板及び第2の基板
と、第1の基板面と液晶組成物層の面との間にマトリッ
クス状に形成される複数の画素と、画素ごとに形成され
ている薄膜トランジスタとを含み、画素ごとに映像信号
が印加される画素電極と対向電圧が印加される対向電極
とが備えられ、画素電極と対向電極の間に発生する第1
の基板面と平行な成分を含む電界によって液晶分子の捻
れ量を制御する液晶表示装置であって、対向電極が薄膜
トランジスタのソース・ドレイン領域を含む半導体層と
同一の透光性材料で形成する。
Description
【0001】
【発明の属する技術分野】本発明は、AV・OA機器な
どの平面ディスプレイとして用いることのできる液晶表
示装置に関する。特に、薄膜トランジスタを用いたアク
ティブマトリックス型液晶表示装置(Liquid C
rystal Display:以下、「LCD」とい
う。)に関する。
どの平面ディスプレイとして用いることのできる液晶表
示装置に関する。特に、薄膜トランジスタを用いたアク
ティブマトリックス型液晶表示装置(Liquid C
rystal Display:以下、「LCD」とい
う。)に関する。
【0002】
【従来の技術】現在LCDは、ビデオカメラのビューフ
ァインダやポケットテレビ、さらには高精細投写型テレ
ビや、パソコン、ワープロ等の情報表示端末等、種々の
分野において積極的に採用されるようになってきてお
り、開発及び商品化が活発に行われている。
ァインダやポケットテレビ、さらには高精細投写型テレ
ビや、パソコン、ワープロ等の情報表示端末等、種々の
分野において積極的に採用されるようになってきてお
り、開発及び商品化が活発に行われている。
【0003】特に、スイッチング素子として薄膜トラン
ジスタ(Thin Film Transistor:
以下、「TFT」という。)を用いたアクティブマトリ
ックス型方式のTN(Twisted Nemati
c)型LCDの開発においては、近年、半導体材料とし
て多結晶シリコン薄膜(Polycrystallin
e Silicon:以下、「p−Si」という。)を
用いることにより、画素のドライバ回路を同一基盤上に
内蔵する方式が良く採用されるようになってきている。
ジスタ(Thin Film Transistor:
以下、「TFT」という。)を用いたアクティブマトリ
ックス型方式のTN(Twisted Nemati
c)型LCDの開発においては、近年、半導体材料とし
て多結晶シリコン薄膜(Polycrystallin
e Silicon:以下、「p−Si」という。)を
用いることにより、画素のドライバ回路を同一基盤上に
内蔵する方式が良く採用されるようになってきている。
【0004】その中でも特に、p−Siを成膜する際の
加熱温度を450℃以下と比較的低温に抑えることによ
り大面積かつ低質なガラス基板についても使用を可能と
した低温プロセスのp−Si・TFT−LCD技術の開
発が活発に行われており、既に実用化もなされている。
加熱温度を450℃以下と比較的低温に抑えることによ
り大面積かつ低質なガラス基板についても使用を可能と
した低温プロセスのp−Si・TFT−LCD技術の開
発が活発に行われており、既に実用化もなされている。
【0005】一般に、p−Si・TFTは非晶質シリコ
ン(Amorphous Silicon:以下、「a
−Si」という。)・TFTよりもキャリア移動度が大
きく、また、ソース・ドレイン領域をゲート電極と自己
整合的に形成することで、微細化やゲート・ドレイン間
の寄生容量の縮小化を図れるため、高速ドライバ回路の
形成が可能である。そのため、画素とドライバ回路を一
体形成することができ、LCDの低コスト化及び高精細
化を同時に実現することができる。
ン(Amorphous Silicon:以下、「a
−Si」という。)・TFTよりもキャリア移動度が大
きく、また、ソース・ドレイン領域をゲート電極と自己
整合的に形成することで、微細化やゲート・ドレイン間
の寄生容量の縮小化を図れるため、高速ドライバ回路の
形成が可能である。そのため、画素とドライバ回路を一
体形成することができ、LCDの低コスト化及び高精細
化を同時に実現することができる。
【0006】一方、現在市場に普及しているアクティブ
マトリックス型LCDにおいて用いられている表示方式
には、2つの方式がある。1つは、TN(Twiste
dNematic)方式のNW(Normally W
hite)モードである。
マトリックス型LCDにおいて用いられている表示方式
には、2つの方式がある。1つは、TN(Twiste
dNematic)方式のNW(Normally W
hite)モードである。
【0007】この方式は、液晶組成層を狭持する2枚の
基板の各々に形成された電極(一方の電極は透明電極)
間で発生させる基板面に垂直な電界により液晶を動作さ
せ、電極を透過し液晶に入射した光を変調して表示する
方式である。NWモードでは、電圧無印加又はしきい値
電圧以下の電圧においては白表示であり、それより高い
電圧を印加していくと徐々に光透過率が低下して黒表示
となる。かかる表示特性は、LCDに電圧を印加するこ
とで液晶分子が捻れ構造を解消しながら電界の向きに配
列しようとする性質を利用したものである。したがっ
て、当該液晶分子の配列状態の変化に応じてLCDを透
過してくる光の偏向状態が変わり、光の透過率が変調さ
れる。
基板の各々に形成された電極(一方の電極は透明電極)
間で発生させる基板面に垂直な電界により液晶を動作さ
せ、電極を透過し液晶に入射した光を変調して表示する
方式である。NWモードでは、電圧無印加又はしきい値
電圧以下の電圧においては白表示であり、それより高い
電圧を印加していくと徐々に光透過率が低下して黒表示
となる。かかる表示特性は、LCDに電圧を印加するこ
とで液晶分子が捻れ構造を解消しながら電界の向きに配
列しようとする性質を利用したものである。したがっ
て、当該液晶分子の配列状態の変化に応じてLCDを透
過してくる光の偏向状態が変わり、光の透過率が変調さ
れる。
【0008】しかし、同じ分子配列状態でも、LCDに
入射してくる光の入射方向によって透過光の偏向状態は
変化するので、入射方向によって光の透過率は異なって
くる。すなわち、LCDの特性は強い視角依存性を有し
ていることになる。
入射してくる光の入射方向によって透過光の偏向状態は
変化するので、入射方向によって光の透過率は異なって
くる。すなわち、LCDの特性は強い視角依存性を有し
ていることになる。
【0009】かかる視覚特性を有するため、主視角方向
(液晶の中間層における液晶分子の長軸方向)に対して
視点を斜めに傾けると、視点によっては輝度の逆転現象
を引き起こす。すなわち、当該表示方式においては、所
定の電圧時における表示輝度が、それより低い電圧時の
表示輝度より明るくなるという現象が生ずる場合があ
り、特に黒表示のため高電圧を印加したときにかかる輝
度逆転現象が生じることは、LCDの画質を著しく損な
うことから、画質を保持する上で重要な課題となってい
る。
(液晶の中間層における液晶分子の長軸方向)に対して
視点を斜めに傾けると、視点によっては輝度の逆転現象
を引き起こす。すなわち、当該表示方式においては、所
定の電圧時における表示輝度が、それより低い電圧時の
表示輝度より明るくなるという現象が生ずる場合があ
り、特に黒表示のため高電圧を印加したときにかかる輝
度逆転現象が生じることは、LCDの画質を著しく損な
うことから、画質を保持する上で重要な課題となってい
る。
【0010】かかる課題を解決するために、TN型液晶
表示方式のように基板垂直方向に電界を印加するのでは
なく、同一基板上に形成した2つの電極間で発生させる
基板面にほぼ平行な電界により液晶を動作させ、2つの
電極の隙間から液晶に入射した光を変調して表示する方
式(横電界方式又はIn Plane Switchi
ng:以下、「IPS」という。)が案出されており、
横電界方式は視野角が著しく広いという特徴を有してい
る。
表示方式のように基板垂直方向に電界を印加するのでは
なく、同一基板上に形成した2つの電極間で発生させる
基板面にほぼ平行な電界により液晶を動作させ、2つの
電極の隙間から液晶に入射した光を変調して表示する方
式(横電界方式又はIn Plane Switchi
ng:以下、「IPS」という。)が案出されており、
横電界方式は視野角が著しく広いという特徴を有してい
る。
【0011】
【発明が解決しようとする課題】このように、TN型液
晶表示方式のように基板垂直方向に電界を印加するので
はなく、液晶に印加する方向を基板に対してほぼ平行な
方向とする横電界方式とすることによって、視野角特性
を向上することが可能である。しかしながら、図1に示
すように、画素領域に非透光性材料の画素電極と対向電
極及び対向電極配線を形成する構造となるため、開口率
(1画素に対する有効表示面積の占める割合)が従来の
TN型液晶表示方式と比べて小さくなることが避けられ
ない。したがって、明るい画像を得ることが困難であ
り、表示画質を高める上での大きな問題点となってい
る。
晶表示方式のように基板垂直方向に電界を印加するので
はなく、液晶に印加する方向を基板に対してほぼ平行な
方向とする横電界方式とすることによって、視野角特性
を向上することが可能である。しかしながら、図1に示
すように、画素領域に非透光性材料の画素電極と対向電
極及び対向電極配線を形成する構造となるため、開口率
(1画素に対する有効表示面積の占める割合)が従来の
TN型液晶表示方式と比べて小さくなることが避けられ
ない。したがって、明るい画像を得ることが困難であ
り、表示画質を高める上での大きな問題点となってい
る。
【0012】かかる問題点を解消すべく、実際には配線
自体を細くすることで開口率を上げたり、バックライト
の輝度を高くする等の方法を用いて対処している。しか
しながら、配線を細くすると、配線抵抗を低くするため
に対向電極の膜厚を厚くする必要が生じ、対向電極と同
時に形成しているゲート電極又はソース・ドレイン電極
等の側壁でのエッチング残りや、ステップカバレッジの
不良等が発生するおそれが高くなる。また、バックライ
トの輝度を高くすると、消費電力が大幅に大きくなると
いう新たな問題点も生じてくる。
自体を細くすることで開口率を上げたり、バックライト
の輝度を高くする等の方法を用いて対処している。しか
しながら、配線を細くすると、配線抵抗を低くするため
に対向電極の膜厚を厚くする必要が生じ、対向電極と同
時に形成しているゲート電極又はソース・ドレイン電極
等の側壁でのエッチング残りや、ステップカバレッジの
不良等が発生するおそれが高くなる。また、バックライ
トの輝度を高くすると、消費電力が大幅に大きくなると
いう新たな問題点も生じてくる。
【0013】本発明は、上記問題点を解消すべく、画質
を損なうことなく、かつ消費電力を抑えながら横電解方
式を実現することができる液晶表示装置を提供すること
を目的とする。
を損なうことなく、かつ消費電力を抑えながら横電解方
式を実現することができる液晶表示装置を提供すること
を目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる液晶表示装置は、液晶分子が捻れ回転
可能な液晶組成物層と、液晶組成物層を挟持する第1の
基板及び第2の基板と、第1の基板面と液晶組成物層の
面との間にマトリックス状に形成される複数の画素と、
画素ごとに形成されている薄膜トランジスタとを含み、
画素ごとに映像信号が印加される画素電極と対向電圧が
印加される対向電極とが備えられ、画素電極と対向電極
の間に発生する第1の基板面と平行な成分を含む電界に
よって液晶分子の捻れ量を制御する液晶表示装置であっ
て、対向電極が薄膜トランジスタのソース・ドレイン領
域を含む半導体層と同一の透光性材料で形成されている
ことを特徴とする。
に本発明にかかる液晶表示装置は、液晶分子が捻れ回転
可能な液晶組成物層と、液晶組成物層を挟持する第1の
基板及び第2の基板と、第1の基板面と液晶組成物層の
面との間にマトリックス状に形成される複数の画素と、
画素ごとに形成されている薄膜トランジスタとを含み、
画素ごとに映像信号が印加される画素電極と対向電圧が
印加される対向電極とが備えられ、画素電極と対向電極
の間に発生する第1の基板面と平行な成分を含む電界に
よって液晶分子の捻れ量を制御する液晶表示装置であっ
て、対向電極が薄膜トランジスタのソース・ドレイン領
域を含む半導体層と同一の透光性材料で形成されている
ことを特徴とする。
【0015】かかる構成により、従来は非透光性材料で
形成していた対向電極を透光性材料で形成できるため、
画素領域が非透光性材料によって遮蔽される割合が減
り、開口率を全く低下させることなく横電界方式を採用
することが可能となる。また、従来は、各画素へ対向電
圧を十分に供給するため等の理由で対向電極の抵抗を低
抵抗化しなければならなかったが、この場合に線幅を太
くする方法で対処したのでは開口率が下がるため、膜厚
を厚くする方法で対処するしかなく、ゲート電極やソー
ス・ドレイン電極側壁でのエッチング残りや、ステップ
カバレッジの不良等が発生していた。しかし、本発明で
は線幅を太くすることも可能であり、歩留まりが大幅に
向上する。また、対向電極(透光性材料)は、薄膜トラ
ンジスタのソース・ドレイン領域を含む半導体層と同時
に形成できるため、従来の透過型の透明電極(ITO
等)を使う必要がなく、透光性材料にしたことによって
工程数が増加することもない。
形成していた対向電極を透光性材料で形成できるため、
画素領域が非透光性材料によって遮蔽される割合が減
り、開口率を全く低下させることなく横電界方式を採用
することが可能となる。また、従来は、各画素へ対向電
圧を十分に供給するため等の理由で対向電極の抵抗を低
抵抗化しなければならなかったが、この場合に線幅を太
くする方法で対処したのでは開口率が下がるため、膜厚
を厚くする方法で対処するしかなく、ゲート電極やソー
ス・ドレイン電極側壁でのエッチング残りや、ステップ
カバレッジの不良等が発生していた。しかし、本発明で
は線幅を太くすることも可能であり、歩留まりが大幅に
向上する。また、対向電極(透光性材料)は、薄膜トラ
ンジスタのソース・ドレイン領域を含む半導体層と同時
に形成できるため、従来の透過型の透明電極(ITO
等)を使う必要がなく、透光性材料にしたことによって
工程数が増加することもない。
【0016】また、本発明にかかる液晶表示装置は、ソ
ース・ドレイン領域を含む半導体層には、イオンドーピ
ング法により不純物イオンが注入されていることが好ま
しい。ソース・ドレイン領域を含む半導体層と同時に形
成する対向電極の抵抗値を、イオンドーピング時の不純
物イオンの注入量や加速電圧等で所望の値に設定するこ
とができるからである。
ース・ドレイン領域を含む半導体層には、イオンドーピ
ング法により不純物イオンが注入されていることが好ま
しい。ソース・ドレイン領域を含む半導体層と同時に形
成する対向電極の抵抗値を、イオンドーピング時の不純
物イオンの注入量や加速電圧等で所望の値に設定するこ
とができるからである。
【0017】次に、上記目的を達成するために本発明に
かかる液晶表示装置は、液晶分子が捻れ回転可能な液晶
組成物層と、液晶組成物層を挟持する第1の基板及び第
2の基板と、第1の基板面と液晶組成物層の面との間に
マトリックス状に形成される複数の画素と、画素ごとに
形成されている薄膜トランジスタとを含み、画素ごとに
映像信号が印加される画素電極と対向電圧が印加される
対向電極とが備えられ、画素電極と対向電極の間に発生
する前記第1の基板面と平行な成分を含む電界によって
液晶分子の捻れ量を制御する液晶表示装置であって、対
向電極が薄膜トランジスタのゲート電極と同一の透光性
材料で形成されていることを特徴とする。
かかる液晶表示装置は、液晶分子が捻れ回転可能な液晶
組成物層と、液晶組成物層を挟持する第1の基板及び第
2の基板と、第1の基板面と液晶組成物層の面との間に
マトリックス状に形成される複数の画素と、画素ごとに
形成されている薄膜トランジスタとを含み、画素ごとに
映像信号が印加される画素電極と対向電圧が印加される
対向電極とが備えられ、画素電極と対向電極の間に発生
する前記第1の基板面と平行な成分を含む電界によって
液晶分子の捻れ量を制御する液晶表示装置であって、対
向電極が薄膜トランジスタのゲート電極と同一の透光性
材料で形成されていることを特徴とする。
【0018】かかる構成により、対向電極が薄膜トラン
ジスタのソース・ドレイン領域を含む半導体層と同一の
透光性材料で形成される場合と同様に、画素領域が非透
光性材料で遮蔽される割合が減り、開口率を全く低下さ
せることなく横電界方式を実現できる。また、線幅を太
くすることで対向電極の配線抵抗を下げることが可能に
なるので、ゲート電極やソース・ドレイン電極側壁での
エッチング残りや、ステップカバレッジの不良等が抑制
でき、歩留まりが大幅に向上することも期待できる。さ
らに、対向電極は透光性材料である薄膜トランジスタの
ゲート電極と同時に形成できるため、従来の透過型の透
明電極(ITO等)を使う必要がなく、透光性材料にし
たことによって工程数が増加することもない。
ジスタのソース・ドレイン領域を含む半導体層と同一の
透光性材料で形成される場合と同様に、画素領域が非透
光性材料で遮蔽される割合が減り、開口率を全く低下さ
せることなく横電界方式を実現できる。また、線幅を太
くすることで対向電極の配線抵抗を下げることが可能に
なるので、ゲート電極やソース・ドレイン電極側壁での
エッチング残りや、ステップカバレッジの不良等が抑制
でき、歩留まりが大幅に向上することも期待できる。さ
らに、対向電極は透光性材料である薄膜トランジスタの
ゲート電極と同時に形成できるため、従来の透過型の透
明電極(ITO等)を使う必要がなく、透光性材料にし
たことによって工程数が増加することもない。
【0019】また、本発明にかかる液晶表示装置は、ゲ
ート電極には、イオンドーピング法により不純物イオン
が注入されていることが好ましい。ゲート電極と同時に
形成する対向電極の抵抗値を、イオンドーピング時の不
純物イオンの注入量や加速電圧等で所望の値に設定する
ことができるからである。
ート電極には、イオンドーピング法により不純物イオン
が注入されていることが好ましい。ゲート電極と同時に
形成する対向電極の抵抗値を、イオンドーピング時の不
純物イオンの注入量や加速電圧等で所望の値に設定する
ことができるからである。
【0020】また、本発明にかかる液晶表示装置は、同
一の透光性材料が多結晶シリコン薄膜であることが好ま
しい。薄膜トランジスタのキャリア移動度が飛躍的に向
上し、高性能な液晶表示装置を得ることができるからで
ある。
一の透光性材料が多結晶シリコン薄膜であることが好ま
しい。薄膜トランジスタのキャリア移動度が飛躍的に向
上し、高性能な液晶表示装置を得ることができるからで
ある。
【0021】また、本発明にかかる液晶表示装置は、画
素電極と対向電極の間に、少なくとも1つの絶縁膜を介
して蓄積容量が形成されていることが好ましい。画素電
極と対向電極の重畳領域を利用して、容易に蓄積容量を
形成することができるからである。
素電極と対向電極の間に、少なくとも1つの絶縁膜を介
して蓄積容量が形成されていることが好ましい。画素電
極と対向電極の重畳領域を利用して、容易に蓄積容量を
形成することができるからである。
【0022】
【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態1にかかる液晶表示装置について、図面を参
照しながら説明する。図1は本発明にかかるスイッチン
グ素子であるTFTを含むアクティブマトリックス型L
CDの一画素とその周辺を示す平面構造図である。ま
た、図2はA−A’切断線における画素の断面構造図で
あり、図3はB−B’切断線におけるTFTの断面構造
図であり、図4はC−C’切断線における蓄積容量部の
断面構造図である。
実施の形態1にかかる液晶表示装置について、図面を参
照しながら説明する。図1は本発明にかかるスイッチン
グ素子であるTFTを含むアクティブマトリックス型L
CDの一画素とその周辺を示す平面構造図である。ま
た、図2はA−A’切断線における画素の断面構造図で
あり、図3はB−B’切断線におけるTFTの断面構造
図であり、図4はC−C’切断線における蓄積容量部の
断面構造図である。
【0023】図1から図4において、101は歪み点5
90℃のコーニング社製#7059ガラス基板(厚さ
1.1mm)であって、上記ガラス基板101上にはS
iO2からなる下地絶縁膜層102が堆積されている。
90℃のコーニング社製#7059ガラス基板(厚さ
1.1mm)であって、上記ガラス基板101上にはS
iO2からなる下地絶縁膜層102が堆積されている。
【0024】上記下地絶縁膜102上には、透光性材料
である膜厚50nmのp−Si薄膜からなる半導体層1
03と櫛形状をした対向電極104a及び対向電圧信号
線104bが所定の形状にパターニングされている。こ
のp−Si半導体層103と対向電極104a及び対向
電圧信号線104bはレーザ結晶化により形成される。
である膜厚50nmのp−Si薄膜からなる半導体層1
03と櫛形状をした対向電極104a及び対向電圧信号
線104bが所定の形状にパターニングされている。こ
のp−Si半導体層103と対向電極104a及び対向
電圧信号線104bはレーザ結晶化により形成される。
【0025】また、p−Si半導体層103には、チャ
ネル領域103aを挟んでその両側にソース領域103
b及びドレイン領域103cが形成されている。このp
−Si103と対向電極104a及び対向電圧信号線1
04b中には、イオンド−ピング法により注入されたリ
ン、ボロンなどの不純物イオンが含まれており、対向電
極104a及び対向電圧信号線104bの抵抗を所望の
値に設定したい場合、イオンドーピング時の不純物イオ
ンの注入量や加速電圧等で制御することが可能になって
いる。
ネル領域103aを挟んでその両側にソース領域103
b及びドレイン領域103cが形成されている。このp
−Si103と対向電極104a及び対向電圧信号線1
04b中には、イオンド−ピング法により注入されたリ
ン、ボロンなどの不純物イオンが含まれており、対向電
極104a及び対向電圧信号線104bの抵抗を所望の
値に設定したい場合、イオンドーピング時の不純物イオ
ンの注入量や加速電圧等で制御することが可能になって
いる。
【0026】上記p−Si103と対向電極104a及
び対向電圧信号線104b上には、膜厚100nmのS
iO2からなる絶縁膜(ゲ−ト絶縁膜)105が堆積さ
れ、さらにその上には、膜厚300nmのAlからなる
ゲ−ト電極106a及び走査信号線106bが所定の形
状にパタ−ニングされている。
び対向電圧信号線104b上には、膜厚100nmのS
iO2からなる絶縁膜(ゲ−ト絶縁膜)105が堆積さ
れ、さらにその上には、膜厚300nmのAlからなる
ゲ−ト電極106a及び走査信号線106bが所定の形
状にパタ−ニングされている。
【0027】上記ゲ−ト電極106a及び走査信号線1
06b上には、膜厚400nmのSiO2からなる層間
絶縁膜107が堆積され、この層間絶縁膜107で前記
ゲ−ト電極106a及び走査信号線106bを覆ってい
る。
06b上には、膜厚400nmのSiO2からなる層間
絶縁膜107が堆積され、この層間絶縁膜107で前記
ゲ−ト電極106a及び走査信号線106bを覆ってい
る。
【0028】ゲ−ト絶縁膜105及び層間絶縁膜107
には、コンタクトホ−ル108がp−Si103のソ−
ス領域103b及びドレイン領域103cに達するよう
にそれぞれ形成されている。層間絶縁膜107上には、
膜厚100nm及び700nmのTi膜及びAl膜が所
定の形状にパタ−ニングされ、このTi膜及びAl膜で
上記コンタクトホ−ル108を埋めることにより、ソ−
ス領域103b及びドレイン領域103cとコンタクト
を取るためのソ−ス電極109a、ドレイン電極109
bが形成され、さらに同一材料で映像信号線109d及
び櫛形状をした画素電極110が形成されている。
には、コンタクトホ−ル108がp−Si103のソ−
ス領域103b及びドレイン領域103cに達するよう
にそれぞれ形成されている。層間絶縁膜107上には、
膜厚100nm及び700nmのTi膜及びAl膜が所
定の形状にパタ−ニングされ、このTi膜及びAl膜で
上記コンタクトホ−ル108を埋めることにより、ソ−
ス領域103b及びドレイン領域103cとコンタクト
を取るためのソ−ス電極109a、ドレイン電極109
bが形成され、さらに同一材料で映像信号線109d及
び櫛形状をした画素電極110が形成されている。
【0029】画素電極110は、同じく櫛形状をした対
向電極104aと咬合して設けられており、画素電極1
10と対向電極104aの間に発生される基板面と平行
な成分を含む電界によって液晶分子の捻れ量が制御され
ている。
向電極104aと咬合して設けられており、画素電極1
10と対向電極104aの間に発生される基板面と平行
な成分を含む電界によって液晶分子の捻れ量が制御され
ている。
【0030】また、対向電極104aと画素電極110
の重畳部分を利用して、蓄積容量111が形成されてい
る。電界を基板面と平行に印加する横電界方式では、電
界を基板面に垂直に印加する方式と異なり、画素電極と
対向電極で形成される液晶容量がほとんどないため、こ
の蓄積容量111は必須の構成要素である。ソ−ス電極
109a、ドレイン電極109b、映像信号線109d
及び画素電極110上には、SiNxからなるパッシベ
イション保護膜が形成されている。上述の構成により一
画素が構成されている。
の重畳部分を利用して、蓄積容量111が形成されてい
る。電界を基板面と平行に印加する横電界方式では、電
界を基板面に垂直に印加する方式と異なり、画素電極と
対向電極で形成される液晶容量がほとんどないため、こ
の蓄積容量111は必須の構成要素である。ソ−ス電極
109a、ドレイン電極109b、映像信号線109d
及び画素電極110上には、SiNxからなるパッシベ
イション保護膜が形成されている。上述の構成により一
画素が構成されている。
【0031】次に、図5は上述の画素をマトリックス状
に配置したアクティブマトリックス型LCDの例示図で
ある。図5に示すように、アクティブマトリックス型L
CDにおいては、一対のガラス基板101、401を互
いに対向配置させ、その隙間に液晶組成物層402を封
入した構成になっている。一対のガラス基板101、4
01のそれぞれの内側(液晶組成層402側)には、液
晶の初期配向を制御する配向膜403a、403bが設
けられており、一対のガラス基板101、401のそれ
ぞれの外側の表面には、偏向軸が直交して配置された偏
向板404a、404bが設けられている。
に配置したアクティブマトリックス型LCDの例示図で
ある。図5に示すように、アクティブマトリックス型L
CDにおいては、一対のガラス基板101、401を互
いに対向配置させ、その隙間に液晶組成物層402を封
入した構成になっている。一対のガラス基板101、4
01のそれぞれの内側(液晶組成層402側)には、液
晶の初期配向を制御する配向膜403a、403bが設
けられており、一対のガラス基板101、401のそれ
ぞれの外側の表面には、偏向軸が直交して配置された偏
向板404a、404bが設けられている。
【0032】TFTアレイ基板となるガラス基板101
上には、マトリックス状に配置された走査信号線106
bや、映像信号線109bや、対向電極104aに電圧
を印加するための対向電圧信号線104b及び走査信号
線106bと映像信号線109bの交点に配置されたT
FT405と、周辺駆動回路である走査線駆動回路40
6及び信号線駆動回路407が形成されている。
上には、マトリックス状に配置された走査信号線106
bや、映像信号線109bや、対向電極104aに電圧
を印加するための対向電圧信号線104b及び走査信号
線106bと映像信号線109bの交点に配置されたT
FT405と、周辺駆動回路である走査線駆動回路40
6及び信号線駆動回路407が形成されている。
【0033】TFT405は、画素電極110を接続し
て、画素信号を画素電極110に書き込むためのスイッ
チング素子の働きをしている。また、周辺駆動回路であ
る走査線駆動回路406及び信号線駆動回路407は、
TFTを組み合わせることで形成したCMOSインバー
タ等で構成され、ドライバ回路として同一基板上に内蔵
されている。
て、画素信号を画素電極110に書き込むためのスイッ
チング素子の働きをしている。また、周辺駆動回路であ
る走査線駆動回路406及び信号線駆動回路407は、
TFTを組み合わせることで形成したCMOSインバー
タ等で構成され、ドライバ回路として同一基板上に内蔵
されている。
【0034】一方、カラーフィルタ基板となるガラス基
板401上には、液晶組成物層402側にカラーフィル
タ408及び遮光膜(ブラックマトリックス)パターン
409が形成されている。カラーフィルタ408は各画
素電極108dに対応した赤(R)と、緑(G)及び青
(B)のセグメントに分割されている。上記構成のアク
ティブマトリックス型LCDを2枚の偏光板404a、
404bで挟み、光を入射させると所望の画像表示が得
られる。
板401上には、液晶組成物層402側にカラーフィル
タ408及び遮光膜(ブラックマトリックス)パターン
409が形成されている。カラーフィルタ408は各画
素電極108dに対応した赤(R)と、緑(G)及び青
(B)のセグメントに分割されている。上記構成のアク
ティブマトリックス型LCDを2枚の偏光板404a、
404bで挟み、光を入射させると所望の画像表示が得
られる。
【0035】以上のような本実施の形態1によれば、従
来は非透光性材料で形成していた対向電極を透光性材料
で形成しているため、画素領域が非透光性材料で遮蔽さ
れる割合が大幅に減少する。従って、同一基板上に形成
した2つの電極間で発生させる基板面にほぼ平行な電界
により液晶を動作させる横電界方式を、開口率を全く低
下させることなく実現できる。
来は非透光性材料で形成していた対向電極を透光性材料
で形成しているため、画素領域が非透光性材料で遮蔽さ
れる割合が大幅に減少する。従って、同一基板上に形成
した2つの電極間で発生させる基板面にほぼ平行な電界
により液晶を動作させる横電界方式を、開口率を全く低
下させることなく実現できる。
【0036】また、対向電極の抵抗を低抵抗化しなけれ
ばならない場合でも、対向電極が透光性材料で形成され
ているので、線幅を太くする方法で低抵抗化することが
可能であり、膜厚を厚くすることで低抵抗化することに
より発生していたゲート電極やソース・ドレイン電極側
壁でのエッチング残りや、ステップカバレッジ不良等を
抑制することができ、歩留まりが大幅に向上する。
ばならない場合でも、対向電極が透光性材料で形成され
ているので、線幅を太くする方法で低抵抗化することが
可能であり、膜厚を厚くすることで低抵抗化することに
より発生していたゲート電極やソース・ドレイン電極側
壁でのエッチング残りや、ステップカバレッジ不良等を
抑制することができ、歩留まりが大幅に向上する。
【0037】また、対向電極は透光性材料である薄膜ト
ランジスタのソース・ドレイン領域を含む半導体層と同
時に形成できるため、透光性材料にしたことによる工程
数の増加も全くない。
ランジスタのソース・ドレイン領域を含む半導体層と同
時に形成できるため、透光性材料にしたことによる工程
数の増加も全くない。
【0038】また、従来に比べて開口率が低下すること
はないので、バックライトの輝度を高くする必要もな
く、消費電力も従来のTN型液晶表示方式並に抑えるこ
とができる。
はないので、バックライトの輝度を高くする必要もな
く、消費電力も従来のTN型液晶表示方式並に抑えるこ
とができる。
【0039】(実施の形態2)以下、本発明の実施の形
態2にかかる液晶表示装置について、図面を参照しなが
ら説明する。図6は、本発明にかかるスイッチング素子
であるTFTを含むアクティブマトリックス型LCDの
一画素とその周辺を示す断面構造図である。本実施の形
態2で示されるTFTの構造は、上記実施の形態1で示
されるTFTの構造とほぼ同一であるが、対向電極及び
対向電圧信号線の形成工程が異なる。
態2にかかる液晶表示装置について、図面を参照しなが
ら説明する。図6は、本発明にかかるスイッチング素子
であるTFTを含むアクティブマトリックス型LCDの
一画素とその周辺を示す断面構造図である。本実施の形
態2で示されるTFTの構造は、上記実施の形態1で示
されるTFTの構造とほぼ同一であるが、対向電極及び
対向電圧信号線の形成工程が異なる。
【0040】図6において、114aは対向電極であ
り、例えば透光性材料である膜厚300nmのp−Si
からなるゲ−ト電極113を所定の形状にパタ−ニング
するときに同時に作り込んでいる。
り、例えば透光性材料である膜厚300nmのp−Si
からなるゲ−ト電極113を所定の形状にパタ−ニング
するときに同時に作り込んでいる。
【0041】また、図中には示されていないが、対向電
圧信号線及び走査信号線についても、対向電極114a
及びゲート電極113aと同時に作り込んでいる。この
ゲ−ト電極113aと走査信号線及び対向電極114a
と対向電圧信号線中には、イオンド−ピング法により注
入されたリン、ボロンなどの不純物イオンが含まれてお
り、ゲ−ト電極113aと走査信号線及び対向電極11
4aと対向電圧信号線の抵抗を、イオンドーピング時の
不純物イオンの注入量や加速電圧等で制御することによ
って所望の値に設定することができる。
圧信号線及び走査信号線についても、対向電極114a
及びゲート電極113aと同時に作り込んでいる。この
ゲ−ト電極113aと走査信号線及び対向電極114a
と対向電圧信号線中には、イオンド−ピング法により注
入されたリン、ボロンなどの不純物イオンが含まれてお
り、ゲ−ト電極113aと走査信号線及び対向電極11
4aと対向電圧信号線の抵抗を、イオンドーピング時の
不純物イオンの注入量や加速電圧等で制御することによ
って所望の値に設定することができる。
【0042】本実施の形態2によれば、実施の形態1と
同様に、従来は非透光性材料で形成していた対向電極を
透光性材料で形成できるため、画素領域が非透光性材料
で遮蔽される割合が大幅に減少する。従って、同一基板
上に形成した2つの電極間で発生させる基板面にほぼ平
行な電界により液晶を動作させる横電界方式を、開口率
を全く低下させることなく実現できる。
同様に、従来は非透光性材料で形成していた対向電極を
透光性材料で形成できるため、画素領域が非透光性材料
で遮蔽される割合が大幅に減少する。従って、同一基板
上に形成した2つの電極間で発生させる基板面にほぼ平
行な電界により液晶を動作させる横電界方式を、開口率
を全く低下させることなく実現できる。
【0043】また、実施の形態1と同様に、対向電極の
抵抗を低抵抗化しなければならない場合でも、線幅を太
くする方法で低抵抗化することが可能であり、ゲート電
極やソース・ドレイン電極側壁でのエッチング残りや、
ステップカバレッジ不良等が抑制でき、歩留まりが大幅
に向上する。
抵抗を低抵抗化しなければならない場合でも、線幅を太
くする方法で低抵抗化することが可能であり、ゲート電
極やソース・ドレイン電極側壁でのエッチング残りや、
ステップカバレッジ不良等が抑制でき、歩留まりが大幅
に向上する。
【0044】また、対向電極は透光性材料である薄膜ト
ランジスタのゲート電極と同時に形成できるため、透光
性材料にしたことによる工程数の増加も全くない。
ランジスタのゲート電極と同時に形成できるため、透光
性材料にしたことによる工程数の増加も全くない。
【0045】なお、本実施の形態においては、例えばア
クティブ素子にp−Si・TFTを用いているが、特に
これに限定されるものではなく、a−Si・TFTやS
iウェハー上のMOS型TFT、又はMIMダイオード
等にも適用可能である。
クティブ素子にp−Si・TFTを用いているが、特に
これに限定されるものではなく、a−Si・TFTやS
iウェハー上のMOS型TFT、又はMIMダイオード
等にも適用可能である。
【0046】
【発明の効果】以上のように本発明にかかる液晶表示装
置によれば、従来は非透光性材料で形成していた対向電
極を透光性材料で形成できるため、画素領域が非透光性
材料で遮蔽される割合が大幅に減少し、同一基板上に形
成した2つの電極間で発生させる基板面にほぼ平行な電
界により液晶を動作させる横電界方式を、開口率を全く
低下させることなく実現できる。
置によれば、従来は非透光性材料で形成していた対向電
極を透光性材料で形成できるため、画素領域が非透光性
材料で遮蔽される割合が大幅に減少し、同一基板上に形
成した2つの電極間で発生させる基板面にほぼ平行な電
界により液晶を動作させる横電界方式を、開口率を全く
低下させることなく実現できる。
【0047】また、対向電極の抵抗を低抵抗化しなけれ
ばならない場合でも、線幅を太くする方法で低抵抗化す
ることが可能であり、膜厚を厚くすることで低抵抗化す
ることにより発生していたゲート電極やソース・ドレイ
ン電極側壁でのエッチング残りや、ステップカバレッジ
不良等が抑制でき、歩留まりが大幅に向上する。
ばならない場合でも、線幅を太くする方法で低抵抗化す
ることが可能であり、膜厚を厚くすることで低抵抗化す
ることにより発生していたゲート電極やソース・ドレイ
ン電極側壁でのエッチング残りや、ステップカバレッジ
不良等が抑制でき、歩留まりが大幅に向上する。
【0048】また、対向電極を透光性材料である薄膜ト
ランジスタのソース・ドレイン領域を含む半導体層また
はゲート電極と同時に形成できたため、従来の透過型の
透明電極(ITO等)を使う必要がなくなり、透光性材
料にしたことによる工程数の増加を避けることができ
る。
ランジスタのソース・ドレイン領域を含む半導体層また
はゲート電極と同時に形成できたため、従来の透過型の
透明電極(ITO等)を使う必要がなくなり、透光性材
料にしたことによる工程数の増加を避けることができ
る。
【0049】また、従来に比べて開口率が低下すること
がないので、バックライトの輝度を高くする必要もな
く、消費電力も従来のTN型液晶表示方式並に抑えるこ
とができる。
がないので、バックライトの輝度を高くする必要もな
く、消費電力も従来のTN型液晶表示方式並に抑えるこ
とができる。
【図1】 本発明の実施の形態1にかかる液晶表示装置
におけるアクティブマトリックス型LCDの一画素とそ
の周辺を示す平面構造図
におけるアクティブマトリックス型LCDの一画素とそ
の周辺を示す平面構造図
【図2】 本発明の実施の形態1にかかる液晶表示装置
における画素の断面構造図(A−A’切断線)
における画素の断面構造図(A−A’切断線)
【図3】 本発明の実施の形態1にかかる液晶表示装置
におけるTFTの断面構造図(B−B’切断線)
におけるTFTの断面構造図(B−B’切断線)
【図4】 本発明の実施の形態1にかかる液晶表示装置
における蓄積容量部の断面構造図(C−C’切断線)
における蓄積容量部の断面構造図(C−C’切断線)
【図5】 本発明の実施の形態1にかかる液晶表示装置
の例示図
の例示図
【図6】 本発明の実施の形態2にかかる液晶表示装置
におけるTFTの断面構造図
におけるTFTの断面構造図
101 ガラス基板(TFTアレイ基板) 103 半導体層(p−Si) 103a 半導体層(チャネル領域) 103b 半導体層(ソース領域) 103c 半導体層(ドレイン領域) 104a 対向電極(p−Si) 104b 対向電圧信号線(p−Si) 110 画素電極 111 蓄積容量 113a ゲ−ト電極(p−Si) 114a 対向電極(p−Si) 401 ガラス基板(カラーフィルタ基板) 402 液晶組成物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大友 哲哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 GA14 HA03 JA26 JA46 JB16 JB65 KA04 KA10 MA30 NA07 NA26 QA06
Claims (6)
- 【請求項1】 液晶分子が捻れ回転可能な液晶組成物層
と、 前記液晶組成物層を挟持する第1の基板及び第2の基板
と、 前記第1の基板面と前記液晶組成物層の面との間にマト
リックス状に形成される複数の画素と、 前記画素ごとに形成されている薄膜トランジスタとを含
み、 前記画素ごとに映像信号が印加される画素電極と対向電
圧が印加される対向電極とが備えられ、前記画素電極と
前記対向電極の間に発生する前記第1の基板面と平行な
成分を含む電界によって液晶分子の捻れ量を制御する液
晶表示装置であって、 前記対向電極が前記薄膜トランジスタのソース・ドレイ
ン領域を含む半導体層と同一の透光性材料で形成されて
いることを特徴とする液晶表示装置。 - 【請求項2】 前記ソース・ドレイン領域を含む半導体
層には、イオンドーピング法により不純物イオンが注入
されている請求項1記載の液晶表示装置。 - 【請求項3】 液晶分子が捻れ回転可能な液晶組成物層
と、 前記液晶組成物層を挟持する第1の基板及び第2の基板
と、 前記第1の基板面と前記液晶組成物層の面との間にマト
リックス状に形成される複数の画素と、 前記画素ごとに形成されている薄膜トランジスタとを含
み、 前記画素ごとに映像信号が印加される画素電極と対向電
圧が印加される対向電極とが備えられ、前記画素電極と
前記対向電極の間に発生する前記第1の基板面と平行な
成分を含む電界によって液晶分子の捻れ量を制御する液
晶表示装置であって、 前記対向電極が前記薄膜トランジスタのゲート電極と同
一の透光性材料で形成されていることを特徴とする液晶
表示装置。 - 【請求項4】 前記ゲート電極には、イオンドーピング
法により不純物イオンが注入されている請求項3記載の
液晶表示装置。 - 【請求項5】 前記同一の透光性材料が多結晶シリコン
薄膜である請求項1から4のいずれか一項に記載の液晶
表示装置。 - 【請求項6】 前記画素電極と前記対向電極の間に、少
なくとも1つの絶縁膜を介して蓄積容量が形成されてい
る請求項1から5のいずれか一項に記載の液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000010902A JP2001201754A (ja) | 2000-01-19 | 2000-01-19 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000010902A JP2001201754A (ja) | 2000-01-19 | 2000-01-19 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001201754A true JP2001201754A (ja) | 2001-07-27 |
Family
ID=18538854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000010902A Pending JP2001201754A (ja) | 2000-01-19 | 2000-01-19 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001201754A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100440013C (zh) * | 2003-01-15 | 2008-12-03 | 株式会社日立显示器 | 液晶显示装置 |
JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
JP2015111736A (ja) * | 2009-12-04 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2022082792A (ja) * | 2005-12-05 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2000
- 2000-01-19 JP JP2000010902A patent/JP2001201754A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100440013C (zh) * | 2003-01-15 | 2008-12-03 | 株式会社日立显示器 | 液晶显示装置 |
JP2022082792A (ja) * | 2005-12-05 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US12216372B2 (en) | 2005-12-05 | 2025-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2024133309A (ja) * | 2005-12-05 | 2024-10-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2015156024A (ja) * | 2006-04-06 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
JP2014143425A (ja) * | 2006-04-06 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
JP2015111736A (ja) * | 2009-12-04 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3289099B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
EP1398658B1 (en) | Color active matrix type vertically aligned mode liquid cristal display and driving method thereof | |
US6646706B2 (en) | Fringe field switching mode liquid crystal display having structure for preventing shorts between two electrodes | |
US8035765B2 (en) | TFT array substrate, LCD panel and liquid crystal display | |
JP4309811B2 (ja) | インプレーンスイッチング方式液晶表示装置及びその製造方法 | |
US7164408B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP3231638B2 (ja) | 液晶表示装置及びその駆動方法 | |
WO1995025291A1 (fr) | Dispositif d'affichage a cristaux liquides a matrice active | |
US9500923B2 (en) | Liquid crystal display device and method of fabricating the same | |
US6563558B2 (en) | Liquid crystal display with light shielding film | |
KR20050068267A (ko) | 횡전계형 액정표시장치 | |
US7385661B2 (en) | In-plane switching mode liquid crystal display device and method of manufacturing the same | |
KR20060093818A (ko) | 액정 표시 장치 및 그 검사 방법 | |
JPH10148826A (ja) | アクティブマトリックス型液晶表示装置 | |
JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
US8179512B2 (en) | Liquid crystal display device having particular pixel structure to decrease parasitic capacitance | |
JPH10268357A (ja) | 液晶表示装置 | |
KR101007206B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
JPH0973064A (ja) | 液晶表示装置 | |
JP2001201754A (ja) | 液晶表示装置 | |
KR100623443B1 (ko) | 멀티 도메인 액정 표시소자 | |
JP2002244135A (ja) | 液晶装置および投射型表示装置、電子機器 | |
KR101245126B1 (ko) | 액정표시패널 및 이를 갖는 액정표시장치 | |
JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
JPH08179278A (ja) | アクティブマトリックス型液晶表示素子 |