JP3289099B2 - アクティブマトリクス型液晶表示装置およびその製造方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその製造方法Info
- Publication number
- JP3289099B2 JP3289099B2 JP17990895A JP17990895A JP3289099B2 JP 3289099 B2 JP3289099 B2 JP 3289099B2 JP 17990895 A JP17990895 A JP 17990895A JP 17990895 A JP17990895 A JP 17990895A JP 3289099 B2 JP3289099 B2 JP 3289099B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- active element
- crystal layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置およびその製造方法に係り、特に、画素
電極・対向電極間に基板面と略平行な電界を印加する横
電界方式により液晶を駆動させるのに好適なアクティブ
マトリクス型液晶表示装置その製造方法に関する。
型液晶表示装置およびその製造方法に係り、特に、画素
電極・対向電極間に基板面と略平行な電界を印加する横
電界方式により液晶を駆動させるのに好適なアクティブ
マトリクス型液晶表示装置その製造方法に関する。
【０００２】
【従来の技術】アクティブ素子を用いたアクティブマト
リクス型液晶表示装置は、薄く、かつ軽量という特徴を
有するとともに、ブラウン管に匹敵する高画質が得られ
るという点から、ＯＡ（オフィス・オーメション）機器
などの表示端末として多く採用されている。アクティブ
マトリクス型液晶表示装置は、アクティブ素子として、
薄膜トランジスタ（ＴＦＴ）を用いており、薄膜トラン
ジスタの半導体活性層には主としてアモルファスシリコ
ン（ａ−Ｓｉ）が用いられている。従来のこの種の液晶
表示装置は、入射した光を変調し、変調した光を出射す
ることにより、画面上に画像を表示することできる。し
かし、アクティブ素子のアモルファスシリコンは強い光
を受けると、そのオフ抵抗が小さくなるため、保持特性
が悪くなり、画像のコントラスト比が低下するという問
題点がある。
リクス型液晶表示装置は、薄く、かつ軽量という特徴を
有するとともに、ブラウン管に匹敵する高画質が得られ
るという点から、ＯＡ（オフィス・オーメション）機器
などの表示端末として多く採用されている。アクティブ
マトリクス型液晶表示装置は、アクティブ素子として、
薄膜トランジスタ（ＴＦＴ）を用いており、薄膜トラン
ジスタの半導体活性層には主としてアモルファスシリコ
ン（ａ−Ｓｉ）が用いられている。従来のこの種の液晶
表示装置は、入射した光を変調し、変調した光を出射す
ることにより、画面上に画像を表示することできる。し
かし、アクティブ素子のアモルファスシリコンは強い光
を受けると、そのオフ抵抗が小さくなるため、保持特性
が悪くなり、画像のコントラスト比が低下するという問
題点がある。
【０００３】そこで、アクティブ素子への光の入射を阻
止するため、例えば、特開平５−２６５０３８号公報、
特開平５−１１９３５０号公報に記載されているよう
に、アクティブ素子用の遮光膜を設けたものが提案され
ている。
止するため、例えば、特開平５−２６５０３８号公報、
特開平５−１１９３５０号公報に記載されているよう
に、アクティブ素子用の遮光膜を設けたものが提案され
ている。
【０００４】
【発明が解決しようとする課題】しかし、従来技術で
は、アクティブ素子用の遮光膜を形成するに際して、電
極を構成する工程、例えば、画素電極や対向電極を形成
する工程とは独立した工程で遮光膜を形成しているた
め、工程数が増加し、生産性が低下するという問題点が
ある。
は、アクティブ素子用の遮光膜を形成するに際して、電
極を構成する工程、例えば、画素電極や対向電極を形成
する工程とは独立した工程で遮光膜を形成しているた
め、工程数が増加し、生産性が低下するという問題点が
ある。
【０００５】本発明の目的は、アクティブ素子による遮
光膜を対向電極と同一の工程で形成することができるア
クティブマトリクス型液晶表示装置およびその製造方法
を提供することにある。
光膜を対向電極と同一の工程で形成することができるア
クティブマトリクス型液晶表示装置およびその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が積層されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
積層されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記一
方の基板と前記アクティブ素子との間に配置されて前記
アクティブ素子への光の入射を阻止する遮光膜と、前記
一方の基板を基準に前記遮光膜と同一平面上に配置され
た対向電極とを備えているアクティブマトリクス型液晶
表示装置を構成したものである。
に、本発明は、液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が積層されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
積層されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記一
方の基板と前記アクティブ素子との間に配置されて前記
アクティブ素子への光の入射を阻止する遮光膜と、前記
一方の基板を基準に前記遮光膜と同一平面上に配置され
た対向電極とを備えているアクティブマトリクス型液晶
表示装置を構成したものである。
【０００７】前記アクティブマトリクス型液晶表示装置
を構成するに際しては、遮光膜と対向電極として以下の
機能を備えたもので構成することができる。
を構成するに際しては、遮光膜と対向電極として以下の
機能を備えたもので構成することができる。
【０００８】（１）前記アクティブ素子の走査電極と相
対向して前記一方の基板と前記アクティブ素子との間に
配置されて前記アクティブ素子の半導体活性層への光の
入射を阻止する遮光膜と、前記一方の基板を基準に前記
遮光膜と同一平面上に配置された対向電極とを備えてい
る。
対向して前記一方の基板と前記アクティブ素子との間に
配置されて前記アクティブ素子の半導体活性層への光の
入射を阻止する遮光膜と、前記一方の基板を基準に前記
遮光膜と同一平面上に配置された対向電極とを備えてい
る。
【０００９】（２）前記アクティブ素子の走査電極と相
対向して前記液晶層と前記アクティブ素子との間に配置
されて前記アクティブ素子への光の入射を阻止する遮光
膜と、前記一方の基板を基準に前記遮光膜と同一平面上
に配置された対向電極とを備えている。
対向して前記液晶層と前記アクティブ素子との間に配置
されて前記アクティブ素子への光の入射を阻止する遮光
膜と、前記一方の基板を基準に前記遮光膜と同一平面上
に配置された対向電極とを備えている。
【００１０】（３）前記アクティブ素子の走査電極と相
対向して前記他方の基板と前記液晶層との間に配置され
て前記アクティブ素子への光の入射を阻止する遮光膜
と、前記一方の基板を基準に前記遮光膜と同一平面上に
配置された対向電極とを備えている。
対向して前記他方の基板と前記液晶層との間に配置され
て前記アクティブ素子への光の入射を阻止する遮光膜
と、前記一方の基板を基準に前記遮光膜と同一平面上に
配置された対向電極とを備えている。
【００１１】上記各アクティブマトリクス型液晶表示装
置を構成するに際しては、以下の要素を付加することが
できる。
置を構成するに際しては、以下の要素を付加することが
できる。
【００１２】（１）アクティブ素子は正スタガ構造の薄
膜トランジスタで構成されている。
膜トランジスタで構成されている。
【００１３】（２）アクティブ素子は逆スタガ構造の薄
膜トランジスタで構成されている。 （３）対向電極と遮光膜とが電気的に接続されている。
膜トランジスタで構成されている。 （３）対向電極と遮光膜とが電気的に接続されている。
【００１４】（４）対向電極の一部は、各基板を結ぶ垂
線を基準にしてアクティブ素子の信号電極と重複した領
域に形成されているとともに、走査電極よりも広い領域
にわたって形成されている。
線を基準にしてアクティブ素子の信号電極と重複した領
域に形成されているとともに、走査電極よりも広い領域
にわたって形成されている。
【００１５】（５）対向電極と遮光膜は同一の金属性材
料で構成されている。
料で構成されている。
【００１６】（６）対向電極と遮光膜は各透明電極より
透過率の低い不透明な材料で構成されている。
透過率の低い不透明な材料で構成されている。
【００１７】（７）半導体活性層はアモルファスシリコ
ンで形成されている。
ンで形成されている。
【００１８】また、本発明は製造方法として、液晶分子
を含む液晶層と、液晶層を間にして相対向して配置され
た一対の基板と、前記基板の外側に配置された偏光板
と、前記一対の基板のうち一方の基板と前記液晶層との
間に配置されて走査電極と信号電極を有し半導体活性層
が積層されたアクティブ素子と、前記一対の基板のうち
一方の基板と前記液晶層との間に積層されて前記アクテ
ィブ素子に接続された画素電極と、前記アクティブ素子
の走査電極と相対向して前記一方の基板と前記アクティ
ブ素子との間に配置されて前記アクティブ素子への光の
入射を阻止する遮光膜と、前記画素電極からの電気力線
を終端する対向電極とを備えているアクティブマトリク
ス型液晶表示装置を製造するに際して、前記遮光膜と前
記対向電極とを前記一方の基板を基準に同一平面上に形
成することを特徴とするアクティブマトリクス型液晶表
示装置の製造方法を採用したものである。
を含む液晶層と、液晶層を間にして相対向して配置され
た一対の基板と、前記基板の外側に配置された偏光板
と、前記一対の基板のうち一方の基板と前記液晶層との
間に配置されて走査電極と信号電極を有し半導体活性層
が積層されたアクティブ素子と、前記一対の基板のうち
一方の基板と前記液晶層との間に積層されて前記アクテ
ィブ素子に接続された画素電極と、前記アクティブ素子
の走査電極と相対向して前記一方の基板と前記アクティ
ブ素子との間に配置されて前記アクティブ素子への光の
入射を阻止する遮光膜と、前記画素電極からの電気力線
を終端する対向電極とを備えているアクティブマトリク
ス型液晶表示装置を製造するに際して、前記遮光膜と前
記対向電極とを前記一方の基板を基準に同一平面上に形
成することを特徴とするアクティブマトリクス型液晶表
示装置の製造方法を採用したものである。
【００１９】上記製造方法は、上記アクティブマトリク
ス型液晶表示装置の構成要素を備えているとともに、遮
光膜と対向電極として以下の機能を備えたものにも適用
することができる。
ス型液晶表示装置の構成要素を備えているとともに、遮
光膜と対向電極として以下の機能を備えたものにも適用
することができる。
【００２０】（１）前記アクティブ素子の走査電極と相
対向して前記一方の基板と前記アクティブ素子との間に
配置されて前記アクティブ素子の半導体活性層への光の
入射を阻止する遮光膜と、前記画素電極からの電気力線
を終端する対向電極とを備えている。
対向して前記一方の基板と前記アクティブ素子との間に
配置されて前記アクティブ素子の半導体活性層への光の
入射を阻止する遮光膜と、前記画素電極からの電気力線
を終端する対向電極とを備えている。
【００２１】（２）前記アクティブ素子の走査電極と相
対向して前記液晶層と前記アクティブ素子との間に配置
されて前記アクティブ素子への光の入射を阻止する遮光
膜と、前記画素電極からの電気力線を終端する対向電極
とを備えている。
対向して前記液晶層と前記アクティブ素子との間に配置
されて前記アクティブ素子への光の入射を阻止する遮光
膜と、前記画素電極からの電気力線を終端する対向電極
とを備えている。
【００２２】（３）前記アクティブ素子の走査電極と相
対向して前記他方の基板と前記液晶層との間に配置され
て前記アクティブ素子への光の入射を阻止する遮光膜
と、 前記画素電極からの電気力線を終端する対向電
極とを備えている。
対向して前記他方の基板と前記液晶層との間に配置され
て前記アクティブ素子への光の入射を阻止する遮光膜
と、 前記画素電極からの電気力線を終端する対向電
極とを備えている。
【００２３】
【作用】前記した手段によれば、画素電極・対向電極間
に基板面と略平行な電界を印加する横電界方式を採用す
ると共に、液晶層を挟む領域のうち一方の領域にのみ画
素電極と対向電極を配置し、遮光膜と対向電極を基板を
基準として同一平面上に形成したため、遮光膜と対向電
極を同一の工程で形成することができ、製造工程を簡略
化することができ、生産性の向上に寄与することができ
る。
に基板面と略平行な電界を印加する横電界方式を採用す
ると共に、液晶層を挟む領域のうち一方の領域にのみ画
素電極と対向電極を配置し、遮光膜と対向電極を基板を
基準として同一平面上に形成したため、遮光膜と対向電
極を同一の工程で形成することができ、製造工程を簡略
化することができ、生産性の向上に寄与することができ
る。
【００２４】また、横方向電界方式を採用すると、基板
面に垂直な方向に電界を印加する方式とは異なり、ＩＴ
Ｏ（インジュム・チン・オキサイド）のような透明電極
を対向電極に用いる必要がなく、対向電極として不透明
な材料または光透過率の低い材料を用いることができ
る。すなわち、対向電極には、アクティブ素子（ａ−Ｓ
ｉを用いたＴＦＴ）の遮光特性を十分に満足できる金属
性材量を用いることができる。
面に垂直な方向に電界を印加する方式とは異なり、ＩＴ
Ｏ（インジュム・チン・オキサイド）のような透明電極
を対向電極に用いる必要がなく、対向電極として不透明
な材料または光透過率の低い材料を用いることができ
る。すなわち、対向電極には、アクティブ素子（ａ−Ｓ
ｉを用いたＴＦＴ）の遮光特性を十分に満足できる金属
性材量を用いることができる。
【００２５】また対向電極は、画素電極とは異なり、半
導体活性層と接続する必要がないため、半導体活性層と
は別の層に絶縁膜を介して、半導体活性層の上部側また
は下部側に形成することができる。さらに、横電界方式
を採用し、対向電極を不透明な金属性材料で形成すれ
ば、対向電極を遮光膜として用いることもできる。
導体活性層と接続する必要がないため、半導体活性層と
は別の層に絶縁膜を介して、半導体活性層の上部側また
は下部側に形成することができる。さらに、横電界方式
を採用し、対向電極を不透明な金属性材料で形成すれ
ば、対向電極を遮光膜として用いることもできる。
【００２６】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００２７】図１は本発明の第１実施例を示すアクティ
ブマトリクス型液晶表示装置の画素部の要部断面図、図
２は図１に示す画素部の平面図、図３はアクティブマト
リクス型液晶表示装置の全体構成を示すシステム構成図
である。
ブマトリクス型液晶表示装置の画素部の要部断面図、図
２は図１に示す画素部の平面図、図３はアクティブマト
リクス型液晶表示装置の全体構成を示すシステム構成図
である。
【００２８】図１ないし図３において、液晶表示装置
は、ＣＰＵ４０、コントローラ４１、液晶駆動電源回路
４２、垂直走査回路４３、映像信号駆動回路４４、液晶
表示パネル４５を備えて構成されている。液晶表示パネ
ル４５にはアクティブ素子として、薄膜トランジスタ
（ＴＦＴ）６が複数個形成されており、各薄膜トランジ
スタ６の走査電極１が垂直走査線１００を介して垂直走
査回路４３に接続され、信号電極２が映像信号線２００
を介して映像信号駆動回路４４に接続されている。ＣＰ
Ｕ４０において画像情報を基に表示データと制御信号が
生成されると、表示データがコントローラ４１を介して
映像信号駆動回路４４に入力され、制御信号がコントロ
ーラ４１を介して映像信号駆動回路４４と垂直走査回路
４３に入力される。
は、ＣＰＵ４０、コントローラ４１、液晶駆動電源回路
４２、垂直走査回路４３、映像信号駆動回路４４、液晶
表示パネル４５を備えて構成されている。液晶表示パネ
ル４５にはアクティブ素子として、薄膜トランジスタ
（ＴＦＴ）６が複数個形成されており、各薄膜トランジ
スタ６の走査電極１が垂直走査線１００を介して垂直走
査回路４３に接続され、信号電極２が映像信号線２００
を介して映像信号駆動回路４４に接続されている。ＣＰ
Ｕ４０において画像情報を基に表示データと制御信号が
生成されると、表示データがコントローラ４１を介して
映像信号駆動回路４４に入力され、制御信号がコントロ
ーラ４１を介して映像信号駆動回路４４と垂直走査回路
４３に入力される。
【００２９】各薄膜トランジスタ６をマトリクス状に配
置した場合、各行の薄膜トランジスタ６の走査電極１に
順次電圧が印加され、列方向の薄膜トランジスタ６の信
号電極２には表示データに従った映像信号が印加され
る。そして指定の薄膜トランジスタ６のオンオフにより
指定の画素による画像が形成される。この液晶表示パネ
ル４５は、具体的には、以下のように構成されている。
置した場合、各行の薄膜トランジスタ６の走査電極１に
順次電圧が印加され、列方向の薄膜トランジスタ６の信
号電極２には表示データに従った映像信号が印加され
る。そして指定の薄膜トランジスタ６のオンオフにより
指定の画素による画像が形成される。この液晶表示パネ
ル４５は、具体的には、以下のように構成されている。
【００３０】液晶表示パネル４５の画素部は、図１およ
び図２に示すように、下側基板層１０、上側基板層２
０、液晶層３０、一対の偏光板１３、２３を備えて構成
されており、下側基板層１０と上側基板層２０が液晶層
３０を間にして相対向して配置され、偏光板１３、２３
が液晶層３０、下側基板層１０、上側基板層２０を間に
して相対向して配置されている。
び図２に示すように、下側基板層１０、上側基板層２
０、液晶層３０、一対の偏光板１３、２３を備えて構成
されており、下側基板層１０と上側基板層２０が液晶層
３０を間にして相対向して配置され、偏光板１３、２３
が液晶層３０、下側基板層１０、上側基板層２０を間に
して相対向して配置されている。
【００３１】偏光板１３、２３は、互いに偏光軸を直交
させるように形成されており、偏光板１３が下側基板層
１０に接合され、偏光板２３が上側基板層２０に接合さ
れている。下側基板層１０は、ガラス基板１１、層間絶
縁膜１７、保護膜１９、配向膜１２を備えて構成されて
おり、偏光板１３に接合されたガラス基板１１上に層間
絶縁膜１７、保護膜１９、配向膜１２が積層されてい
る。
させるように形成されており、偏光板１３が下側基板層
１０に接合され、偏光板２３が上側基板層２０に接合さ
れている。下側基板層１０は、ガラス基板１１、層間絶
縁膜１７、保護膜１９、配向膜１２を備えて構成されて
おり、偏光板１３に接合されたガラス基板１１上に層間
絶縁膜１７、保護膜１９、配向膜１２が積層されてい
る。
【００３２】一方、上側基板層２０は、ガラス基板１
１、ブラックマトリクス２５、三色のカラーフィルタ２
６、平坦化膜２９、配向膜２２を備えており、偏光板２
３に接合されたガラス基板２１にブラックマトリクス２
５、カラーフィルタ２６、平坦化膜２９、配向膜２２が
積層されている。液晶層３０は、液晶組成物として、配
向膜１２と配向膜２２との間に形成されており、液晶層
３０には複数の液晶分子３０が注入されている。
１、ブラックマトリクス２５、三色のカラーフィルタ２
６、平坦化膜２９、配向膜２２を備えており、偏光板２
３に接合されたガラス基板２１にブラックマトリクス２
５、カラーフィルタ２６、平坦化膜２９、配向膜２２が
積層されている。液晶層３０は、液晶組成物として、配
向膜１２と配向膜２２との間に形成されており、液晶層
３０には複数の液晶分子３０が注入されている。
【００３３】ここで、本実施例では、薄膜トランジスタ
６を正スタガ構造の薄膜トランジスタ素子で形成するた
めに、ガラス基板１１上に層間絶縁膜１７を介して信号
電極２、半導体活性層１５、ゲート絶縁膜１８、走査電
極１を形成することとしている。半導体活性層１５に隣
接して複数の画素電極３が形成されており、各画素電極
３は半導体活性層１５と接続されている。そして信号電
極（ドレイン電極）２、画素電極（ソース電極）３は同
一の材料、例えば、クロムを用いて形成されており、半
導体活性層１５はアモルファスシリコン、ゲート絶縁膜
１８は窒化シリコン、走査電極１は遮光性を有するアル
ミニウムを用いて形成されている。
６を正スタガ構造の薄膜トランジスタ素子で形成するた
めに、ガラス基板１１上に層間絶縁膜１７を介して信号
電極２、半導体活性層１５、ゲート絶縁膜１８、走査電
極１を形成することとしている。半導体活性層１５に隣
接して複数の画素電極３が形成されており、各画素電極
３は半導体活性層１５と接続されている。そして信号電
極（ドレイン電極）２、画素電極（ソース電極）３は同
一の材料、例えば、クロムを用いて形成されており、半
導体活性層１５はアモルファスシリコン、ゲート絶縁膜
１８は窒化シリコン、走査電極１は遮光性を有するアル
ミニウムを用いて形成されている。
【００３４】また本実施例では、横電界方式を採用する
ために、ガラス基板１１上に複数の対向電極４が形成さ
れている。すなわち、液晶層３０を挟む液晶層３０両側
の領域のうち一方の領域に画素電極３と対向電極４が形
成されており、画素電極３から発生する電気力線が対向
電極４で終端するように、画素電極３・対向電極４間に
電界Ｅが印加されている。
ために、ガラス基板１１上に複数の対向電極４が形成さ
れている。すなわち、液晶層３０を挟む液晶層３０両側
の領域のうち一方の領域に画素電極３と対向電極４が形
成されており、画素電極３から発生する電気力線が対向
電極４で終端するように、画素電極３・対向電極４間に
電界Ｅが印加されている。
【００３５】さらに、本実施例では、ガラス基板１１側
から入射した光が半導体活性層１５に入射するのを阻止
するために、ガラス基板１１上に遮光膜５が形成されて
いる。この場合、薄膜トランジスタ６を正スタガ構造の
もので形成すると、ガラス基板２１側の光が薄膜トラン
ジスタ６に入射するが、この光は走査電極１によって遮
光される。しかし、ガラス基板１１側からの光は遮光膜
５がなければ半導体活性層１５に入射されるため、ガラ
ス基板１１上に遮光膜５が形成されている。しかも、遮
光膜５は、対向電極４と同様に、ガラス基板１１上に形
成されているため、遮光膜５と対向電極４をそれぞれ同
一工程で形成することができる。さらに対向電極４は透
明電極として用いる必要がないため、遮光膜５と同様
に、遮光性を有する材料、例えば光透過率の低い不透明
な金属で形成することができる。
から入射した光が半導体活性層１５に入射するのを阻止
するために、ガラス基板１１上に遮光膜５が形成されて
いる。この場合、薄膜トランジスタ６を正スタガ構造の
もので形成すると、ガラス基板２１側の光が薄膜トラン
ジスタ６に入射するが、この光は走査電極１によって遮
光される。しかし、ガラス基板１１側からの光は遮光膜
５がなければ半導体活性層１５に入射されるため、ガラ
ス基板１１上に遮光膜５が形成されている。しかも、遮
光膜５は、対向電極４と同様に、ガラス基板１１上に形
成されているため、遮光膜５と対向電極４をそれぞれ同
一工程で形成することができる。さらに対向電極４は透
明電極として用いる必要がないため、遮光膜５と同様
に、遮光性を有する材料、例えば光透過率の低い不透明
な金属で形成することができる。
【００３６】上記構成による下側基板層１０は、本実施
例では次の順序で形成される。
例では次の順序で形成される。
【００３７】本実施例では、正スタガ構造の薄膜トラン
ジスタ素子６を形成するに際して、まず、表面を研磨し
た透明なガラス基板１１上に複数の対向電極４を遮光膜
５と共に同一工程で形成する。この形成の手順は、金
属、例えば、アルミニウムのスパッタリング、レジスト
材のフォトリソグラフィ−によるパタ−ニング、金属の
エッチング、レジスト材の除去である。
ジスタ素子６を形成するに際して、まず、表面を研磨し
た透明なガラス基板１１上に複数の対向電極４を遮光膜
５と共に同一工程で形成する。この形成の手順は、金
属、例えば、アルミニウムのスパッタリング、レジスト
材のフォトリソグラフィ−によるパタ−ニング、金属の
エッチング、レジスト材の除去である。
【００３８】次に、層間絶縁膜１７（本実施例では窒化
シリコン）をＣＶＤ法で形成し、その上に、信号電極２
（ドレイン電極）、画素電極３（ソース電極）を同一材
料（本実施例ではクロム（Ｃｒ））、同一工程で形成す
る。この形成の手順は、対向電極４の時と同様である。
シリコン）をＣＶＤ法で形成し、その上に、信号電極２
（ドレイン電極）、画素電極３（ソース電極）を同一材
料（本実施例ではクロム（Ｃｒ））、同一工程で形成す
る。この形成の手順は、対向電極４の時と同様である。
【００３９】この時点で、画素電極３および対向電極４
はガラス基板１１の表面にほぼ平行な電界Ｅを液晶層３
０に印加するように、ガラス基板１１を基準に同一平面
上に構成される。その上に半導体活性層１５（アモルフ
ァスシリコン）、ゲ−ト絶縁膜１８（窒化シリコン）、
走査電極１（ゲート電極：アルミニウム）を順に形成す
る。半導体活性層１５と信号電極２及び画素電極３との
間には、オ−ミックコンタクトをとるために、リンが半
導体活性層１５にド−ピングされるようにする。
はガラス基板１１の表面にほぼ平行な電界Ｅを液晶層３
０に印加するように、ガラス基板１１を基準に同一平面
上に構成される。その上に半導体活性層１５（アモルフ
ァスシリコン）、ゲ−ト絶縁膜１８（窒化シリコン）、
走査電極１（ゲート電極：アルミニウム）を順に形成す
る。半導体活性層１５と信号電極２及び画素電極３との
間には、オ−ミックコンタクトをとるために、リンが半
導体活性層１５にド−ピングされるようにする。
【００４０】ここで、ゲ−ト絶縁膜１８、半導体活性層
１５、走査電極１は、工程数簡略のため、１マスクで、
１回のフォト工程で、一括加工する。この時点で、薄膜
トランジスタ６、蓄積容量Cstgが形成される。蓄積容量
Cstgは、画素電極３と前行の走査電極１とゲ−ト絶縁膜
１８で形成される容量および画素電極３と対向電極４と
層間絶縁膜１７で構成される容量で構成される。その
後、保護膜１９（窒化シリコン）を形成し、最表面に配
向膜１２を塗布する。
１５、走査電極１は、工程数簡略のため、１マスクで、
１回のフォト工程で、一括加工する。この時点で、薄膜
トランジスタ６、蓄積容量Cstgが形成される。蓄積容量
Cstgは、画素電極３と前行の走査電極１とゲ−ト絶縁膜
１８で形成される容量および画素電極３と対向電極４と
層間絶縁膜１７で構成される容量で構成される。その
後、保護膜１９（窒化シリコン）を形成し、最表面に配
向膜１２を塗布する。
【００４１】一方、カラ−フィルタ等を形成した上側基
板層２０は、次の順序で形成される。
板層２０は、次の順序で形成される。
【００４２】まず、表面を研磨した透明なガラス基板２
１上に絶縁性のブラックマトリクス２５（薄膜トランジ
スタ素子用の遮光膜と区別するためにブラックマトリク
スと称する）を形成する。このブラックマトリクス２５
は、基板層１０と基板層２０とを対向させた時に、下側
基板層１０の不要な間隙部（画素電極３と対向電極４の
間以外の間隙部）に位置されるように配置する。これ
は、不要な間隙部によるコントラストの低下を防止する
ためである。さらに、その上に、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３色のカラ−フィルタ２６を信号電極２の長
手方向に沿ってストライプ状に形成する。カラーフィル
タ２６の上には、表面を平坦化する透明樹脂の平坦化膜
２９を形成し、最表面に配向膜２２を塗布する。
１上に絶縁性のブラックマトリクス２５（薄膜トランジ
スタ素子用の遮光膜と区別するためにブラックマトリク
スと称する）を形成する。このブラックマトリクス２５
は、基板層１０と基板層２０とを対向させた時に、下側
基板層１０の不要な間隙部（画素電極３と対向電極４の
間以外の間隙部）に位置されるように配置する。これ
は、不要な間隙部によるコントラストの低下を防止する
ためである。さらに、その上に、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３色のカラ−フィルタ２６を信号電極２の長
手方向に沿ってストライプ状に形成する。カラーフィル
タ２６の上には、表面を平坦化する透明樹脂の平坦化膜
２９を形成し、最表面に配向膜２２を塗布する。
【００４３】この後、ガラス基板１１、２１に塗布され
た配向膜１２、２２に、液晶分子３１を配向させるため
のラビング処理を施し、基板層１０、２０を対向して組
合せ、基板層１０、２０間を真空に引いて、その間に液
晶組成物を封入して液晶層３０を形成する。液晶層３０
を間にした基板層１０、２０の両側を２枚の偏光板１
３、２３で挾み、液晶表示パネル４５を構成する。
た配向膜１２、２２に、液晶分子３１を配向させるため
のラビング処理を施し、基板層１０、２０を対向して組
合せ、基板層１０、２０間を真空に引いて、その間に液
晶組成物を封入して液晶層３０を形成する。液晶層３０
を間にした基板層１０、２０の両側を２枚の偏光板１
３、２３で挾み、液晶表示パネル４５を構成する。
【００４４】本実施例においては、ガラス基板１１上の
最下層に形成した対向電極４と同層に、同一材料、同工
程で半導体活性層１５の下部の領域に遮光膜５を形成し
たため、ガラス基板１１側からの光は遮光膜５により遮
られ、半導体活性層１５には光は照射されない。また、
ガラス基板２１側からの光も走査電極１により遮られ
て、半導体活性層１５には光は照射されない。すなわ
ち、遮光膜５と走査電極１により半導体活性層１５が挟
みこまれる構造にすることにより、基板層１０、２０の
どちら側から光が入射されても、半導体活性層１５に光
が照射されないようにすることができる。
最下層に形成した対向電極４と同層に、同一材料、同工
程で半導体活性層１５の下部の領域に遮光膜５を形成し
たため、ガラス基板１１側からの光は遮光膜５により遮
られ、半導体活性層１５には光は照射されない。また、
ガラス基板２１側からの光も走査電極１により遮られ
て、半導体活性層１５には光は照射されない。すなわ
ち、遮光膜５と走査電極１により半導体活性層１５が挟
みこまれる構造にすることにより、基板層１０、２０の
どちら側から光が入射されても、半導体活性層１５に光
が照射されないようにすることができる。
【００４５】また、本実施例においては、横電界方式を
採用し、画素電極３と対向電極４との間の電界Ｅによ
り、液晶層３０の液晶分子３１の配向を制御し、画素電
極３と対向電極４の間から入射した光の明るさを変調
し、変調された光を出射するようにしているので、画素
電極３および対向電極４を不透明な金属で構成すること
ができる。さらに対向電極４は、画素電極３とは異な
り、半導体活性層１５と接続する必要がないので、半導
体活性層１５とは、別の層に層間絶縁膜１７を介して形
成することができる。このため、対向電極４をガラス基
板１１上の最下層に配置することができる。しかも、対
向電極４として、電極として十分な導電性を有し、か
つ、遮光性を有する金属を用いることができるので、対
向電極４を遮光膜５と同一材料、同一工程で形成するこ
とができる。
採用し、画素電極３と対向電極４との間の電界Ｅによ
り、液晶層３０の液晶分子３１の配向を制御し、画素電
極３と対向電極４の間から入射した光の明るさを変調
し、変調された光を出射するようにしているので、画素
電極３および対向電極４を不透明な金属で構成すること
ができる。さらに対向電極４は、画素電極３とは異な
り、半導体活性層１５と接続する必要がないので、半導
体活性層１５とは、別の層に層間絶縁膜１７を介して形
成することができる。このため、対向電極４をガラス基
板１１上の最下層に配置することができる。しかも、対
向電極４として、電極として十分な導電性を有し、か
つ、遮光性を有する金属を用いることができるので、対
向電極４を遮光膜５と同一材料、同一工程で形成するこ
とができる。
【００４６】従って、遮光特性を全く劣化させることな
く、薄膜トランジスタ６の遮光膜５と対向電極４の形成
工程を統一することができ、製造工程が簡略化できる。
く、薄膜トランジスタ６の遮光膜５と対向電極４の形成
工程を統一することができ、製造工程が簡略化できる。
【００４７】以下に、本実施例で実施した詳細な条件を
示す。
示す。
【００４８】ドット数は６４０（水平方向）×４８０
（垂直方向）とした。１ドットはＲＧＢ３画素から構成
し、画素ピッチは１１０μｍ（水平方向）、３３０μｍ
（垂直方向）とした。１画素内では、画素電極３と対向
電極４の間隙部を４分割して設けた。電極幅は、信号電
極２〜１０μｍ、画素電極３、対向電極４〜６μｍと
し、画素電極３と対向電極４の間隙部の間隔は１６．３
μｍとした。薄膜トランジスタ６の素子サイズはチャネ
ル幅／チャネル長＝６μｍ／６μｍとし、蓄積容量Cstg
の容量は１００ｆＦとなるように設計した。また、それ
ぞれの厚みとして、ガラス基板１１、２１は１．１ｍ
ｍ、対向電極４は２００ｎｍ、層間絶縁膜１７は３００
ｎｍ、信号電極２、画素電極３は１００ｎｍ（Ｃｒ）、
半導体層１５は５０ｎｍ、ゲ−ト絶縁膜１５は３５０ｎ
ｍ、走査電極１は３００ｎｍ、保護膜１９は６００ｎ
ｍ、ブラックマトリクス２５は１．２μｍ、カラ−フィ
ルタ２６は２μｍ、平坦化膜２９は２μｍ、配向膜１
２、２２は９０ｎｍとした。
（垂直方向）とした。１ドットはＲＧＢ３画素から構成
し、画素ピッチは１１０μｍ（水平方向）、３３０μｍ
（垂直方向）とした。１画素内では、画素電極３と対向
電極４の間隙部を４分割して設けた。電極幅は、信号電
極２〜１０μｍ、画素電極３、対向電極４〜６μｍと
し、画素電極３と対向電極４の間隙部の間隔は１６．３
μｍとした。薄膜トランジスタ６の素子サイズはチャネ
ル幅／チャネル長＝６μｍ／６μｍとし、蓄積容量Cstg
の容量は１００ｆＦとなるように設計した。また、それ
ぞれの厚みとして、ガラス基板１１、２１は１．１ｍ
ｍ、対向電極４は２００ｎｍ、層間絶縁膜１７は３００
ｎｍ、信号電極２、画素電極３は１００ｎｍ（Ｃｒ）、
半導体層１５は５０ｎｍ、ゲ−ト絶縁膜１５は３５０ｎ
ｍ、走査電極１は３００ｎｍ、保護膜１９は６００ｎ
ｍ、ブラックマトリクス２５は１．２μｍ、カラ−フィ
ルタ２６は２μｍ、平坦化膜２９は２μｍ、配向膜１
２、２２は９０ｎｍとした。
【００４９】また、上下界面上のラビング方向は互いに
平行で、かつ印加電界方向とのなす角度を７５度（φLC
1＝φLC2＝７５°）とした。液晶組成物３０としては、
誘電率異方性Δεが正でその値が７．３（１ＫＨｚ）で
あり、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２
０℃）のネマチック液晶組成物を用いた。基板間のギャ
ップｄは球形のポリマビーズを基板間に分散して挾持
し、液晶封入状態で４．１μｍとした。ブラックマトリ
クス２５にはレジスト材に顔料および微量のカーボンを
混合したものを用いた。
平行で、かつ印加電界方向とのなす角度を７５度（φLC
1＝φLC2＝７５°）とした。液晶組成物３０としては、
誘電率異方性Δεが正でその値が７．３（１ＫＨｚ）で
あり、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２
０℃）のネマチック液晶組成物を用いた。基板間のギャ
ップｄは球形のポリマビーズを基板間に分散して挾持
し、液晶封入状態で４．１μｍとした。ブラックマトリ
クス２５にはレジスト材に顔料および微量のカーボンを
混合したものを用いた。
【００５０】なお、上記実施例では対向電極４にアルミ
ニウム（Al）を用いたが、遮光性かつ導電性を有する金
属性材料であれば、例えば、Cr、Mo、Al、Ti、Taおよび
その合金等を用いても、本実施例とほぼ同等の効果を得
ることができる。また、本実施例では、半導体活性層と
してアモルファスシリコンを用いたが、他にも光に反応
する材料を用いたアクティブ素子には、すべて応用で
き、本発明の範疇に含まれる。さらに、本実施例に用い
る液晶材料等は特に限定されるものではなく、負の誘電
異方性を有する液晶を用いることもできる。
ニウム（Al）を用いたが、遮光性かつ導電性を有する金
属性材料であれば、例えば、Cr、Mo、Al、Ti、Taおよび
その合金等を用いても、本実施例とほぼ同等の効果を得
ることができる。また、本実施例では、半導体活性層と
してアモルファスシリコンを用いたが、他にも光に反応
する材料を用いたアクティブ素子には、すべて応用で
き、本発明の範疇に含まれる。さらに、本実施例に用い
る液晶材料等は特に限定されるものではなく、負の誘電
異方性を有する液晶を用いることもできる。
【００５１】以上のように、本実施例では、遮光膜５と
対向電極４をガラス基板１１を基準に同一平面上に形成
するようにしたため、遮光膜５と対向電極４を同一の工
程で形成することができ、製造工程を簡略化することが
でき、生産性の向上に寄与することができる。
対向電極４をガラス基板１１を基準に同一平面上に形成
するようにしたため、遮光膜５と対向電極４を同一の工
程で形成することができ、製造工程を簡略化することが
でき、生産性の向上に寄与することができる。
【００５２】（第２実施例）本実施例は、半導体活性層
１５のほぼ全体を遮光するようにしたものであり、他の
構成は実施例１と同等である。
１５のほぼ全体を遮光するようにしたものであり、他の
構成は実施例１と同等である。
【００５３】本実施例における画素部の平面構成を図４
に示す。実施例１では正スタガ構造の薄膜トランジスタ
６を形成し、ゲ−ト絶縁膜１８、半導体活性層１５、走
査電極１は、同一のフォト工程で、一括加工したため、
走査電極１の下部全体に半導体活性層１５が存在する。
そこで、本実施例では、実施例１の構成に加え、走査電
極の下部に形成される半導体活性層１５のほぼ全体を、
走査電極１と遮光膜５および対向電極４で半導体活性層
１５を挾み込むようにした。これにより、画素電極３の
蓄積容量Cstg部分と信号電極２との間の光リ−ク電流も
軽減される。従って、より良好な保持特性が得られ、画
像のコントラスト比が向上する。
に示す。実施例１では正スタガ構造の薄膜トランジスタ
６を形成し、ゲ−ト絶縁膜１８、半導体活性層１５、走
査電極１は、同一のフォト工程で、一括加工したため、
走査電極１の下部全体に半導体活性層１５が存在する。
そこで、本実施例では、実施例１の構成に加え、走査電
極の下部に形成される半導体活性層１５のほぼ全体を、
走査電極１と遮光膜５および対向電極４で半導体活性層
１５を挾み込むようにした。これにより、画素電極３の
蓄積容量Cstg部分と信号電極２との間の光リ−ク電流も
軽減される。従って、より良好な保持特性が得られ、画
像のコントラスト比が向上する。
【００５４】以上のように本実施例では、実施例１の効
果に加え、さらに保持特性を向上させることができる。
果に加え、さらに保持特性を向上させることができる。
【００５５】（実施例３）本実施例は、図５と図６に示
すように、薄膜トランジスタ６を逆スタガ構造とすると
共に、保護膜１９と配向膜１２との間に対向電極４、遮
光膜５を形成したものであり、他の構成は実施例１と同
等である。なお、図５は、図６のＡ−Ａ線に沿う断面図
である。
すように、薄膜トランジスタ６を逆スタガ構造とすると
共に、保護膜１９と配向膜１２との間に対向電極４、遮
光膜５を形成したものであり、他の構成は実施例１と同
等である。なお、図５は、図６のＡ−Ａ線に沿う断面図
である。
【００５６】本実施例では、ブラックマトリクス２５
は、画素電極３と対向電極４との基板面に発生する水平
方向の電界を乱さないために、絶縁性を有するか、低導
電性であることが必須である。画像のコントラスト比を
５０以上に向上するために、不要な間隙部（画素電極３
と対向電極４の間以外の間隙部）を遮光するだけであれ
ば、光学濃度（＝−ｌｏｇ（Ｉ／Ｉ0）、Ｉ：透過光強
度、Ｉ0：入射光強度）１.７以上で良い。しかし、光学
濃度１.７では、基板２１側から強い光が入射した場
合、ブラックマトリクス２５で薄膜トランジスタ６を遮
光するには十分な遮光特性が得られない。逆に、光学濃
度を上げるためにカーボン等を多量に混入すると、導電
性が高くなってしまい、本発明の表示方式の場合ブラッ
クマトリクスとして用いることができない。
は、画素電極３と対向電極４との基板面に発生する水平
方向の電界を乱さないために、絶縁性を有するか、低導
電性であることが必須である。画像のコントラスト比を
５０以上に向上するために、不要な間隙部（画素電極３
と対向電極４の間以外の間隙部）を遮光するだけであれ
ば、光学濃度（＝−ｌｏｇ（Ｉ／Ｉ0）、Ｉ：透過光強
度、Ｉ0：入射光強度）１.７以上で良い。しかし、光学
濃度１.７では、基板２１側から強い光が入射した場
合、ブラックマトリクス２５で薄膜トランジスタ６を遮
光するには十分な遮光特性が得られない。逆に、光学濃
度を上げるためにカーボン等を多量に混入すると、導電
性が高くなってしまい、本発明の表示方式の場合ブラッ
クマトリクスとして用いることができない。
【００５７】そこで、本実施例では、以下のような構成
を採用している。
を採用している。
【００５８】即ち、薄膜トランジスタ６等を形成した基
板層１０は、本実施例では次の順序で形成される。
板層１０は、本実施例では次の順序で形成される。
【００５９】本実施例では、逆スタガ構造の薄膜トラン
ジスタ６の素子を形成するに際して、まず、表面を研磨
した透明なガラス基板１１上に走査電極１（ゲート電
極：本実施例ではアルミニウム（Ａｌ））を形成する。
形成の手順は、実施例１と同様である。
ジスタ６の素子を形成するに際して、まず、表面を研磨
した透明なガラス基板１１上に走査電極１（ゲート電
極：本実施例ではアルミニウム（Ａｌ））を形成する。
形成の手順は、実施例１と同様である。
【００６０】次にゲ−ト絶縁膜１５（本実施例では窒化
シリコン）、その上に半導体活性層１５（本実施例では
アモルファスシリコン）をＣＶＤ法で形成し、その上
に、信号電極２（ドレイン電極）、画素電極３（ソース
電極）を同一材料（本実施例ではアルミニウム（Ａｌ）
／クロム（Ｃｒ）の２層構造）、同一工程で形成する。
この時点で、画素電極３は、後述する対向電極４と共
に、基板面にほぼ平行な電界を液晶層３０に印加するよ
うに構成する。半導体活性層１５と信号電極２及び画素
電極３との間には、オ−ミックコンタクトをとるため
に、リンをド−ピングしたアモルファスシリコン層１６
を形成する。この時点で、薄膜トランジスタ６の素子が
構成される。その後、保護膜１９（本実施例では窒化シ
リコン）を形成する。
シリコン）、その上に半導体活性層１５（本実施例では
アモルファスシリコン）をＣＶＤ法で形成し、その上
に、信号電極２（ドレイン電極）、画素電極３（ソース
電極）を同一材料（本実施例ではアルミニウム（Ａｌ）
／クロム（Ｃｒ）の２層構造）、同一工程で形成する。
この時点で、画素電極３は、後述する対向電極４と共
に、基板面にほぼ平行な電界を液晶層３０に印加するよ
うに構成する。半導体活性層１５と信号電極２及び画素
電極３との間には、オ−ミックコンタクトをとるため
に、リンをド−ピングしたアモルファスシリコン層１６
を形成する。この時点で、薄膜トランジスタ６の素子が
構成される。その後、保護膜１９（本実施例では窒化シ
リコン）を形成する。
【００６１】さらに、保護膜１９上に対向電極４と遮光
膜５を同一材料、同一工程で形成する。最後に、最表面
に配向膜１２を塗布する。蓄積容量Cstgは、画素電極３
と前行の走査電極１とゲ−ト絶縁膜１８で形成される容
量および画素電極３と対向電極４と保護膜１９で形成さ
れる容量で構成される。
膜５を同一材料、同一工程で形成する。最後に、最表面
に配向膜１２を塗布する。蓄積容量Cstgは、画素電極３
と前行の走査電極１とゲ−ト絶縁膜１８で形成される容
量および画素電極３と対向電極４と保護膜１９で形成さ
れる容量で構成される。
【００６２】ここで、本実施例では、対向電極４と同一
材料、同一工程で形成された遮光膜５を薄膜トランジス
タ６の上部に設けているので、遮光膜５と走査電極１に
より半導体活性層１５を挟み込むことができる。このた
め、基板１１、２１のどちら側から、光が入射されて
も、半導体活性層１５に光が照射されることはない。特
に、カラーフィルタを有する基板２１側から光が入射さ
れた場合に効果がある。すなわち、対向電極４には実施
例１と同様にＡｌを用いており、遮光性も導電性も十分
である。
材料、同一工程で形成された遮光膜５を薄膜トランジス
タ６の上部に設けているので、遮光膜５と走査電極１に
より半導体活性層１５を挟み込むことができる。このた
め、基板１１、２１のどちら側から、光が入射されて
も、半導体活性層１５に光が照射されることはない。特
に、カラーフィルタを有する基板２１側から光が入射さ
れた場合に効果がある。すなわち、対向電極４には実施
例１と同様にＡｌを用いており、遮光性も導電性も十分
である。
【００６３】以上のように、ブラックマトリクス２５の
光学濃度が低くても、対向電極４と同一材料、同一工程
で形成される遮光膜５を用いることにより、工程数を増
加させることなく十分な遮光性を得ることができる。
光学濃度が低くても、対向電極４と同一材料、同一工程
で形成される遮光膜５を用いることにより、工程数を増
加させることなく十分な遮光性を得ることができる。
【００６４】本実施例ではレジスト材に顔料および微量
のカーボンを混入し、ブラックマトリクス２５を構成し
たが、遮光性の低い他のブラックマトリクスを用いる場
合でも、本実施例と同等の効果を得ることができる。
のカーボンを混入し、ブラックマトリクス２５を構成し
たが、遮光性の低い他のブラックマトリクスを用いる場
合でも、本実施例と同等の効果を得ることができる。
【００６５】（実施例４）本実施例は、図７に示すよう
に、薄膜トランジスタ６を逆スタガ構造で構成すると共
に、基板２１上に対向電極４と遮光膜５を形成したもの
であり、他の構成は実施例３と同等である。
に、薄膜トランジスタ６を逆スタガ構造で構成すると共
に、基板２１上に対向電極４と遮光膜５を形成したもの
であり、他の構成は実施例３と同等である。
【００６６】本実施例では、カラ−フィルタ等を形成し
た上型基板層２０は、次の順序で形成される。
た上型基板層２０は、次の順序で形成される。
【００６７】まず、表面を研磨した透明なガラス基板２
１上に対向電極４および遮光膜５を同一工程で形成す
る。その後、絶縁性のブラックマトリクス２５を形成す
る。さらに、その上に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の３色のカラ−フィルタ２６を形成する。カラーフィル
タ２６の上には、表面を平坦化する透明樹脂の平坦化膜
２９を形成し、最表面に配向膜２２を塗布する。
１上に対向電極４および遮光膜５を同一工程で形成す
る。その後、絶縁性のブラックマトリクス２５を形成す
る。さらに、その上に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の３色のカラ−フィルタ２６を形成する。カラーフィル
タ２６の上には、表面を平坦化する透明樹脂の平坦化膜
２９を形成し、最表面に配向膜２２を塗布する。
【００６８】以上により、本実施例では、実施例３と同
等の効果が得られる。さらに、対向電極４と画素電極３
との間の距離が離れることにより、電極間の短絡不良が
減少し、歩留りが向上する。また、同時に対向電極４と
他の電極、例えば、画素電極３との間に形成される容量
が低減し、回路の負荷を低減することができる。
等の効果が得られる。さらに、対向電極４と画素電極３
との間の距離が離れることにより、電極間の短絡不良が
減少し、歩留りが向上する。また、同時に対向電極４と
他の電極、例えば、画素電極３との間に形成される容量
が低減し、回路の負荷を低減することができる。
【００６９】（実施例５）本実施例は、図８に示すよう
に、遮光膜５と対向電極４とを電気的に接続したもので
あり、他の構成は実施例１と同等である。
に、遮光膜５と対向電極４とを電気的に接続したもので
あり、他の構成は実施例１と同等である。
【００７０】本実施例では、対向電極４と遮光膜５を一
体化している。すなわち、遮光膜５は対向電極４と電気
的に接続されて一体化されている。
体化している。すなわち、遮光膜５は対向電極４と電気
的に接続されて一体化されている。
【００７１】これにより、薄膜トランジスタ６の背面電
位（半導体活性層１５の走査電極１と反対側の電位）
が、遮光膜５と一体化した対向電極４の電位により決定
され、それぞれの薄膜トランジスタ６において背面電位
が同一となる。従って、各薄膜トランジスタ６の素子間
のしきい値電圧（薄膜トランジスタ６がオン状態になる
走査電極１の電圧値）のバラツキを抑制することができ
る。この結果、液晶に印加される電圧のバラツキが抑制
され、表示輝度のむら（バラツキ）を解消することがで
きる。
位（半導体活性層１５の走査電極１と反対側の電位）
が、遮光膜５と一体化した対向電極４の電位により決定
され、それぞれの薄膜トランジスタ６において背面電位
が同一となる。従って、各薄膜トランジスタ６の素子間
のしきい値電圧（薄膜トランジスタ６がオン状態になる
走査電極１の電圧値）のバラツキを抑制することができ
る。この結果、液晶に印加される電圧のバラツキが抑制
され、表示輝度のむら（バラツキ）を解消することがで
きる。
【００７２】以上により、本実施例では実施例１の効果
に加え、表示輝度のむらの抑制効果が得られる。
に加え、表示輝度のむらの抑制効果が得られる。
【００７３】（実施例６）本実施例は、図９に示すよう
に、対向電極４の一部を、基板１１と基板２１とを結ぶ
垂線を基準にして信号電極２と重複した領域に形成する
と共に、走査電極１よりも広い領域に渡って形成したも
のであり、他の構成は、実施例１と同等である。
に、対向電極４の一部を、基板１１と基板２１とを結ぶ
垂線を基準にして信号電極２と重複した領域に形成する
と共に、走査電極１よりも広い領域に渡って形成したも
のであり、他の構成は、実施例１と同等である。
【００７４】本実施例では、画素の平面構造において、
信号電極２および走査電極１で囲まれる領域の境界から
境界の内側６μm以上までの領域の全領域に対向電極４
を形成することとしている。すなわち、信号電極２の長
手方向においては、信号電極２と対向電極４の一部をオ
−バ−ラップさせ、走査電極１の長手方向においては、
走査電極１の幅より、対向電極４の幅を広くし、対向電
極４を走査電極１の両側にはみ出させせている。これに
より、画素電極３と対向電極４の間以外の隙間はなくな
り、不要な光透過部が存在しないため、実施例１〜４で
設けていた低導電性のブラックマトリクス２５は不要に
なる。
信号電極２および走査電極１で囲まれる領域の境界から
境界の内側６μm以上までの領域の全領域に対向電極４
を形成することとしている。すなわち、信号電極２の長
手方向においては、信号電極２と対向電極４の一部をオ
−バ−ラップさせ、走査電極１の長手方向においては、
走査電極１の幅より、対向電極４の幅を広くし、対向電
極４を走査電極１の両側にはみ出させせている。これに
より、画素電極３と対向電極４の間以外の隙間はなくな
り、不要な光透過部が存在しないため、実施例１〜４で
設けていた低導電性のブラックマトリクス２５は不要に
なる。
【００７５】また、本実施例では、境界の内側６μmま
で対向電極４を設けているが、これは、信号電極２及び
走査電極１からの電気力線の９０％以上を終端するため
に必要な電極幅であり、信号電極２及び走査電極１から
の電気力線が画素電極３に終端し、画素電極３と対向電
極４の間の液晶の動作に影響を与えないようにするため
である。
で対向電極４を設けているが、これは、信号電極２及び
走査電極１からの電気力線の９０％以上を終端するため
に必要な電極幅であり、信号電極２及び走査電極１から
の電気力線が画素電極３に終端し、画素電極３と対向電
極４の間の液晶の動作に影響を与えないようにするため
である。
【００７６】さらに、本実施例では、対向電極４の幅
は、詳しくは、信号電極２の長手方向においては、８μ
m、走査電極１の長手方向においては、６μmとした。こ
こで、はみ出させる領域は大きければ大きいほど、より
シ−ルド効果を増すことができる。
は、詳しくは、信号電極２の長手方向においては、８μ
m、走査電極１の長手方向においては、６μmとした。こ
こで、はみ出させる領域は大きければ大きいほど、より
シ−ルド効果を増すことができる。
【００７７】以上により、本実施例では、ブラックマト
リクス２５を省略することができる。これにより、実施
例１の効果に加え、さらに生産性を向上することができ
る。また、ブラックマトリクス２５を省略することがで
きることにより、上下の基板１１、２１のアライメント
精度が大幅に緩和され、より一層生産性を向上すること
ができる。
リクス２５を省略することができる。これにより、実施
例１の効果に加え、さらに生産性を向上することができ
る。また、ブラックマトリクス２５を省略することがで
きることにより、上下の基板１１、２１のアライメント
精度が大幅に緩和され、より一層生産性を向上すること
ができる。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
遮光膜と対向電極を基板を基準にして同一平面上に形成
したため、遮光膜と電極を同一の工程で形成することが
でき、製造工程を簡略化することができ、生産性の向上
に寄与することできる。
遮光膜と対向電極を基板を基準にして同一平面上に形成
したため、遮光膜と電極を同一の工程で形成することが
でき、製造工程を簡略化することができ、生産性の向上
に寄与することできる。
【図１】本発明の第１実施例を示すアクティブマトリク
ス型液晶表示装置の画素部の断面ある。
ス型液晶表示装置の画素部の断面ある。
【図２】図１に示す画素部の平面図である。
【図３】本発明に係るアクティブマトリクス型液晶表示
装置の全体構成を示すシステム構成図である。
装置の全体構成を示すシステム構成図である。
【図４】本発明の第２実施例を示すアクティブマトリク
ス型液晶表示素子の画素部の平面図である。
ス型液晶表示素子の画素部の平面図である。
【図５】本発明の第３実施例を示すアクティブマトリク
ス型液晶表示装置の画素部の断面図である。
ス型液晶表示装置の画素部の断面図である。
【図６】図５に示す画素部の平面図である。
【図７】本発明の第４実施例を示すアクティブマトリク
ス型液晶表示装置の画素部の断面図である。
ス型液晶表示装置の画素部の断面図である。
【図８】本発明の第５実施例を示すアクティブマトリク
ス型液晶表示装置の画素部の平面図である。
ス型液晶表示装置の画素部の平面図である。
【図９】本発明の第６実施例を示すアクティブマトリク
ス型液晶表示装置の画素部の平面図である。
ス型液晶表示装置の画素部の平面図である。
１ 操作電極 ２ 信号電極 ３ 画素電極 ４ 対向電極 ５ 遮光膜 ６ 薄膜トランジスタ １０ 下側基板層 １３ 偏光板 ２０ 上側基板層 ２３ 偏光板 ３０ 液晶層 １５ 半導体活性層 １８ ゲート絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大江 昌人 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平７−36058（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1335 G02F 1/1343
Claims (19)
- 【請求項１】 液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が形成されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
形成されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記一
方の基板と前記アクティブ素子との間に配置されて前記
アクティブ素子への光の入射を阻止する遮光膜と、前記
遮光膜と同一面上に配置された対向電極とを備えている
アクティブマトリクス型液晶表示装置。 - 【請求項２】 液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が形成されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
形成されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記一
方の基板と前記アクティブ素子との間に配置されて前記
アクティブ素子の半導体活性層への光の入射を阻止する
遮光膜と、前記遮光膜と同一面上に配置された対向電極
とを備えているアクティブマトリクス型液晶表示装置。 - 【請求項３】 液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が形成されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
形成されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記液
晶層と前記アクティブ素子との間に配置されて前記アク
ティブ素子への光の入射を阻止する遮光膜と、前記遮光
膜と同一面上に配置された対向電極とを備えているアク
ティブマトリクス型液晶表示装置。 - 【請求項４】 液晶分子を含む液晶層と、液晶層を間に
して相対向して配置された一対の基板と、前記基板の外
側に配置された偏光板と、前記一対の基板のうち一方の
基板と前記液晶層との間に配置されて走査電極と信号電
極を有し半導体活性層が形成されたアクティブ素子と、
前記一対の基板のうち一方の基板と前記液晶層との間に
形成されて前記アクティブ素子に接続された画素電極
と、前記アクティブ素子の走査電極と相対向して前記他
方の基板と前記液晶層との間に配置されて前記アクティ
ブ素子への光の入射を阻止する遮光膜と、前記遮光膜と
同一面上に配置された対向電極とを備えているアクティ
ブマトリクス型液晶表示装置。 - 【請求項５】 アクティブ素子は正スタガ構造の薄膜ト
ランジスタで構成されている請求項１または２記載のア
クティブマトリクス型液晶表示装置。 - 【請求項６】 アクティブ素子は逆スタガ構造の薄膜ト
ランジスタで構成されている請求項３または４記載のア
クティブマトリクス型液晶表示装置。 - 【請求項７】 対向電極と遮光膜とが電気的に接続され
ている請求項１、２、３、４、５または６記載のアクテ
ィブマトリクス型液晶表示装置。 - 【請求項８】 対向電極の一部は、各基板を結ぶ垂線を
基準にしてアクティブ素子の信号電極と重複した領域に
形成されているとともに、走査電極よりも広い領域にわ
たって形成されている請求項１、２、３、４、５、６ま
たは７記載のアクティブマトリクス型液晶表示装置。 - 【請求項９】 対向電極と遮光膜は同一の金属性材料で
構成されている請求項１、２、３、４、５、６、７また
は８記載のアクティブマトリクス型液晶表示装置。 - 【請求項１０】 対向電極と遮光膜は基板のうち透明基
板より透過率の低い材料で構成されている請求項１、
２、３、４、５、６、７、８または９記載のアクティブ
マトリクス型液晶表示装置。 - 【請求項１１】 半導体活性層はアモルファスシリコン
で形成されている請求項１、２、３、４、５、６、７、
８、９または１０記載のアクティブマトリクス型液晶表
示装置。 - 【請求項１２】 液晶分子を含む液晶層と、液晶層を間
にして相対向して配置された一対の基板と、前記基板の
外側に配置された偏光板と、前記一対の基板のうち一方
の基板と前記液晶層との間に配置されて走査電極と信号
電極を有し半導体活性層が形成されたアクティブ素子
と、前記一対の基板のうち一方の基板と前記液晶層との
間に形成されて前記アクティブ素子に接続された画素電
極と、前記アクティブ素子の走査電極と相対向して前記
一方の基板と前記アクティブ素子との間に配置されて前
記アクティブ素子への光の入射を阻止する遮光膜と、前
記画素電極からの電気力線を終端する対向電極とを備え
ているアクティブマトリクス型液晶表示装置を製造する
に際して、前記遮光膜と前記対向電極とを同一面上に形
成することを特徴とするアクティブマトリクス型液晶表
示装置の製造方法。 - 【請求項１３】 液晶分子を含む液晶層と、液晶層を間
にして相対向して配置された一対の基板と、前記基板の
外側に配置された偏光板と、前記一対の基板のうち一方
の基板と前記液晶層との間に配置されて走査電極と信号
電極を有し半導体活性層が形成されたアクティブ素子
と、前記一対の基板のうち一方の基板と前記液晶層との
間に形成されて前記アクティブ素子に接続された画素電
極と、前記アクティブ素子の走査電極と相対向して前記
一方の基板と前記アクティブ素子との間に配置されて前
記アクティブ素子の半導体活性層への光の入射を阻止す
る遮光膜と、前記画素電極からの電気力線を終端する対
向電極とを備えているアクティブマトリクス型液晶表示
装置を製造するに際して、前記遮光膜と前記対向電極と
を同一面上に形成することを特徴とするアクティブマト
リクス型液晶表示装置の製造方法。 - 【請求項１４】 液晶分子を含む液晶層と、液晶層を間
にして相対向して配置された一対の基板と、前記基板の
外側に配置された偏光板と、前記一対の基板のうち一方
の基板と前記液晶層との間に配置されて走査電極と信号
電極を有し半導体活性層が形成されたアクティブ素子
と、前記一対の基板のうち一方の基板と前記液晶層との
間に形成されて前記アクティブ素子に接続された画素電
極と、前記アクティブ素子の走査電極と相対向して前記
液晶層と前記アクティブ素子との間に配置されて前記ア
クティブ素子への光の入射を阻止する遮光膜と、前記画
素電極からの電気力線を終端する対向電極とを備えてい
るアクティブマトリクス型液晶表示装置を製造するに際
して、前記遮光膜と前記対向電極とを同一面上に形成す
ることを特徴とするアクティブマトリクス型液晶表示装
置の製造方法。 - 【請求項１５】 液晶分子を含む液晶層と、液晶層を間
にして相対向して配置された一対の基板と、前記基板の
外側に配置された偏光板と、前記一対の基板のうち一方
の基板と前記液晶層との間に配置されて走査電極と信号
電極を有し半導体活性層が形成されたアクティブ素子
と、前記一対の基板のうち一方の基板と前記液晶層との
間に形成されて前記アクティブ素子に接続された画素電
極と、前記アクティブ素子の走査電極と相対向して前記
他方の基板と前記液晶層との間に配置されて前記アクテ
ィブ素子への光の入射を阻止する遮光膜と、前記画素電
極からの電気力線を終端する対向電極とを備えているア
クティブマトリクス型液晶表示装置を製造するに際し
て、前記遮光膜と前記対向電極とを同一面上に形成する
ことを特徴とするアクティブマトリクス型液晶表示装置
の製造方法。 - 【請求項１６】 液晶分子を含む液晶層と、液晶層を間
にして相対向して配置された一対の基板と、前記一対の
基板のうち一方の基板と前記液晶層との間に配置されて
走査電極と信号電極を有し半導体活性層が形成されたア
クティブ素子と、前記一対の基板のうち一方の基板と前
記液晶層との間に形成されて前記アクティブ素子に接続
された画素電極とを備えているアクティブマトリクス型
液晶表示装置において、 前記アクティブ素子の走査電極と相対向して前記液晶層
と前記アクティブ素子との間に配置されて前記アクティ
ブ素子への光の入射を阻止する遮光膜を兼ねた対向電極
を備え、画素内に画素電極と対向電極との間以外の光透
過領域が存在しないことを特徴とするアクティブマトリ
クス型液晶表示装置。 - 【請求項１７】 前記対向電極は信号電極および走査電
極で囲まれる領域の境界から境界の内側６μｍ以上まで
の領域に形成されていることを特徴とする請求項８また
は１６記載のアクティブマトリクス型液晶表示装置。 - 【請求項１８】 前記遮光膜と対向電極が同一工程で形
成されていることを特徴とする請求項１２、１３、１４
または１５記載のアクティブマトリクス型液晶表示装置
の製造方法。 - 【請求項１９】 前記遮光膜と対向電極が同一材料で形
成されていることを特徴とする請求項１８記載のアクテ
ィブマトリクス型液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990895A JP3289099B2 (ja) | 1995-07-17 | 1995-07-17 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| US08/677,716 US5781261A (en) | 1995-07-17 | 1996-07-08 | Active matrix type LCD having light shield layers and counter electrodes made of the same material |
| KR1019960028701A KR100463043B1 (ko) | 1995-07-17 | 1996-07-16 | 액티브매트릭스형 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990895A JP3289099B2 (ja) | 1995-07-17 | 1995-07-17 | アクティブマトリクス型液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933946A JPH0933946A (ja) | 1997-02-07 |
| JP3289099B2 true JP3289099B2 (ja) | 2002-06-04 |
Family
ID=16074021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17990895A Expired - Lifetime JP3289099B2 (ja) | 1995-07-17 | 1995-07-17 | アクティブマトリクス型液晶表示装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5781261A (ja) |
| JP (1) | JP3289099B2 (ja) |
| KR (1) | KR100463043B1 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673127A (en) * | 1993-12-01 | 1997-09-30 | Matsushita Electric Industrial Co., Ltd. | Display panel and display device using a display panel |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JP3200552B2 (ja) * | 1995-10-26 | 2001-08-20 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP3963974B2 (ja) * | 1995-12-20 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
| US6697129B1 (en) * | 1996-02-14 | 2004-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Guest-host mode liquid crystal display device of lateral electric field driving type |
| JP3597305B2 (ja) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| KR100225910B1 (ko) | 1996-04-04 | 1999-10-15 | 구자홍 | 액정표시장치(liquid crystal display device) |
| JP3396130B2 (ja) * | 1996-06-03 | 2003-04-14 | シャープ株式会社 | 液晶表示装置 |
| KR100209531B1 (ko) | 1996-06-22 | 1999-07-15 | 구자홍 | 액정표시장치 |
| JP2937131B2 (ja) * | 1996-08-30 | 1999-08-23 | 日本電気株式会社 | 液晶表示装置 |
| US6812985B1 (en) | 1996-09-23 | 2004-11-02 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
| JP3460527B2 (ja) * | 1996-10-04 | 2003-10-27 | シャープ株式会社 | 液晶表示装置 |
| TWI236556B (en) | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| JP3788649B2 (ja) * | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3883244B2 (ja) * | 1997-01-23 | 2007-02-21 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| JP3313608B2 (ja) * | 1997-03-31 | 2002-08-12 | 日本電気株式会社 | 液晶表示素子の製造方法 |
| KR100238138B1 (ko) * | 1997-05-15 | 2000-01-15 | 윤종용 | 팩시밀리의 통화내역 관리 방법 |
| KR100257369B1 (ko) | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| US6972818B1 (en) | 1997-05-19 | 2005-12-06 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| KR100257370B1 (ko) | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| JPH10319371A (ja) * | 1997-05-22 | 1998-12-04 | Hitachi Ltd | アクティブマトリクス型液晶表示装置とその配向膜形成方法および配向膜の配向検証方法 |
| JPH112844A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 液晶表示パネル及びその製造方法 |
| US6184961B1 (en) | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
| KR100251512B1 (ko) | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| US20010055074A1 (en) | 1997-07-22 | 2001-12-27 | Hiroshi Komatsu | In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode |
| US6697140B2 (en) | 1997-07-29 | 2004-02-24 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device wherein portions of second gate line overlaps with data electrode |
| JPH1152403A (ja) * | 1997-07-31 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR100255931B1 (ko) | 1997-08-14 | 2000-05-01 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시소자 |
| US6549258B1 (en) | 1997-09-04 | 2003-04-15 | Lg. Philips Lcd Co., Ltd. | Hybrid switching mode liquid crystal display device |
| KR100282330B1 (ko) * | 1997-09-04 | 2001-02-15 | 구본준 | 횡경사전계방식액정표시소자 |
| KR100293433B1 (ko) * | 1997-09-04 | 2001-08-07 | 구본준, 론 위라하디락사 | 복합전계방식액정표시소자 |
| KR100293434B1 (ko) | 1997-09-08 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시소자 |
| JP4130490B2 (ja) | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
| KR100293436B1 (ko) | 1998-01-23 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시장치 |
| JP3039517B2 (ja) * | 1998-06-19 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス液晶表示装置 |
| KR100344844B1 (ko) | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| KR100320416B1 (ko) | 1998-08-26 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식액정표시소자 |
| US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| JP3310238B2 (ja) * | 1999-06-22 | 2002-08-05 | 三菱電機株式会社 | 液晶表示装置 |
| KR100595294B1 (ko) | 1999-12-14 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 칼라필터 기판의 제조방법 |
| KR100504531B1 (ko) | 1999-12-15 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
| JP3420201B2 (ja) | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
| JP3542023B2 (ja) | 2000-03-16 | 2004-07-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置 |
| TWI284240B (en) * | 2000-09-27 | 2007-07-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100989264B1 (ko) * | 2004-05-31 | 2010-10-20 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법 |
| US7405790B2 (en) * | 2006-01-03 | 2008-07-29 | Hannstar Display Corporation | Liquid crystal display |
| JP4645488B2 (ja) * | 2006-03-15 | 2011-03-09 | ソニー株式会社 | 液晶装置及び電子機器 |
| JP5241141B2 (ja) * | 2006-05-31 | 2013-07-17 | キヤノン株式会社 | アクティブマトリクス基板、液晶表示装置、液晶プロジェクタ及びリアプロジェクション装置 |
| JP2008164787A (ja) | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
| KR100920483B1 (ko) * | 2007-07-20 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP5246782B2 (ja) | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
| TWI398952B (zh) * | 2009-11-19 | 2013-06-11 | Ind Tech Res Inst | 電晶體 |
| JP5659768B2 (ja) * | 2010-12-16 | 2015-01-28 | 凸版印刷株式会社 | 斜め電界液晶表示装置 |
| US20150221773A1 (en) * | 2012-09-05 | 2015-08-06 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| CN108074938B (zh) * | 2016-11-14 | 2020-06-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697317B2 (ja) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | 液晶表示器 |
| JPS6280626A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 液晶表示素子 |
| JP2601932B2 (ja) * | 1990-04-13 | 1997-04-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示装置およびその製造方法 |
| JP2665066B2 (ja) * | 1991-03-28 | 1997-10-22 | 沖電気工業株式会社 | アクティブマトリクス駆動型液晶ディスプレイ |
| DE69332575T2 (de) * | 1992-09-18 | 2003-11-20 | Hitachi, Ltd. | Flüssigkristall-Anzeigevorrichtung |
| JP3296913B2 (ja) * | 1993-01-20 | 2002-07-02 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JP3077445B2 (ja) * | 1993-03-24 | 2000-08-14 | 富士ゼロックス株式会社 | アクティブマトリクス液晶表示装置 |
| JP3352778B2 (ja) * | 1993-08-23 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示素子 |
| KR100367869B1 (ko) * | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
| JPH07311392A (ja) * | 1994-03-24 | 1995-11-28 | Sharp Corp | 液晶表示装置 |
| JP3164489B2 (ja) * | 1994-06-15 | 2001-05-08 | シャープ株式会社 | 液晶表示パネル |
-
1995
- 1995-07-17 JP JP17990895A patent/JP3289099B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-08 US US08/677,716 patent/US5781261A/en not_active Expired - Lifetime
- 1996-07-16 KR KR1019960028701A patent/KR100463043B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5781261A (en) | 1998-07-14 |
| KR970007456A (ko) | 1997-02-21 |
| KR100463043B1 (ko) | 2005-04-06 |
| JPH0933946A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289099B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR100422567B1 (ko) | 액정표시장치 | |
| JP3661443B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP4152623B2 (ja) | 液晶表示装置 | |
| JP2701698B2 (ja) | 液晶表示装置 | |
| US6911668B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| US6970223B2 (en) | In-plane switching mode LCD device and method for fabricating the same | |
| US7724325B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100731045B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| JP2000292801A (ja) | 液晶表示装置 | |
| JP3394433B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP4021053B2 (ja) | 半導体装置 | |
| JP4099324B2 (ja) | 液晶表示装置 | |
| US20060028604A1 (en) | Liquid crystal display device | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20080048266A (ko) | 액정표시장치 | |
| JPH1184386A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN1645202B (zh) | 上基板以及具有该上基板的液晶显示装置 | |
| KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP3237484B2 (ja) | アクティブマトリックス型液晶表示装置及びその製造方法 | |
| JP3587349B2 (ja) | 液晶表示装置 | |
| JP2003215556A (ja) | 液晶表示素子 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR100949495B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140322 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |