[go: up one dir, main page]

KR100989264B1 - 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법 - Google Patents

구동 회로가 내장된 액정 표시 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100989264B1
KR100989264B1 KR1020040039135A KR20040039135A KR100989264B1 KR 100989264 B1 KR100989264 B1 KR 100989264B1 KR 1020040039135 A KR1020040039135 A KR 1020040039135A KR 20040039135 A KR20040039135 A KR 20040039135A KR 100989264 B1 KR100989264 B1 KR 100989264B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
display area
driving circuit
log
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040039135A
Other languages
English (en)
Other versions
KR20050113966A (ko
Inventor
김빈
윤수영
전민두
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040039135A priority Critical patent/KR100989264B1/ko
Priority to US11/139,602 priority patent/US7362395B2/en
Publication of KR20050113966A publication Critical patent/KR20050113966A/ko
Application granted granted Critical
Publication of KR100989264B1 publication Critical patent/KR100989264B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 회로 영역 및 라인 온 글래스 영역의 기생 캐패시터를 저감할 수 있는 구동 회로 내장형 액정 패널 및 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명의 구동 회로 내장형 액정 패널은 표시 영역에 형성된 액정셀 매트릭스와; 상기 표시 영역 외곽의 비표시 영역 중 회로 영역에 형성되어 상기 액정셀 매트릭스를 구동하는 구동 회로와; 상기 비표시 영역 중 라인 온 글래스 영역에 형성되어 상기 구동 회로에 필요한 다수의 신호를 공급하는 라인 온 글래스형 신호 라인들과; 상기 표시 영역 및 상기 비표시 영역에 포함되며 상기 라인 온 글래스 영역에서 제거된 구조를 갖는 블랙 매트릭스를 구비한다.

Description

구동 회로가 내장된 액정 표시 패널 및 그 제조 방법{Liquid Crystal Display Built-in Driving Circuit and Method of Fabricating The Same}
도 1은 일반적인 액정 표시 장치를 도시한 블록도.
도 2은 게이트 구동 회로가 내장된 액정 표시 패널을 개략적으로 도시한 평면도.
도 3은 도 2에 도시된 게이트 구동 회로를 구체적으로 도시한 블록도.
도 4는 도 2에 도시된 클럭 라인 및 n번째 게이트 라인에 공급되는 구동 파형을 비교하여 도시한 파형도.
도 5는 본 발명의 실시 예에 따른 게이트 구동 회로가 내장된 액정 표시 패널을 개략적으로 도시한 평면도.
도 6은 도 2에 도시된 n번째 게이트 라인과 도 4에 도시된 n번째 게이트 라인에 공급된 스캔 펄스를 비교하여 도시한 파형도.
< 도면의 주요부분에 대한 설명>
10 : 표시 영역 11 : 데이터 구동 회로
12, 20 : 게이트 구동 회로 24 : 라인 온 글래스(LOG) 영역
13, 30, 40 : 액정 패널 32, 42 : 블랙 매트릭스
본 발명은 액정 표시 장치에 관한 것으로, 특히 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법에 관한 것이다.
텔레비젼(Television) 및 컴퓨터(Computer)의 표시 장치로 사용되는 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널(이하, 액정 패널)과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
도 1을 참조하면, 일반적인 액정 표시 장치는 m×n개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m개의 데이터 라인들(D1 내지 Dm)과 n개의 게이트 라인들(G1 내지 Gn)이 교차되며 그 교차부에 박막 트랜지스터(TFT)가 접속된 액정 패널(13)과, 액정 패널(13)의 데이터 라인들(D1 내지 Dm)에 데이터를 공급하는 데이터 구동 회로(11)와, 게이트 라인들(G1 내지 Gn)에 스캔 펄스를 공급하는 게이트 구동 회로(12)를 구비한다.
액정 패널(13)은 박막 트랜지스터 어레기 형성된 박막 트랜지스터 기판과 칼러 필터 어레이가 형성된 칼라 필터 기판이 액정층을 사이에 두고 합착되어 형성된다. 이 액정패널(13)의 박막 트랜지스터 기판에 형성된 데이터 라인들(D1 내지 Dm)과 게이트 라인들(G1 내지 Gn)은 상호 직교된다. 데이터 라인들(D1 내지 Dm)과 게 이트 라인들(G1 내지 Gn)의 교차부와 접속된 박막 트랜지스터(TFT)는 게이트 라인(G1 내지 Gn)의 스캔 펄스에 응답하여 데이터 라인(D1 내지 Dn)을 통해 공급된 데이터 전압을 액정셀(Clc)의 화소 전극에 공급하게 된다. 칼라 필터 기판에는 블랙 매트릭스, 컬러 필터 및 공통 전극 등이 형성된다. 이에 따라, 액정셀(Clc)은 화소 전극에 공급된 데이터 전압과, 공통 전극에 공급된 공통 전압과의 전위차에 의해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다. 그리고 액정 패널(13)의 박막 트랜지스터 기판과 칼라 필터 기판 상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 내측면 상에는 액정의 프리틸트각을 결정하는 배향막이 더 형성된다. 또한, 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 화소 전극과 전단 게이트 라인 사이에 형성되거나, 화소 전극과 도시하지 않은 공통 라인 사이에 형성되어 액정셀(Clc)에 충전된 데이터 전압을 일정하게 유지시킨다.
데이터 구동 회로(11)는 입력된 디지털 비디오 데이터를 감마 전압을 이용하여 아날로그 데이터 전압으로 변환하고 데이터 라인들(D1 내지 Dm)에 공급한다.
게이트 구동 회로(12)는 스캔 펄스를 게이트 라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되어질 액정셀(Clc) 수평 라인을 선택한다.
이러한 액정 표시 장치는 폴리-실리콘 또는 아모퍼스-실리콘을 이용하여 박막 트랜지스터(TFT)를 형성한다. 폴리-실리콘은 전하 이동도가 상대적으로 높아 빠른 응답 속도를 요하는 구동 회로를 액정 패널에 내장할 수 있게 한다. 최근에는 소형 액정 패널로부터 출발하여 아모퍼스-실리콘을 이용한 경우에도 구동 회로 를 액정 패널에 내장할 수 있는 방안이 대두되고 있다.
도 2를 참조하면, 아모퍼스-실리콘을 이용한 액정 패널(30)은 비교적 간단한 회로 구성을 갖는 게이트 구동 회로(20)를 내장한다. 게이트 구동 회로(20)는 스캔 펄스를 표시 영역(10)의 게이트 라인들(G1 내지 Gn)에 순차적으로 공급하기 위한 쉬프트 레지스터를 구비한다. 쉬프트 레지스터는 도 3과 같이 종속적으로 접속된 제1 내지 제n 스테이지를 구비한다. 제1 내지 제n 스테이지에는 고전위 및 고전위 구동 전압(미도시)과 함께 클럭 신호(CLK)가 공통으로 공급되고, 스타트 펄스(Vst) 또는 전단 스테이지의 출력 신호가 공급된다. 제1 스테이지는 스타트 펄스(Vst)와 클럭 신호(CLK)에 응답하여 제1 게이트 라인(G1)으로 스캔 펄스를 출력한다. 그리고, 제2 내지 제n 스테이지는 이전단 스테이지의 출력 신호와 클럭 신호(CLK)에 응답하여 제2 내지 제n 게이트 라인(G2 내지 Gn) 각각에 스캔 펄스를 순차적으로 출력한다. 클럭 신호(CLK)로는 위상이 서로 다른 적어도 2개의 클럭 신호가 공급된다.
이러한 게이트 구동 회로(20)가 내장된 회로 영역과, 게이트 구동 회로(20)에 클럭 신호(CLK)를 공급하는 클럭 라인(CLKL)이 형성된 라인 온 글래스(Line-On-Glass; 이하, LOG) 영역은 표시 영역(10)의 외곽부, 즉 비표시 영역에 위치하게 된다. 이에 따라, 회로 영역 및 LOG 영역은 칼라 필터 기판의 비표시 영역에 형성된 블랙 매트릭스(32)와 중첩하게 된다.
그런데, 블랙 매트릭스(32)가 크롬(Cr) 등과 같은 금속으로 형성됨에 따라 클럭 라인(CLKL)과 함께 기생 캐패시터를 형성하게 된다. 이에 따라, 클럭 라인 (CLK)의 기생 캐패시터(C)는 클럭 라인(CLKL)의 라인 저항(R)과 함께 클럭 신호(CLK) 및 게이트 구동 회로(20)의 스캔 펄스를 왜곡시키게 된다. 도 4를 참조하면, 클럭 라인(CLKL)의 기생 캐패시터 및 라인 저항으로 인하여 제n번째 게이트 라인(Gn)에 공급되는 스캔 펄스가 그의 라이징 타임 및 폴링 타임이 클럭 신호(CLK)의 폭(약 14㎲)과 유사하도록 왜곡되었음을 알 수 있다. 따라서, LOG 영역의 기생 캐패시터를 저감할 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 LOG 영역의 기생 캐패시터를 저감할 수 있는 구동 회로 내장형 액정 패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 구동 회로 내장형 액정 패널은 표시 영역에 형성된 액정셀 매트릭스와; 상기 표시 영역 외곽의 비표시 영역 중 회로 영역에 형성되어 상기 액정셀 매트릭스를 구동하는 구동 회로와; 상기 비표시 영역 중 LOG 영역에 형성되어 상기 구동 회로에 필요한 다수의 신호를 공급하는 LOG형 신호 라인들과; 상기 표시 영역 및 상기 비표시 영역에 포함되며 상기 LOG 영역에서 제거된 구조를 갖는 블랙 매트릭스를 구비한다.
상기 구동 회로는 상기 액정셀 매트릭스의 게이트 라인을 구동하는 게이트 구동 회로와, 상기 액정셀 매트릭스의 데이터 라인을 구동하는 데이터 구동 회로 중 적어도 어느 하나의 구동 회로를 포함한다.
상기 LOG 신호 라인들은 상기 게이트 구동 회로에 필요한 다수의 게이트 제어 신호들 및 다수의 전원 신호들을 각각 공급한다.
상기 LOG형 신호 라인들은 상기 데이터 구동 회로에 필요한 비디오 데이터, 다수의 데이터 제어 신호들 및 다수의 전원 신호들을 각각 공급한다.
상기 액정셀 매트릭스 및 구동 회로에 내장된 박막 트랜지스터는 아모퍼스-실리콘을 이용한 반도체층을 포함한다.
그리고, 본 발명의 실시 예에 따른 구동 회로 내장형 액정 패널의 제조 방법은 표시 영역에 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극을 포함하는 박막 트랜지스터 어레이가, 비표시 영역 중 회로 영역에 상기 게이트 라인 및 데이터 라인 중 적어도 어느 하나를 구동하기 위한 구동 회로가, 상기 비표시 영역 중 LOG 영역에 상기 구동 회로에 필요한 다수의 신호들을 공급하기 위한 다수의 LOG 신호 라인들이 형성된 박막 트랜지스터 기판을 마련하는 단계와; 상기 표시 영역에 칼라 필터가 형성되고, 상기 표시 영역에서는 상기 칼라 필터를 구분하고 상기 비표시 영역 중 상기 LOG 영역과 중첩되어질 부분을 제외한 나머지 영역에 블랙 매트릭스가 형성된 칼라 필터 기판을 마련하는 단계와; 상기 박막 트랜지스터 기판 및 상기 칼라 필터 기판을 액정층을 사이에 두고 합착하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 5 및 도 6을 참조하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 게이트 구동 회로(20)가 내장된 액정 패널(40)을 개략적으로 도시한 평면도이다.
도 5에 도시된 액정 패널(40)은 게이트 라인(G1 내지 Gn)과 데이터 라인(미도시)의 교차로 정의된 화소 영역마다 형성된 액정셀이 매트릭스 형태로 배열된 표시 영역(10)과, 게이트 라인(G1 내지 Gn)을 구동하기 위하여 비표시 영역에 내장된 게이트 구동 회로(20)를 구비한다.
액정 패널(40)은 박막 트랜지스트 어레이가 형성된 박막 트랜지스터 기판과, 칼라 필터 어레이가 형성된 칼라 필터 기판이 액정층을 사이에 두고 합착되어 형성된다.
박막 트랜지스터 기판의 표시 영역에는 상호 교차하는 게이트 라인(G1 내지 Gn) 및 데이터 라인과, 그 교차부와 접속된 박막 트랜지스터와, 박막 트랜지스터와 접속된 액정셀의 화소 전극이 형성된다. 비표시 영역 중 회로 영역에는 게이트 라인(G1 내지 Gm)을 구동하기 위한 게이트 구동 회로(20)가 형성되고, 그 게이트 구동 회로(20)에 필요한 클럭 신호(CLK)를 공급하는 클럭 라인(CLKL)이 LOG 영역(24)에 형성된다. 클럭 라인(CLKL)은 위상이 다른 적어도 2개의 클럭 신호를 공급할 수 있는 다수의 클럭 라인을 포함한다. 또한, LOG 영역(24)에는 게이트 구동 회로(20)에 필요한 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 게이트 출력 이네이블 신호(GOE), 전원 신호(VDD, VSS) 등을 공급하는 다수의 LOG형 신호 라인들(미도시)이 더 형성된다.
칼라 필터 기판은 표시 영역에서 화소 영역마다 형성된 칼라 필터, 표시 영역에서는 칼라 필터를 구분하고 비표시 영역에도 형성된 블랙 매트릭스(42), 액정셀에 공통 전압을 공급하기 위한 공통 전극이 형성된다. 여기서, 블랙 매트릭스(42)는 비표시 영역 중 박막 트랜지스터 기판의 클럭 라인(CLKL)이 형성된 LOG 영역(24)과 중첩되는 부분에서 제거된다. 이에 따라, 블랙 매트릭스(42)가 클럭 라인(CLKL)을 포함하는 LOG형 신호 라인들과 중첩되어 기생 캐패시터를 형성하는 것을 방지할 수 있게 되므로, LOG형 신호 라인의 기생 캐패시터를 저감할 수 있게 된다. 이 결과, LOG형 신호 라인의 기생 캐패시터로 인한 스캔 펄스의 왜곡을 최소화할 수 있게 된다. 도 6을 참조하면, 도 5에 도시된 액정 패널(40)의 게이트 구동 회로(20)로부터 제n번째 게이트 라인(Gn)에 공급되는 스캔 펄스(①)의 라이징 타임 및 폴링 타임이 도 2에 도시된 액정 패널(30)의 제n번째 게이트 라인(Gn) 공급되는 스캔 펄스(②) 보다 줄어들었음을 알 수 있다
이렇게 LOG 영역(24)과 중첩되는 부분에서 제거된 블랙 매트릭스(42)는 유리 기판 상에 크롬(Cr) 등과 같은 금속층 또는 블랙 수지층을 형성한 후 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
나아가, 액정 패널(40)에 데이터 구동 회로가 내장될 경우 그 데이터 구동 회로에 필요한 제어 신호들을 공급하는 제2 LOG형 신호 라인들이 형성된 제2 LOG 영역(미도시)에서도 블랙 매트릭스를 제거하여 기생 캐패시터를 저감할 수 있다. 여기서, 제2 LOG형 신호 라인들은 데이터 구동 회로에 필요한 비디오 데이터, 다수의 데이터 제어 신호들, 및 다수의 전원 신호들을 각각 공급한다.
상술한 바와 같이, 본 발명에 따른 구동 회로 내장형 액정 패널은 LOG 영역에서 블랙 매트릭스를 제거함으로써 블랙 매트릭스로 인한 기생 캐패시터 형성을 방지할 수 있게 된다. 이에 따라, 액정 패널에 내장된 LOG형 신호 라인의 기생 캐패시터를 저감하여 그로 인한 신호 왜곡을 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 표시 영역에 형성된 액정셀 매트릭스와;
    상기 표시 영역 외곽의 비표시 영역 중 회로 영역에 형성되어 상기 액정셀 매트릭스를 구동하는 구동 회로와;
    상기 비표시 영역 중 라인 온 글래스(이하, LOG) 영역에 형성되어 상기 구동 회로에 필요한 다수의 신호를 공급하는 LOG형 신호 라인들과;
    상기 표시 영역 및 상기 비표시 영역에 포함되며 상기 LOG 영역에서 제거된 구조를 갖는 블랙 매트릭스를 구비하는 것을 특징으로 하는 구동 회로 내장형 액정 패널.
  2. 제 1 항에 있어서,
    상기 구동 회로는
    상기 액정셀 매트릭스의 게이트 라인을 구동하는 게이트 구동 회로와, 상기 액정셀 매트릭스의 데이터 라인을 구동하는 데이터 구동 회로 중 적어도 어느 하나의 구동 회로를 포함하는 것을 특징으로 하는 구동 회로 내장형 액정 패널.
  3. 제 2 항에 있어서,
    상기 LOG 신호 라인들은
    상기 게이트 구동 회로에 필요한 다수의 게이트 제어 신호들 및 다수의 전원 신호들을 각각 공급하는 것을 특징으로 하는 구동 회로 내장형 액정 패널.
  4. 제 2 항에 있어서,
    상기 LOG형 신호 라인들은
    상기 데이터 구동 회로에 필요한 비디오 데이터, 다수의 데이터 제어 신호들 및 다수의 전원 신호들을 각각 공급하는 것을 특징으로 하는 구동 회로 내장형 액정 패널.
  5. 제 1 항에 있어서,
    상기 액정셀 매트릭스 및 구동 회로에 내장된 박막 트랜지스터는 아모퍼스-실리콘을 이용한 반도체층을 포함하는 것을 특징으로 하는 구동 회로 내장형 액정 패널.
  6. 표시 영역에 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극을 포함하는 박막 트랜지스터 어레이가, 비표시 영역 중 회로 영역에 상기 게이트 라인 및 데이터 라인 중 적어도 어느 하나를 구동하기 위한 구동 회로가, 상기 비표시 영역 중 LOG 영역에 상기 구동 회로에 필요한 다수의 신호들을 공급하기 위한 다수의 LOG 신호 라인들이 형성된 박막 트랜지스터 기판을 마련하는 단계와;
    상기 표시 영역에 칼라 필터가 형성되고, 상기 표시 영역에서는 상기 칼라 필터를 구분하고 상기 비표시 영역 중 상기 LOG 영역과 중첩되어질 부분을 제외한 나머지 영역에 블랙 매트릭스가 형성된 칼라 필터 기판을 마련하는 단계와;
    상기 박막 트랜지스터 기판 및 상기 칼라 필터 기판을 액정층을 사이에 두고 합착하는 단계를 포함하는 것을 특징으로 하는 구동 회로 내장형 액정 패널의 제조 방법.
  7. 제 6 항에 있어서,
    상기 박막 트랜지스터 기판은 아모퍼스-실리콘을 이용한 반도체층을 포함하는 것을 특징으로 하는 구동 회로 내장형 액정 패널의 제조 방법.
KR1020040039135A 2004-05-31 2004-05-31 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법 Expired - Lifetime KR100989264B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040039135A KR100989264B1 (ko) 2004-05-31 2004-05-31 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법
US11/139,602 US7362395B2 (en) 2004-05-31 2005-05-31 Driving circuit built-in liquid crystal display panel and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039135A KR100989264B1 (ko) 2004-05-31 2004-05-31 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050113966A KR20050113966A (ko) 2005-12-05
KR100989264B1 true KR100989264B1 (ko) 2010-10-20

Family

ID=35424777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039135A Expired - Lifetime KR100989264B1 (ko) 2004-05-31 2004-05-31 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7362395B2 (ko)
KR (1) KR100989264B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063809A1 (ja) * 2005-11-29 2007-06-07 Fujifilm Corporation 液晶表示装置用基板、液晶表示素子、及び液晶表示装置
KR100856123B1 (ko) * 2006-03-20 2008-09-03 삼성전자주식회사 Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
KR101427584B1 (ko) * 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
US8743309B2 (en) * 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
CN106547127B (zh) * 2017-01-16 2019-10-25 上海天马微电子有限公司 阵列基板、液晶显示面板和显示装置
KR102626939B1 (ko) * 2018-10-05 2024-01-19 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016534A (ko) * 2001-08-21 2003-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289099B2 (ja) * 1995-07-17 2002-06-04 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその製造方法
KR100675630B1 (ko) * 2002-12-31 2007-02-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
KR100919202B1 (ko) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 액정 표시장치
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101010509B1 (ko) * 2004-05-31 2011-01-21 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널
US7639226B2 (en) * 2004-05-31 2009-12-29 Lg Display Co., Ltd. Liquid crystal display panel with built-in driving circuit
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016534A (ko) * 2001-08-21 2003-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20050264724A1 (en) 2005-12-01
US7362395B2 (en) 2008-04-22
KR20050113966A (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
US7038653B2 (en) Shift resister and liquid crystal display having the same
US8643584B2 (en) Gate drive circuit and display apparatus having the same
US8462099B2 (en) Display panel and display device
TWI408639B (zh) 用於顯示器裝置之移位暫存器以及包括移位暫存器之顯示器裝置
CN100476941C (zh) 驱动移位寄存器的方法、移位寄存器、具有移位寄存器的液晶显示设备
JP4989607B2 (ja) 静電気防止回路とその製造方法及びこれを具備した液晶表示装置
US20160351158A1 (en) Gate driving circuit and display apparatus having the same
KR101529288B1 (ko) 표시장치
US7838886B2 (en) Thin film transistor array panel
US10852591B2 (en) Image display device
WO2003107314A2 (en) Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
US8786584B2 (en) Liquid crystal display device having output transistor having large capacitor component
KR20070013013A (ko) 표시 장치
CN110782849B (zh) 栅极驱动电路及包括栅极驱动电路的显示装置
US8704786B2 (en) Display apparatus
JP4638282B2 (ja) 駆動回路が内蔵された液晶表示パネル
KR100989264B1 (ko) 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법
US8665248B2 (en) Drive circuit
KR101182321B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR102274434B1 (ko) 표시장치
KR102348713B1 (ko) 액정표시장치
KR20070073020A (ko) 액정 표시 장치 및 그 구동방법
US7986292B2 (en) Liquid crystal display device employing an analog interface to which a gradation voltage is input from outside
KR20060096674A (ko) 티에프티 기판의 테스트 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040531

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090526

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040531

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 11

End annual number: 11

PC1801 Expiration of term

Termination date: 20241130

Termination category: Expiration of duration