JP4148615B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4148615B2 JP4148615B2 JP31905299A JP31905299A JP4148615B2 JP 4148615 B2 JP4148615 B2 JP 4148615B2 JP 31905299 A JP31905299 A JP 31905299A JP 31905299 A JP31905299 A JP 31905299A JP 4148615 B2 JP4148615 B2 JP 4148615B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- film
- oxide film
- pad oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 38
- 230000003647 oxidation Effects 0.000 claims description 37
- 238000007254 oxidation reaction Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 125
- 238000009792 diffusion process Methods 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に容量素子を有する半導体装置の製造工程を短縮する技術に関する。
【０００２】
【従来の技術】
容量素子は、ＬＳＩの遅延回路、積分回路、ＤＲＡＭセルのキャパシタなどに利用されている。従来、容量素子を半導体装置に作り込む方法はたとえば次のように行われる。
【０００３】
まず、ＬＯＣＯＳ法を用いた選択酸化工程を行う。ＬＯＣＯＳ法により選択酸化膜を形成する際に用いる方法として、いわゆるＰＢＬ法（Poly-Buffered LOCOS）法が知られている。ＰＢＬ法は、バーズビークを低減するために、あらかじめ耐酸化膜と半導体基板の間にバッファ層として絶縁膜（以下パッド酸化膜という）とポリシリコン層（以下パッド・ポリシリコン層という）を形成しておく。そして、この上層にシリコン窒化膜（Si3N4膜）などの耐酸化膜を形成し、熱酸化を行うことにより、素子分離膜を形成するものである。
【０００４】
その後、パッド・ポリシリコン層、シリコン窒化膜などを除去した後に、熱酸化によりダミー酸化膜を形成する。
【０００５】
そして、このダミー酸化膜を通して、シリコン基板にリンなどの不純物をイオン注入し、不純物層を形成する。ダミー酸化膜はイオン注入に対するバッファ膜である。
【０００６】
そして、ダミー酸化膜を除去して、再度熱酸化を行い、上記不純物層上にゲート酸化膜を形成する。これは、容量酸化膜であるが、同時にＭＯＳＦＥＴのゲート酸化膜にもなる。
【０００７】
さらにこのゲート酸化膜上にポリシリコン層を形成する。このようにして、不純物層、ゲート酸化膜およびポリシリコン層から成る容量素子を形成していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＰＢＬ法によって素子分離膜を形成した後に、パッド・ポリシリコン層の除去工程があり、また、ダミー酸化膜の形成とその除去工程がある点で、工数が多い。
【０００９】
さらに、不純物層上に容量酸化膜を形成すると、増速酸化のためにその膜厚が厚くなり、単位面積当たりの容量値が下がるという問題があった。例えば、リンを１×１０15/cm2のドーズ量で注入した場合には、不純物層のないシリコン基板上で、酸化膜厚が１００Åの膜厚である場合において、不純物層上では４００Åの膜厚になってしまう。これは、かかる容量素子をたとえばＤＲＡＭのキャパシタに用いた場合、そのチップ上の占有面積が大きくなるという不都合がある。
【００１０】
そこで、本発明は、半導体装置において、製造工程を短縮すること可能とする半導体装置の構造及び製造方法を提供することを目的とする。
また、本発明は、容量酸化膜の形成に伴う増速酸化の問題を解消し、容量素子の占有面積を小さくすることを目的とする。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本発明中、代表的なものの概要を説明すれば以下の通りである。
【００１９】
本発明の半導体装置の製造方法は、第１導電型の半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面であって、後に形成するセルプレート電極の下方にのみ第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、前記第１及び第２の半導体層をエッチングして、第１及び第２の半導体層が積層されてなるワード線と前記セルプレート電極を形成する工程と、前記ワード線をゲート電極としたＭＯＳＦＥＴのドレイン層と、前記不純物層と重畳されたソース層とを形成する工程と、を有し、前記セルプレート電極を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２０】
また、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２１】
更に、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、前記素子形成領域上に画定されるコンタクト形成領域上の前記第１、第２の半導体層及びパッド酸化膜を除去する工程と、前記コンタクト形成領域に表出された前記第２導電型の不純物層にコンタクトする金属電極を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２２】
また、前記第１及び第２の半導体層は、ポリシリコン層またはアモルファスシリコン層であることを特徴とするものである。
【００２３】
更に、前記第１の半導体層は前記第２の半導体層より高濃度に不純物がドープされたポリシリコン層またはアモルファスシリコン層であることを特徴とするものである。
【００２４】
更に、前記第２の半導体層を金属シリサイド膜で覆う工程を有することを特徴とするものである。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図１〜図１０を参照しながら説明する。
【００２７】
まず、本発明の第１の実施形態について、図１乃至図４を参照しながら説明する。
【００２８】
図１は、半導体基板上に形成された容量素子を示す図である。図１（ａ）は、平面図、図１（ｂ）は、図１（ａ）のＸ−Ｘ線における断面図である。
【００２９】
破線で囲まれた領域が素子形成領域であり、この領域に容量素子やＭＯＳＦＥＴ（不図示）などが形成されている。素子形成領域は素子分離酸化膜（５）によって囲まれている。素子分離酸化膜（５）は、たとえばＰＢＬ法によって形成されたものである。
【００３０】
容量素子は、ｐ型シリコン基板（１）の表面のｎ型不純物層（６）を下部電極としている。そして、パッド酸化膜（２）を容量絶縁膜としている。また、第１のポリシリコン層（３）及びその上に積層された第２のポリシリコン層（７）を上部電極としている。ポリシリコン層に代えて、アモルファスシリコン層を形成しても良い。
【００３１】
ここで、パッド酸化膜（２）、第１のポリシリコン層（７）は除去することなく、それぞれ容量絶縁膜、上部電極の一部として利用されている。
第２のポリシリコン層（７）は、配線のために素子分離酸化膜（５）上に延在されている。ここで、素子分離酸化膜（５）は第２のポリシリコン層（７）のみが存在し、容量絶縁膜（２）上は第１及び第２のポリシリコン層（３）（７）が積層されている。
【００３２】
これにより、素子分離酸化膜による上部電極と素子分離酸化膜（５）上の配線との段差が緩和される。すなわち、素子形成領域の上部電極の上面と素子分酸化膜（５）上の第２のポリシリコン層（７）の上面は、第１のポリシリコン層（３）の厚さだけ緩和されている。
【００３３】
したがって、第２のポリシリコン層（７）上にＢＰＳＧ膜などの層間絶縁膜を形成する際に層間絶縁膜が平坦化される。そのため、この層間絶縁膜上に配線を形成するときのリソグラフィー工程が容易に行える。
【００３４】
また、素子形成領域にはコンタクト形成領域が画定されている。そして、このコンタクト形成領域上の第１、第２のポリシリコン層（３，７）とパッド酸化膜（２）が除去されている。そして、ｎ型不純物層（６）に重畳されたｎ＋拡散層（８）がこの領域のシリコン基板（１）に形成されており、Ａｌ電極（１１）とコンタクトが成されている。
【００３５】
以下に、半導体装置の製造方法を図１乃至図４を参照しながら説明する。なお、図１乃至図４は、各工程の図１（ａ）におけるＸ−Ｘ線断面図を示している。
【００３６】
図２に示すように、Ｐ型のシリコン基板（１）上に、パッド酸化膜（２）、第１のポリシリコン層（３）及びシリコン窒化膜（Ｓｉ3Ｎ4膜）（４）を形成し、これらを選択的にエッチングして、素子形成領域上に残す。
【００３７】
そして、フィールド酸化により、素子分離酸化膜（いわゆるロコス）（５）を形成する。その膜厚は、３５００Å〜４５００Å程度である。
【００３８】
ここで、パッド酸化膜（２）は、熱酸化法により、所望の膜厚、例えば約５０Å〜１００Åとなるように形成する。このパッド酸化膜（２）は、フィールド酸化時に緩衝材としての作用を兼ねている。第１のポリシリコン層（３）は、上記パッド酸化膜の緩衝作用を補強する膜であって、ＬＰＣＶＤ法により５００Å〜１０００Å程度の膜厚に形成する。そして、シリコン窒化膜（４）は、フィールド酸化に対する耐酸化膜となるものであり、ＬＰＣＶＤ法により、７００Å程度の膜厚に形成する。
【００３９】
そして、熱リン酸処理により、シリコン窒化膜（４）を除去する。下層のパッド酸化膜（２）及び第１のポリシリコン層（３）はそのまま残す。すなわち、パッド酸化膜（２）及び第１のポリシリコン層（３）の除去工程を省略している。
【００４０】
次に、図３に示すように、パッド酸化膜（２）および第１のポリシリコン層（３）を貫通してイオン注入を行い、シリコン基板（１）の表面にｎ型の不純物層（６）を形成する。このイオン注入は、リン（31Ｐ+）をたとえばドーズ量１×１０14/cm2、加速エネルギー８０ＫｅＶという条件で行う。ここでパッド酸化膜（２）と第１のポリシリコン（３）は、イオン注入に対するバッファ膜として働く。
【００４１】
このように、パッド酸化膜（２）および第１のポリシリコン層（３）を貫通してイオン注入を行い、そのままこれらの膜を残しているので、増速酸化による容量絶縁膜の膜厚増大という問題を解消できる。また、第１のポリシリコン層（３）は十分薄くすればイオン注入の加速エネルギーは低くても良いので製造上の支障は無い。なお、上記イオン注入を行う領域は、ホトレジスト（不図示）を用いて画定することができる。
【００４２】
次に、図４に示すように、全面に第２のポリシリコン層（７）をＬＰＣＶＤ法によって堆積する。その膜厚は、５００Å〜１０００Å程度である。
そして、第２のポリシリコン層（７）リンをドープして低抵抗化する。このとき、リンは第１のポリシリコン層（３）にもドープされる。以上により、容量素子の基本的な構造が形成される。
【００４３】
なお、第２のポリシリコン層（７）をさらに低抵抗化するために、その上に
タングステンシリサイド（ＷＳｉｘ）などの高融点金属シリサイド層を積層して形成するとよい。
【００４４】
ここで、第２のポリシリコン層（７）は、素子分離酸化膜（５）と金属シリサイド層との密着層の働きをするので、第２のポリシリコン層（７）を形成しないと、素子分離膜（５）上にタングステンシリサイド膜などを形成できない。また、ポリシリコンを導電性にするために、たとえばリンをＰＯＣｌ３を用いてポリシリコンに導入する場合、第２のポリシリコン層（７）がないと、素子分離酸化膜（５）にもリンが拡散されてしまう。このため、素子分離酸化膜（５）の表面がＰＳＧ（Phospho-Silicate-Glass）化してしまう。そうすると、絶縁耐圧や耐湿性の劣化などの不具合が生じる。
【００４５】
そこで、第２のポリシリコン層（７）が形成された状態でリンを導入すれば、素子分離膜（５）の表面のＰＳＧ化が防止される。一方、第１のポリシリコン層（３）にのみ、リンを導入し、第２のポリシリコン層（７）には第１のポリシリコン層（３）から拡散によってリンが導入されるようにしても良い。第２のポリシリコン層（７）はシリサイド化されれば、十分抵抗は下がる。また、素子分離酸化膜（５）への不純物拡散は小さくなるので、絶縁耐圧や耐湿性の劣化は防止される。
次に、図１（ｂ）に示された容量素子の構造が完成されるまでの工程を説明する。第２のポリシリコン層（７）を選択的にエッチングする。これにより、第２のポリシリコン層（７）は配線のために素子分離酸化膜（５）上に延在され、かつ素子形成領域に画定されたコンタクト形成領域上の第１、第２のポリシリコン層（３）（７）とパッド酸化膜（２）が除去される。
【００４６】
そして、砒素などのｎ型の不純物をイオン注入する。これにより、ｎ型不純物層（６）に重畳されたｎ＋拡散層（８）を容量素子に隣接する領域のシリコン基板（１）に形成する。
【００４７】
そして、全面にＢＰＳＧ膜などの層間絶縁膜（９）をＬＰＣＶＤ法で堆積し、ｎ＋拡散層（８）上にコンタクト孔（１０）を形成する。そして、ｎ＋拡散層（８）にコンタクトするＡｌ電極（１１）を形成する。
【００４８】
このようにして、第２のポリシリコン層（７）を容量素子の上部電極、前記パッド酸化膜（２）を容量絶縁膜、ｎ型の不純物層（６）を容量素子の下部電極とした容量素子が形成される。下部電極は、Ａｌ電極（１１）によって取り出される。
【００４９】
次に、本発明の第２の実施形態について、図５乃至図１０を参照しながら説明する。この実施形態は、第１の実施形態の容量素子を応用したＤＲＡＭのメモリセルとその製造方法に関する。
【００５０】
ＤＲＡＭのメモリセルは、たとえば図５に示すように、ＭＯＳＦＥＴ（Ｍ）に接続された１個の容量素子（Ｃ）から成る。ＭＯＳＦＥＴ（Ｍ）のゲートは、ワード線（ＷＬ）に接続され、ドレインはビット線（ＢＬ）に接続されている。容量素子（Ｃ）は、一端がＭＯＳＦＥＴ（Ｍ）のソースに接続され、他端は固定電位のセルプレート電極に接続されている。
【００５１】
次に、このＤＲＡＭメモリセルの製造工程を説明する。基本的な容量素子の構造を形成する工程は、図２乃至図４に示したものと同様なので、説明を省略する。ただし、図６に示すように、ｎ型の不純物層（６）は、後に形成されるセルプレート電極（２１）の下方にのみ位置するようにイオン注入し、隣接するＭＯＳＦＥＴのチャネル領域にイオン注入されないようにする。
【００５２】
図６に示すように、第１、第２のポリシリコン層（３）（７）をエッチングして、積層構造のワード線（２０）とセルプレート電極（２１）を形成する。第１、第２のポリシリコン層（３）（７）に代えて、アモルファスシリコン層を用いてもよいことは言うまでもない。
【００５３】
次に、図７に示すように、砒素などのｎ型不純物をイオン注入して、ＭＯＳＦＥＴのドレインであるビット線拡散層（２２）とソース拡散層（２３）を形成する。ソース拡散層（２３）はｎ型不純物層（６）と重畳される。そして、 層間絶縁膜（２４）を６０００Åから８０００Å程度の膜厚となるように堆積し、ワード線（２０）上にコンタクト孔（２５）を形成し、さらにワード線（２０）にコンタクトするＡｌワード線（２６）を形成する。
【００５４】
このように、ＭＯＳＦＥＴのゲート酸化膜及び容量絶縁膜として、パッド酸化膜（２）をそのまま用い、またパッド・ポリシリコン層をワード線（２０）、セルプレート電極（２１）の一部として利用しているので、ＤＲＡＭメモリセルの形成工程を全体として短縮できる。
【００５５】
また、セルプレート電極（２１）は容量絶縁膜上では第１及び第２の半導体層（３）（７）からなる積層構造であるが、素子分離酸化膜（５）上では、第２の半導体層（７）の単層のセルプレート配線である。したがって、第１の実施形態と同様に、ワード線（２０）とセルプレート電極（２１）の間の段差は、第１の半導体層（３）の厚さだけ緩和されている。そのため、層間絶縁膜（２４）は平坦化されている。なお、ＤＲＡＭのメモリセルの形成工程は、以下のように行うこともできる。
【００５６】
図２乃至図４の工程を行った後に、図８に示すように、第１、第２のポリシリコン層（３）（７）をエッチングして、セルプレート電極（３０）のみを形成する。
【００５７】
次に、図９に示すように、セルプレート電極（３０）を被覆するセルプレート絶縁膜（３１）を形成した後、第３のポリシリコン層を１０００Åから２０００Å程度の膜厚となるように堆積し、これを、エッチングして、ワード線（３２Ａ，３２Ｂ）を形成する。ワード線（３２Ｂ）はセルプレート絶縁膜（３１）を介してセルプレート電極（３０）上を配線された、隣接するＤＲＡＭセルのワード線である。
【００５８】
次に、図１０に示すように、砒素などのｎ型不純物をイオン注入して、ＭＯＳＦＥＴのドレインであるビット線拡散層（３３）とソース拡散層（３４）を形成する。ソース拡散層（３４）はｎ型不純物層（６）と重畳される。そして、ＬＰＣＶＤ法によりＢＰＳＧ膜などの層間絶縁膜（３５）を堆積し、ビット線拡散層（３３）上にコンタクト孔（３６）を形成し、ビット線拡散層（３３）にコンタクトするＡｌビット線（３７）を形成する。
【００５９】
【発明の効果】
本発明において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６０】
第１に、容量素子を具備した半導体装置の製造において、パッド酸化膜、パッドシリコン層の除去工程を省略し、これらを例えば容量素子の容量絶縁膜、上部電極の一部として再利用しているので、工程を短縮することが可能となる。
【００６１】
また、第２に、パッド酸化膜、パッドシリコン層を通してイオン注入によって下部電極の不純物層を形成しているので、容量酸化膜形成時の増速酸化が抑制され、高い容量値を実現することができる。
【００６２】
第３に、ＤＲＡＭのキャパシタに適用すれば、工程が短縮できるとともに、セル面積を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置とその製造方法を示す図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】ＤＲＡＭメモリセルを示す図である。
【図６】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に容量素子を有する半導体装置の製造工程を短縮する技術に関する。
【０００２】
【従来の技術】
容量素子は、ＬＳＩの遅延回路、積分回路、ＤＲＡＭセルのキャパシタなどに利用されている。従来、容量素子を半導体装置に作り込む方法はたとえば次のように行われる。
【０００３】
まず、ＬＯＣＯＳ法を用いた選択酸化工程を行う。ＬＯＣＯＳ法により選択酸化膜を形成する際に用いる方法として、いわゆるＰＢＬ法（Poly-Buffered LOCOS）法が知られている。ＰＢＬ法は、バーズビークを低減するために、あらかじめ耐酸化膜と半導体基板の間にバッファ層として絶縁膜（以下パッド酸化膜という）とポリシリコン層（以下パッド・ポリシリコン層という）を形成しておく。そして、この上層にシリコン窒化膜（Si3N4膜）などの耐酸化膜を形成し、熱酸化を行うことにより、素子分離膜を形成するものである。
【０００４】
その後、パッド・ポリシリコン層、シリコン窒化膜などを除去した後に、熱酸化によりダミー酸化膜を形成する。
【０００５】
そして、このダミー酸化膜を通して、シリコン基板にリンなどの不純物をイオン注入し、不純物層を形成する。ダミー酸化膜はイオン注入に対するバッファ膜である。
【０００６】
そして、ダミー酸化膜を除去して、再度熱酸化を行い、上記不純物層上にゲート酸化膜を形成する。これは、容量酸化膜であるが、同時にＭＯＳＦＥＴのゲート酸化膜にもなる。
【０００７】
さらにこのゲート酸化膜上にポリシリコン層を形成する。このようにして、不純物層、ゲート酸化膜およびポリシリコン層から成る容量素子を形成していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＰＢＬ法によって素子分離膜を形成した後に、パッド・ポリシリコン層の除去工程があり、また、ダミー酸化膜の形成とその除去工程がある点で、工数が多い。
【０００９】
さらに、不純物層上に容量酸化膜を形成すると、増速酸化のためにその膜厚が厚くなり、単位面積当たりの容量値が下がるという問題があった。例えば、リンを１×１０15/cm2のドーズ量で注入した場合には、不純物層のないシリコン基板上で、酸化膜厚が１００Åの膜厚である場合において、不純物層上では４００Åの膜厚になってしまう。これは、かかる容量素子をたとえばＤＲＡＭのキャパシタに用いた場合、そのチップ上の占有面積が大きくなるという不都合がある。
【００１０】
そこで、本発明は、半導体装置において、製造工程を短縮すること可能とする半導体装置の構造及び製造方法を提供することを目的とする。
また、本発明は、容量酸化膜の形成に伴う増速酸化の問題を解消し、容量素子の占有面積を小さくすることを目的とする。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本発明中、代表的なものの概要を説明すれば以下の通りである。
【００１９】
本発明の半導体装置の製造方法は、第１導電型の半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面であって、後に形成するセルプレート電極の下方にのみ第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、前記第１及び第２の半導体層をエッチングして、第１及び第２の半導体層が積層されてなるワード線と前記セルプレート電極を形成する工程と、前記ワード線をゲート電極としたＭＯＳＦＥＴのドレイン層と、前記不純物層と重畳されたソース層とを形成する工程と、を有し、前記セルプレート電極を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２０】
また、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２１】
更に、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、前記素子形成領域上に画定されるコンタクト形成領域上の前記第１、第２の半導体層及びパッド酸化膜を除去する工程と、前記コンタクト形成領域に表出された前記第２導電型の不純物層にコンタクトする金属電極を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とするものである。
【００２２】
また、前記第１及び第２の半導体層は、ポリシリコン層またはアモルファスシリコン層であることを特徴とするものである。
【００２３】
更に、前記第１の半導体層は前記第２の半導体層より高濃度に不純物がドープされたポリシリコン層またはアモルファスシリコン層であることを特徴とするものである。
【００２４】
更に、前記第２の半導体層を金属シリサイド膜で覆う工程を有することを特徴とするものである。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図１〜図１０を参照しながら説明する。
【００２７】
まず、本発明の第１の実施形態について、図１乃至図４を参照しながら説明する。
【００２８】
図１は、半導体基板上に形成された容量素子を示す図である。図１（ａ）は、平面図、図１（ｂ）は、図１（ａ）のＸ−Ｘ線における断面図である。
【００２９】
破線で囲まれた領域が素子形成領域であり、この領域に容量素子やＭＯＳＦＥＴ（不図示）などが形成されている。素子形成領域は素子分離酸化膜（５）によって囲まれている。素子分離酸化膜（５）は、たとえばＰＢＬ法によって形成されたものである。
【００３０】
容量素子は、ｐ型シリコン基板（１）の表面のｎ型不純物層（６）を下部電極としている。そして、パッド酸化膜（２）を容量絶縁膜としている。また、第１のポリシリコン層（３）及びその上に積層された第２のポリシリコン層（７）を上部電極としている。ポリシリコン層に代えて、アモルファスシリコン層を形成しても良い。
【００３１】
ここで、パッド酸化膜（２）、第１のポリシリコン層（７）は除去することなく、それぞれ容量絶縁膜、上部電極の一部として利用されている。
第２のポリシリコン層（７）は、配線のために素子分離酸化膜（５）上に延在されている。ここで、素子分離酸化膜（５）は第２のポリシリコン層（７）のみが存在し、容量絶縁膜（２）上は第１及び第２のポリシリコン層（３）（７）が積層されている。
【００３２】
これにより、素子分離酸化膜による上部電極と素子分離酸化膜（５）上の配線との段差が緩和される。すなわち、素子形成領域の上部電極の上面と素子分酸化膜（５）上の第２のポリシリコン層（７）の上面は、第１のポリシリコン層（３）の厚さだけ緩和されている。
【００３３】
したがって、第２のポリシリコン層（７）上にＢＰＳＧ膜などの層間絶縁膜を形成する際に層間絶縁膜が平坦化される。そのため、この層間絶縁膜上に配線を形成するときのリソグラフィー工程が容易に行える。
【００３４】
また、素子形成領域にはコンタクト形成領域が画定されている。そして、このコンタクト形成領域上の第１、第２のポリシリコン層（３，７）とパッド酸化膜（２）が除去されている。そして、ｎ型不純物層（６）に重畳されたｎ＋拡散層（８）がこの領域のシリコン基板（１）に形成されており、Ａｌ電極（１１）とコンタクトが成されている。
【００３５】
以下に、半導体装置の製造方法を図１乃至図４を参照しながら説明する。なお、図１乃至図４は、各工程の図１（ａ）におけるＸ−Ｘ線断面図を示している。
【００３６】
図２に示すように、Ｐ型のシリコン基板（１）上に、パッド酸化膜（２）、第１のポリシリコン層（３）及びシリコン窒化膜（Ｓｉ3Ｎ4膜）（４）を形成し、これらを選択的にエッチングして、素子形成領域上に残す。
【００３７】
そして、フィールド酸化により、素子分離酸化膜（いわゆるロコス）（５）を形成する。その膜厚は、３５００Å〜４５００Å程度である。
【００３８】
ここで、パッド酸化膜（２）は、熱酸化法により、所望の膜厚、例えば約５０Å〜１００Åとなるように形成する。このパッド酸化膜（２）は、フィールド酸化時に緩衝材としての作用を兼ねている。第１のポリシリコン層（３）は、上記パッド酸化膜の緩衝作用を補強する膜であって、ＬＰＣＶＤ法により５００Å〜１０００Å程度の膜厚に形成する。そして、シリコン窒化膜（４）は、フィールド酸化に対する耐酸化膜となるものであり、ＬＰＣＶＤ法により、７００Å程度の膜厚に形成する。
【００３９】
そして、熱リン酸処理により、シリコン窒化膜（４）を除去する。下層のパッド酸化膜（２）及び第１のポリシリコン層（３）はそのまま残す。すなわち、パッド酸化膜（２）及び第１のポリシリコン層（３）の除去工程を省略している。
【００４０】
次に、図３に示すように、パッド酸化膜（２）および第１のポリシリコン層（３）を貫通してイオン注入を行い、シリコン基板（１）の表面にｎ型の不純物層（６）を形成する。このイオン注入は、リン（31Ｐ+）をたとえばドーズ量１×１０14/cm2、加速エネルギー８０ＫｅＶという条件で行う。ここでパッド酸化膜（２）と第１のポリシリコン（３）は、イオン注入に対するバッファ膜として働く。
【００４１】
このように、パッド酸化膜（２）および第１のポリシリコン層（３）を貫通してイオン注入を行い、そのままこれらの膜を残しているので、増速酸化による容量絶縁膜の膜厚増大という問題を解消できる。また、第１のポリシリコン層（３）は十分薄くすればイオン注入の加速エネルギーは低くても良いので製造上の支障は無い。なお、上記イオン注入を行う領域は、ホトレジスト（不図示）を用いて画定することができる。
【００４２】
次に、図４に示すように、全面に第２のポリシリコン層（７）をＬＰＣＶＤ法によって堆積する。その膜厚は、５００Å〜１０００Å程度である。
そして、第２のポリシリコン層（７）リンをドープして低抵抗化する。このとき、リンは第１のポリシリコン層（３）にもドープされる。以上により、容量素子の基本的な構造が形成される。
【００４３】
なお、第２のポリシリコン層（７）をさらに低抵抗化するために、その上に
タングステンシリサイド（ＷＳｉｘ）などの高融点金属シリサイド層を積層して形成するとよい。
【００４４】
ここで、第２のポリシリコン層（７）は、素子分離酸化膜（５）と金属シリサイド層との密着層の働きをするので、第２のポリシリコン層（７）を形成しないと、素子分離膜（５）上にタングステンシリサイド膜などを形成できない。また、ポリシリコンを導電性にするために、たとえばリンをＰＯＣｌ３を用いてポリシリコンに導入する場合、第２のポリシリコン層（７）がないと、素子分離酸化膜（５）にもリンが拡散されてしまう。このため、素子分離酸化膜（５）の表面がＰＳＧ（Phospho-Silicate-Glass）化してしまう。そうすると、絶縁耐圧や耐湿性の劣化などの不具合が生じる。
【００４５】
そこで、第２のポリシリコン層（７）が形成された状態でリンを導入すれば、素子分離膜（５）の表面のＰＳＧ化が防止される。一方、第１のポリシリコン層（３）にのみ、リンを導入し、第２のポリシリコン層（７）には第１のポリシリコン層（３）から拡散によってリンが導入されるようにしても良い。第２のポリシリコン層（７）はシリサイド化されれば、十分抵抗は下がる。また、素子分離酸化膜（５）への不純物拡散は小さくなるので、絶縁耐圧や耐湿性の劣化は防止される。
次に、図１（ｂ）に示された容量素子の構造が完成されるまでの工程を説明する。第２のポリシリコン層（７）を選択的にエッチングする。これにより、第２のポリシリコン層（７）は配線のために素子分離酸化膜（５）上に延在され、かつ素子形成領域に画定されたコンタクト形成領域上の第１、第２のポリシリコン層（３）（７）とパッド酸化膜（２）が除去される。
【００４６】
そして、砒素などのｎ型の不純物をイオン注入する。これにより、ｎ型不純物層（６）に重畳されたｎ＋拡散層（８）を容量素子に隣接する領域のシリコン基板（１）に形成する。
【００４７】
そして、全面にＢＰＳＧ膜などの層間絶縁膜（９）をＬＰＣＶＤ法で堆積し、ｎ＋拡散層（８）上にコンタクト孔（１０）を形成する。そして、ｎ＋拡散層（８）にコンタクトするＡｌ電極（１１）を形成する。
【００４８】
このようにして、第２のポリシリコン層（７）を容量素子の上部電極、前記パッド酸化膜（２）を容量絶縁膜、ｎ型の不純物層（６）を容量素子の下部電極とした容量素子が形成される。下部電極は、Ａｌ電極（１１）によって取り出される。
【００４９】
次に、本発明の第２の実施形態について、図５乃至図１０を参照しながら説明する。この実施形態は、第１の実施形態の容量素子を応用したＤＲＡＭのメモリセルとその製造方法に関する。
【００５０】
ＤＲＡＭのメモリセルは、たとえば図５に示すように、ＭＯＳＦＥＴ（Ｍ）に接続された１個の容量素子（Ｃ）から成る。ＭＯＳＦＥＴ（Ｍ）のゲートは、ワード線（ＷＬ）に接続され、ドレインはビット線（ＢＬ）に接続されている。容量素子（Ｃ）は、一端がＭＯＳＦＥＴ（Ｍ）のソースに接続され、他端は固定電位のセルプレート電極に接続されている。
【００５１】
次に、このＤＲＡＭメモリセルの製造工程を説明する。基本的な容量素子の構造を形成する工程は、図２乃至図４に示したものと同様なので、説明を省略する。ただし、図６に示すように、ｎ型の不純物層（６）は、後に形成されるセルプレート電極（２１）の下方にのみ位置するようにイオン注入し、隣接するＭＯＳＦＥＴのチャネル領域にイオン注入されないようにする。
【００５２】
図６に示すように、第１、第２のポリシリコン層（３）（７）をエッチングして、積層構造のワード線（２０）とセルプレート電極（２１）を形成する。第１、第２のポリシリコン層（３）（７）に代えて、アモルファスシリコン層を用いてもよいことは言うまでもない。
【００５３】
次に、図７に示すように、砒素などのｎ型不純物をイオン注入して、ＭＯＳＦＥＴのドレインであるビット線拡散層（２２）とソース拡散層（２３）を形成する。ソース拡散層（２３）はｎ型不純物層（６）と重畳される。そして、 層間絶縁膜（２４）を６０００Åから８０００Å程度の膜厚となるように堆積し、ワード線（２０）上にコンタクト孔（２５）を形成し、さらにワード線（２０）にコンタクトするＡｌワード線（２６）を形成する。
【００５４】
このように、ＭＯＳＦＥＴのゲート酸化膜及び容量絶縁膜として、パッド酸化膜（２）をそのまま用い、またパッド・ポリシリコン層をワード線（２０）、セルプレート電極（２１）の一部として利用しているので、ＤＲＡＭメモリセルの形成工程を全体として短縮できる。
【００５５】
また、セルプレート電極（２１）は容量絶縁膜上では第１及び第２の半導体層（３）（７）からなる積層構造であるが、素子分離酸化膜（５）上では、第２の半導体層（７）の単層のセルプレート配線である。したがって、第１の実施形態と同様に、ワード線（２０）とセルプレート電極（２１）の間の段差は、第１の半導体層（３）の厚さだけ緩和されている。そのため、層間絶縁膜（２４）は平坦化されている。なお、ＤＲＡＭのメモリセルの形成工程は、以下のように行うこともできる。
【００５６】
図２乃至図４の工程を行った後に、図８に示すように、第１、第２のポリシリコン層（３）（７）をエッチングして、セルプレート電極（３０）のみを形成する。
【００５７】
次に、図９に示すように、セルプレート電極（３０）を被覆するセルプレート絶縁膜（３１）を形成した後、第３のポリシリコン層を１０００Åから２０００Å程度の膜厚となるように堆積し、これを、エッチングして、ワード線（３２Ａ，３２Ｂ）を形成する。ワード線（３２Ｂ）はセルプレート絶縁膜（３１）を介してセルプレート電極（３０）上を配線された、隣接するＤＲＡＭセルのワード線である。
【００５８】
次に、図１０に示すように、砒素などのｎ型不純物をイオン注入して、ＭＯＳＦＥＴのドレインであるビット線拡散層（３３）とソース拡散層（３４）を形成する。ソース拡散層（３４）はｎ型不純物層（６）と重畳される。そして、ＬＰＣＶＤ法によりＢＰＳＧ膜などの層間絶縁膜（３５）を堆積し、ビット線拡散層（３３）上にコンタクト孔（３６）を形成し、ビット線拡散層（３３）にコンタクトするＡｌビット線（３７）を形成する。
【００５９】
【発明の効果】
本発明において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６０】
第１に、容量素子を具備した半導体装置の製造において、パッド酸化膜、パッドシリコン層の除去工程を省略し、これらを例えば容量素子の容量絶縁膜、上部電極の一部として再利用しているので、工程を短縮することが可能となる。
【００６１】
また、第２に、パッド酸化膜、パッドシリコン層を通してイオン注入によって下部電極の不純物層を形成しているので、容量酸化膜形成時の増速酸化が抑制され、高い容量値を実現することができる。
【００６２】
第３に、ＤＲＡＭのキャパシタに適用すれば、工程が短縮できるとともに、セル面積を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置とその製造方法を示す図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】ＤＲＡＭメモリセルを示す図である。
【図６】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
Claims (6)
- 第１導電型の半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、
前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、
前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、
前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面であって、後に形成するセルプレート電極の下方にのみ第２導電型の不純物層を形成する工程と、
前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、
前記第１及び第２の半導体層をエッチングして、第１及び第２の半導体層が積層されてなるワード線と前記セルプレート電極を形成する工程と、
前記ワード線をゲート電極としたＭＯＳＦＥＴのドレイン層と、前記不純物層と重畳されたソース層とを形成する工程と、を有し、前記セルプレート電極を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記不純物層を容量素子の下部電極とすることを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、
前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、
前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、
前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、
前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、
前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板上に容量素子を具備する半導体装置の製造方法において、
前記半導体基板上のパッド酸化膜及び第１の半導体層上に耐酸化膜を形成する工程と、
前記耐酸化膜をマスクにして熱酸化により素子形成領域以外の前記半導体基板上の領域に素子分離膜を形成する工程と、
前記耐酸化膜のみを除去し、前記パッド酸化膜および第１の半導体層を素子形成領域に残す工程と、
前記パッド酸化膜および前記第１の半導体層を貫通してイオン注入を行い、前記半導体基板の表面に第２導電型の不純物層を形成する工程と、
前記第１の半導体層上及び前記素子分離膜上に第２の半導体層を形成する工程と、
前記素子形成領域上に画定されるコンタクト形成領域上の前記第１、第２の半導体層及びパッド酸化膜を除去する工程と、
前記コンタクト形成領域に表出された前記第２導電型の不純物層にコンタクトする金属電極を形成する工程と、を有し、前記第１及び第２の半導体層を容量素子の上部電極、前記パッド酸化膜を容量絶縁膜、前記第２導電型の不純物層を容量素子の下部電極とすることを特徴とする半導体装置の製造方法。 - 請求項１、２、３のいずれかに記載の半導体装置の製造方法であって、前記第１及び第２の半導体層は、ポリシリコン層またはアモルファスシリコン層であることを特徴とする半導体装置の製造方法。
- 請求項４に記載の半導体装置の製造方法であって、前記第１の半導体層 は前記第２の半導体層より高濃度に不純物がドープされたポリシリコン層またはアモルファスシリコン層であることを特徴とする半導体装置の製造方法。
- 請求項１、２、３のいずれかに記載の半導体装置の製造方法であって、前記第２の半導体層を金属シリサイド膜で覆う工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31905299A JP4148615B2 (ja) | 1998-11-27 | 1999-11-10 | 半導体装置の製造方法 |
| US09/444,820 US6307251B1 (en) | 1998-11-27 | 1999-11-22 | Semiconductor device having capacitance element and method of producing the same |
| US09/924,047 US6670236B2 (en) | 1998-11-27 | 2001-08-07 | Semiconductor device having capacitance element and method of producing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-337848 | 1998-11-27 | ||
| JP33784898 | 1998-11-27 | ||
| JP36250998 | 1998-12-21 | ||
| JP10-362509 | 1998-12-21 | ||
| JP31905299A JP4148615B2 (ja) | 1998-11-27 | 1999-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243979A JP2000243979A (ja) | 2000-09-08 |
| JP4148615B2 true JP4148615B2 (ja) | 2008-09-10 |
Family
ID=27339700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31905299A Expired - Fee Related JP4148615B2 (ja) | 1998-11-27 | 1999-11-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6307251B1 (ja) |
| JP (1) | JP4148615B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216235A (ja) * | 1999-01-26 | 2000-08-04 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
| US6483139B1 (en) * | 2001-07-05 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device formed on semiconductor substrate |
| JP2003030999A (ja) * | 2001-07-18 | 2003-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2005039115A (ja) * | 2003-07-17 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置 |
| DE102005033306B3 (de) * | 2005-07-16 | 2006-08-03 | Atmel Germany Gmbh | Monolithisch integrierte Schaltung mit integrierter Entstörvorrichtung |
| JP4509887B2 (ja) * | 2005-08-05 | 2010-07-21 | パナソニック株式会社 | 半導体記憶装置 |
| US8716081B2 (en) * | 2007-03-15 | 2014-05-06 | Globalfoundries Singapore Pte. Ltd. | Capacitor top plate over source/drain to form a 1T memory device |
| US8461034B2 (en) * | 2010-10-20 | 2013-06-11 | International Business Machines Corporation | Localized implant into active region for enhanced stress |
| JP6689936B2 (ja) | 2018-10-15 | 2020-04-28 | パナソニック株式会社 | 撮像装置の製造方法 |
| JP7050111B2 (ja) * | 2020-04-08 | 2022-04-07 | パナソニック株式会社 | 撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4373248A (en) * | 1978-07-12 | 1983-02-15 | Texas Instruments Incorporated | Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like |
| JPS5954261A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| US5210042A (en) * | 1983-09-26 | 1993-05-11 | Fujitsu Limited | Method of producing semiconductor device |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| KR940018967A (ko) * | 1993-01-30 | 1994-08-19 | 오가 노리오 | 반도체장치 및 그 제조방법 |
| US5927992A (en) * | 1993-12-22 | 1999-07-27 | Stmicroelectronics, Inc. | Method of forming a dielectric in an integrated circuit |
| US5396456A (en) * | 1994-05-31 | 1995-03-07 | Taiwan Semiconductor Manufacturing Company | Fully used tub DRAM cell |
| JP3504077B2 (ja) * | 1996-09-13 | 2004-03-08 | 株式会社ルネサステクノロジ | Ｍｏｓ容量を含む半導体装置およびその製造方法 |
| US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
-
1999
- 1999-11-10 JP JP31905299A patent/JP4148615B2/ja not_active Expired - Fee Related
- 1999-11-22 US US09/444,820 patent/US6307251B1/en not_active Expired - Lifetime
-
2001
- 2001-08-07 US US09/924,047 patent/US6670236B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243979A (ja) | 2000-09-08 |
| US6670236B2 (en) | 2003-12-30 |
| US20020041005A1 (en) | 2002-04-11 |
| US6307251B1 (en) | 2001-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555450B2 (en) | Contact forming method for semiconductor device | |
| JPH03171663A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4148615B2 (ja) | 半導体装置の製造方法 | |
| JP3752795B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3068568B2 (ja) | 集積回路を形成する方法 | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JP2614016B2 (ja) | 半導体装置の製造方法 | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JPH0279462A (ja) | 半導体記憶装置 | |
| JPH08125144A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| JPH10321822A (ja) | 半導体素子の構造並びに製造方法 | |
| JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR100311990B1 (ko) | 용량 소자를 갖는 반도체 장치 및 그 제조 방법 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JPH01201940A (ja) | 半導体装置の電極配線形成方法 | |
| JP2943268B2 (ja) | 半導体メモリ及びその製造方法 | |
| JP2001144188A (ja) | 半導体装置の製造方法 | |
| JP3050989B2 (ja) | 半導体素子の製造方法 | |
| JP3123598B2 (ja) | Ｌｓｉ及びその製造方法 | |
| JPH11354628A (ja) | 集積回路中の素子分離領域の形成方法 | |
| JPH09153468A (ja) | 半導体装置及びその製造方法 | |
| JPH0353785B2 (ja) | ||
| JPH11330238A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |