JP4125602B2 - 集積回路のための改良された反復セル整合法 - Google Patents

Description

本発明は、正しく正確な回路動作に適合するように設計され、反復出力回路を備えた反復セルを持った集積回路に関し、さらに、セルの不整合だけでなく出力回路の不整合の弊害を減らす手段を持った集積回路に関する。

特定の回路の動作を保証するために、整合した方法で動作するように設計された多くの反復セルを含む、集積回路が数多くある。そのようなセルは、例えば、電流源により与えられて、対応する出力信号を作り出す抵抗のようなインピーダンス素子を含むことがしばしばある。アナログ・ディジタル（Ａ／Ｄ）変換器とディジタル・アナログ（Ｄ／Ａ）変換器は、そのような反復セルとよく組み合わされる装置の例である。

米国特許第５,１７５,５５０号公報

そのような集積回路によく起こる問題の一つは、実際の装置では、セル間の実際の整合が、望むほど高くない結果、装置の性能は満足できるものではないことである。例えば、フラッシュタイプのＡ／Ｄ変換器において、典型的には、従来そのような変換器で使用される比較器の一部を形成する反復セル間の不整合は、出力の微分線形性および積分線形性に悪影響を与えるだろう。従って、そのような集積回路を持った処理済みモノリシックチップのいかなるグループにおいても、高性能の仕様に合致する部品の数は、いくつかの回路素子のパラメータの公称値から少しずれることから起こる様々な不整合により、希望するよりずっと少ないであろう。集積回路内における反復セル間の不整合のこの問題を解決する試みがなされてきた。

一つの方法においては、全てのセルが、対応する出力信号を作り出す電流（等しい値になるように設計される）を運ぶ抵抗（等しいオームの値を持つ）を含んでいる。出力信号におけるセルの不整合の影響を避けるために、等しい値を持つ抵抗のネットワークが回路に加えられ、各ネットワークの抵抗は、特許文献１に開示されるように、近接するセル抵抗の組の対応する端部間で接続される。これは、セル不整合への対応としては役に立つが、実際に使用する際には、各セルは、希望する精度を得るために、正しく整合されなくてはならないレベルシフト回路あるいは駆動回路のような一つあるいは組になった出力回路と結びついている。

従って、本発明の目的は、セルの不整合だけでなく出力回路の不整合の弊害を減らす集積回路を提供することである。
さらに、本発明の目的は、少ない部品を追加することで、セル不整合だけでなく出力回路の不整合の弊害を減らすような集積回路を提供することである。

さらに、本発明の目的は、簡単なインピーダンスネットワークで、セル不整合だけでなく出力回路の不整合の弊害を減らすような集積回路を提供することである。
本発明は、反復集積回路内のセルの不整合と、関連する出力回路の不整合の両方の弊害を、セルと出力回路の有効出力を変更する回路を形成するインピーダンスを用いて減らすことができるということを具現化することから得られる。

本発明は、それぞれの入力に応答する出力信号を作り出すための多くの反復セルを含んだ集積回路を特徴とする。各セルは、そこを通って流れる電流源からの電流に備えるための二つの端子を持って、対応するセル出力信号を作り出す回路要素を含んでいる。インピーダンスネットワークは、各々が、回路要素の個々の組の対応する端子間で接続される一組のインピーダンス要素を含んでおり、その組の各回路要素は個々のセルの一部を形成する。インピーダンス要素によって、そこを通り、出力信号上のセル不整合の影響を減らすような電流の流れができる。出力回路は、各セルと結びついており、各出力回路は、関連する電流源からそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力信号を作り出す。出力回路の不整合の影響を減らすための改良点は、各々が回路素子の個々の組の対応する端子間で接続されるインピーダンス要素の第２の組を持った第２インピーダンスネットワークを含んでおり、その組の各回路素子で、個々の出力回路の一部を形成する。第２インピーダンス要素によって、そこを通って、出力信号上の出力回路不整合の影響を減らす電流を流すことができる。

本発明は、また、個々の入力に応答して、出力信号を作り出すための多くの反復セルを含んだ集積回路を特徴としている。各セルは、出力回路出力信号を作り出すためのセル出力信号に応答する出力回路に結びついている。出力回路の各々は、関連する電流源からのそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力回路出力信号を作り出す。セル不整合と出力回路不整合の影響を減らすための改良点は、回路素子の個々の組の対応する端子間で各々接続される一組のインピーダンス要素を持ったインピーダンスネットワークを含んでいる。その組の各回路素子は、個々の出力回路の一部を形成する。インピーダンス要素は、出力信号上のセル不整合と出力回路不整合の影響を減らす。

他の目的と特徴と利点は、以下の実施形態の説明と添付の図面とから、当業者には思いつくであろう。

図１には、フラッシュコンバータに使われる、例えばプリアンプや比較器のようなセル１４，１６，１８が示される。各セル１４，１６，１８には、トランジスタ２０と２２及び電流源２４のような多くの回路素子が含まれる。さらに含まれるのは、一組の抵抗２６と２８である。図１には、３つのセルだけが示されているが、通常これよりも多い。フラッシュコンバータが正確に動作するために、トランジスタ２０と２２は、抵抗２６と２８と同じでなくてはならない。加えて、回路素子は、他の全てのセルと同じでなくてはならないため、セル１６の中のトランジスタ３０と３２は互いに同じであり、かつセル１４のトランジスタ２０と２２と同じでなくてはならない。電流源３４は、電流源２４と同じでなくてはならず、加えて抵抗３６と３８は互いに同じで、抵抗２６と２８に同じであるはずである。同様に、セル１８において、トランジスタ４０と４２は、互いに同じであり、トランジスタ２０，２２及び３０，３２とも同じでなくてはならず、電流源４４は、電流源３４と２４と同じであり、抵抗４６と４８は、抵抗２６，２８，３６，３８と同じでなくてはならない。

フラッシュコンバータの一部として集積回路１２を見ると、トランジスタ２２，３２，４２への入力５０，５２，５４は、それぞれ基準入力であり、参照番号５０は（ｎ−１）、参照番号５２は（ｎ）、参照番号５４は（ｎ−１）を表している。トランジスタ２０と３０と４０への他の入力は、５６と５８と６０において表される信号入力である。図示のために、参照番号５４は＋１ボルト、参照番号５２は＋２ボルト、参照番号５０は＋３ボルトであると仮定する。そして、全ての入力５６と５８と６０において現れる入力を２.５ボルトと仮定すると、セル１４は、入力５６における２.５ボルトが、入力５０における＋３ボルトよりも低いと感知するだろう。これによって、点６２は＋５ボルトに上がり、点６４は４ボルトに下がる。似たことが、セル１６に起こり、点６８は＋５ボルトに上がり、点６６は４ボルトに下がり、セル１８に関して、点７２は＋５ボルトになり、点７０は４ボルトになる。もちろん、これは、セルの各々の中の回路要素は全て互いに平衡が取られ同じであると仮定している。例として、中でセル１６が不整合な要素であり、入力信号が２ボルトであるとすると、セル１４は、２ボルトの入力信号は、基準電圧の３ボルトよりも低いことを示し、再び点６２は５ボルトになり、点６４は４ボルトになる。飛んでセル１８へ下がり、点６０における２ボルトは、５４における＋１基準電圧よりも高いため、点７０は４ボルトになり、点７２は＋５ボルトになる。さらに、点６０は、その中に不平衡な回路要素を持つと仮定すると、正しくない位置で高くなったり低くなったりの切り替わりがあり、コンバータの出力が不正確になる。

そのような不整合の要素の弊害を除くために、図１に示される従来技術は、同じ抵抗８２と８４と８６と８８と９０と９２と９４と９６を含む、インピーダンスネットワーク８０を加えている。次に、セル１４は一方に切り換えられ、セル１８は反対方向に切り換えられ、セル１６は抵抗ラダーから電気的に絶縁され（すなわち、点１０２と６８及び点１００と６６の間が接続されない）、点６４は４ボルト、点７２は＋５ボルト、点６８は抵抗９２と９４が等しいために４.５ボルトである。同様に、点６２が＋５ボルトになり、点７０が４ボルトになるので、点６６も４.５ボルトである。次に、要素がセル１６の中で不整合であると仮定すると、点１００における電圧を４.４ボルトに、点１０２における電圧を４.６ボルトに設定する結果になる。

次に、セル１６が電気的に抵抗ラダーに接続されると仮定する（すなわち、点１０２と６８が接続され、点１００と６６が接続される）。この状態で、点１０２における電圧が点６８の電圧よりも高いので、電流は、点１０２からの矢印１０４で示されるように外側へ流れる。反対に、矢印１０６で示したように、４.４ボルトという値は点６６における４.５ボルトより低いので、電流は、点１００に流れ込む。この電流の流れが、不整合の回路要素の弊害を減らすものである。構成と動作と理論を含む、これに関するさらなる説明は特許文献１により十分に示されており、ここにその全体を参考のために組み入れる。

いくつかの応用例において、セル１４と１６と１８は、図２の出力回路１１０と１１２と１１４と１１６と１１８と１２０を伴っている。各出力回路は、出力回路１１０の中のトランジスタ１２２と抵抗１２４と電流源１２５、出力回路１１２の中のトランジスタ１２６と抵抗１２８と電流源１２９、出力回路１１４の中のトランジスタ１３０と抵抗１３２と電流源１３３、出力回路１１６の中のトランジスタ１３４と抵抗１３６と電流源１３７、出力回路１１８の中のトランジスタ１３８と抵抗１４０と電流源１４１、出力回路１２０の中のトランジスタ１４２と抵抗１４４と電流源１４５、のような一つあるいは二つ以上の回路素子を含んでいる。別々に示されているが、出力回路１１０と１１２は、以降に言及するように、単一の出力回路を構成する。出力回路１１４と１１６、出力回路１１８と１２０も同様である。これら回路素子１２２〜１４４内の不平衡の弊害を調整するために、抵抗１５２と１５４と１５６と１５８と１６０と１６２と１６４と１６６を含む第２インピーダンスネットワーク１５０が、本発明に従って提供される。この第２インピーダンスネットワーク１５０は、第１インピーダンスネットワーク８０がセル内の不平衡を補償するのと同じように、出力回路１１０〜１２０における不平衡を調整するように動作する。

より簡単な設計の他の実施形態において、セル１４と１６と１８、および出力回路１１０と１１２と１１４と１１６と１１８と１２０の両方を、抵抗１８２と１８４と１８６と１８８と１９０と１９２と１９４と１９６を含んだ図３の単一のインピーダンスネットワーク１８０による全ての不整合に対して補償することができる。こうして、抵抗１８２〜１９６からなるネットワークは、それが回路要素の不整合のせいにしろ、あるいは出力回路内の回路素子の不整合のせいにしろ、不平衡あるいは不整合のある全てのセルとそれに関連した出力回路に電流を供給したり、そこから電流を吸い出したりする役割を果たす。ここまで、抵抗で実現するインピーダンスネットワークによる実施形態を示してきたが、これは、本発明の必要な制限では無く、他にコンデンサのようなインピーダンスを使用することができる。さらに、本発明は、バイポーラ接合のトランジスタを用いた回路に制限されるのでは無く、他のトランジスタ回路、例えばＭＯＳＦＥＴタイプの素子を用いた回路に応用可能である。

ここに説明した実施形態は、出力回路を含むものとして開示したが、反復セルを持った集積回路の分野の当業者ならば、出力回路という用語には、例えば、２段増幅回路やラッチ回路や出力駆動回路（図２の１１０，１１２で示したような）が含まれると言うことを理解されよう。

本発明の特別な特徴が、いくつかの図面に示されており、他には示されていないが、これは便宜のためであり、各特徴は、本発明に従って、他の特徴のいくつかあるいは全てと組み合わせることができる。ここで使用される“含む（including）”や“備える（comprising）”や“持つ（having）”や“共に（with）”の言葉は、広く総合的に解釈されるべきものであり、物理的な内部接続に限定するものでは無い。さらに、本願明細書内に開示される全ての実施形態は、それらのみが可能な実施形態であると取るべきでは無い。

他の実施形態は、当業者ならば、考え付くであろうし、本発明の特許請求の範囲内にあるものである。

セル不整合の影響を減らす従来技術による、モノリシックチップの集積回路上の反復セルの要素を、追加された抵抗ネットワークと共に示す図である。 出力回路不整合の影響を減らすために追加されたインピーダンスネットワークを備えた、図１に示されるのと似た図である。 セルの不整合と同様に、出力回路の不整合を補償するための単一抵抗ネットワークのみを用いた、図１に示されるのと似た図である。

符号の説明

１２…集積回路
１４，１６，１８…セル
２０，２２，３０，３２，４０，４２、１２２，１２６，１３０，１３４，１３８，
１４２…トランジスタ
２４，３４，４４，１２５，１２９，１３３，１３７，１４１，１４５…電流源
２６，２８，３６，３８，４６，４８，８２，８４，８６，８８，９０，９２，９４，
９６，１５２，１５４，１５６，１５８，１６０，１６２，１６４，１６６…抵抗
５０，５２，５４…基準入力
５６，５８，６０…信号入力
８０…インピーダンスネットワーク
１１０，１１２，１１４，１１６，１１８，１２０…出力回路
１５０…第２インピーダンスネットワーク

Claims (2)

1. 個々の入力に応答して出力信号を作り出すために多くの反復セルを含む集積回路において、
   前記セルの各々は、電流源からの電流を流す二つの端子を有する回路要素を含み、対応するセル出力信号を作り出し、インピーダンスネットワークは、各々が、前記回路要素の個々の組の対応する端子間で接続される一組のインピーダンス要素を含んでおり、前記組の各回路要素は個々のセルの一部を形成し、前記インピーダンス要素が、そこを通り、前記出力信号上のセル不整合の影響を減らすような電流の流れを許容し、出力回路は、各セルと結びついており、各出力回路は、関連する電流源からの電流を流す二つの端子を有する回路素子を含み、対応する出力信号を作り出し、出力回路の不整合の影響を減らすための改良点は、
   各々が前記回路素子の個々の組の対応する端子間で接続される、インピーダンス要素の第２の組を含む第２インピーダンスネットワークを備えており、その組の各回路素子で、個々の出力回路の一部を形成し、第２インピーダンス要素が、そこを通って、出力信号上の出力回路不整合の影響を減らす電流を流すことを許容する
   ことを特徴とする集積回路。
2. 個々の入力に応答して、出力信号を作り出すために多くの反復セルを含む集積回路において、
   各セルは、出力回路出力信号を作り出すための前記セル出力信号に応答する出力回路に接続しており、前記出力回路の各々は、関連する電流源からの電流を流す二つの端子を有する回路素子を含み、対応する出力回路出力信号を作り出し、セル不整合と出力回路不整合の影響を減らすための改良点は、
   前記回路素子の個々の組の対応する端子間で各々接続される一組のインピーダンス要素を含んだインピーダンスネットワークを備え、その組の各回路素子は、個々の出力回路の一部を形成し、前記インピーダンス要素は、出力信号上のセル不整合と出力回路不整合の影響を減らすことを特徴とする集積回路。

Images