JPH10509002A

JPH10509002A - Ｉｃ構成部分のためのウェーハ段階での温度補償

Info

Publication number: JPH10509002A
Application number: JP8516366A
Authority: JP
Inventors: ハーバート，ゲリイ，ケー．
Original assignee: ザットコーポレーション
Priority date: 1994-11-09
Filing date: 1995-11-07
Publication date: 1998-09-02
Anticipated expiration: 2015-11-07
Also published as: GB2309828A; DE19581856T1; US5663684A; CA2204005A1; AU706460B2; HK1001642A1; DE19581856B3; GB9708597D0; KR970707632A; CA2204005C; GB2309828B; GB2309828A8; WO1996015586A1; AU4410696A; JP3420244B2; KR100375386B1

Abstract

(57)【要約】集積回路は、２つの理想的に整合されたトランジスタの形態で説明される少なくとも２つの構成部分を有し、そのトランジスタの各々は温度と、集積回路形態で実現される時、前記構成部分の各々に関連する少なくとも１つの物理的パラメータの関数として相互依存的に動作する。回路はさらに、集積回路内に配置された、二極補償信号（Ｉ_sym）を生成して少なくとも１つの前記構成部分（Ｑ₆）に供給し、前記２つの構成部分が相互依存的に、予想できるように一貫して、また温度変化や前記２つの構成部分の物理的パラメータの間の差異と無関係に動作するようにするための補償手段（Ｑ₉〜Ｑ₁₆、Ｒ₂〜Ｒ₄）を含む。二極電流は、補償信号のレベルと極性がウェーハとして集積回路を製造する間に適当に調整され、それによって、その製造プロセスの後で２つの構成部分の何らかの不整合を修正する必要を除去するために必要である。

Description

【発明の詳細な説明】ＩＣ構成部分のためのウェーハ段階での温度補償発明の分野本発明は、概して、集積回路の温度に依存する回路構成部分間の不整合に対する修正に関し、より詳細には、同じ集積回路構造の一部分であり、動作上の目的のためには全温度範囲で整合される必要のあるある種の不整合の修正のためのウェーハ段階での調整に関する。発明の背景（トランジスタのような）能動的なものと、（抵抗のような）受動的なものの両方の回路構成部分を含む、多くの回路設計があるが、それらは動作中、全温度範囲で整合される必要がある。回路が別個の構成部分で構成されている時、システムの性能を最適化するために必要な場合、調整は通常、構成部分の整合を確保する回路を組みたてる製造プロセスの間に行われなければならない。これは、製造される各回路の調整を行うために必要な労働のために高価に付く。こうした調整は、初期の調整が行われた温度でのみ修正を行い、他の動作温度では満足すべきものでないことが多い。さらに、いくつかの設定は機械的振動によって変動しやすい。こうした回路を集積またはモノリシックな形態で実現することは、ＩＣ部分の製造に続いてこうした調整を行うための外部回路を提供することを必然的に要求することが多いが、上記の問題を克服するものではない。例えば、対数／真数電子乗算器またはＶＣＡ（電圧制御増幅器）として知られる種類の電子利得制御回路が、利得制御機能を実行するさまざまなトランジスタ間の不整合を修正するために、（一般に対称調整と呼ばれる）調整手段を必要とすることは周知である。こうした調整の必要は、それぞれ１９７３年１月３０日および１９８３年９月６日付のＤａｖｉｄＥ．Ｂｌａｃｋｍｅｒへの米国特許第３，７１４，４６２号および第４，４０３，１９９号、１９８０年１１月１８日付のＧａｒｙＢｅｒｇｓｔｒｏｍへの第４，２３４，８０４号、１９８２年５月２５日付のＲｏｂｅｒｔＷ．Ａｄａｍｓへの第４，３３１，９３１号、それぞれ１９８０年９月３０日および１９８２年７月２７日付のＰａｕｌＣ．Ｂｕｆｆへの第４，２２５，７９４号および第４，３４１，９６２号に述べられている。この調整は従来、利得制御回路中のトランジスタの１つかそれ以上のベースに調整可能な電位を印加するために配置された電位差計と、関連する固定抵抗を経由してなされてきた。こうした調整方法は、部品自体と、各回路基板の製造過程の間電位差計を調整するために必要とされる労力のために高くつく。さらに、こうした方法は、初期調整が行われた温度でのみ正確な修正電位を生じることが多い。最後に、電位差計の設定は機械的振動によって変動しやすい。こうした利得制御回路の最も一般的な最新の例はモノリシックＩＣ技術で実現されるもので、実質上同じ温度で動作するよく整合したトランジスタを必要とする、こうした回路によく適合する。ＶＣＡの一例を図１に示す。図１に示されるＶＣＡは８つのトランジスタ・セルを含む。８つのトランジスタ・セルを持つＶＣＡは周知である。例えば、１９８２年５月２５日付のＲｏｂｅｒｔＷ．Ａｄａｍｓへの米国特許第４，３３１，９３１号と、１９８２年７月２７日付のＰａｕｌＣ．Ｂｕｆｆへの米国特許第４，３４１，９６２号を参照されたい。図１に示されるように、入力情報信号（例えば、オーディオ信号）Ｉ_inが入力端子１０に供給される。端子１０は１次対数（ｐｎｐ）トランジスタＱ₃のコレクタと１次対数（ｎｐｎ）トランジスタＱ₅のコレクタに接続される。１次真数トランジスタＱ₄およびＱ₅（それぞれｐｎｐおよびｎｐｎトランジスタ）のコレクタは接合部１２で接合され、出力電流Ｉ_outのための出力端子１４を形成する。１つの利得制御信号はＥ_cpとして正方向利得制御ポート１６に、またＥ_cnとして負方向利得制御ポート１８に供給される。対象調整信号Ｅ_symは対称ポート２２に供給される。図示されるように、正制御信号入力接点１６が１次対数トランジスタＱ₃のベースに接続される一方、負制御信号入力ターミナル１８は１次対数トランジスタＱ₅と１次真数トランジスタＱ₄のベースに接続される。各１次トランジスタＱ3、Ｑ₄、Ｑ₅およびＱ₆のエミッタは、各２次トランジスタが接続される１次トランジスタの反対の種類の導電率になるように、対応する２次トランジスタＱ₁、Ｑ₂、Ｑ₇およびＱ₈に接続される。トランジスタＱ₁およびＱ₂のベースとコレクタは一緒に結合され、同時にトランジスタＱ₇およびＱ₈ のベースとコレクタも一緒に結合される。電圧バイアス供給源Ｖ_biasがトランジスタＱ₁およびＱ₂のベース・コレクタ間とトランジスタＱ₇およびＱ₈のベース・コレクタ間に接続される。さらに、トランジスタＱ₇およびＱ₈のベースとコレクタとしはＩ_powerとして示される電流供給源に接続される。入力端子１０も演算増幅器２０の反転入力端に接続され、非反転入力はシステムのアースに、また出力はトランジスタＱ₁よびＱ₂のベースとコレクタに接続される。一般に、バイポーラ・トランジスタのベース・エミッタ電圧Ｖ_beとコレクタ電流Ｉ_cの対数関係のために、対数トランジスタは２次トランジスタのコレクタに入力電流の対数に比例する電圧信号を供給する。真数トランジスタは電圧信号の真数の関数として出力電流Ｉ_outを供給する。制御電圧Ｅ_cは対数／真数トランジスタの両方の反対の極性に印加されるので、Ｅ_cが変化すると出力電流Ｉ_outと入力電流Ｉ_inの比も変化する。対象調整信号Ｅ_symは、対象調整接点２２に供給される。利得制御回路での対数／真数トランジスタ間のベース・エミッタ電圧（Ｖ_be ）対コレクタ電流（Ｉ_c）特性の不整合のために、対称調整が必要になる。これは図１とＶＣＡの伝達関数を観察することによって見ることができる。但し、Ｉ_outはＶＣＡの出力電流、Ｉ_inはＶＣＡの入力電流、Ｅ_cpは正方向利得制御ポートに印加される電位、Ｅ_cnは負方向利得制御ポートに印加される電位、Ｅ_symは対称ポートに印加される電位、Ｉ_bは利得制御回路が利得が１になるように設定されている時の、対数／真数トランジスタの定格バイアス電流、Ｖ_T＝ｋＴ／ｑは、「熱電圧」、すなわち絶対温度に比例する(ＰＴＡＴ) 定数、Ｉ_s1〜Ｉ_s8は、対数／真数トランジスタＱ₁〜Ｑ₈の対応する飽和電流である。トランジスタのすべての個々の対数／真数の組み合わせ（Ｑ₁／Ｑ₂、Ｑ₃／Ｑ₄ 、Ｑ₅／Ｑ₆、Ｑ₇／Ｑ₈が等しくそれらのＶ_be−Ｉ_c特性に整合し、それによって、 (2) Ｉ_S1＝Ｉ_S2、Ｉ_s3＝Ｉ_s4、Ｉ_S5＝Ｉ_S6及びＩ_s7＝Ｉ_s8 となり、Ｅ_symがＥ_cpと等しく設定される場合、式（１）は、 (3) Ｉ_out＝ＧＩ_in となるが、これは出力電流が入力電流に直線的に比例する理想的な場合である。しかし、実際は、トランジスタの組み合わせ間の不整合が存在するので、電位Ｅ_sym の適切な調整なしには、出力電流は、入力電流に比例するものに加えて、２次高調波歪みと、以下のように再現される式（１）の第２項によって表される利得依存直流オフセット成分からなる。こうした歪みと利得依存オフセット成分は高音質オーディオへの適用例や、入力信号の忠実に比例する複製が望まれる他の適用例では望ましくない。出力信号のこうした望ましくない成分を完全に除去するために、Ｅ_symを適切に調整することは可能である。Ｅ_symは、式（１）の第２項がゼロになるように調整されなければならない。従って、以下であることが望ましい。この式からＥ_symを求めると、実際には、最新のＩＣ処理で達成可能なトランジスタの整合によって、望ましいＥ_symの電位とＥ_cpとの差は数ミリボルト以下であり、Ｅ_cpは通常−７００〜＋４００ミリボルトの範囲内である。従って、これら２つの電位の差を望ましい調整電位として考えるのが便利である。上記から、Ｖ_Tが絶対温度に比例するので、必要とされるＥ_adjも絶対温度に比例（ＰＴＡＴ）しなければならない。上記の式を導く際に使われる回路は説明用のものであることを留意されたい。ベース電流の影響、アーリー効果、対数／真数トランジスタの有限オーム・ベース−エミッタ抵抗による非理想的な対数適合はわかりやすくするために無視されている。米国特許第４，２３４，８０４号（Ｂｅｒｇｓｔｒｏｍ）および米国特許第４，４０３，１９９号（Ｂｌａｃｋｍｅｒ）で教示される、対数／真数トランジスタの有限オーム・ベース−エミッタ抵抗の影響を緩和するための技術は、ここで説明される本発明と完全に両立し、実際、現実の利得制御回路の動作を、図１で説明した単純な回路の理想的な動作に近づける働きをしている。同じことは、米国特許第４，４５４，４３３号（Ｗｅｌｌａｎｄ）で教示される、対数／真数トランジスタ間のアーリー効果による不整合の影響を緩和するための技術についても言える。米国特許第３，７１４，４６２号（Ｂｌａｃｋｍｅｒ）で説明されるような、４つのトランジスタだけのセルを利用する利得制御回路についても、必要とされるＥ_adjは式（７）と同じ形態であり、本発明は等しくこうした回路にも適用可能であることが容易に示される。従来技術を検討すると、各利得制御回路が作られる際に、Ｅ_adjが正電圧であるべきか、または負電圧であるべきかは必ずしも知られていない。対数トランジスタも真数トランジスタも、できる限り整合されるので、不整合はすべて予測できない無作為のものである。従って、このことが示唆するのは、正のＥ_adjを必要とする回路は負のＥ_adjを必要とするものと同数だということである。従って、Ｅ_adjの供給源は、Ｖ_be−Ｉ_cの不整合を修正するためにＥ_adjのレベルを調整するための手段だけではなく、Ｅ_adjが正または負にできるようにＥ_adjの極性を調整するための手段も含むべきである。Ｅ_adjを望ましい極性と数値に調整するための最も一般的な従来技術のアプローチを図２に示す。抵抗Ｒ₁が真数トランジスタＱ₆と対数トランジスタＱ₃のベース間に接続され、抵抗Ｒ₂がトランジスタＱ₆と電位差計Ｒ₃のワイパーの間に接続される。電位差計Ｒ₃の端は、ワイパーに可変電位を発生するために、電位Ｖ_posとＶ_neg（必ずしもそうではないが、通常は等しい反対の電圧である）の間に接続される。こうした構成部分の値は、通常、Ｒ₂の抵抗値がＲ₃の抵抗値よりはるかに大きくなるように選択され、Ｒ₁に対するＲ₂の比は、Ｒ₁にかかる電圧の範囲が、ＶＣＡの対称を正しく調整するために必要な数ミリボルトの範囲に制限されるように選択される。さらに、Ｒ₁は通常、真数トランジスタＱ₆のベース抵抗を過度に増やさないように、１００オーム未満になるように選択される。最後に、Ｅ_cpは通常非常にインピーダンスの低い電圧供給源によってドライブされる。こうした条件下で、Ｅ_sym はおよそ以下となる。但し、Ｖ_wiperはＲ₃のワイパーの電圧である。Ｒ₁に生じる正味調整電圧Ｅ_adjは以下である。対称調整は通常、ＶＣＡの電流利得が１になるように、どちらも０ボルトに設定されたＥ_cpおよびＥ_cnによって行われる。式（９）から見られるように、正方向利得制御ポート１６が負方向利得制御ポート１８と共にか、またはその代わりにＶＣＡの利得調整のために使われる場合、Ｅ_adjの電位はＥ_cpの電位が変化するに連れて望ましい値から逸脱する。これは１以外の利得での歪みとオフセット対利得性能の悪化につながる。この技術が、Ｒ₁、Ｒ₂およびＲ₃に個別の構成部分を使って実現される時、Ｅ_a _dj の電位の近似的温度補償はＲ₁に温度依存抵抗を使うことによって達成できる。（通常の場合そうであるが）Ｒ₂がＲ₁よりはるかに大きく、Ｒ₁の値が室温から摂氏１℃変化する毎に０．３３％変化する一方で、Ｒ₂の値が固定している場合、Ｅ_adjはほぼＰＴＡＴな形で変化する。もちろん、個別の抵抗がトランジスタＱ₁〜Ｑ₈と正確に同じ温度にあるようにすることは困難である。抵抗をトランジスタと一緒に同じＩＣに集積することによってこの問題は解決され得るが、一定のよく管理された温度係数を持つ集積抵抗を製造することは、現在のＩＣ技術では困難である。発明の目的本発明の主要な目的は、従来技術に関連して上記で説明した欠点を低減または実質上克服することである。本発明のもう１つの目的は、同じ集積回路構造の一部分である回路構成部分間の不整合を修正するためにウェーハ段階で調整し、構成部分があらゆる温度範囲で整合するようにすることである。また、本発明のもう１つの目的は、利得制御回路を組み込んでいる同じ集積回路上で、温度変化と無関係にトランジスタ間のＶ_be−Ｉ_c特性の不整合の適切な対称調整を行うための手段を提供することである。また、本発明のもう１つの目的は、２つの利得制御ポートを有するタイプの利得制御回路を実現し、対称調整が２つの利得制御ポートのどちらの電位によっても影響されず、どちらも利用可能であるようにすることである。また、本発明のもう１つの目的は、ＩＣ形態で実現された利得制御回路に対称調整を行う際に、ＩＣ製造技術に従って製造された、広い温度範囲にわたる抵抗の使用を開発することである。また、本発明のもう１つの目的は、利得制御回路のトランジスタ・セルの１つかそれ以上のトランジスタに調整可能な二極対称調整信号を供給し、対称調整信号の極性とレベルが、利得制御回路がウェーハとして製造される間に適当に調整できるようにし、それによって以下の製造工程でトランジスタの不整合を修正する必要を実質上除去できるようにすることである。また、本発明のもう１つの目的は、電源電圧レベルの妥当な範囲にわたって、集積回路と共に使用される絶対電源と独立して、利得制御集積回路に対称調整信号を供給することである。発明の概要本発明のこれらとそれ以外の目的は、少なくとも２つの構成部分を有するタイプの集積回路によって達成されるが、それらの各々は、集積された形態で実現される時、温度と、各構成部分に関連する少なくとも１つの物理的パラメータの関数として相互依存的に動作する。回路はさらに、集積回路内に配置された、二極補償信号を生成して、少なくとも１つの構成部分に供給し、二極補償信号のレベルと極性が集積回路の製造中に調整できるようにし、それによって２つの構成部分が相互依存的に、予想できるように一貫して、また温度変化や２つの構成部分の物理的パラメータの間の差異と無関係に動作するようにするための補償手段を含む。好適には、本集積回路は、入力信号と利得制御信号の積の関数としての出力信号を生成するための利得制御回路を含むタイプのものである。利得制御回路は、利得制御手段による信号の歪みを最小にするために、トランジスタの動作特性が同一であるように整合される必要のある少なくとも２つのトランジスタを含む。本発明によれば、本集積回路はさらに、集積回路内に配置された、トランジスタのＶ_be−Ｉ_c特性の間の何らかの不整合の関数として二つのトランジスタの間の対称調整を提供し、それによってトランジスタの動作が温度変化や利得制御信号と無関係に整合されるようにするための二極信号を生成するための手段を含む。図面の簡単な説明図１は、トランジスタの対数／真数の組み合わせを利用し、トランジスタの対称調整の必要を示す電圧制御増幅器（ＶＣＡ）タイプの、従来技術の利得制御回路の一例の略図である。図２は、図１に示され、従来技術の対称調整信号発生技術に従って変更された利得制御回路の略図である。図３は、修正電流の関数として対称調整信号を供給するための、本発明の第１の好適実施形態の略図である。図４は、対称調整信号を発生するための二極電流発生源の一般的な実現例を示す略図である。図５は、図４に示される電流発生源の実施形態の１つのより詳細な実現例を示す略図である。図６は、図４の実施形態のより詳細な実現例を示す略図である。図７は、図６の実施形態と好適実施形態のより詳細な実現例を示す略図である。図８は、補償電流の関数として対称調整信号を供給するための、本発明の第２の好適実施形態の略図である。図面の詳細な説明図面中、同じ語句と番号は同じ、または同様の部品を示すために使われる。温度や利得制御電圧と無関係に適切な対称調整を達成するための好適実施形態を図３に示す。この実施形態では、可変電流供給源Ｉ_symが真数トランジスタＱ₆ のベースに接続され、図２に示される抵抗Ｒ₂と電位差計Ｒ₃の代わりとなる。Ｉ_sym の大きさはＶ_T／Ｒに比例するが、ここでＲはＲ₁の特性に整合する特性（主として温度係数）を有する抵抗である。結果として生じる対称調整電位Ｅ_adjは、Ｉ_symがトランジスタＱ₆のベース電流よりはるかに大きい場合、およそ以下となる。こうした特性を持ち、ＩＣ形態で実現できる二極電流供給源回路を図４に示す。図４では、正電流供給源３０が接合点３４への正電流Ａを供給し、負電流供給源３２が接合点３４からの負電流Ｂを供給する。供給源３０および３２は、各々の出力がＶ_T／Ｒに比例するように設計される。従って（Ａ−Ｂ）はＶ_T／Ｒに比例し、Ａの大きさはＢの大きさより大きい（Ａ＞Ｂ）か、またはＡの大きさはＢの大きさより小さい（Ａ＜Ｂ）かどちらかである。Ａ−Ｂの正確な数値はＩ_sym であり、上記で説明したように、Ｉ_symはＶ_T／Ｒに比例するが、ここでＲは図２のＲ₁の特性に整合する特性（主として温度係数）を有する抵抗である。絶対温度に比例する電流を供給するための既知の単極電流供給源の一例を図５に示す。図５では、１組のｎｐｎトランジスタＱ₁およびＱ₂が、トランジスタＱ₂のコレクタが入力電流Ｉ_inを受け取る一方で、トランジスタＱ₁のコレクタが出力電流Ｉ_outを供給するように、接続される。トランジスタＱ₂のコレクタとベースは一緒に、そしてトランジスタＱ₁のベースに接続され、その接合点の電圧がＶ３として定義される。トランジスタＱ₃およびＱ₄も提供され、トランジスタＱ₃のコレクタとベースがそれぞれトランジスタＱ₄のベースとコレクタに接続され、トランジスタＱ₃のエミッタが抵抗Ｒを通じてシステムのアースに接続され、トランジスタＱ₄のエミッタがシステムのアースに接続される。トランジスタＱ₁のエミッタがトランジスタＱ₃のコレクタに接続され、トランジスタＱ₂のエミッタがトランジスタＱ₄のコレクタに接続される。トランジスタＱ₁のエミッタ、トランジスタＱ₄のベースおよびトランジスタＱ₃のコレクタの接合点の電圧をＶ２と定義し、トランジスタＱ₂のエミッタ、トランジスタＱ₃のベースおよびトランジスタＱ₄のコレクタの接合点の電圧をＶ１と定義する。トランジスタＱ₁、Ｑ₂およびＱ₄が同一の特性（飽和電流Ｉ_sを含む）を有し、トランジスタＱ₃も同様であるが、そのエミッタ・エリアは他の３つのＡ倍であると仮定し、ベース電流を無視すると、図５の検討から以下が成り立つ。初めの２つの式を第３の式に代入すると、となり、これをＩ_out、について解くと、以下となる。上記の分析で、ベース電流を無視するという仮定は、Ｉ_inの大きさがＩ_outの大きさと同じ程度である場合に有効であることに留意されたい。また、トランジスタ間のわずかな不整合が定数Ａの値をわずかに変化させる影響を有することにも留意されたい。Ｉ_symは双方向または二極でなければならないので、図５に示されるような電流供給源は、図３のＩ_symの要求を満足しない。すなわち、必要とされる調整電位Ｅ_adjは正または負であるので、Ｉ_symは電流の正・負両方の値に調整できなければならない。図６は、８つのトランジスタ・セルからなる利得制御回路に関連するすべての要求を満たす実施形態を示す。図６を参照すると、電流供給源は正電圧レールＶ_posと負電圧レールＶ_negを含む。正電圧レールＶ_posは抵抗Ｒ₃を通じてｐｎｐトランジスタＱ₁₅のエミッタに、また直接ｐｎｐトランジスタＱ₁₆のエミッタに接統される。トランジスタＱ₁₅のベースとコレクタは、それぞれトランジスタＱ₁₆のコレクタとベースに接続される。トランジスタＱ₁₆のベースとトランジスタＱ₁₅のコレクタはｐｎｐトランジスタＱ₁₃のエミッタに接続され、トランジスタＱ₁₅のベースとトランジスタＱ₁₆のコレクタはｐｎｐトランジスタＱ₁₄のエミッタに接続される。トランジスタＱ₁₄のベースとコレクタはトランジスタＱ₁₃のベースに接続され、トランジスタＱ₁₃のコレクタは電流Ｉ₁₃を供給する。トランジスタＱ₉およびＱ₁₀（トランジスタＱ₁₅およびＱ₁₆に対応する）、トランジスタＱ₁₁およびＱ₁₂（トランジスタＱ₁₃およびＱ₁₄に対応する）および抵抗Ｒ₂（抵抗Ｒ₃に対応する）を含む電流供給源の残りの部分は、電流Ｉ₁₁を供給するように、説明された範囲の回路を複製する。Ｉ_symは電流Ｉ₁₃とＩ₁₁の差として形成される。抵抗Ｒ₄はトランジスタＱ₁₂とＱ₁₄のコレクタの間に提供される。この回路では、抵抗Ｒ₄は、トランジスタＱ₁₀、Ｑ₁₂、Ｑ₁₄およびＱ₁₆を流れる電流（図７の回路のＩ_inに対応する）をおよそ以下の値に設定する。ここでＶ_beはＱ₁₆、Ｑ₁₄、Ｑ₁₂およびＱ₁₀のベース−エミッタ順方向電圧を表し、約０．７Ｖに等しい。この電流は、上記で述べたように、それがＩ₁₃およびＩ₁₁ の望ましい範囲と同じ程度の大きさとなり、ベース電流の影響を最小にするように選択される。従って、トランジスタＱ₁₁およびＱ₁₃のコレクタ電流は、（図６に関する上記の分析と同様の分析から）以下となる。従って、Ｉ_symは、となり、従って、調整電位Ｅ_adjは、以下となる。抵抗Ｒ₁、Ｒ₂およびＲ₃が同じタイプのもので、同様の温度係数を示す場合、調整電位は望ましいようにＰＴＡＴであり、どちらの調整ポートの電位とも、トランジスタＱ₁₁およびＱ₁₃のアーリー効果が無視できる程度に無関係である。電位は、当業技術分野で知られている何らかの普通の技術を使う、抵抗Ｒ₂またはＲ₃ の微調整によって調整できる。ここでも、抵抗Ｒ₁は、トランジスタＱ₆のベース抵抗を大きく増加させることを避けるために、通常１００オーム未満になるように選択される。図７は、カスコード・トランジスタＱ₁₇およびＱ₁₈がトランジスタＱ₁₃およびＱ₁₄と直列に加えられた（ｐｎｐトランジスタＱ₁₇およびＱ₁₈のエミッタはそれぞれトランジスタＱ₁₃およびＱ₁₄のコレクタに接続され、トランジスタＱ₁₇およびＱ₁₈のベースはお互いに、またトランジスタＱ₁₈のコレクタに接続され、トランジスタＱ₁₇およびＱ₁₈のコレクタは、それぞれ電流供給源の出力と抵抗Ｒ₄に接続される）、ＶＣＡと共に使う電流供給源の好適実施形態を示す。同様に、カスコード・トランジスタＱ₁₉およびＱ₂₀がトランジスタＱ₁₁およびＱ₁₂と直列に加えられる（ｐｎｐトランジスタＱ₁₉およびＱ₂₀のエミッタはそれぞれトランジスタＱ₁₁およびＱ₁₂のコレクタに接続され、トランジスタＱ₁₉およびＱ₂₀のベースはお互いに、またトランジスタＱ₂₀のコレクタに接続され、トランジスタＱ₁₉ およびＱ₂₀のコレクタは電流供給源の出力と抵抗Ｒ₄に接続される）。カスコード・トランジスタＱ₁₇およびＱ₁₈は、当業技術分野で周知のように、上側の電流供給源の出力インピーダンスを増大させる働きをする。トランジスタＱ₁₉およびＱ₂₀は下側の電流供給源についてこの機能を果たす。これはトランジスタへのアーリー効果の影響を最小にし、Ｅ_cpの電位の変化と無関係であることについて、回路がより理想的に機能するようにする。本回路はまた、単一の抵抗Ｒ₃だけが調整の必要があるように設計される。この抵抗は通常、基本的に開回路である最大値と、Ｒ₂／２である最小値の間で調整される。このことから調整電位の範囲は以下となる。ダイオード接続トランジスタＱ₂₁が加えられ、Ｒ₃が開回路になっている時、トランジスタＱ₁₅のエミッタが浮くのを防止する。このことは、こうした条件下ではＩ₁₇が無視できる程度に小さい（本質的にトランジスタＱ₁₆のベース電流と等しい）が、正常な回路の動作を妨害しないことを確保する。図７に示される電流供給源の代わりともう１つの好適実施形態を図８に示す。図８では、ＰＮＰトランジスタＱ₁₃〜Ｑ₁₈と抵抗Ｒ₃が図７の対応する構成部分と同様に機能し、以下の電流を生成する。抵抗Ｒ₄とダイオード接続トランジスタＱ₂₁も図７の対応するものと同様に機能する。ＰＮＰトランジスタＱ₉〜Ｑ₁₂、Ｑ₁₇およびＱ₁₈とダイオード接続トランジスタＱ₂₂は抵抗Ｒ₂およびＲ₅と共に（すべて図８の右側に示される）、トランジスタＱ₁₃〜Ｑ₁₈およびＱ₂₁と抵抗Ｒ₃およびＲ₄（すべて図８の左側に示される）によって形成される回路と同一の回路を形成し、以下の電流を生成する。トランジスタＱ₂₃およびＱ₂₄は最も単純な形態の電流ミラー回路を形成するが、これは２つのＮＰＮトランジスタとして形成され、ＮＰＮトランジスタＱ₂₃はそのベースとトランジスタＱ₁₇のコレクタに接続されたコレクタと、負電圧レールＶ_NEGに接続されたエミッタを有する。ＮＰＮトランジスタＱ₂₄は、負電圧レールＶ_NEGに接続されたエミッタと、トランジスタＱ₂₃に接続されたベースと、（図８の左側に示された回路部分の）トランジスタＱ₁₇と、対称調整接点２２に接続されたコレクタを有する。ＮＰＮトランジスタＱ₂₃およびＱ₂₄が簡単な電流ミラーを形成するが、当業技術分野に熟練した者には、他のタイプの電流ミラーが使用できることが明らかであろう。電流ミラーは、電流Ｉ₁₁を複製する働きをする。この電流は、図７の対応する電流と同じ機能を果たす。動作の際、（電流ミラーによってＩ₁₁と同一である）Ｉ_11AがＩ₁₃より小さい時、Ｉ_symは正極性であり、図８に示す方向に流れる。Ｉ_11A（およびＩ₁₁）がＩ₁₃ より大きい場合、Ｉ_symは負極性であり、図８に示すのと反対の方向に流れる。図８の実施形態では、ＰＴＡＴ電流供給源は同じ極性のデバイスによって実現され、図７のＰＴＡＴ電流供給源と同じ基準電圧（この場合、Ｖ_pos）と関係づけられる。電流ミラーが逆極性電流Ｉ₁₁を生成するために使われ、それによって修正電流Ｉ_symの二極的性質が実現できる。電流ミラーの追加によって、図８を実現するためには図７を実現するよりもわずかに多くの構成部分しか使わないが、それが好適であるいくつかの場合がある。最も普通に利用可能な接合分離バイポーラＩＣプロセスでは、縦形ＮＰＮトランジスタは広い範囲の動作電流にわたって高い共通ベース電流利得を示すが、横形ＰＮＰトランジスタの電流利得は通常はるかに小さく、数十マイクロアンペアを超えるコレクタ電流まで急速に低下する。この理由から、両方のＰＴＡＴ電流供給源をＮＰＮトランジスタで実現すること（図８に示されるものとは逆の組み合わせ）が望ましい。図８の回路が好適であるもう１つの場合は、「ツェナー・ザッピング」として知られるウェーハ段階の微調整方法がＲ₂およびＲ₃を調整するために使われる時である。この技術は、ウェーハの試験の際にツェナー・ダイオードを通じて短時間高いレベルの電流を通過させることによって構成部分間の選択された接続を作り出す必要がある。この方法は、選択的に短絡される各ツェナー・ダイオードの両端に取り付けられるプローブ・チップのための金属製の結線（パッド）を必要とする。両方のＰＴＡＴ電流供給源を図８のように同じ基準電圧に取り付けることによって、基準電圧ノードが行われるべきすべての接続端の１つとして機能できるようになるが、これは必要とされる金型の面積を小さくする。さらに、すべての選択された結線の初期状態が本質的に開回路であるので、Ｒ₂およびＲ₃は何らかの微調整がなされる前は開回路である。従って、微調整されない形のデバイスは、単に微調整の手順を省略することによって最小の試験時間で製造できる。これは、Ｒ₃の選択的接続を提供するために、そうでなければ必要とされないプローブ・パッドがＶ_NEGに追加されなければならない図７の回路とは対照的である。図４〜図８に示される補償回路は、同じ集積回路構造の一部分であり、動作上の目的のために全温度範囲で整合されなければならない回路構成部分の動作の不整合をウェーハ段階で調整するための容易な方法を提供する。より詳細には、電流供給源Ｉ_symは、利得制御回路を組み込んだ同じ集積回路上で、温度変化と無関係に、トランジスタのＶ_be−Ｉ_c特性の不整合を調整するための適切な対称調整を行うための手段を提供する。開示された実施形態は、２つの利得制御端子を有するタイプの利得制御回路を実現し、対称調整が２つの利得制御端子どちらの電位にも影響されず、それらを両方とも利用可能にする方法を提供する。このアプローチは、ＩＣとして実現された電圧調整増幅器のほぼ温度に依存する対称調整を提供する際に、広い温度範囲にわたって、容易に利用できるＩＣ製造技術に従って製造される抵抗が使用できるようにする。本補償手段は図１と関連して示され説明されるタイプのＶＣＡに関連して説明されたが、本発明はＩＣ形態で製造される他のタイプの回路と共に利用でき、２つのＦｒｅｙの特許、米国特許第４，５６０，９４７号および第４，８２３，０９３号に示されるような、他のタイプのＶＣＡと共に使用できることに留意されたい。さらに、対称微調整回路がトランジスタＱ₆のベースに接続されているのは、図示されるＶＣＡ回路に関する１つの実現形態に過ぎないことを理解されたい。対称微調整回路は４つの１次対数または真数トランジスタ（Ｑ₃、Ｑ₄、Ｑ₅ およびＱ₆）のベースのいずれかに容易に接続でき、同一の結果を生じる。対称調整装置がトランジスタＱ₃のベースに接続される場合、Ｅ_cpはトランジスタＱ₆ のベースに印加される。対称調整回路がトランジスタＱ₄のベースに接続される場合、Ｒ₁はトランジスタＱ₄およびＱ₅のベース間に接続され、Ｅ_cnはトランジスタＱ₅のベースに印加され、Ｅ_cpはトランジスタＱ₃およびＱ₆のベースに印加される。同様に、対称調整回路がトランジスタＱ₅のベースに接続される場合、Ｒ₁はここでもトランジスタＱ₄およびＱ₅のベース間に接続され、Ｅ_cnはトランジスタＱ₄のベースに印加され、Ｅ_cpはトランジスタＱ₃およびＱ₆のベースに印加される。これはここで説明されたすべての対称調整技術について言える。ある種の変更は、ここに含まれる発明の範囲から逸脱することなく上記の装置になされ得るので、上記の説明に含まれ、または添付の図面に示されるすべての内容は、例示的であって制限的ではない意味に解釈されることが意図される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．集積回路であって、集積形態で実現される時、各々が温度と、各構成部分に関連する少なくとも１つの物理的パラメータの関数として相互依存的に動作する少なくとも２つの構成部分と、前記集積回路内に配置された、調整可能な二極補償信号を生成し、少なくとも１つの前記構成部分に供給して、前記補償信号のレベルと極性が集積回路の製造中に調整できるようにし、それによって前記２つの構成部分が予想できるように一貫して、また温度変化や２つの構成部分の物理的パラメータの間の差異と無関係に動作するようにするための補償手段とを含む集積回路。２．前記２つの構成部分がトランジスタであり、前記トランジスタが絶対温度の関数として相互依存的に動作する、請求項１に記載の集積回路。３．前記物理的パラメータが前記トランジスタの各々のベース・エミッタ電圧（Ｖ_be）対コレクタ電流（Ｉ_c）特性である、請求項２に記載の集積回路。４．前記調整可能な二極補償信号を生成し供給するための前記補償手段が、絶対温度の関数として前記調整可能な二極補償信号を生成するための手段を含む、請求項１に記載の集積回路。５．前記調整可能な二極補償信号を生成し供給するための前記手段が、調整可能な二極電流を生成し供給するための手段を含む、請求項４に記載の集積回路。６．前記調整可能な二極電流を生成し供給するための前記手段が、前記集積回路内に配置された少なくとも１つのトランジスタを含み、前記二極電流が前記トランジスタのエミッタ・エリアの関数である、請求項５に記載の集積回路。７．前記集積回路が、前記構成部分の１つに接続され、決定可能な温度係数を伴う所定の抵抗値を有する抵抗エレメントを含み、二極電流を生成するための前記手段が（Ｖ_T／Ｒ）ｌｎＡの関数として前記修正電流を供給し、その際Ｖ_rは絶対温度に比例する電圧であり、Ｒは前記抵抗エレメントの温度係数に整合した温度係数特性を有する抵抗を表し、Ａは前記トランジスタのエミッタ・エリアである、請求項６に記載の集積回路。８．前記調整可能な二極電流を生成し供給するための前記手段が、少なくとも２つのトランジスタを含み、１つが前記調整可能な二極電流の各極性のためであり、前記二極電流のレベルと極性が前記２つのトランジスタのエミッタ・エリアの関数である、請求項６に記載の集積回路。９．前記調整可能な二極電流を生成し供給するための前記手段が、少なくとも４つのトランジスタを含み、前記トランジスタのうちの３つが同一の動作特性を有し、前記４つめのトランジスタが前記３つのトランジスタと同一であるが、エミッタ・エリアが他の３つのトランジスタのエミッタエリアよりＡ倍大きい、請求項５に記載の集積回路。１０．前記調整可能な二極電流を生成し供給するための前記手段が、［(Ｒ₂−Ｒ₃ )／Ｒ₂Ｒ₃］Ｖ_TｌｎＡの関数として前記調整可能な二極電流を生成するための手段を含み、その際Ｒ₂およびＲ₃は、対応する抵抗値を有し、各々が前記集積回路の製造中に調整可能である抵抗エレメントであり、Ｖ_Tは絶対温度に比例する電圧であり、Ａは前記トランジスタのエミッタ・エリアである、請求項５に記載の集積回路。１１．前記調整可能な二極電流を生成し供給するための前記手段が、正電流として前記調整可能な二極電流を生成するための正電流手段、負電流として前記調整可能な二極電流を生成するための負電流手段および前記正負電流を合計するための合計手段を含む、請求項５に記載の集積回路。１２．前記正電流手段と負電流手段の各々が、対応する正負電流を調整するための手段を含む、請求項１１に記載の集積回路。１３．前記正負電流手段の各々が、少なくとも４つのトランジスタを含み、前記トランジスタのうちの３つが同一の動作特性を有し、前記４つめのトランジスタは前記３つのトランジスタの各々と同一であるが、他の３つのトランジスタの各々のエミッタ・エリアよりＡ倍大きいエミッタ・エリアを含む、請求項１２に記載の集積回路。１４．前記正電流手段と負電流手段の各々の出力インピーダンスを増大するための手段をさらに含む、請求項１１に記載の集積回路。１５．前記正電流手段と負電流手段の各々の出力インピーダンスを増大するための前記手段が、１組のカスコード・トランジスタを含む、請求項１４に記載の集積回路。１６．前記電流手段の１つが、（ａ）電流信号を生成するための手段と、（ｂ）前記電流信号に反応して前記調整可能な二極電流を生成するための電流ミラーとを含む、請求項１１に記載の集積回路。１７．集積回路であって、利得制御手段と動作温度の変化による信号歪みを最小にするために、トランジスタの動作特性が同一になるように対照的に整合される必要のある少なくとも２つのトランジスタを含む、入力信号と利得制御信号の関数として出力信号を生成するための利得制御手段と、前記集積回路内に配置された、前記トランジスタ間の何らかの不整合の関数として、前記２つのトランジスタ間の対称調整を提供し、前記二極信号のレベルと極性が集積回路の製造中に調整でき、それによって前記２つのトランジスタが、予想できるように一貫して、また温度変化や前記利得制御信号と実質上無関係に動作するようにするための手段と、を含む集積回路。１８．前記利得制御手段が、入力信号の対数関数として第１信号を生成するための手段と、利得制御信号と第１信号の真数関数として出力信号を生成するための手段とを含む、請求項１７に記載の集積回路。１９．二極対称調整信号を生成するための前記手段が、二極電流を生成するための手段を含む、請求項１７に記載の集積回路。２０．前記二極電流を生成するための前記手段が、前記集積回路内に配置された少なくとも１つのトランジスタを含み、前記二極電流が前記トランジスタのエミッタ・エリアの関数である、請求項１９に記載の集積回路。２１．前記集積回路が、前記トランジスタの少なくとも１つに接続され、温度係数を伴う所定の抵抗値を有する抵抗エレメントを含み、前記二極電流を生成するための前記手段が、（Ｖ_T／Ｒ）ｌｎＡの関数として前記二極電流を供給し、その際Ｖ_Tは絶対温度に比例する電圧であり、Ｒは、前記抵抗エレメントの温度係数と整合する温度係数特性を有する抵抗を表し、Ａは前記トランジスタのエミッタ・エリアである、請求項２０に記載の集積回路。２２．前記二極電流を生成するための前記手段が、前記集積回路内に配置された少なくとも４つのトランジスタを含み、その際前記トランジスタのうちの３つが同一の動作特性を有し、前記４つめのトランジスタは前記３つのトランジスタと同一であるが、他の３つのトランジスタの各々のエミッタ・エリアよりＡ倍大きいエミッタ・エリアを有する、請求項２０に記載の集積回路。２３．前記二極電流を生成するための前記手段が、少なくとも２つのトランジスタを含み、１つが二極電流の各極性のためであり、その際二極電流のレベルと極性が、前記二極電流を生成するための前記手段の前記２つのトランジスタのエミッタ・エリアの関数である、請求項１９に記載の集積回路。２４．前記二極電流を生成するための前記手段が、［(Ｒ₂−Ｒ₃)／Ｒ₂Ｒ₃］Ｖ_T ｌｎＡの関数として前記二極電流を生成するための手段を含み、その際Ｒ₂およびＲ₃は対応する抵抗値を有し、各々が前記集積回路の製造中に調整可能な抵抗エレメントであり、Ｖ_Tは絶対温度に比例する電圧であり、Ａは前記トランジスタのエミッタ・エリアである、請求項１９に記載の集積回路。２５．前記二極電流を生成するための前記手段が、正電流として前記修正電流を生成するための正電流手段、負電流として前記電流を生成するための負電流手段および前記正負電流を合計するための手段を含む、請求項１９に記載の集積回路。２６．前記正電流手段と前記負電流手段の各々が対応する正負電流を調整するための手段を含む、請求項２５に記載の集積回路。２７．前記正負電流手段の各々が前記集積回路内に配置され、少なくとも４つのトランジスタを含み、その際、前記トランジスタのうちの３つが同一の動作特性を有し、前記４つめのトランジスタは前記３つのトランジスタの各々と同一であるが、他の３つのトランジスタの各々のエミッタ・エリアのＡ倍大きいエミッタ・エリアを含む、請求項２６に記載の集積回路。２８．前記集積回路内に配置された、前記正電流手段と負電流手段の各々の出力インピーダンスを増大するための手段をさらに含む、請求項２５に記載の集積回路。２９．前記正電流手段と負電流手段の各々の出力インピーダンスを増大するための前記手段が、１組のカスコード・トランジスタを含む、請求項２８に記載の集積回路。３０．前記電流手段の１つが、（ａ）電流信号を生成するための手段と、（ｂ）前記電流信号に反応して前記調整可能な二極電流を生成するための電流ミラーとを含む、請求項２５に記載の集積回路。