JP4066127B2 - 半導体装置及びその製造方法、回路基板並びに電子機器。 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器。 Download PDFInfo
- Publication number
- JP4066127B2 JP4066127B2 JP2000608437A JP2000608437A JP4066127B2 JP 4066127 B2 JP4066127 B2 JP 4066127B2 JP 2000608437 A JP2000608437 A JP 2000608437A JP 2000608437 A JP2000608437 A JP 2000608437A JP 4066127 B2 JP4066127 B2 JP 4066127B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- bent portion
- wiring pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 357
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 239000000758 substrate Substances 0.000 claims description 319
- 239000011888 foil Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 54
- 239000000853 adhesive Substances 0.000 claims description 44
- 230000001070 adhesive effect Effects 0.000 claims description 44
- 238000005452 bending Methods 0.000 claims description 29
- 239000011358 absorbing material Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 52
- 239000011347 resin Substances 0.000 description 47
- 229920005989 resin Polymers 0.000 description 47
- 239000000126 substance Substances 0.000 description 33
- 230000035882 stress Effects 0.000 description 32
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0382—Continuously deformed conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器に関する。
[背景技術]
小型の半導体装置のうち、CSP(Chip Size/Scale Package)やBGA(Ball Grid Array)型パッケージのように、ハンダボールが外部端子として使用されるものがある。
ハンダボールは、配線基板基板に位置合わせして搭載され、リフロー工程で溶融されて配線パターンに接合され、その後洗浄されていた。そのため、高額なボールマウンタ設備、リフロー設備及び洗浄設備が必要であった。しかも、リフロー工程で熱ストレスが加わり、洗浄工程で溶剤のストレスが加わるので、パッケージへのダメージがあった。
[発明の開示]
本発明は、この問題点を解決するものであり、その目的は、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくす配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器を提供することにある。
(1)本発明に係る配線基板は、開口部が形成された基板と、
屈曲部を有する配線パターンと、
を有し、
前記開口部と前記屈曲部とが平面的に重なるように、前記基板の一方の面に前記配線パターンが形成されてなり、
前記屈曲部の内部には応力吸収材料が充填されてなる。
本発明によれば、配線パターンの一部が開口部に入り込む。この屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、応力吸収材料によって、屈曲部に加えられた応力が吸収される。
(2)この配線基板において、
前記屈曲部は、前記基板の前記他方の面から突出しない高さで形成されていてもよい。
(3)この配線基板において、
前記屈曲部は、前記基板の前記他方の面から突出して突起部を構成してもよい。
本発明によれば、配線パターンの一部が開口部に入り込んで、屈曲部が、基板の反対側の面から突出する。この屈曲部は、半導体装置などの外部端子として使用することができるので、ハンダボールななくすことができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(4)この配線基板において、
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材が設けられていてもよい。
これによれば、保護部材によって屈曲部が保護されて変形が防止される。この配線基板を使用した半導体装置などは、保護部材を剥離してから、回路基板に実装することができる。
(5)この配線基板において、
前記基板と前記配線パターンとの間に接着剤が介在してもよい。
これによれば、屈曲部に加えられた応力を、接着剤によって吸収することができる。
(6)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなるものであってもよい。
(7)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなるものであってもよい。
(8)この配線基板において、
前記配線パターンの前記屈曲部の先端部は、破断されて形成されていてもよい。
このように、屈曲部は、先端部が破断されていても、配線パターンと電気的に接続されているので、外部端子として使用することができる。
(9)この配線基板において、
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端してもよい。
このように、屈曲部の先端部は、基板に支持されていなくても、配線パターンと電気的に接続されているので、外部端子として使用することができる。
(10)この配線基板において、
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されていてもよい。
(11)本発明に係る配線基板は、開口部が形成された基板と、
前記基板の一方の面に形成され、前記一方の面から前記開口部の上方に突出して曲がっている屈曲部を有する配線パターンと、
を含む。
本発明によれば、配線パターンの一部が突出してなる屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(12)この配線基板において、
前記基板と前記配線パターンとの間に接着剤が介在してもよい。
これによれば、屈曲部に加えられた応力を、接着剤によって吸収することができる。
(13)この配線基板において、
前記配線パターンの前記屈曲部の凹面にて形成される凹部に樹脂が充填されてもよい。
これによれば、凹部に充填される樹脂によって屈曲部の形状が維持されるとともに、屈曲部に加えられる応力を樹脂によって吸収することができる。
(14)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなるものであってもよい。
(15)この配線基板において、
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなるものであってもよい。
(16)この配線基板において、
前記配線パターンの前記屈曲部の先端部は、破断されて形成されてもよい。
このように、屈曲部は、先端部が破断されていても、配線パターンと電気的に接続されているので、外部端子として使用することができる。
(17)この配線基板において、
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端してもよい。
このように、屈曲部の先端部は、基板に支持されていなくても、配線パターンと電気的に接続されているので、外部端子として使用することができる。
(18)この配線基板において、
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されてもよい。
(19)本発明に係る配線基板は、開口部が形成された基板と、
屈曲部を有する配線パターンと、
を有し、
前記開口部と前記屈曲部とが平面的に重なるように、前記基板の一方の面に前記配線パターンが形成されてなり、
前記屈曲部の凹部側に、前記開口部を封止する封止材が設けられてなる。
本発明によれば、屈曲部の凹部側も、封止材を介して電気的な接続領域として使用することができる。
(20)この配線基板において、
前記封止材は、導電性物質からなり、前記屈曲部の内部に充填されていてもよい。
これによれば、屈曲部の内面に対して、導電性物質を介して電気的な接続を図ることができる。
(21)この配線基板において、
前記屈曲部の内部に絶縁性樹脂が充填され、
前記封止材は、導電性物質からなり、前記絶縁性樹脂上に設けられていてもよい。
これによれば、絶縁性樹脂上において、導電性物質を介して配線パターンとの電気的な接続を図ることができる。
(22)この配線基板において、
前記封止材は、前記屈曲部の内部を中空にして、前記凹部上から前記配線パターンに至るように設けられていてもよい。
これによれば、屈曲部が変形しやすいので、屈曲部による応力の吸収が可能である。
(23)本発明に係る配線基板は、開口部が形成された基板と、
前記基板の一方の面に形成され、前記一方の面から前記開口部の上方に突出して曲がっている屈曲部を有する配線パターンと、
を有し、
前記基板の前記開口部及び前記屈曲部の内部に、前記開口部を封止する封止材が充填されてなる。
本発明によれば、屈曲部の凹部側も、封止材を介して電気的な接続領域として使用することができる。
(24)本発明に係る接続基板は、基板に配線パターンが形成されてなる複数の配線基板を含み、
前記複数の配線基板のうち少なくとも1つの配線基板の前記配線パターンには屈曲部が形成されてなり、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とが接続されてなる。
本発明によれば、複数の配線基板の配線パターンを、屈曲部の高さを利用して、ショートが生じることなく接続できる。
(25)この接続基板において、
前記屈曲部が形成された前記配線基板の前記基板は、開口部が形成されてなり、
前記屈曲部は、前記開口部と平面的に重なる位置に形成されてもよい。
(26)この接続基板において、
前記屈曲部が形成された前記配線パターンは、前記基板の一方の面に形成され、
前記屈曲部は、前記一方の面から前記開口部の上方に突出して形成されてもよい。
(27)この接続基板において、
前記屈曲部が形成された前記配線パターンは、前記基板の一方の面に形成され、
前記屈曲部は、前記基板の他方の面に向けて前記開口部内に形成されてもよい。
(28)この接続基板において、
前記配線パターンと前記屈曲部とは、それぞれの材料の拡散によって接続されてもよい。
(29)この接続基板において、
前記配線パターンと前記屈曲部とは、導電性部材によって接続されてもよい。
(30)本発明に係る接続基板は、基板に配線パターンが形成されてなる複数の配線基板を含み、
前記複数の配線基板のうち少なくとも1つの配線基板において、前記基板には開口部が形成され、前記配線パターンには屈曲部が形成され、前記開口部と前記屈曲部とが平面的に重なるように、前記基板の一方の面に前記配線パターンが形成され、前記屈曲部の凹部側に導電性物質が設けられてなり、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とが接続されてなる。
本発明によれば、複数の配線基板の配線パターンを、屈曲部の高さを利用して、ショートが生じることなく接続できる。また、本発明によれば、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(31)この接続基板において、
前記導電性物質は、前記屈曲部の内部に充填されていてもよい。
これによれば、屈曲部の内面に対して、導電性物質を介して電気的な接続を図ることができる。
(32)この接続基板において、
前記屈曲部の内部に絶縁性樹脂が充填され、
前記導電性物質は、前記絶縁性樹脂上から前記配線パターンに至るように設けられていてもよい。
これによれば、絶縁性樹脂上において、導電性物質を介して配線パターンとの電気的な接続を図ることができる。
(33)この接続基板において、
前記導電性物質は、前記屈曲部の内部を中空にして、前記凹部上から前記配線パターンに至るように設けられていてもよい。
これによれば、屈曲部が変形しやすいので、屈曲部による応力の吸収が可能である。
(34)本発明に係る接続基板は、基板に配線パターンが形成されてなる複数の配線基板を含み、
前記複数の配線基板のうち少なくとも1つの配線基板において、前記基板には開口部が形成され、前記配線パターンは前記基板の一方の面に形成されているとともに、前記一方の面から前記開口部の上方に突出して曲がっている屈曲部を有し、前記基板の前記開口部及び前記屈曲部の内部に、導電性物質が充填されてなり、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とが接続されてなる。
本発明によれば、複数の配線基板の配線パターンを、屈曲部の高さを利用して、ショートが生じることなく接続できる。また、本発明によれば、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(35)本発明に係る半導体装置は、上記配線基板と、
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む。
本発明によれば、配線パターンの一部が開口部に入り込む。この屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(36)この半導体装置において、
前記半導体チップは、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記基板にボンディングされてもよい。
(37)この半導体装置において、
前記異方性導電材料の一部が、請求項1記載の前記屈曲部に充填された前記応力吸収材料であってもよい。
これによれば、異方性導電材料によって屈曲部の変形を許容するので、屈曲部に加えられた応力が吸収される。
(38)この半導体装置において、
前記開口部は、前記基板における前記半導体チップの搭載領域内及び搭載領域外の少なくともいずれか一方に形成されてもよい。
この半導体装置は、基板における半導体チップの搭載領域内に外部端子としての屈曲部が形成されるときには、Fan−In型の半導体装置となり、基板における半導体チップの搭載領域内及び搭載領域外に外部端子としての屈曲部が形成されるときには、Fan−In/Out型の半導体装置となり、基板における半導体チップの搭載領域外に外部端子としての屈曲部が形成されるときには、Fan−Out型の半導体装置となる。
(39)この半導体装置において、
複数の前記半導体チップを有し、
前記基板は、一部が曲げられて、前記複数の半導体チップが積み重ねられてもよい。
これは、マルチチップパッケージの半導体装置である。
(40)この半導体装置において、
前記開口部は、前記基板における前記半導体チップの搭載領域外に形成され、
前記基板は一部が曲げられ、前記基板における前記半導体チップの搭載領域を除く部分と前記半導体チップとが接着されてもよい。
本発明によれば、配線パターンの一部が突出してなる屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
これによれば、外部端子となる屈曲部が、半導体チップの搭載領域外に形成されるので、半導体チップと基板との熱膨張係数の差によって生じる応力の影響を、屈曲部が受けないようになっている。また、基板が曲げられるので半導体装置が小型化される。
(41)本発明に係る半導体装置は、上記配線基板と、
前記配線基板に搭載された少なくとも一つの半導体チップと、
を含む。
本発明によれば、上述した配線基板の効果を達成する。
(42)この半導体装置において、
前記半導体チップは、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記基板にボンディングされてもよい。
(43)この半導体装置において、
前記異方性導電材料の一部が、前記屈曲部に充填されてもよい。
(44)この半導体装置において、
前記開口部は、前記基板における前記半導体チップの搭載領域内及び搭載領域外の少なくともいずれか一方に形成されてもよい。
この半導体装置は、基板における半導体チップの搭載領域内に外部端子としての屈曲部が形成されるときには、Fan−In型の半導体装置となり、基板における半導体チップの搭載領域内及び搭載領域外に外部端子としての屈曲部が形成されるときには、Fan−In/Out型の半導体装置となり、基板における半導体チップの搭載領域外に外部端子としての屈曲部が形成されるときには、Fan−Out型の半導体装置となる。
(45)この半導体装置において、
複数の前記半導体チップを有し、
前記基板は、一部が曲げられて、前記複数の半導体チップが積み重ねられてもよい。
これは、マルチチップパッケージの半導体装置である。
(46)この半導体装置において、
前記開口部は、前記基板における前記半導体チップの搭載領域外に形成され、
前記基板は一部が曲げられ、前記基板における前記半導体チップの搭載領域を除く部分と前記半導体チップとが接着されてもよい。
これによれば、外部端子となる屈曲部が、半導体チップの搭載領域外に形成されるので、半導体チップと基板との熱膨張係数の差によって生じる応力の影響を、屈曲部が受けないようになっている。また、基板が曲げられるので半導体装置が小型化される。
(47)本発明に係る半導体装置は、上記配線基板と、
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む。
本発明によれば、屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明によれば、配線基板の屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(48)本発明に係る半導体装置は、上記配線基板と、
前記配線基板の前記基板に搭載された少なくとも一つの半導体チップと、
を含む半導体装置。
本発明によれば、屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明によれば、配線基板の屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(49)本発明に係る回路基板には、上記半導体装置が搭載されている。
(50)本発明に係る回路基板には、上記半導体装置が搭載されている。
(51)本発明に係る回路基板には、上記半導体装置が搭載されている。
(52)本発明に係る回路基板には、上記半導体装置が搭載されている。
(53)本発明に係る電子機器は、上記半導体装置を備える。
(54)本発明に係る電子機器は、上記半導体装置を備える。
(55)本発明に係る電子機器は、上記半導体装置を備える。
(56)本発明に係る電子機器は、上記半導体装置を備える。
(57)本発明に係る配線基板の製造方法は、基板の開口部上を通って一方の面に形成された導電箔の一部を、他方の面の方向に向けて前記開口部内に曲げて屈曲部を形成する工程と、
前記屈曲部内に、応力吸収材料を充填する工程と、
を含む。
本発明によれば、導電箔の一部が開口部に入り込む。屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、応力吸収材料によって、屈曲部に加えられた応力が吸収される。
(58)この配線基板の製造方法において、
前記屈曲部を、前記基板の前記他方の面から突出させない高さで形成してもよい。
(59)この配線基板の製造方法において、
前記屈曲部を、前記基板の前記他方の面から突出させて、突起部を形成してもよい。
本発明によれば、導電箔の一部が開口部に入り込み、屈曲部が、基板の反対側の面から突出する。屈曲部は、半導体装置などの外部端子として使用することができるので、ハンダボールをなくすことができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(60)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスしてもよい。
(61)この配線基板の製造方法において、
前記基板の前記他方の面に、前記突起部の突出高さよりも厚い保護部材を設ける工程を含んでもよい。
これによれば、保護部材によって屈曲部が保護されて変形が防止される。この配線基板を使用した半導体装置などは、保護部材を剥離してから、回路基板に実装することができる。
(62)この配線基板の製造方法において、
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行ってもよい。
これによれば、基板と導電箔との間に接着剤が介在しているので、導電箔が移動できるようになっており、導電箔の一部を開口部に引き込む工程を行いやすい。
(63)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成してもよい。
このように、導電箔との電気的な導通が確保されていれば、屈曲部の一部が破断されていてもよい。
(64)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部の先端部を、前記基板の表面を避けて終端させてもよい。
このように、導電箔との電気的な導通が確保されていれば、屈曲部の先端部が基板に支持されていなくてもよい。
(65)この配線基板の製造方法において、
前記屈曲部を形成する工程の後に、前記導電箔をパターニングして配線パターンを形成する工程を含んでもよい。
これは、屈曲部を形成してから配線パターンを形成する方法である。
(66)この配線基板の製造方法において、
前記基板に導電箔を貼り付ける工程と、前記導電箔をパターニングして配線パターンを形成する工程と、を含み、
前記屈曲部を形成する工程を、前記配線パターンとしての前記導電箔に対して行ってもよい。
これは、配線パターンを形成してから屈曲部を形成する方法である。
(67)この配線基板の製造方法において、
前記配線パターンの形成後に、前記屈曲部の凸面にメッキを施す工程をさらに含んでもよい。
(68)本発明に係る配線基板の製造方法は、基板の開口部上を通って一方の面に形成された導電箔の一部を、前記一方の面から前記開口部の上方に突出させて曲げて屈曲部を形成する工程を含む。
本発明によれば、導電箔の一部が突出してなる屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(69)この配線基板の製造方法において、
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行ってもよい。
これによれば、基板と導電箔との間に接着剤が介在しているので、導電箔が移動できるようになっており、導電箔の一部を開口部に引き込む工程を行いやすい。
(70)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成してもよい。
このように、導電箔との電気的な導通が確保されていれば、屈曲部の一部が破断されていてもよい。
(71)この配線基板の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部の先端部を、前記基板の表面を避けて終端させてもよい。
このように、導電箔との電気的な導通が確保されていれば、屈曲部の先端部が基板に支持されていなくてもよい。
(72)この配線基板の製造方法において、
前記屈曲部を形成する工程後に、前記導電箔の前記屈曲部の凹面にて形成される凹部に樹脂を充填する工程を含んでもよい。
これによれば、凹部に充填される樹脂によって屈曲部の形状が維持されるとともに、屈曲部に加えられる応力を樹脂によって吸収することができる。
(73)この配線基板の製造方法において、
前記屈曲部を形成する工程の後に、前記導電箔をパターニングして配線パターンを形成する工程を含んでもよい。
これは、屈曲部を形成してから配線パターンを形成する方法である。
(74)この配線基板の製造方法において、
前記基板に導電箔を貼り付ける工程と、前記導電箔をパターニングして配線パターンを形成する工程と、を含み、
前記屈曲部を形成する工程を、前記配線パターンとしての前記導電箔に対して行ってもよい。
これは、配線パターンを形成してから屈曲部を形成する方法である。
(75)この配線基板の製造方法において、
前記配線パターンの形成後に、前記屈曲部の凸面にメッキを施す工程をさらに含んでもよい。
(76)本発明に係る配線基板の製造方法は、基板の開口部上を通って一方の面に形成された導電箔の一部を、他方の面の方向に向けて前記開口部内に曲げて屈曲部を形成する工程と、
前記屈曲部の凹部側に、導電性物質を設ける工程と、
を含む。
本発明によれば、導電箔の一部から形成される屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(77)この配線基板の製造方法において、
前記導電性物質を、前記屈曲部の内部に充填してもよい。
これによれば、屈曲部の内面に対して、導電性物質を介して電気的な接続を図ることができる。
(78)この配線基板の製造方法において、
前記屈曲部の内部に絶縁性樹脂を充填し、
前記導電性物質を、前記絶縁性樹脂上から前記配線パターンに至るように設けてもよい。
これによれば、絶縁性樹脂上において、導電性物質を介して配線パターンとの電気的な接続を図ることができる。
(79)この配線基板の製造方法において、
前記導電性物質を、前記屈曲部の内部を中空にして、前記凹部上から前記配線パターンに至るように設けてもよい。
これによれば、屈曲部が変形しやすいので、屈曲部による応力の吸収が可能である。
(80)本発明に係る配線基板の製造方法は、基板の開口部上を通って一方の面に形成された導電箔の一部を、前記一方の面から前記開口部の上方に突出させて曲げて屈曲部を形成する工程と、
前記基板の前記開口部及び前記屈曲部の内部に、導電性物質を充填する工程と、
を含む。
本発明によれば、導電箔の一部から形成される屈曲部は、半導体装置などの外部端子として使用することができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(81)本発明に係る接続基板の製造方法は、基板に配線パターンが形成されてなる複数の配線基板が接続されてなる接続基板の製造方法であって、
前記複数の配線基板のうち少なくとも1つの配線基板の前記配線パターンに屈曲部を形成する工程と、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とを接続する工程と、
を少なくとも有する。
本発明によれば、屈曲部は、複数の配線基板の配線パターン同士を接続する。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(82)この接続基板の製造方法において、
前記屈曲部が形成された前記配線基板の前記基板は、開口部が形成されてなり、
前記屈曲部を、前記開口部と平面的に重なる位置に形成してもよい。
(83)この接続基板の製造方法において、
前記屈曲部が形成された前記配線パターンを前記基板の一方の面に形成し、
前記屈曲部を、前記一方の面から前記開口部の上方に突出させて形成してもよい。
(84)この接続基板の製造方法において、
前記屈曲部が形成された前記配線パターンを前記基板の一方の面に形成し、
前記屈曲部を、前記基板の他方の面に向けて前記開口部内に形成してもよい。
(85)この接続基板の製造方法において、
前記屈曲部が形成された前記配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とを、それぞれの材料を拡散させて接続してもよい。
(86)この接続基板の製造方法において、
前記屈曲部が形成された前記基板とは異なる配線基板の前記配線パターンと前記屈曲部とを、導電性部材によって接続してもよい。
(87)本発明に係る接続基板の製造方法は、基板に配線パターンが形成されてなる複数の配線基板が接続されてなる接続基板の製造方法であって、
前記複数の配線基板のうち少なくとも1つの配線基板において、前記基板には開口部が形成され、
前記開口部が形成された前記基板の前記配線パターンに、前記開口部と平面的に重なるように屈曲部を形成する工程と、
前記屈曲部の凹部側に導電性物質を設ける工程と、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とを接続する工程と、
を含む。
本発明によれば、屈曲部は、複数の配線基板の配線パターン同士を接続する。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(88)この接続基板の製造方法において、
前記導電性物質を、前記屈曲部の内部に充填してもよい。
これによれば、屈曲部の内面に対して、導電性物質を介して電気的な接続を図ることができる。
(89)この接続基板の製造方法において、
前記屈曲部の内部に絶縁性樹脂を充填し、
前記導電性物質を、前記絶縁性樹脂上から前記配線パターンに至るように設けてもよい。
これによれば、絶縁性樹脂上において、導電性物質を介して配線パターンとの電気的な接続を図ることができる。
(90)この接続基板の製造方法において、
前記導電性物質を、前記屈曲部の内部を中空にして、前記凹部上から前記配線パターンに至るように設けてもよい。
これによれば、屈曲部が変形しやすいので、屈曲部による応力の吸収が可能である。
(91)本発明に係る接続基板の製造方法は、基板に配線パターンが形成されてなる複数の配線基板が接続されてなる接続基板の製造方法であって、
前記複数の配線基板のうち少なくとも1つの配線基板において、前記基板には開口部が形成され、前記配線パターンは前記基板の一方の面に形成され、
前記開口部が形成された前記基板の前記配線パターンに、前記一方の面から前記開口部の上方に突出して曲げて、屈曲部を形成する工程と、
前記基板の前記開口部及び前記屈曲部の内部に、導電性物質を充填する工程と、
前記屈曲部が形成された配線基板とは異なる配線基板の前記配線パターンと前記屈曲部とを接続する工程と、
を含む。
本発明によれば、屈曲部は、複数の配線基板の配線パターン同士を接続する。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。また、本発明では、屈曲部の凹部側も、導電性物質を介して電気的な接続領域として使用することができる。
(92)本発明に係る半導体装置の製造方法は、上記方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む。
本発明によれば、配線パターンの一部が開口部に入り込む。屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで半導体装置の製造工程を行うことができ、パッケージへのダメージをなくすことができる。
(93)この半導体装置の製造方法において、
前記半導体チップを搭載する工程で、前記半導体チップを、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記基板にボンディングしてもよい。
(94)この半導体装置の製造方法において、
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねてもよい。
これによって、マルチチップパッケージの半導体装置を得ることができる。
(95)この半導体装置の製造方法において、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付けてもよい。
これによれば、外部端子となる屈曲部が、半導体チップの搭載領域外に形成される。したがって、半導体チップと基板との熱膨張係数の差によって生じる応力の影響を屈曲部が受けない半導体装置を得ることができる。また、基板が曲げられるので小型化された半導体装置が得られる。
(96)本発明に係る半導体装置の製造方法は、上記方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む。
本発明によれば、配線パターンの一部が開口部に入り込む。屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで半導体装置の製造工程を行うことができ、パッケージへのダメージをなくすことができる。
(97)この半導体装置の製造方法において、
前記半導体チップを搭載する工程で、前記半導体チップを、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記基板にボンディングしてもよい。
(98)この半導体装置の製造方法において、
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねてもよい。
これによって、マルチチップパッケージの半導体装置を得ることができる。
(99)この半導体装置の製造方法において、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付けてもよい。
これによれば、外部端子となる屈曲部が、半導体チップの搭載領域外に形成される。したがって、半導体チップと基板との熱膨張係数の差によって生じる応力の影響を屈曲部が受けない半導体装置を得ることができる。また、基板が曲げられるので小型化された半導体装置が得られる。
(100)本発明に係る半導体装置の製造方法は、上記方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む。
本発明によれば、屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで半導体装置の製造工程を行うことができ、パッケージへのダメージをなくすことができる。
(101)本発明に係る半導体装置の製造方法は、上記方法により製造された配線基板の前記基板に少なくとも一つの半導体チップを搭載する工程を含む。
本発明によれば、屈曲部は、半導体装置の外部端子として使用することができる。したがって、高額な設備なしで半導体装置の製造工程を行うことができ、パッケージへのダメージをなくすことができる。
[発明を実施するための最良の形態]
以下、本発明の実施の形態を、図面を参照して説明する。
(第1の実施の形態)
図1は、本発明を適用した第1の実施の形態に係る配線基板を示す図である。図1に示す配線基板は、基板10と、配線パターン20と、を含むもので、例えば半導体装置のインターポーザとして使用することができる。
基板10は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板10として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、TAB技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板10として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
基板10には、配線パターン20が形成されている。配線パターン20は、銅などで形成することができる。配線パターン20は、搭載される半導体チップなどの電子素子の電極に対応したパターンを有し、電極との接続のためにランド部が形成されてもよい。配線パターン20が接着剤12を介して基板10に貼り付けられて、3層基板を構成してもよい。あるいは、配線パターン20を、接着剤なしで基板10に形成して2層基板を構成してもよい。2層基板では、スパッタリングなどで薄い膜を形成し、メッキを施して、配線パターン20を形成する。したがって、2層基板であっても、配線パターン20は、塑性加工が可能な程度の厚みを有する。あるいは、基板に絶縁樹脂と配線パターンを積層して構成されるビルドアップ型の基板や、複数の基板が積層された多層基板を使用や、両面基板などを、基板10として用いることができる。
基板10には、複数の開口部14が形成されている。各開口部14の形状は円形であって、一般的な外部端子の直径にほぼ等しくてもよい。あるいは、各開口部14を矩形に形成してもよい。
配線パターン20の一部は、開口部14に入り込んでいる。詳しくは、配線パターン20は、基板10の一方の面に形成されており、その一部が開口部14に入り込んで屈曲部22を形成している。配線パターン20の一部は、図示するように、基板10の他方の面から突出する屈曲部22を有してもよい。あるいは、基板10及び基板28を一枚の基板として捉えた場合のように、基板10の他方の面のつら位置を超えない位置まで入り込んで屈曲部22を形成してもよい。屈曲部22は、半導体装置などの電子部品の外部端子となるもので、外部端子としての高さ及び直径を有することが好ましい。屈曲部22は、ドーム状の先端部と、筒状の側部と、で構成される形状であってもよい。例えば、開口部14よりも大きいランド部を屈曲させて屈曲部22(ディンプル)を形成してもよい。屈曲部22は、変形しやすくて、応力を吸収できることが好ましい。配線パターン20を引き延ばして屈曲部22を形成すれば、薄くて変形しやすい導電箔で屈曲部22を形成することができる。
屈曲部22と、開口部14の壁面との間には、接着剤12が介在していても、介在していなくてもよい。
変形例として、図2に示すように、屈曲部22の先端部には、破断24が形成されていてもよい。ただし、配線パターン20における基板10上の部分と屈曲部22との電気的な導通が確保されるように、破断24が形成されていることが要求される。この電気的な導通が確保されていれば、破断24が屈曲部22の先端部のみならず、側部に至るまで形成されていてもよい。あるいは、図3に示すように、屈曲部22は、開口部14の直径よりも幅の狭い配線が屈曲されて形成されてもよい。詳しくは、1つの開口部14に1つの屈曲部22が形成されている。これによれば、隣同士の屈曲部22の接触、特に屈曲部22の成形時の接触を防止することができる。
または、図4に示すように、開口部514がスリット(長穴)であり、1つの開口部514に複数の屈曲部522が形成されていてもよい。
屈曲部22の凸面の裏面にて形成される凹部には、樹脂26を充填することが好ましい。樹脂26として、例えばポリイミド樹脂を使用することができる。樹脂26は、応力を吸収する程度に変形するが、一定の形状を維持できる性質であることが好ましい。例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの(例えばオレフィン系のポリイミド樹脂や、ポリイミド樹脂以外としてはダウケミカル社製のBCB等)を用いることが好ましい。特にヤング率が300kg/mm2以下程度であることが好ましい。あるいは、樹脂26として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。樹脂26が充填されることで、屈曲部22の大きな変形を防止することができるとともに、屈曲部22に加えられた応力を吸収することができる。屈曲部22が、半導体装置の外部端子となったときには、屈曲部22に加えられた熱ストレスを、樹脂26が吸収することができる。この効果は、接着剤12が、屈曲部22と開口部14の壁面との間に介在するときに一層高められる。
屈曲部22の凸面には、メッキが施されていることが好ましい。また、屈曲部22の裏面にもメッキが施されていてもよく、配線パターン20における基板10とは反対側を向く面の少なくとも一部又は全部にメッキが施されていてもよい。メッキとして、スズやハンダ等を適用してもよいが、酸化しにくい金を適用することが好ましい。金をメッキすることで鉛の使用をなくすこともできる。
基板10には、保護部材28が貼り付けられていてもよい。保護部材28は、屈曲部22を保護するものであり、屈曲部22における基板10からの突出高さよりも厚いことが好ましい。保護部材28は、屈曲部22を避けて、剥離できる状態で基板10に貼り付けられる。例えば、粘着剤を介して保護部材28を基板10に貼り付けることができる。保護部材28における屈曲部22に対応する領域に穴を形成して、屈曲部22を避けることができる。保護部材28は、PET樹脂やポリイミド樹脂などの樹脂で形成してもよいし、金属やセラミックなどで形成してもよい。こうすることで、屈曲部22の形成後の工程中も、屈曲部22の大きな変形を防止することができ、さらに、基板10の平坦性も保たれることから、その後の半導体チップ実装時にも基板10が平行、平坦なので特殊な治具加工もいらず実装しやすい。
本実施の形態に係る配線基板は、上記のように構成されており、以下その製造方法を説明する。図5及び図6は、本発明を適用した配線基板を製造する方法を示す図である。
図5に示すように、導電箔30が設けられた基板10を用意する。基板10には、複数の開口部14が形成されている。導電箔30は、エッチングなどによって、配線パターン20(図1参照)の形状にパターニングされていてもよいが、パターニングされる前の状態であってもよい。パターニングされる前の導電箔30が使用される場合は、全ての開口部14の上方を覆って導電箔30が貼り付けられる。パターニング後の導電箔30が使用される場合は、導電箔30の一部をなす配線が開口部14の上方を通るか、あるいは、導電箔30の一部をなすランド部が開口部14の上方を覆う。導電箔30は、接着剤12を介して基板10に貼り付けられてもよいが、基板10に直接的に配線パターンの形状で導電箔30を形成してから、開口部14を形成してもよい。
上記基板10を、図5に示すように、凹型32上に載せる。凹型32には、上述した屈曲部22の形状に対応した複数の凹部34が形成されており、各凹部34を屈曲部22の形成領域に位置合わせする。すなわち、凹部34上に開口部14が位置する。なお、基板10における導電箔30が形成された面とは反対側の面が凹型32上に載せられる。
また、基板10における導電箔30が形成された面に向けて、凸型36を配置する。凸型36は、屈曲部22又は凹部34に対応する複数の凸部38が形成されている。凸型36は、導電箔30における各開口部14の上方に位置する部分に、各凸部38を向けて配置される。また、基板10の、開口部14の周辺部を、保持具37で押さえる。
そして、図6に示すように、凹型32と凸型36との間で、導電箔30をプレス加工して屈曲部22を形成する。詳しくは、凸型36の凸部38が、導電箔30における各開口部14の上方に位置する部分を、プレスして凹型32の凹部34内に屈曲させる。基本的には銅箔の張り出し加工となるが、ここで、さらに3層基板が使用されている場合は、接着剤12を介して基板10上で導電箔30が移動できるので、導電箔30を屈曲させやすい。また、開口部14内に接着剤12の一部を引き込みながら、導電箔30を屈曲させてもよい。こうして、導電箔30の一部は、基板10の開口部14に引き込まれて屈曲部22となる。
なお、導電箔30の一部を開口部14内に引き込むときに、導電箔30の一部に破断24(図2参照)が生じてもよい。ただし、破断24が生じても、導電箔30の電気的な導通が確保されていることが必要である。例えば、導電箔30における屈曲部22の先端部となる部分に破断24が生じてもよい。
導電箔30が既に配線パターンの形状にパターニングされている場合には、上記工程で、配線基板を得ることができる。また、導電箔30が配線パターンの形状にパターニングされていない場合には、上記工程の後に、導電箔30を配線パターンの形状にパターニングして配線基板を得ることができる。パターニングの方法として、エッチングを適用することができ、リソグラフィを適用することが好ましい。
屈曲部22が形成された後には、必要があれば、屈曲部22の裏面の凹部に樹脂26(図1参照)を充填してもよい。例えば、印刷にてポリイミドやエポキシ等のソルダーレジストなどの樹脂26を凹部に充填してもよい。充填後、樹脂硬化させれば、その後の工程では、たとえ保護部材を付けなくても屈曲部22の大きな変形を防止することができる。さらにポリイミドなどの軟らかい樹脂を用いれば、半導体チップとマザーボードとの熱応力を充分に吸収できる。屈曲部22の形成の前後を問わず、基板10における導電箔30が形成された面とは反対側の面に、図1に示す保護部材28を、剥離できる状態で貼り付けてもよい。屈曲部22の形成後に、屈曲部22の凸面にメッキを施してもよい。メッキを施す工程は、屈曲部22が形成され、かつ、導電箔30が配線パターンの形状にパターニングされた後に行えばよい。これにより、屈曲部22のみならず、配線パターン全体に対してメッキを施すことができる。メッキとして金メッキを適用することが好ましい。
本実施の形態によれば、導電箔30の一部をなす屈曲部22が、半導体装置などの外部端子として使用することができるので、ハンダボールをなくすことができる。したがって、高額な設備なしで工程を行うことができ、パッケージへのダメージをなくすことができる。
(第2の実施の形態)
図7は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。本実施の形態では、図1に示す配線基板が使用されている。なお、図7では、基板10と配線パターン20との間の接着剤12(図1参照)が省略されている。また、図1に示す保護部材28は、図7では剥離された状態となっているが、接着されたままの状態であってもよい。本実施の形態では、第1の実施の形態で説明した構成を適用することができ、基板10から突出する屈曲部22が半導体装置の外部端子となる。
図7に示す半導体装置は、配線パターン20が形成された基板10に、半導体チップ40が搭載されている。基板10における半導体チップ40の搭載領域内に、外部端子としての屈曲部22が位置している。すなわち、この半導体装置は、Fan−In型の半導体装置である。このため、基板10における半導体チップ40の搭載領域内に開口部14が形成されている。
半導体チップ40の一つの面には、アルミニウムなどで形成された複数の電極42が形成されている。電極42は、半導体チップ40が矩形をなす場合には、平行な2辺に沿って配列されてもよいし、4辺に沿って配列されてもよいし、半導体チップ40の中央部又はその付近に配列されてもよい。電極42を避けて、能動面には、パッシベーション膜を形成してもよい。電極42には、バンプ44を設けることが好ましい。バンプ44は、Au、Ni−Au、In、Au−Snなどが多く用いられるが、ハンダボールでもよく、導電樹脂を用いた突起でもよい。あるいは、電極42を凸状にすることでバンプを設けてもよい。バンプ14の代わりに、あるいはバンプ14とともに配線パターン20にもバンプを形成してもよい。
半導体チップ40は、基板10における配線パターン20が形成された面に搭載され、例えば、フェースアップ実装やフェースダウン実装を適用することができる。フェースダウン実装が適用される場合には、異方性導電材料46を使用することができる。異方性導電材料46は、接着剤に導電粒子が分散されてなるもので、異方性導電膜であってもよい。半導体チップ40における電極12が形成された面と、基板10における配線パターン20が形成された面と、の間に異方性導電材料46が介在する。半導体チップ40のバンプ14と配線パターン20との間が、異方性導電材料46の導電粒子によって電気的に導通する。
異方性導電材料46の代わりに、光や熱などで硬化収縮性を有する絶縁樹脂を使用して、機械的にバンプ14を配線パターン20に圧接させてもよい。
異方性導電材料46を、配線パターン20の全てを覆うように設ければ、異方性導電材料46は配線パターン20の保護膜となる。あるいは、異方性導電材料46を、半導体チップ40の搭載領域のみに設けてもよい。この場合には、フォトレジストやソルダレジストなどのレジストを、基板10における配線パターン20が形成された面であって、半導体チップ40の搭載領域外に形成してもよい。すなわち、配線パターン20における半導体チップ40に覆われずに露出した部分をレジストで覆ってもよい。
本実施の形態では、屈曲部22の突出面の裏面には樹脂26が充填されており、屈曲部22の大きな変形が防止される。異方性導電材料46が応力吸収材料であれば、樹脂26は、半導体チップ実装時に屈曲部22に充填される異方性導電材料46であってもよい。この場合には、前述したように基板10への半導体チップ40のボンディングを行うときの屈曲部22の大きな変形を防止し、特殊な治具を用いずに、配線基板の平坦性を確保しやすくするために、ボンディング工程前に基板10に保護部材28を貼り付けておくことが好ましい。
本実施の形態は、上記のように構成されており、以下その製造方法を説明する。まず、第1の実施の形態で説明した配線基板を用意し、その後、基板10に半導体チップ40を搭載する。なお、基板10に半導体チップ40を搭載する直前に、上述した突起22を形成して配線基板を完成してもよい。
半導体チップ40の搭載には異方性導電材料46を使用することができる。例えば、基板10における配線パターン20が形成された面と、半導体チップ40における電極12又はバンプ14が形成された面と、の少なくとも一方に異方性導電材料46を設ける。異方性導電材料46が異方性導電膜である場合には、これを貼り付ける。続いて、半導体チップ40及び基板10の少なくとも一方を押圧して、両者を接着するとともに、配線パターン20と電極12とを電気的に導通させる。
配線基板に既に屈曲部22が外部端子として設けられているので、上記工程で、図7に示す半導体装置を得ることができる。
フェースアップで半導体チップが実装される場合は、半導体チップの電極と配線パターンは、ワイヤーボンディングで接続され、その後半導体チップの実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、前述してきた異方性導電膜による接合の他に、導電樹脂ペーストによるもの、Au−Au、Au−Sn、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いても良い。これは以下の実施の形態でも同様である。
(第3の実施の形態)
図8は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。本実施の形態では、第2の実施の形態で説明した半導体チップ40が使用され、屈曲部54が半導体チップ40の搭載領域外に形成されている。すなわち、本実施の形態に係る半導体装置は、Fan−Out型の半導体装置である。そのため、基板50における半導体チップ40の搭載領域外に開口部56が形成されている。これ以外の構成及び製造方法は、第2の実施の形態で説明した内容を適用することができる。
(第4の実施の形態)
図9は、本発明を適用した第4の実施の形態に係る半導体装置を示す図である。本実施の形態では、第2の実施の形態で説明した半導体チップ40が使用され、屈曲部64が半導体チップ40の搭載領域内及び搭載領域外に形成されている。すなわち、本実施の形態に係る半導体装置は、Fan−In/Out型の半導体装置である。そのため、基板60における半導体チップ40の搭載領域内及び搭載領域外に開口部66が形成されている。半導体チップ40の搭載領域外の平坦性を確保し、マザーボードへの二次実装性を向上させるために、その領域に、平坦化部材(スティフナープレート)を貼り付けた構造にしてもよい(図示せず)。これ以外の構成及び製造方法は、第2の実施の形態で説明した内容を適用することができる。
(第5の実施の形態)
図10は、本発明を適用した第5の実施の形態に係る半導体装置を示す図である。本実施の形態では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の実施の形態で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本実施の形態では、屈曲部74は、それぞれの半導体チップ40の搭載領域内に設けられても、搭載領域外に設けられても、両方に設けられてもよい。すなわち、基板70における半導体チップ40の搭載領域内及び搭載領域外の少なくとも一方に開口部76が形成されている。また、屈曲部74は、複数の半導体チップ40間の領域に設けられていてもよいが、この領域を避けて設けられてもよい。すなわち、基板70における複数の半導体チップ40間の領域に開口部76が形成されていても、この領域を避けて開口部76が形成されていてもよい。これ以外の構成及び製造方法は、第2の実施の形態で説明した内容を適用することができる。
(第6の実施の形態)
図11は、本発明を適用した第6の実施の形態に係る半導体装置を示す図である。本実施の形態では、複数の半導体チップ40が使用されており、それぞれの半導体チップ40として第2の実施の形態で説明したものを使用することができ、同一の大きさの半導体チップ40を使用しても、異なる大きさの複数の半導体チップ40を使用してもよい。この半導体装置には、マルチチップパッケージが適用されている。本実施の形態では、基板80の一部が曲げられて、複数の半導体チップ40が積み重ねられている。図11では、2チップの例が記載されているが、さらに同様に基板を折り曲げて多数の半導体チップを積層してもよい。
基板80は、曲げることができる材質から形成されており、特にフレキシブル基板、あるいは配線密度を一層高めることが必要な場合にはビルドアップ形のフレキシブル基板が好ましい。また、基板80は、一方向に長い長方形をなしている。この基板80の長手方向の両端部に、複数の半導体チップ40が搭載されている。
本実施の形態では、基板80における半導体チップが搭載された面を谷として、この基板80における複数の半導体チップ40の間の領域が曲げられている。なお、図には、折り目を付けずに基板80が屈曲した状態が示されているが、基板80は折り曲げてもよい。基板80には、屈曲する領域に、少なくとも一つ又は複数の穴が形成されてもよい。これによって、基板80の弾力が小さくなって曲げやすくなるとともに、屈曲した状態を維持しやすくなる。なお、穴を避けて、配線パターン82を形成することが好ましいが、穴上に配線パターン82を形成してもよい。
基板80が曲げられて、複数の半導体チップ40における電極42とは反対側の面同士が、接着剤88を介して接着されている。接着剤88の接着力によって、基板80の曲げられた状態が維持されている。また、複数の半導体チップ40のそれぞれの面は平坦になっているので接着がしやすい。接着剤88が導電性の接着剤であれば、接着される複数の半導体チップ40の接着面の電位を同じにすることができる。接着剤88が、熱伝導性の接着剤であれば、複数の半導体チップ40間で熱の伝達が可能になる。例えば、複数の半導体チップ40のうち一方の発熱量が大きく他方の発熱量が小さい場合には、一方から他方へと熱を伝えることで冷却が可能になる。接着剤88は、粘着剤でもよい。シート状もしくは液状の接着剤88を、基板80が未だ平坦な状態のときに、複数の半導体チップ40のそれぞれの裏面に貼り付け、その後両方の半導体チップ40の裏面同士を貼り付けてもよい。もしくは、半導体チップ40の裏面同士を位置合わせした状態で液状の接着剤88を充填してもよい。
本実施の形態では、2つの半導体チップ40が使用されているが、2つを超える複数の半導体チップ40を使用してもよい。その場合、1つの半導体チップ40における電極42が形成された面とは反対側の面に、残りの複数の半導体チップ40のうちの少なくとも一つの半導体チップ40における電極42が形成された面とは反対側の面を貼り付けてもよい。このように形成することで、複数特に多数の半導体チップ40を狭い面積上に積層することができる。
本実施の形態では、一部において屈曲した基板80における平坦な部分に屈曲部84が設けられている。すなわち、基板80の屈曲部分を避けた部分に、開口部86が形成されている。屈曲部84は、半導体チップ40の搭載領域内に設けられても、搭載領域外に設けられても、両方に設けられてもよい。すなわち、基板80における半導体チップ40の搭載領域内及び搭載領域外の少なくとも一方に開口部86が形成されている。また、屈曲部84は、複数の半導体チップ40間の領域に設けられていてもよいが、この領域を避けて設けられてもよい。すなわち、基板80における複数の半導体チップ40間の領域に開口部86が形成されていても、この領域を避けて開口部86が形成されていてもよい。
違う大きさの複数の半導体チップ40が用いられた場合は、大きい方の半導体チップ40が、基板80における外部端子(屈曲部84)の形成側に配置された方が、幾何学的に安定する。
以上の構成以外の構成及び製造方法は、第2の実施の形態で説明した内容を適用することができる。本実施の形態に係る半導体装置は、複数の半導体チップ40が積層されているので、上述した第5の実施の形態よりも一層小型化されている。
なお、複数の半導体チップを基板に搭載することは、他の実施の形態でも適用することができる。
(第7の実施の形態)
図12は、本発明を適用した第7の実施の形態に係る配線基板を示す図である。本実施の形態に係る配線基板は、基板100及び配線パターン102を含む。基板100には複数の開口部104が形成されている。配線パターン102は、基板100の一方の面に形成され、その一部が開口部104内に入り込んでいる。配線パターン102の一部は、開口部104の内側で曲がって屈曲部106となっている。屈曲部106の先端部108は、基板100の表面を避けて終端している。例えば、屈曲部106は、開口部104から突出して突起部を構成していてもよいし、あるいは、基板100の他方の面から突出しなくてもよい。また、屈曲部106の先端部108は、開口部104の内壁に接触して支持されていてもよい。
本実施の形態に係る配線基板には、特別な事情がない限り、上述した実施の形態で説明した内容を適用することができる。
また、本実施の形態に係る配線基板に少なくとも1つの半導体チップを搭載して半導体装置を製造することができる。本実施の形態に係る配線基板を使用した半導体装置は、基板100における半導体チップの搭載領域内に外部端子となる屈曲部106が形成されたFan−In型であってもよいし、半導体チップの搭載領域外に外部端子となる屈曲部106が形成されたFan−Out型であってもよいし、半導体チップの搭載領域内及び搭載領域外に外部端子となる屈曲部106が形成されたFan−In/Out型であってもよい。また、本実施の形態に係る配線基板には、複数の半導体チップが搭載されてもよい。
(第8の実施の形態)
図13は、本発明を適用した第8の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、複数の半導体チップ40が積み重ねられていない点で、図11に示す半導体装置(第6の実施の形態)と異なる。それ以外の点に関して第6の実施の形態で説明した内容は、特別な事情がない限り、本実施の形態に適用することができる。
すなわち、図13において、基板80には、屈曲部84が形成された領域を除いた領域に、半導体チップ40が搭載されている。したがって、半導体チップ40と基板80との熱膨張係数差によって生じる応力の影響を、屈曲部84が受けない。また、基板80が曲げられて、半導体チップ40における基板80への搭載面とは反対側の面(上面)が、基板80に接着剤110を介して接着されている。例えば、半導体チップ40の上面は、基板80における屈曲部84が形成された領域に接着されている。こうすることで、小型化された半導体装置を得ることができる。
なお、本実施の形態のように基板の一部を曲げることは、他の実施の形態でも適用することができる。
(第9の実施の形態)
図14は、本発明を適用した第9の実施の形態に係る半導体装置を示す図である。本実施の形態で使用される配線基板は、基板120と、基板120の一方の面に形成された(第1の)配線パターン122と、を含む。基板120には複数の開口部124が形成されている。配線パターン122の一部は、開口部124上で、基板120から離れる方向に突出する屈曲部126となっている。
基板120の他方の面には、別の(第2の)配線パターン128が形成されていてもよい。第1の配線パターン122と、第2の配線パターン128とは、基板120に形成されたスルーホール130等によって電気的に接続されている。
基板120の他方の面に半導体チップ40が搭載される。例えば、フェースダウンボンディングによって、半導体チップ40と第2の配線パターン128とが電気的に接続される。また、基板120の一方の面に形成された配線パターン122には、屈曲部126を避けて、ソルダレジストなどの保護膜132が設けられることが好ましい。
本実施の形態によれば、基板120の一方の面に形成された配線パターン122の一部で構成される屈曲部126は外部端子となる。屈曲部126は、第1の配線パターン122、スルーホール130及び第2の配線パターン128を介して、半導体チップ40と電気的に接続される。
本実施の形態で使用される配線基板の製造方法は、基板120の開口部124に凸型を挿入して、配線パターン122を形成するための金属箔の一部を曲げて屈曲部126を形成する工程を含む。詳しくは、導電箔(配線パターン122)が形成された面とは反対側の面から、開口部124内に凸型を挿入して、導電箔(配線パターン122)の一部を基板120から離れる方向に突出させて屈曲部126を形成する。
そして、本実施の形態に係る半導体装置の製造方法は、上述した配線基板に半導体チップ40を搭載する工程を含む。
上記以外の点に関して、特別な事情がない限り、本実施の形態に、他の実施の形態で説明した内容を適用することができる。
(第10の実施の形態)
図15は、本発明を適用した第10の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、基板120における屈曲部126が形成された面に半導体チップ134が搭載されている。詳しくは、基板120の一方の面に配線パターン122が形成されており、配線パターン122が形成された面に半導体チップ134が搭載され、半導体チップ134と配線パターン122とが電気的に接続されている。したがって、基板120において、半導体チップ134の搭載面と、外部端子となる屈曲部126が突出する面が同じである。この場合、外部端子としての機能を確保するには、屈曲部126の突出高さが、半導体チップ134を超えていることが好ましい。そのためには、屈曲部126を高く形成するか、薄型の半導体チップ134を使用する。
上記以外の点に関して第9の実施の形態で説明した内容は、特別な事情がない限り、本実施の形態に適用することができる。
(第11の実施の形態)
図16は、本発明を適用した第11の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、屈曲部146において、第10の実施の形態と異なり、これ以外の点に関して第10の実施の形態で説明した内容は、特別な事情がない限り、本実施の形態に適用することができる。
図16において、基板120の一方の面に配線パターン142が形成されており、開口部124上で、その一部が曲がって屈曲部146となっている。屈曲部146の先端部148は、基板120の表面を避けて終端している。例えば、屈曲部146の先端部148は、開口部124の上方で終端していてもよいし、あるいは、開口部124の内壁に接触して支持されていてもよい。
(第12の実施の形態)
図17は、本発明を適用した第12の実施の形態に係る接続基板を示す図である。図17に示すように、本実施の形態に係る接続基板200は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、配線基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
接続基板200は、基板202と、基板202の一方の面に形成された配線パターン204とを有する。基板202には、開口部206が形成されており、基板202における配線パターン204が形成された面から開口部206の上方に、配線パターン204の一部が突出して曲がって、屈曲部208が形成されている。
接続基板200は、屈曲部208を介して、基板200の配線パターン212に電気的に接続されている。両者の電気的な接続には、導電性部材を使用したり、超音波や熱などによって材料を拡散させる方法を適用することができる。導電性部材として、ハンダ、異方性導電膜、異方性導電接着剤、導電ペースト又は導電性接着剤等を使用することができる。導電性部材を使用した電気的な接続の態様として、ハンダ付け等のロウ付けを例に挙げることができる。
本実施の形態によれば、屈曲部208の高さを利用して、接続基板200の配線パターン204と、基板210の配線パターン212とのショートの発生を防止することができる。
なお、上述した実施の形態で説明したいずれの配線基板も、本実施の形態のように他の配線基板に接続することができる。
(第13の実施の形態)
図18は、本発明を適用した第13の実施の形態に係る配線基板を示す図である。図18に示すように、本実施の形態に係る接続基板300は、配線パターン212が基板210に形成されてなる一般的な配線基板に電気的に接続されてもよい。なお、基板210は、半導体装置の構成要素として半導体チップを搭載するインターポーザであってもよい。
接続基板300は、基板302と、基板302の一方の面に形成された配線パターン304とを有する。基板302には、開口部306が形成されており、開口部306内に配線パターン304の一部が曲がって入り込んでいる。そして、基板302における配線パターン304が形成された面とは反対側の方向に向けて突出する屈曲部308が形成されている。
本実施の形態では、開口部306の内壁面と屈曲部308との間に隙間が形成されて、両者が少なくとも部分的に接触しないようになっている。この構成によれば、開口部306内で屈曲部308が動くことができる。したがって、屈曲部308に加えられた応力を効果的に吸収することができる。このことは、他の実施の形態でも同様に適用することができる。
または、図19に示すように、開口部316は、基板312の厚みの中心の径が大きく、開口端部の径がそれよりも小さい形状であってもよい。これによれば、基板312の厚みの中心において、屈曲部318が変形して応力を吸収することができる。このことも、他の実施の形態に適用することができる。
接続基板300は、屈曲部308を介して、基板200の配線パターン212に電気的に接続されている。両者の電気的な接続には、ハンダ、異方性導電膜、異方性導電接着剤又は導電ペーストなどを使用したり、超音波や熱などによる金属接合を適用してもよい。
本実施の形態によれば、屈曲部308の高さを利用して、接続基板300の配線パターン304と、基板210の配線パターン212とのショートの発生を防止することができる。
なお、上述した実施の形態で説明したいずれの配線基板も、本実施の形態のように基板に接続することができる。
(第14の実施の形態)
図20は、本発明を適用した第14の実施の形態に係る配線基板を示す図である。図20に示すように、本発明に係る配線基板400では、屈曲部402を千鳥状に配置してもよい。こうすることで、屈曲部402のピッチを大きくすることができ、屈曲部402間に複数(多数)の配線パターンを形成することができる。
なお、上述した実施の形態で説明したいずれの配線基板でも、本実施の形態のように千鳥状に屈曲部を配置してもよい。
(第15の実施の形態)
図21は、本発明を適用した第15の実施の形態に係る配線基板を示す図である。本実施の形態に係る配線基板は、図1を参照して説明した配線基板が使用される。そして、屈曲部22の凹部側に、導電性物質600が設けられている。
詳しくは、導電性物質600は、屈曲部22の内部に充填されている。導電性物質600は、例えば、導電ペースト、ハンダ等のろう材、あるいはメッキによって形成された金属等である。なお、導電性物質600が応力吸収性を有していれば、より好ましい。応力吸収性については、第1の実施の形態で樹脂26に関連して説明した内容が当てはまる。
これによれば、屈曲部22の凹部側も、導電性物質600を介して電気的な接続領域として使用することができる。また、屈曲部22の内面に対して、導電性物質600を介して電気的な接続を図ることができる。
本実施の形態には、上述した実施の形態で説明した内容を適用することができる。また、本実施の形態で説明した内容は、以下の実施の形態に適用することができる。
(第16の実施の形態)
図22は、本発明を適用した第16の実施の形態に係る配線基板を示す図である。本実施の形態に係る配線基板は、図1を参照して説明した配線基板が使用される。そして、屈曲部22の凹部側に、導電性物質604が設けられている。詳しくは、屈曲部22の内部に絶縁性樹脂602が充填され、導電性物質604が、絶縁性樹脂604上から配線パターン20に至るように設けられている。
これによれば、屈曲部22の凹部側も、絶縁性樹脂602上において、導電性物質604を介して配線パターン20との電気的な接続を図ることができる。
(第17の実施の形態)
図23は、本発明を適用した第17の実施の形態に係る配線基板を示す図である。本実施の形態に係る配線基板は、図1を参照して説明した配線基板が使用される。そして、屈曲部22の凹部側に、導電性物質606が設けられている。詳しくは、導電性物質606は、屈曲部22の内部を中空にして、凹部上から配線パターン20に至るように設けられている。
これによれば、屈曲部22の凹部側も、導電性物質606を介して配線パターン20との電気的な接続を図ることができる。また、屈曲部22の凹部側が中空になっているので、屈曲部22が変形しやすく、応力の吸収が可能である。
(第18の実施の形態)
図24は、本発明を適用した第18の実施の形態に係る半導体装置を示す図である。この半導体装置は、図21に示す配線基板と、その配線基板に搭載された半導体チップ40と、を含む。半導体チップ40は、図7を参照して説明したものである。半導体チップ40の電極42(バンプ44)は、配線基板の屈曲部22の凹部側に設けられた導電性物質600上に接合されている。
なお、本実施の形態の変形例として、図22又は図23に示す配線基板を使用して、導電性物質604、606上に、電極42(バンプ44)を接合してもよい。その他の構成については、図7を参照して説明した内容が当てはまる。
(第19の実施の形態)
図25は、本発明を適用した第19の実施の形態に係る配線基板及び半導体装置を示す図である。
本実施の形態に係る配線基板は、図15に示す配線基板を含む。すなわち、この配線基板は、開口部124が形成された基板120と、基板120の一方の面に形成された配線パターン122と、を有する。配線パターン122は、基板120の一方の面から開口部124の上方に突出して曲がっている屈曲部126を有する。そして、開口部124及び屈曲部126の内部に、導電性物質608が充填されている。これによれば、屈曲部126の凹部側も、導電性物質608を介して電気的な接続領域として使用することができる。
本実施の形態に係る半導体装置は、上述した配線基板と、基板120に搭載された半導体チップ134と、を有する。詳しくは、図15を参照して説明した内容が該当する。あるいは、導電性物質608を介して、屈曲部126の凹部側に、半導体チップ134の電極(バンプ)を接合してもよい。
(第20の実施の形態)
図26は、本発明を適用した第20の実施の形態に係る接続基板を示す図である。
本実施の形態に係る接続基板は、図17に示す接続基板を含む。すなわち、この接続基板は、基板202、210に配線パターン204、212が形成されてなる複数の配線基板を含む。一方の配線基板において、基板202には開口部206が形成され、配線パターン204には屈曲部208が形成されている。屈曲部208は、開口部206の上方に突出して形成されている。開口部206と屈曲部208とが平面的に重なるようになっている。そして、屈曲部206の凹部側に導電性物質610が設けられている。詳しくは、屈曲部206の内部に導電性物質610が充填されている。
その他の構成は、図17に示す接続基板と同じであるため、説明を省略する。本実施の形態によれば、図17を参照して説明した内容に加えて、屈曲部208の凹部側も、導電性物質610を介して電気的な接続領域として使用することができる。詳しくは、屈曲部206の内面に対して、導電性物質610を介して電気的な接続を図ることができる。
(第21の実施の形態)
図27は、本発明を適用した第21の実施の形態に係る接続基板を示す図である。
本実施の形態に係る接続基板は、図18に示す接続基板を含む。すなわち、この接続基板は、基板302、210に配線パターン304、212が形成されてなる複数の配線基板を含む。一方の配線基板において、基板302には開口部306が形成され、配線パターン304には屈曲部308が形成されている。また、開口部306と屈曲部308とが平面的に重なるようになって、基板302の一方の面に配線パターン304が形成されている。そして、屈曲部308の凹部側に導電性物質612が設けられている。詳しくは、屈曲部308の内部に導電性物質612が充填されている。
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本実施の形態によれば、図18を参照して説明した内容に加えて、屈曲部308の凹部側も、導電性物質612を介して電気的な接続領域として使用することができる。詳しくは、屈曲部308の内面に対して、導電性物質612を介して電気的な接続を図ることができる。
(第22の実施の形態)
図28は、本発明を適用した第22の実施の形態に係る接続基板を示す図である。
本実施の形態に係る接続基板は、図18に示す接続基板を含む。そして、屈曲部308の凹部側に導電性物質614が設けられている。詳しくは、屈曲部308の内部に絶縁性樹脂616が充填され、導電性物質614は、絶縁性樹脂616上から配線パターン304に至るように設けられている。
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本実施の形態によれば、図18を参照して説明した内容に加えて、屈曲部308の凹部側も、導電性物質614を介して電気的な接続領域として使用することができる。詳しくは、絶縁性樹脂616上において、導電性物質614を介して配線パターン304との電気的な接続を図ることができる。
(第23の実施の形態)
図29は、本発明を適用した第23の実施の形態に係る接続基板を示す図である。
本実施の形態に係る接続基板は、図18に示す接続基板を含む。本実施の形態では、第22の実施の形態の絶縁性樹脂616を設けずに、屈曲部308の内部が中空になっている。そして、屈曲部308の凹部上から配線パターン304に至るように、導電性物質618が設けられている。
その他の構成は、図18に示す接続基板と同じであるため、説明を省略する。本実施の形態によれば、第22の実施の形態で説明した内容に加えて、屈曲部308が変形しやすいので、屈曲部308による応力の吸収が可能である。
(その他の変形例)
次に、本発明に係る半導体装置の形態の変形例を説明する。
(1)本発明に係る半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記半導体チップ(の電極)と前記配線パターンとがワイヤで接続されている。
これは、ワイヤボンディング型の半導体装置であって、例えばCSPの一形態である場合もある。
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記配線パターンとをワイヤで接続する工程と、
を含む。
(2)本発明に係る半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記配線パターンは、前記基板から突出(オーバーハング)するリードをさらに含み、前記半導体チップ(の電極)と前記リードとが接続されている。
この半導体装置もCSPの一形態である場合もある。なお、前記基板と前記半導体チップとの間には、隙間をあけて、樹脂を充填してもよい。
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記リードと接続する工程と、を含む。
なお、リードの接続は、シングルポイントボンディングを適用してもよい。
(3)本発明に係る半導体装置の他の形態は、
少なくとも一つの半導体チップと、
前記半導体チップが搭載され、開口部が形成された基板と、
前記基板の一方の面に形成され、他方の面の方向に向けて前記開口部内に曲がっている屈曲部を有する配線パターンと、を含み、
前記基板にはデバイスホールが形成され、
前記配線パターンは、前記基板から前記デバイスホール内に突出(オーバーハング)するインナーリードをさらに含み、前記半導体チップ(の電極)と前記インナーリードとが接続されている。
この半導体装置は、T−BGA(Tape−Ball Grid Array)の一形態である場合もある。
その製造方法は、
上記方法により製造された配線基板を用意し、前記基板に少なくとも一つの半導体チップを搭載する工程と、
前記半導体チップ(の電極)と前記インナーリードと接続する工程と、を含む。
この製造方法には、TAB技術を適用することができる。
図30には、図7に示す半導体装置を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には例えば銅からなる配線パターン1100が所望の回路となるように形成されていて、それらの配線パターン1100と半導体装置の外部端子(屈曲部22)とを機械的に接続することでそれらの電気的導通を図る。屈曲部22と配線パターン1100とは、ハンダを使用して接続してもよいが、鉛を含有しない材料で接続してもよい。
そして、本発明を適用した半導体装置を有する電子機器2000として、図31には、ノート型パーソナルコンピュータが示されている。
なお、上記本発明の構成要件「半導体チップ」を[電子素子]に置き換えて、半導体チップと同様に電子素子(能動素子か受動素子かを問わない)を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
図1は、本発明を適用した第1の実施の形態に係る配線基板を示す図である。
図2は、本発明を適用した第1の実施の形態に係る配線基板の変形例を示す図である。
図3は、本発明を適用した第1の実施の形態に係る配線基板の変形例を示す図である。
図4は、本発明を適用した実施の形態の変形例を示す図である。
図5は、本発明を適用した配線基板を製造する方法を示す図である。
図6は、本発明を適用した配線基板を製造する方法を示す図である。
図7は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。
図8は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。
図9は、本発明を適用した第4の実施の形態に係る半導体装置を示す図である。
図10は、本発明を適用した第5の実施の形態に係る半導体装置を示す図である。
図11は、本発明を適用した第6の実施の形態に係る半導体装置を示す図である。
図12は、本発明を適用した第7の実施の形態に係る配線基板を示す図である。
図13は、本発明を適用した第8の実施の形態に係る半導体装置を示す図である。
図14は、本発明を適用した第9の実施の形態に係る半導体装置を示す図である。
図15は、本発明を適用した第10の実施の形態に係る半導体装置を示す図である。
図16は、本発明を適用した第11の実施の形態に係る半導体装置を示す図である。
図17は、本発明を適用した第12の実施の形態に係る接続基板を示す図である。
図18は、本発明を適用した第13の実施の形態に係る接続基板を示す図である。
図19は、本発明を適用した実施の形態の変形例を示す図である。
図20は、本発明を適用した第14の実施の形態に係る配線基板を示す図である。
図21は、本発明を適用した第15の実施の形態に係る配線基板を示す図である。
図22は、本発明を適用した第16の実施の形態に係る配線基板を示す図である。
図23は、本発明を適用した第17の実施の形態に係る配線基板を示す図である。
図24は、本発明を適用した第18の実施の形態に係る半導体装置を示す図である。
図25は、本発明を適用した第19の実施の形態に係る半導体装置を示す図である。
図26は、本発明を適用した第20の実施の形態に係る接続基板を示す図である。
図27は、本発明を適用した第21の実施の形態に係る接続基板を示す図である。
図28は、本発明を適用した第22の実施の形態に係る接続基板を示す図である。
図29は、本発明を適用した第23の実施の形態に係る接続基板を示す図である。
図30は、本実施の形態に係る回路基板を示す図である。
図31は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。
Claims (25)
- 開口部が形成された基板と、
前記基板の一方の面に形成された配線パターンであって、前記配線パターンの一部が前記開口部内に位置するように屈曲する屈曲部を有する前記配線パターンと、
接着剤に導電粒子が分散されてなる異方性導電材料を介して前記基板にボンディングされた少なくとも一つの半導体チップと、
を有し、
前記屈曲部の内部には応力吸収材料が充填され、
前記異方性導電材料の一部が、前記応力吸収材料である半導体装置。 - 請求項1記載の半導体装置において、
前記屈曲部は、前記基板の他方の面から突出して突起部を構成する半導体装置。 - 請求項1記載の半導体装置において、
前記基板と前記配線パターンとの間に接着剤が介在する半導体装置。 - 請求項1記載の半導体装置において、
前記配線パターンの前記屈曲部は、前記開口部の直径よりも幅が小さくて屈曲した配線からなる半導体装置。 - 請求項1記載の半導体装置において、
前記配線パターンの前記屈曲部は、前記開口部よりも大きいランド部の一部が屈曲してなる半導体装置。 - 請求項1記載の半導体装置において、
前記配線パターンの前記屈曲部の先端部は、破断されて形成されている半導体装置。 - 請求項1記載の半導体装置において、
前記配線パターンの前記屈曲部の先端部は、前記基板の表面を避けて終端している半導体装置。 - 請求項1記載の半導体装置において、
前記開口部はスリットであり、それぞれの前記開口部内に複数の前記屈曲部が形成されてなる半導体装置。 - 請求項1記載の半導体装置において、
前記応力吸収材料のヤング率が300kg/mm2以下である半導体装置。 - 請求項1から9のいずれか1項に記載の半導体装置において、
前記開口部は、前記基板における前記半導体チップの搭載領域内及び搭載領域外の少なくともいずれか一方に形成されている半導体装置。 - 請求項1から9のいずれか1項に記載の半導体装置において、
複数の前記半導体チップを有し、
前記基板は、一部が曲げられて、前記複数の半導体チップが積み重ねられている半導体装置。 - 請求項1から9のいずれか1項に記載の半導体装置において、
請求項1記載の前記開口部は、前記基板における前記半導体チップの搭載領域外に形成され、
前記基板は一部が曲げられ、前記基板における前記半導体チップの搭載領域を除く部分と前記半導体チップとが接着されている半導体装置。 - 請求項1から9のいずれか1項に記載の半導体装置が搭載された回路基板。
- 請求項1から9のいずれか1項に記載の半導体装置を備える電子機器。
- 基板の開口部上を通って一方の面に形成された導電箔の一部を、他方の面の方向に向けて前記開口部内に曲げて屈曲部を形成する工程と、
接着剤に導電粒子が分散されてなる異方性導電材料を介して、半導体チップを前記基板にボンディングする工程と、
前記屈曲部内に、応力吸収材料を充填する工程と、
を含み、
前記応力吸収材料は前記異方性導電材料の一部である半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記屈曲部を、前記基板の前記他方の面から突出させて、突起部を形成する半導体装置の製造方法。 - 請求項16記載の半導体装置の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部に対応する凹型上に、前記開口部を位置合わせして前記基板の前記他方の面を載せて、前記基板の前記一方の面から、前記屈曲部に対応する凸型を前記導電箔に対してプレスする半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記基板と前記導電箔との間に接着剤が介在し、
前記屈曲部を形成する工程を、前記接着剤を前記開口部に引き込みながら行う半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部を、先端部において破断しながら形成する半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記屈曲部を形成する工程で、前記屈曲部の先端部を、前記基板の表面を避けて終端させる半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記屈曲部を形成する工程の後に、前記導電箔をパターニングして配線パターンを形成する工程を含む半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記基板に導電箔を貼り付ける工程と、前記導電箔をパターニングして配線パターンを形成する工程と、を含み、
前記屈曲部を形成する工程を、前記配線パターンとしての前記導電箔に対して行う半導体装置の製造方法。 - 請求項21記載の半導体装置の製造方法において、
前記配線パターンの形成後に、前記屈曲部の凸面にメッキを施す工程をさらに含む半導体装置の製造方法。 - 請求項15から23のいずれか1項に記載の半導体装置の製造方法において、
複数の前記半導体チップが前記基板に搭載され、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記複数の半導体チップを積み重ねる半導体装置の製造方法。 - 請求項15から23のいずれか1項に記載の半導体装置の製造方法において、
前記基板は、フレキシブル基板であり、
前記基板の一部を曲げて前記半導体チップの上面を前記基板に貼り付ける半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8102899 | 1999-03-25 | ||
JP21318399 | 1999-07-28 | ||
PCT/JP2000/001769 WO2000059033A1 (en) | 1999-03-25 | 2000-03-23 | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205515A Division JP4735856B2 (ja) | 1999-03-25 | 2007-08-07 | 配線基板、半導体装置及びこれらの製造方法 |
JP2007205514A Division JP4735855B2 (ja) | 1999-03-25 | 2007-08-07 | 配線基板、半導体装置及びこれらの製造方法 |
JP2007286490A Division JP4822018B2 (ja) | 1999-03-25 | 2007-11-02 | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 |
JP2007286491A Division JP4822019B2 (ja) | 1999-03-25 | 2007-11-02 | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4066127B2 true JP4066127B2 (ja) | 2008-03-26 |
Family
ID=26422069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000608437A Expired - Fee Related JP4066127B2 (ja) | 1999-03-25 | 2000-03-23 | 半導体装置及びその製造方法、回路基板並びに電子機器。 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6507095B1 (ja) |
JP (1) | JP4066127B2 (ja) |
TW (1) | TW479302B (ja) |
WO (1) | WO2000059033A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US20020121693A1 (en) * | 2000-12-11 | 2002-09-05 | Milla Juan G. | Stacked die package |
JP2002353362A (ja) * | 2001-05-28 | 2002-12-06 | Sony Corp | フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 |
WO2003049165A1 (fr) * | 2001-12-06 | 2003-06-12 | Hitachi Chemical Co.,Ltd. | Procede de fabrication de dispositif optique et dispositif optique correspondant |
JP2004260135A (ja) * | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体集積装置及びその製造方法 |
JP2006518944A (ja) * | 2003-02-25 | 2006-08-17 | テッセラ,インコーポレイテッド | バンプを有するボールグリッドアレー |
KR100490680B1 (ko) * | 2003-05-12 | 2005-05-19 | 주식회사 젯텍 | 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법 |
US6998703B2 (en) * | 2003-12-04 | 2006-02-14 | Palo Alto Research Center Inc. | Thin package for stacking integrated circuits |
JP2006108431A (ja) * | 2004-10-06 | 2006-04-20 | Sharp Corp | 半導体装置 |
JP4099673B2 (ja) * | 2004-12-21 | 2008-06-11 | セイコーエプソン株式会社 | 半導体装置 |
KR101267651B1 (ko) | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
TWI292945B (en) * | 2006-02-24 | 2008-01-21 | Chipmos Technologies Inc | Chip package |
US20090084597A1 (en) * | 2006-03-20 | 2009-04-02 | Sumitomo Bakelite Co., Ltd. | Circuit board and connection substrate |
JP2008078205A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US20110048786A1 (en) * | 2009-08-31 | 2011-03-03 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board having a bump and a method of manufacturing the same |
WO2017111903A1 (en) | 2015-12-21 | 2017-06-29 | Intel Corporation | Integrating system in package (sip) with input/output (io) board for platform miniaturization |
JP6909435B2 (ja) * | 2017-07-25 | 2021-07-28 | 大日本印刷株式会社 | 貫通電極基板およびその製造方法 |
US10276487B1 (en) | 2017-10-18 | 2019-04-30 | Micron Technology, Inc. | Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board |
EP3841850A4 (en) | 2018-08-22 | 2022-10-26 | Liquid Wire Inc. | STRUCTURES WITH DEFORMABLE LADDERS |
CN115295706B (zh) * | 2022-09-29 | 2022-12-06 | 惠科股份有限公司 | Led芯片转移方法及显示面板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5177039A (en) | 1990-12-06 | 1993-01-05 | Corning Incorporated | Method for making ceramic matrix composites |
US5229916A (en) * | 1992-03-04 | 1993-07-20 | International Business Machines Corporation | Chip edge interconnect overlay element |
JPH07193098A (ja) | 1993-11-22 | 1995-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH07221132A (ja) | 1993-12-06 | 1995-08-18 | Fujitsu Ltd | 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法 |
US5679978A (en) | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
KR0153387B1 (ko) * | 1993-12-16 | 1998-12-01 | 가네꼬 히사시 | 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법 |
JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
US5629835A (en) | 1994-07-19 | 1997-05-13 | Olin Corporation | Metal ball grid array package with improved thermal conductivity |
JPH09232381A (ja) | 1996-02-27 | 1997-09-05 | Fuji Micro Kogyo Kk | 両面タブ用テープ、およびその製造方法 |
EP1189270A3 (en) | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Semiconductor device |
JPH10125705A (ja) | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
EP1443555A3 (en) * | 1997-01-23 | 2005-02-23 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
JPH10313072A (ja) | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
CN1127177C (zh) * | 1997-12-05 | 2003-11-05 | 松下电器产业株式会社 | 用于电源电路的接线端子连接器件 |
JPH11243118A (ja) | 1998-02-24 | 1999-09-07 | Hitachi Cable Ltd | Bga用配線テープ及びその製造方法 |
JPH11260950A (ja) | 1998-03-10 | 1999-09-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-03-23 US US09/701,138 patent/US6507095B1/en not_active Expired - Fee Related
- 2000-03-23 JP JP2000608437A patent/JP4066127B2/ja not_active Expired - Fee Related
- 2000-03-23 WO PCT/JP2000/001769 patent/WO2000059033A1/ja active Application Filing
- 2000-03-24 TW TW089105399A patent/TW479302B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6507095B1 (en) | 2003-01-14 |
WO2000059033A1 (en) | 2000-10-05 |
TW479302B (en) | 2002-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP3569585B2 (ja) | 半導体装置 | |
JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JP4465891B2 (ja) | 半導体装置 | |
JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP3549316B2 (ja) | 配線基板 | |
JP4158008B2 (ja) | 半導体チップの製造方法 | |
JP4735856B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP4822018B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3614099B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |