JP2002353362A - フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 - Google Patents
フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板Info
- Publication number
- JP2002353362A JP2002353362A JP2001158147A JP2001158147A JP2002353362A JP 2002353362 A JP2002353362 A JP 2002353362A JP 2001158147 A JP2001158147 A JP 2001158147A JP 2001158147 A JP2001158147 A JP 2001158147A JP 2002353362 A JP2002353362 A JP 2002353362A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- land
- semiconductor element
- flip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 3
- 230000006835 compression Effects 0.000 abstract 4
- 238000007906 compression Methods 0.000 abstract 4
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 238000005304 joining Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 101000917826 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-a Proteins 0.000 description 1
- 101000917824 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-b Proteins 0.000 description 1
- 102100029204 Low affinity immunoglobulin gamma Fc region receptor II-a Human genes 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
精度が十分でない安価な圧接実装装置でも、確実に基
板のランド上に半導体素子を圧接実装できるフリップチ
ップ実装用基板におけるランド形成方法及びフリップチ
ップ実装用基板を提供する。 【解決手段】 基板１上の回路パターンに半導体素子３
を取り付けるためのランド６に、開口端の径を半導体素
子３の電極端子４のトップ径よりも大きく且つ深さを１
０μｍから１５μｍ以下とした円錐状凹部６Ａを形成し
て、半導体素子３の電極端子４の接合時のずれを防止す
るようにした。これにより、正確で安定した位置決めが
可能となり、精度が十分でない安価な圧接実装装置でも
確実にランド６上に半導体素子３を圧接実装することが
できる。
板のランド上に半導体素子を圧接実装できるフリップチ
ップ実装用基板におけるランド形成方法及びフリップチ
ップ実装用基板を提供する。 【解決手段】 基板１上の回路パターンに半導体素子３
を取り付けるためのランド６に、開口端の径を半導体素
子３の電極端子４のトップ径よりも大きく且つ深さを１
０μｍから１５μｍ以下とした円錐状凹部６Ａを形成し
て、半導体素子３の電極端子４の接合時のずれを防止す
るようにした。これにより、正確で安定した位置決めが
可能となり、精度が十分でない安価な圧接実装装置でも
確実にランド６上に半導体素子３を圧接実装することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装用基板のランド形成方法及びフリップチップ実装用基
板に関する。
装用基板のランド形成方法及びフリップチップ実装用基
板に関する。
【０００２】
【従来の技術】一般に、フリップチップ実装において
は、半導体素子上に電極端子を形成し、これをフェイス
ダウンで配線基板導体と接続する。配線基板上、つまり
フリップチップ実装用の基板には半導体素子の電極端子
に対応してランドが設けられており、これらを突き合わ
せた状態で熱圧着あるいは加熱溶着により基板上に半導
体素子を実装していた。
は、半導体素子上に電極端子を形成し、これをフェイス
ダウンで配線基板導体と接続する。配線基板上、つまり
フリップチップ実装用の基板には半導体素子の電極端子
に対応してランドが設けられており、これらを突き合わ
せた状態で熱圧着あるいは加熱溶着により基板上に半導
体素子を実装していた。
【０００３】図５は、従来例を説明するための図であ
る。この図において、１はフリップチップ実装用基板
（以下、単に基板と称す）、２は基板１上に設けられた
ランド、３は半導体素子、４は半導体素子３上に形成さ
れた電極端子、５は熱硬化性樹脂である。
る。この図において、１はフリップチップ実装用基板
（以下、単に基板と称す）、２は基板１上に設けられた
ランド、３は半導体素子、４は半導体素子３上に形成さ
れた電極端子、５は熱硬化性樹脂である。
【０００４】基板１への半導体素子３の実装は次のよう
に行われる。 １）半導体素子３上に金属突起物の電極端子４を形成す
る。 ２）基板１の半導体素子実装面に熱硬化性樹脂５を供給
する。 ３）基板１の平坦なランド２に対して、半導体素子３の
電極端子４を位置合わせする。 ４）半導体素子３を基板１に対して、熱硬化性樹脂５に
より圧接実装（加熱、加圧）して固定する。
に行われる。 １）半導体素子３上に金属突起物の電極端子４を形成す
る。 ２）基板１の半導体素子実装面に熱硬化性樹脂５を供給
する。 ３）基板１の平坦なランド２に対して、半導体素子３の
電極端子４を位置合わせする。 ４）半導体素子３を基板１に対して、熱硬化性樹脂５に
より圧接実装（加熱、加圧）して固定する。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来のフリップチップ実装用基板にあっては、次のような
問題がある。すなわち、基板１の平坦なランド２上に半
導体素子３を圧接実装する際、ランド２に半導体素子３
の電極端子４を正確に搭載し、加熱、加圧しながら接合
させるようにしているが、ランド２が平坦な形状である
ことから、圧接実装装置（図示略）の精度が十分でない
場合には、図６に示すように、半導体素子３の電極端子
４がランド２から滑り落ちて位置ずれを起こすことがあ
る。そして、このようなことが起こると歩留まりが低下
し、製品コストの削減が困難になる。なお、この問題
は、精度が十分にとれる圧接実装装置を使用することで
回避できるが、精度の高い装置はそれだけ高価になる。
来のフリップチップ実装用基板にあっては、次のような
問題がある。すなわち、基板１の平坦なランド２上に半
導体素子３を圧接実装する際、ランド２に半導体素子３
の電極端子４を正確に搭載し、加熱、加圧しながら接合
させるようにしているが、ランド２が平坦な形状である
ことから、圧接実装装置（図示略）の精度が十分でない
場合には、図６に示すように、半導体素子３の電極端子
４がランド２から滑り落ちて位置ずれを起こすことがあ
る。そして、このようなことが起こると歩留まりが低下
し、製品コストの削減が困難になる。なお、この問題
は、精度が十分にとれる圧接実装装置を使用することで
回避できるが、精度の高い装置はそれだけ高価になる。
【０００６】本発明は係る点に鑑みてなされたもので、
精度が十分でない安価な圧接実装装置でも、確実に基板
のランド上に半導体素子を圧接実装できるフリップチッ
プ実装用基板におけるランド形成方法及びフリップチッ
プ実装用基板を提供することを目的とする。
精度が十分でない安価な圧接実装装置でも、確実に基板
のランド上に半導体素子を圧接実装できるフリップチッ
プ実装用基板におけるランド形成方法及びフリップチッ
プ実装用基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る請求項１記載のフリップチップ実装用基
板のランド形成方法は、基板に、開口端の径を圧接実装
しようとする半導体素子の電極端子のトップ径より大き
く且つ前記半導体素子の底面と前記基板上の配線パター
ンとが接触しない深さの凹部を形成する凹部形成工程
と、前記凹部を形成した側の基板上に金属箔をプレス
し、前記凹部に金属箔を追従させてランドを形成するラ
ンド形成工程と、を具備することを特徴とする。
の本発明に係る請求項１記載のフリップチップ実装用基
板のランド形成方法は、基板に、開口端の径を圧接実装
しようとする半導体素子の電極端子のトップ径より大き
く且つ前記半導体素子の底面と前記基板上の配線パター
ンとが接触しない深さの凹部を形成する凹部形成工程
と、前記凹部を形成した側の基板上に金属箔をプレス
し、前記凹部に金属箔を追従させてランドを形成するラ
ンド形成工程と、を具備することを特徴とする。
【０００８】また、本発明に係る請求項２記載のフリッ
プチップ実装用基板のランド形成方法は、請求項１記載
のフリップチップ実装用基板のランド形成方法におい
て、前記凹部の形状を円錐状としたことを特徴とする。
プチップ実装用基板のランド形成方法は、請求項１記載
のフリップチップ実装用基板のランド形成方法におい
て、前記凹部の形状を円錐状としたことを特徴とする。
【０００９】また、本発明に係る請求項３記載のフリッ
プチップ実装用基板のランド形成方法は、請求項１又は
請求項２のいずれかに記載のフリップチップ実装用基板
のランド形成方法において、前記凹部の深さを１０μｍ
以上１５μｍ以下としたことを特徴とする。
プチップ実装用基板のランド形成方法は、請求項１又は
請求項２のいずれかに記載のフリップチップ実装用基板
のランド形成方法において、前記凹部の深さを１０μｍ
以上１５μｍ以下としたことを特徴とする。
【００１０】本発明に係る請求項４記載のフリップチッ
プ実装用基板は、基板上の回路パターンに半導体素子を
取り付けるためのランドに、開口端の径を圧接実装しよ
うとする半導体素子の電極端子のトップ径より大きく且
つ深さを１０μｍ以上１５μｍ以下とした円錐状凹部を
設けたことを特徴とする。
プ実装用基板は、基板上の回路パターンに半導体素子を
取り付けるためのランドに、開口端の径を圧接実装しよ
うとする半導体素子の電極端子のトップ径より大きく且
つ深さを１０μｍ以上１５μｍ以下とした円錐状凹部を
設けたことを特徴とする。
【００１１】本発明においては、基板上の回路パターン
に半導体素子を取り付けるためのランドに、開口端の径
を圧接実装しようとする半導体素子の電極端子のトップ
径より大きく且つ半導体素子の底面と基板上の配線パタ
ーンとが接触しない深さの凹部を設けるようにしたの
で、半導体チップを実装する際の電極端子とランドの位
置ずれを抑制さでき、両者間の位置決めを正確且つ容易
に行えるようになる。この場合、凹部の形状深さとして
は１０μｍ以上１５μｍ以下が好適であり、また形状と
しては円錐状が好適である。
に半導体素子を取り付けるためのランドに、開口端の径
を圧接実装しようとする半導体素子の電極端子のトップ
径より大きく且つ半導体素子の底面と基板上の配線パタ
ーンとが接触しない深さの凹部を設けるようにしたの
で、半導体チップを実装する際の電極端子とランドの位
置ずれを抑制さでき、両者間の位置決めを正確且つ容易
に行えるようになる。この場合、凹部の形状深さとして
は１０μｍ以上１５μｍ以下が好適であり、また形状と
しては円錐状が好適である。
【００１２】したがって、精度が十分でない安価な圧接
実装装置でも、確実に基板のランド上に半導体素子を圧
接実装することができる。
実装装置でも、確実に基板のランド上に半導体素子を圧
接実装することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【００１４】図１は、本発明の実施の形態に係るフリッ
プチップ実装用基板を示す図である。なお、この図にお
いて前述した図５と共通する部分には同一の符号を付け
ている。図１において、１は基板（フリップチップ実装
用基板）、３は半導体素子、４は半導体素子３上に形成
された電極端子、５は熱硬化性樹脂、６は基板１上に設
けられたランドである。
プチップ実装用基板を示す図である。なお、この図にお
いて前述した図５と共通する部分には同一の符号を付け
ている。図１において、１は基板（フリップチップ実装
用基板）、３は半導体素子、４は半導体素子３上に形成
された電極端子、５は熱硬化性樹脂、６は基板１上に設
けられたランドである。
【００１５】ランド６の上面には、開口端の径を圧接実
装しようとする半導体素子３の電極端子４のトップ径よ
りも大きく且つ深さを１０μｍから１５μｍ以下とした
円錐状の凹部６Ａが形成されている。なお、この円錐状
凹部６Ａの形成には、例えばレーザ等を利用した穴開け
装置が用いられる。この穴開け装置を用いて穴を形成す
ることで、基板工程での余計な工程を増やさなくて済
む。
装しようとする半導体素子３の電極端子４のトップ径よ
りも大きく且つ深さを１０μｍから１５μｍ以下とした
円錐状の凹部６Ａが形成されている。なお、この円錐状
凹部６Ａの形成には、例えばレーザ等を利用した穴開け
装置が用いられる。この穴開け装置を用いて穴を形成す
ることで、基板工程での余計な工程を増やさなくて済
む。
【００１６】ここで、円錐状凹部６Ａの深さを１０μｍ
から１５μｍ以下にした理由は、深さを１５μｍ以上に
すると、半導体素子３の本体の底面と基板１の表面との
間の距離が短くなって、基板１上の配線パターンが半導
体素子３の底面に接触してしまう虞があるからである。
このようなことが起こらないように、深さを１０μｍか
ら１５μｍ以下に限定している。
から１５μｍ以下にした理由は、深さを１５μｍ以上に
すると、半導体素子３の本体の底面と基板１の表面との
間の距離が短くなって、基板１上の配線パターンが半導
体素子３の底面に接触してしまう虞があるからである。
このようなことが起こらないように、深さを１０μｍか
ら１５μｍ以下に限定している。
【００１７】また、円錐状凹部６Ａの開口端の径を半導
体素子３の電極端子４のトップ径よりも大きくしたの
は、次のような理由からである。 半導体素子３上に金属突起物の電極端子４を形成する
際の装置の位置精度、半導体素子３の電極端子４を基
板１のランド２に搭載するときの位置精度、基板１に
レーザ等の穴開け装置で凹みを形成する際の位置精度が
あることから、これらの点における位置精度を考慮する
と、円錐状凹部６Ａの開口端の径を半導体素子３の電極
端子４のトップ径より大きくすることで、正確な位置決
めが可能になる。
体素子３の電極端子４のトップ径よりも大きくしたの
は、次のような理由からである。 半導体素子３上に金属突起物の電極端子４を形成する
際の装置の位置精度、半導体素子３の電極端子４を基
板１のランド２に搭載するときの位置精度、基板１に
レーザ等の穴開け装置で凹みを形成する際の位置精度が
あることから、これらの点における位置精度を考慮する
と、円錐状凹部６Ａの開口端の径を半導体素子３の電極
端子４のトップ径より大きくすることで、正確な位置決
めが可能になる。
【００１８】次に、ランド６の形成工程について図３を
参照して説明する。 １）まず、基板１に（又は基材とその上に形成した絶縁
層とからなる基板）にレーザを利用した穴開け装置（図
示略）を用いて、図２の斜視図に示すような、円錐状で
且つ１０μｍ〜１５μｍの深さの凹部１Ａを形成する。
このとき、凹部１Ａの開口端の径を、圧接実装しようと
する半導体素子３の電極端子４のトップ径より大きくす
る。
参照して説明する。 １）まず、基板１に（又は基材とその上に形成した絶縁
層とからなる基板）にレーザを利用した穴開け装置（図
示略）を用いて、図２の斜視図に示すような、円錐状で
且つ１０μｍ〜１５μｍの深さの凹部１Ａを形成する。
このとき、凹部１Ａの開口端の径を、圧接実装しようと
する半導体素子３の電極端子４のトップ径より大きくす
る。
【００１９】２）基板１に凹部１Ａを形成した後、それ
を形成した側の基板１の上面に金属箔７をプレスする。 ３）基板１に金属箔７をプレスした後、配線を形成す
る。これにより、基板１の凹部１Ａに金属箔が追従して
円錐状のランド６が形成される。以上により、ランド６
が完成する。
を形成した側の基板１の上面に金属箔７をプレスする。 ３）基板１に金属箔７をプレスした後、配線を形成す
る。これにより、基板１の凹部１Ａに金属箔が追従して
円錐状のランド６が形成される。以上により、ランド６
が完成する。
【００２０】次に、半導体素子３の基板１への実装工程
について図４を参照して説明する。 １）半導体素子３上に先端に丸みを付けた金属突起物の
電極端子４を形成する。 ２）次いで、基板１上の半導体素子３を実装する部分に
熱硬化性樹脂５を供給する。
について図４を参照して説明する。 １）半導体素子３上に先端に丸みを付けた金属突起物の
電極端子４を形成する。 ２）次いで、基板１上の半導体素子３を実装する部分に
熱硬化性樹脂５を供給する。
【００２１】３）次いで、熱硬化性樹脂５を供給した基
板１のランド６に半導体素子３の電極端子４が接続する
ように位置合わせして搭載する。そして、ランド６に半
導体素子３の電極端子４を搭載した後、圧接実装（加
熱、加圧）する。この際、基板１のランド６が円錐状に
凹んでいることで、半導体素子３の電極端子４が滑り落
ちることがなくそのランド６の凹みに嵌まり込むので、
安定した接合ができる。この状態から熱圧着等の手段に
より両者を接合して基板１と半導体素子３を電気的に接
続する。 ４）以上により、基板１のランド６への半導体素子実装
が完成する。
板１のランド６に半導体素子３の電極端子４が接続する
ように位置合わせして搭載する。そして、ランド６に半
導体素子３の電極端子４を搭載した後、圧接実装（加
熱、加圧）する。この際、基板１のランド６が円錐状に
凹んでいることで、半導体素子３の電極端子４が滑り落
ちることがなくそのランド６の凹みに嵌まり込むので、
安定した接合ができる。この状態から熱圧着等の手段に
より両者を接合して基板１と半導体素子３を電気的に接
続する。 ４）以上により、基板１のランド６への半導体素子実装
が完成する。
【００２２】このように、本実施の形態によれば、基板
１上の回路パターンに半導体素子３を取り付けるための
ランド６に、開口端の径を半導体素子３の電極端子４の
トップ径よりも大きく且つ深さを１０μｍから１５μｍ
以下とした円錐状凹部６Ａを形成して、半導体素子３の
電極端子４の接合時のずれを防止するようにしたので、
正確で安定した位置決めが可能となり、精度が十分でな
い安価な圧接実装装置でも確実にランド６上に半導体素
子３を圧接実装することができる。これにより、歩留ま
りが向上し、信頼性の向上が図れ、さらには製品のコス
トダウンも図れる。
１上の回路パターンに半導体素子３を取り付けるための
ランド６に、開口端の径を半導体素子３の電極端子４の
トップ径よりも大きく且つ深さを１０μｍから１５μｍ
以下とした円錐状凹部６Ａを形成して、半導体素子３の
電極端子４の接合時のずれを防止するようにしたので、
正確で安定した位置決めが可能となり、精度が十分でな
い安価な圧接実装装置でも確実にランド６上に半導体素
子３を圧接実装することができる。これにより、歩留ま
りが向上し、信頼性の向上が図れ、さらには製品のコス
トダウンも図れる。
【００２３】なお、上記実施の形態では、ランド６上の
円錐状凹部６Ａの形成を、基板１に穴を開けることで行
ったが、基板１上に設けられたランド上にフォトレジス
トをパターニングし、これにエッチング処理を施して形
成する方法もある。
円錐状凹部６Ａの形成を、基板１に穴を開けることで行
ったが、基板１上に設けられたランド上にフォトレジス
トをパターニングし、これにエッチング処理を施して形
成する方法もある。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
基板上に形成するランドに円錐状凹部を形成して半導体
素子の電極端子の接合時のずれを防止するようにしたの
で、正確で安定した位置決めが可能となり、精度が十分
でない安価な圧接実装装置でも確実にランド上に半導体
素子を圧接実装することができる。これにより、歩留ま
りが向上し、信頼性の向上が図れ、さらには製品のコス
トダウンも図れる。
基板上に形成するランドに円錐状凹部を形成して半導体
素子の電極端子の接合時のずれを防止するようにしたの
で、正確で安定した位置決めが可能となり、精度が十分
でない安価な圧接実装装置でも確実にランド上に半導体
素子を圧接実装することができる。これにより、歩留ま
りが向上し、信頼性の向上が図れ、さらには製品のコス
トダウンも図れる。
【図１】本発明の実施の形態に係るフリップチップ実装
用基板を示す図である。
用基板を示す図である。
【図２】図１のフリップチップ実装用基板上に形成され
る凹部を示す斜視図である。
る凹部を示す斜視図である。
【図３】図１のフリップチップ実装用基板のランド形成
工程を説明するための図である。
工程を説明するための図である。
【図４】図１のフリップチップ実装用基板における半導
体素子の基板への実装工程を説明するための図である。
体素子の基板への実装工程を説明するための図である。
【図５】従来のフリップチップ実装用基板を示す図であ
る。
る。
【図６】従来のフリップチップ実装用基板の問題点を説
明するための図である。
明するための図である。
１…フリップチップ実装用基板、１Ａ…凹部、３…半導
体素子、４…電極端子、５…熱硬化性樹脂、６…ラン
ド、６Ａ…円錐状凹部、７…金属箔
体素子、４…電極端子、５…熱硬化性樹脂、６…ラン
ド、６Ａ…円錐状凹部、７…金属箔
フロントページの続き Ｆターム(参考） 5E317 AA30 CD32 GG16 5E319 AA03 AB06 AC02 AC11 CC12 CD04 GG09 GG15 5F044 KK02 KK17 KK18 KK19 LL00 LL15 RR18
Claims (4)
- 【請求項１】 基板に、開口端の径を圧接実装しようと
する半導体素子の電極端子のトップ径より大きく且つ前
記半導体素子の底面と前記基板上の配線パターンとが接
触しない深さの凹部を形成する凹部形成工程と、 前記凹部を形成した側の基板上に金属箔をプレスし、前
記凹部に金属箔を追従させてランドを形成するランド形
成工程と、 を具備することを特徴とするフリップチップ実装用基板
のランド形成方法。 - 【請求項２】 前記凹部の形状を円錐状としたことを特
徴とする請求項１記載のフリップチップ実装用基板のラ
ンド形成方法。 - 【請求項３】 前記凹部の深さを１０μｍ以上１５μｍ
以下としたことを特徴とする請求項１又は請求項２記載
のフリップチップ実装用基板のランド形成方法。 - 【請求項４】 基板上の回路パターンに半導体素子を取
り付けるためのランドに、開口端の径を圧接実装しよう
とする半導体素子の電極端子のトップ径より大きく且つ
深さを１０μｍ以上１５μｍ以下とした円錐状凹部を設
けたことを特徴とするフリップチップ実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158147A JP2002353362A (ja) | 2001-05-28 | 2001-05-28 | フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158147A JP2002353362A (ja) | 2001-05-28 | 2001-05-28 | フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353362A true JP2002353362A (ja) | 2002-12-06 |
Family
ID=19001912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158147A Pending JP2002353362A (ja) | 2001-05-28 | 2001-05-28 | フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| US12272661B2 (en) | 2021-05-06 | 2025-04-08 | Samsung Electronics Co., Ltd. | Semiconductor package including semiconductor chips stacked via conductive bumps |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199933A (ja) * | 1997-01-09 | 1998-07-31 | Sony Corp | 半導体装置の実装方法 |
| WO2000059033A1 (en) * | 1999-03-25 | 2000-10-05 | Seiko Epson Corporation | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device |
-
2001
- 2001-05-28 JP JP2001158147A patent/JP2002353362A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199933A (ja) * | 1997-01-09 | 1998-07-31 | Sony Corp | 半導体装置の実装方法 |
| WO2000059033A1 (en) * | 1999-03-25 | 2000-10-05 | Seiko Epson Corporation | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| US12272661B2 (en) | 2021-05-06 | 2025-04-08 | Samsung Electronics Co., Ltd. | Semiconductor package including semiconductor chips stacked via conductive bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPH11340277A (ja) | 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法 | |
| JPH11204913A (ja) | 回路基板及び実装方法並びにプリント配線板 | |
| JP2002353362A (ja) | フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2001217513A (ja) | 回路基板 | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JP3746719B2 (ja) | フリップチップ実装方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2005072098A (ja) | 半導体装置 | |
| JP3876725B2 (ja) | プリント基板の接続方法及び接続構造 | |
| JP3243906B2 (ja) | 半導体装置と外部端子との接合方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2597885B2 (ja) | メタルコア配線板のハンダ接続部の構造 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP3247475B2 (ja) | 電子部品接合方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JPH09246331A (ja) | 半導体装置の製造方法及びこれに用いる配線パターンフィルム | |
| JP2001068811A (ja) | 階層式プリント基板の接続構造 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2005251705A (ja) | フィルム状電子部品と端子部品の接合構造及び接合方法 | |
| JPH0574854A (ja) | 半導体素子実装方法 | |
| JP2004207647A (ja) | 多層プリント基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050407 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
| A977 | Report on retrieval |
Effective date: 20100119 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A02 | Decision of refusal |
Effective date: 20111011 Free format text: JAPANESE INTERMEDIATE CODE: A02 |