JP3968713B2 - フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 - Google Patents
フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 Download PDFInfo
- Publication number
- JP3968713B2 JP3968713B2 JP2003186430A JP2003186430A JP3968713B2 JP 3968713 B2 JP3968713 B2 JP 3968713B2 JP 2003186430 A JP2003186430 A JP 2003186430A JP 2003186430 A JP2003186430 A JP 2003186430A JP 3968713 B2 JP3968713 B2 JP 3968713B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- display device
- wiring pattern
- flat display
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Tests Of Electronic Circuits (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラットディスプレイ装置及びフラットディスプレイ装置の試験方法に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるようにする。
【０００２】
【従来の技術】
近年、例えばＰＤＡ、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に構成するものが提供されるようになされている。
【０００３】
このような液晶表示装置は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）、保持容量とにより各画素が形成され、この画素をマトリックス状に配置して表示部が形成され、この表示部の周囲に配置した各種の駆動回路により表示部を駆動して各種の画像を表示するようになされている。
【０００４】
液晶表示装置においては、このようにマトリックス状に配置した多数の画素において、１つでも欠陥が発生すると、この欠陥画素が明るい輝点として観察されて表示画像の品位を著しく損ねることになる。このため特開２００２−２２１５４７号公報等に、この種の欠陥画素の検出方法が種々に提案されるようになされている。
【０００５】
【特許文献１】
特開２００２−２２１５４７号公報
【０００６】
【発明が解決しようとする課題】
ところで液晶表示装置においては、出荷時の検査によっては欠陥画素が検出されないものであっても、市場における使用により欠陥画素が発生するものがある。これにより本願出願人においては、加速試験によるスクリーニングにより、この種の市場において発生する欠陥画素を出荷検査時に検出できるようになされている。
【０００７】
すなわち図３に示すように、液晶表示装置においては、液晶セル２、ポリシリコンＴＦＴ３、保持容量４とにより各画素が形成され、このポリシリコンＴＦＴ３が信号線（列線）ＬＣ及びゲート線（行線）ＬＲによりそれぞれ水平駆動回路及び垂直駆動回路に接続される。スクリーニングの試験においては、保持容量４の信号線側とは逆側電極の配線パターンである共通線ＣＯＭに、符号Ａにより示すようなパルス状の高電圧を印加することにより、市場において欠陥画素となる画素について、事前に欠陥画素として検出できるようにするものである。なおここでこのパルス状電圧は、通常の動作電圧の２倍程度の、波高値が１５〔Ｖ〕程度に設定され、良品である何ら市場にて欠陥画素とならない画素におけるトランジスタ３と容量４との間の耐圧Ｖａより大きな電圧に設定される。
【０００８】
このため図４に示すように、この種の液晶表示装置１においては、信号線ＬＣを所定電位にプリチャージするＣＳ駆動回路９からの配線パターンが外部端子Ｔ１、Ｔ２を介して、一旦、外部に引き出されるようになされ、これにより所定の試験装置に接続してスクリーニングの試験を実行し、さらには各種の試験を実行できるようになされている。
【０００９】
すなわちこの図４に示す液晶表示装置１においては、液晶セル２、ポリシリコンＴＦＴ３、保持容量４とによる画素がガラス基板１０上にマトリックス状に配置されて表示部１１が形成され、この表示部１１の信号線ＬＣ及びゲート線ＬＲがそれぞれ水平駆動回路１２、垂直駆動回路１３に接続される。ここで水平駆動回路１２及び垂直駆動回路１３は、表示部１１の周囲、ガラス基板１０上に形成され、水平駆動回路１２は、各画素の階調を示す階調データを順次入力して各画素の駆動信号をライン単位で順次表示部１１に出力し、垂直駆動回路１３は、この水平駆動回路１２の出力を選択する選択信号を表示部１１に出力する。これにより液晶表示装置１では、マトリックス状に配置してなる表示部の画素を、ゲート線ＬＲにより選択して信号線ＬＣにより駆動することにより表示部１１に所望の画像を表示するようになされている。
【００１０】
液晶表示装置１では、アクティブ素子であるトランジスタによるスイッチ回路１５を介して水平駆動回路１２と信号線ＬＣとの接続を遮断できるように構成され、また同様のスイッチ回路１６を介して、信号線ＬＣを共通線ＣＯＭに接続できるように構成される。これにより液晶表示装置１では、それぞれスイッチ回路１５及び１６をオフ状態及びオン状態に設定してＣＳ駆動回路９により信号線ＬＣを所定電圧にプリチャージした後、スイッチ回路１５及び１６をオン状態及びオフ状態に切り換えて、各画素を駆動できるようになされている。なおこのようなプリチャージにおいては、フレーム反転、ライン反転等の、液晶表示装置１における駆動の形式に応じて、所定のタイミングにより実行される。なおこの図４に示す構成において、Ｃは外付の容量であり、１８はパッド電極である。
【００１１】
スクリーニングの試験においては、端子Ｔ１及びＴ２間の接続を遮断した状態で、プリチャージに供するスイッチ回路１５及び１６をオフ状態及びオン状態に設定して端子Ｔ２に所定電圧を印加することにより、保持容量４の両端電圧を所定電圧に設定した後、スイッチ回路１６をオフ状態に設定して図３について上述したようなパルス状電圧を端子Ｔ２より印加することにより実行されるようになされている。
【００１２】
しかしながらこのような試験方法においては、保持容量４だけでなく、スイッチ回路１６にもパルス状の高電圧が印加されることになる。これにより耐圧の高いトランジスタを使用している場合には、何ら問題なくスクリーニングできるのに対し、耐圧の低いトランジスタにより液晶表示装置１を構成した場合、このスクリーニングの試験により却って液晶表示装置１の信頼性が劣化する問題がある。
【００１３】
本発明は以上の点を考慮してなされたもので、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるフラットディスプレイ装置及びフラットディスプレイ装置の試験方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置に適用する。請求項１の発明においては、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続されるようにする。
【００１５】
また請求項３の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置の試験方法に適用する。請求項３の発明は、このフラットディスプレイ装置は、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続され、フラットディスプレイ装置の試験方法は、電極側の配線パターンを基板の外部に引き出す箇所と、信号線側の配線パターンをプリチャージ回路に接続する箇所との間でパルス状の電圧を印加して画素の欠陥に係る箇所を検出可能とする。
【００１６】
請求項１の構成により、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置に適用して、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続されるようにすれば、この外部接続の箇所を遮断して信号線側を所定電位に保持した状態で、電極側の配線パターンにパルス状の電圧を印加することにより、信号線側に高電圧が印加されないようにしてスクリーニングの試験を実行することができる。これにより信号線側に設けられるＴＦＴ等によるアクティブに対しては、高電圧の印加を回避し得、耐圧の低いアクティブ素子を用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００１７】
これにより請求項３の構成によれば、耐圧の低いアクティブ素子を用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるフラットディスプレイ装置の試験方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１９】
図１は、図４との対比により本発明の実施の形態に係る液晶表示装置を示すブロック図である。この液晶表示装置２１において、図４について上述した液晶表示装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００２０】
この液晶表示装置２１は、マトリックス状に画素を配置してなる表示部１１と、この表示部１１の画素をゲート線ＬＲにより選択して信号線ＬＣにより駆動することにより表示部１１に所望の画像を表示する駆動回路１２、１３とが一体にガラス基板上に形成されるようになされている。また所定のタイミングで信号線ＬＣをプリチャージするプリチャージ回路としてＣＳ駆動回路９がこのガラス基板１０上に設けられるようになされている。
【００２１】
この液晶表示装置２１においては、このプリチャージの処理に係る信号線ＬＣ側の配線パターンＬＣＣが、この基板１０上でＣＳ駆動回路９に接続され、スイッチ回路１６を介して信号線ＬＣに接続される。また保持容量４の信号線側とは逆側の配線パターンである共通線ＣＯＭが、この信号線ＬＣ側の配線パターンＬＣＣと絶縁されて、端子Ｔ２に接続され、またこの端子Ｔ２に隣接する端子Ｔ１に信号線ＬＣ側の配線パターンＬＣＣが接続されるようになされている。これによりこの液晶表示装置２１では、保持容量４の、信号線ＬＣ側とは逆側の電極に接続された電極側の配線パターンＣＯＭが、信号線ＬＣをプリチャージ回路９に接続する信号線側の配線パターンＬＣＣとは絶縁されて、基板１０の外部によりプリチャージ回路９に接続されるようになされている。
【００２２】
これにより液晶表示装置２１では、従来構成に係る液晶表示装置１（図４）とは異なる経路により信号線ＬＣを保持容量４の電位にプリチャージした後、水平駆動回路１２、垂直駆動回路１３による駆動により各画素を駆動して所望の画像を表示するようになされている。
【００２３】
これに対して図２は、検査時におけるこの液晶表示装置２１と試験装置２２との接続を示すブロック図である。この実施の形態では、ガラス基板１０上に各種駆動回路１２、１３、表示部１１等を作成した後、この試験装置２２により各種動作試験を実行する。ここでこの動作試験においては、コンピュータ２３により試験装置２２の動作を制御して、試験装置２２から動作基準用のクロック、テストに係る各種表示用のデータを液晶表示装置２１に出力して液晶表示装置２１の動作を確認することにより実行される。この実施の形態においては、このようにして実行される試験項目の１つに、欠陥画素に係るスクリーニングの試験が設けられる。
【００２４】
このスクリーニングの試験において、試験装置２２は、スイッチ回路１５、１６をそれぞれオフ状態、オン状態に設定して、端子Ｔ１及びＴ２を所定電位に設定する。なおこの実施の形態では、例えばこの端子Ｔ１及びＴ２を試験装置２２のグランドラインに接続することにより、この所定電位がアース電位に設定される。
【００２５】
続いて試験装置２２は、端子Ｔ２をアース電位より切り離し、図３について上述したパルス状の高電圧を印加する。これによりこの実施の形態では、各画素において、トランジスタ３と保持容量４との間に動作電圧以上の電圧を印加し、市場において欠陥画素に至る画素については、続く欠陥画素の検出処理において、検出可能とするようになされている。
【００２６】
しかしてこの実施の形態においては、このように画素の容量４に係る配線パターンＬＣＣ、ＣＯＭのうち、共通線ＣＯＭ側を独立に外部にてプリチャージ回路９に接続することにより、スイッチ回路１６には高電圧を印加しないようにしてスクリーニングの試験を実行し得、これにより耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００２７】
以上の構成によれば、このように画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００２８】
なお上述の実施の形態においては、共通線ＣＯＭだけを外部接続とする場合について述べたが、本発明はこれに限らず、併せて信号線側の配線パターンＬＣＣについても外部でＳＣ駆動回路に接続するようにしてもよい。
【００２９】
また上述の実施の形態においては、ガラス基板上に表示部等を作成してなるＴＦＴ液晶に本発明を適用する場合について述べたが、本発明はこれに限らず、ＣＧＳ（Continuous Grain Silicon）液晶等、各種の液晶表示装置、さらにはＥＬ（Electro Luminescence）表示装置等、種々のフラットディスプレイ装置に広く適用することができる。
【００３０】
【発明の効果】
上述のように本発明によれば、画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る液晶表示装置を示すブロック図である。
【図２】図１の液晶表示装置の試験の説明に供するブロック図である。
【図３】欠陥画素のスクリーニングの説明に供する接続図である。
【図４】従来の液晶表示装置を示すブロック図である。
【符号の説明】
１、２１……液晶表示装置、２……液晶セル、３……ＴＦＴ、４……保持容量、９……ＣＳ駆動回路、１０……ガラス基板、１１……表示部、１５、１６……スイッチ回路
【発明の属する技術分野】
本発明は、フラットディスプレイ装置及びフラットディスプレイ装置の試験方法に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるようにする。
【０００２】
【従来の技術】
近年、例えばＰＤＡ、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に構成するものが提供されるようになされている。
【０００３】
このような液晶表示装置は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）、保持容量とにより各画素が形成され、この画素をマトリックス状に配置して表示部が形成され、この表示部の周囲に配置した各種の駆動回路により表示部を駆動して各種の画像を表示するようになされている。
【０００４】
液晶表示装置においては、このようにマトリックス状に配置した多数の画素において、１つでも欠陥が発生すると、この欠陥画素が明るい輝点として観察されて表示画像の品位を著しく損ねることになる。このため特開２００２−２２１５４７号公報等に、この種の欠陥画素の検出方法が種々に提案されるようになされている。
【０００５】
【特許文献１】
特開２００２−２２１５４７号公報
【０００６】
【発明が解決しようとする課題】
ところで液晶表示装置においては、出荷時の検査によっては欠陥画素が検出されないものであっても、市場における使用により欠陥画素が発生するものがある。これにより本願出願人においては、加速試験によるスクリーニングにより、この種の市場において発生する欠陥画素を出荷検査時に検出できるようになされている。
【０００７】
すなわち図３に示すように、液晶表示装置においては、液晶セル２、ポリシリコンＴＦＴ３、保持容量４とにより各画素が形成され、このポリシリコンＴＦＴ３が信号線（列線）ＬＣ及びゲート線（行線）ＬＲによりそれぞれ水平駆動回路及び垂直駆動回路に接続される。スクリーニングの試験においては、保持容量４の信号線側とは逆側電極の配線パターンである共通線ＣＯＭに、符号Ａにより示すようなパルス状の高電圧を印加することにより、市場において欠陥画素となる画素について、事前に欠陥画素として検出できるようにするものである。なおここでこのパルス状電圧は、通常の動作電圧の２倍程度の、波高値が１５〔Ｖ〕程度に設定され、良品である何ら市場にて欠陥画素とならない画素におけるトランジスタ３と容量４との間の耐圧Ｖａより大きな電圧に設定される。
【０００８】
このため図４に示すように、この種の液晶表示装置１においては、信号線ＬＣを所定電位にプリチャージするＣＳ駆動回路９からの配線パターンが外部端子Ｔ１、Ｔ２を介して、一旦、外部に引き出されるようになされ、これにより所定の試験装置に接続してスクリーニングの試験を実行し、さらには各種の試験を実行できるようになされている。
【０００９】
すなわちこの図４に示す液晶表示装置１においては、液晶セル２、ポリシリコンＴＦＴ３、保持容量４とによる画素がガラス基板１０上にマトリックス状に配置されて表示部１１が形成され、この表示部１１の信号線ＬＣ及びゲート線ＬＲがそれぞれ水平駆動回路１２、垂直駆動回路１３に接続される。ここで水平駆動回路１２及び垂直駆動回路１３は、表示部１１の周囲、ガラス基板１０上に形成され、水平駆動回路１２は、各画素の階調を示す階調データを順次入力して各画素の駆動信号をライン単位で順次表示部１１に出力し、垂直駆動回路１３は、この水平駆動回路１２の出力を選択する選択信号を表示部１１に出力する。これにより液晶表示装置１では、マトリックス状に配置してなる表示部の画素を、ゲート線ＬＲにより選択して信号線ＬＣにより駆動することにより表示部１１に所望の画像を表示するようになされている。
【００１０】
液晶表示装置１では、アクティブ素子であるトランジスタによるスイッチ回路１５を介して水平駆動回路１２と信号線ＬＣとの接続を遮断できるように構成され、また同様のスイッチ回路１６を介して、信号線ＬＣを共通線ＣＯＭに接続できるように構成される。これにより液晶表示装置１では、それぞれスイッチ回路１５及び１６をオフ状態及びオン状態に設定してＣＳ駆動回路９により信号線ＬＣを所定電圧にプリチャージした後、スイッチ回路１５及び１６をオン状態及びオフ状態に切り換えて、各画素を駆動できるようになされている。なおこのようなプリチャージにおいては、フレーム反転、ライン反転等の、液晶表示装置１における駆動の形式に応じて、所定のタイミングにより実行される。なおこの図４に示す構成において、Ｃは外付の容量であり、１８はパッド電極である。
【００１１】
スクリーニングの試験においては、端子Ｔ１及びＴ２間の接続を遮断した状態で、プリチャージに供するスイッチ回路１５及び１６をオフ状態及びオン状態に設定して端子Ｔ２に所定電圧を印加することにより、保持容量４の両端電圧を所定電圧に設定した後、スイッチ回路１６をオフ状態に設定して図３について上述したようなパルス状電圧を端子Ｔ２より印加することにより実行されるようになされている。
【００１２】
しかしながらこのような試験方法においては、保持容量４だけでなく、スイッチ回路１６にもパルス状の高電圧が印加されることになる。これにより耐圧の高いトランジスタを使用している場合には、何ら問題なくスクリーニングできるのに対し、耐圧の低いトランジスタにより液晶表示装置１を構成した場合、このスクリーニングの試験により却って液晶表示装置１の信頼性が劣化する問題がある。
【００１３】
本発明は以上の点を考慮してなされたもので、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるフラットディスプレイ装置及びフラットディスプレイ装置の試験方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置に適用する。請求項１の発明においては、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続されるようにする。
【００１５】
また請求項３の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置の試験方法に適用する。請求項３の発明は、このフラットディスプレイ装置は、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続され、フラットディスプレイ装置の試験方法は、電極側の配線パターンを基板の外部に引き出す箇所と、信号線側の配線パターンをプリチャージ回路に接続する箇所との間でパルス状の電圧を印加して画素の欠陥に係る箇所を検出可能とする。
【００１６】
請求項１の構成により、マトリックス状に画素を配置してなる表示部と、表示部の画素をゲート線により選択して信号線により駆動することにより表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置に適用して、所定のタイミングで信号線をプリチャージするプリチャージ回路を有し、画素が、ゲート線による選択により信号線の電位により充電される容量を有し、少なくとも容量の、信号線側とは逆側の電極に接続された電極側の配線パターンが、信号線をプリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、基板の外部によりプリチャージ回路に接続されるようにすれば、この外部接続の箇所を遮断して信号線側を所定電位に保持した状態で、電極側の配線パターンにパルス状の電圧を印加することにより、信号線側に高電圧が印加されないようにしてスクリーニングの試験を実行することができる。これにより信号線側に設けられるＴＦＴ等によるアクティブに対しては、高電圧の印加を回避し得、耐圧の低いアクティブ素子を用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００１７】
これにより請求項３の構成によれば、耐圧の低いアクティブ素子を用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるフラットディスプレイ装置の試験方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１９】
図１は、図４との対比により本発明の実施の形態に係る液晶表示装置を示すブロック図である。この液晶表示装置２１において、図４について上述した液晶表示装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００２０】
この液晶表示装置２１は、マトリックス状に画素を配置してなる表示部１１と、この表示部１１の画素をゲート線ＬＲにより選択して信号線ＬＣにより駆動することにより表示部１１に所望の画像を表示する駆動回路１２、１３とが一体にガラス基板上に形成されるようになされている。また所定のタイミングで信号線ＬＣをプリチャージするプリチャージ回路としてＣＳ駆動回路９がこのガラス基板１０上に設けられるようになされている。
【００２１】
この液晶表示装置２１においては、このプリチャージの処理に係る信号線ＬＣ側の配線パターンＬＣＣが、この基板１０上でＣＳ駆動回路９に接続され、スイッチ回路１６を介して信号線ＬＣに接続される。また保持容量４の信号線側とは逆側の配線パターンである共通線ＣＯＭが、この信号線ＬＣ側の配線パターンＬＣＣと絶縁されて、端子Ｔ２に接続され、またこの端子Ｔ２に隣接する端子Ｔ１に信号線ＬＣ側の配線パターンＬＣＣが接続されるようになされている。これによりこの液晶表示装置２１では、保持容量４の、信号線ＬＣ側とは逆側の電極に接続された電極側の配線パターンＣＯＭが、信号線ＬＣをプリチャージ回路９に接続する信号線側の配線パターンＬＣＣとは絶縁されて、基板１０の外部によりプリチャージ回路９に接続されるようになされている。
【００２２】
これにより液晶表示装置２１では、従来構成に係る液晶表示装置１（図４）とは異なる経路により信号線ＬＣを保持容量４の電位にプリチャージした後、水平駆動回路１２、垂直駆動回路１３による駆動により各画素を駆動して所望の画像を表示するようになされている。
【００２３】
これに対して図２は、検査時におけるこの液晶表示装置２１と試験装置２２との接続を示すブロック図である。この実施の形態では、ガラス基板１０上に各種駆動回路１２、１３、表示部１１等を作成した後、この試験装置２２により各種動作試験を実行する。ここでこの動作試験においては、コンピュータ２３により試験装置２２の動作を制御して、試験装置２２から動作基準用のクロック、テストに係る各種表示用のデータを液晶表示装置２１に出力して液晶表示装置２１の動作を確認することにより実行される。この実施の形態においては、このようにして実行される試験項目の１つに、欠陥画素に係るスクリーニングの試験が設けられる。
【００２４】
このスクリーニングの試験において、試験装置２２は、スイッチ回路１５、１６をそれぞれオフ状態、オン状態に設定して、端子Ｔ１及びＴ２を所定電位に設定する。なおこの実施の形態では、例えばこの端子Ｔ１及びＴ２を試験装置２２のグランドラインに接続することにより、この所定電位がアース電位に設定される。
【００２５】
続いて試験装置２２は、端子Ｔ２をアース電位より切り離し、図３について上述したパルス状の高電圧を印加する。これによりこの実施の形態では、各画素において、トランジスタ３と保持容量４との間に動作電圧以上の電圧を印加し、市場において欠陥画素に至る画素については、続く欠陥画素の検出処理において、検出可能とするようになされている。
【００２６】
しかしてこの実施の形態においては、このように画素の容量４に係る配線パターンＬＣＣ、ＣＯＭのうち、共通線ＣＯＭ側を独立に外部にてプリチャージ回路９に接続することにより、スイッチ回路１６には高電圧を印加しないようにしてスクリーニングの試験を実行し得、これにより耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００２７】
以上の構成によれば、このように画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【００２８】
なお上述の実施の形態においては、共通線ＣＯＭだけを外部接続とする場合について述べたが、本発明はこれに限らず、併せて信号線側の配線パターンＬＣＣについても外部でＳＣ駆動回路に接続するようにしてもよい。
【００２９】
また上述の実施の形態においては、ガラス基板上に表示部等を作成してなるＴＦＴ液晶に本発明を適用する場合について述べたが、本発明はこれに限らず、ＣＧＳ（Continuous Grain Silicon）液晶等、各種の液晶表示装置、さらにはＥＬ（Electro Luminescence）表示装置等、種々のフラットディスプレイ装置に広く適用することができる。
【００３０】
【発明の効果】
上述のように本発明によれば、画素の容量に係る配線パターンのうち、共通線側を独立に外部にてプリチャージ回路に接続することにより、耐圧の低いトランジスタを用いて構成する場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る液晶表示装置を示すブロック図である。
【図２】図１の液晶表示装置の試験の説明に供するブロック図である。
【図３】欠陥画素のスクリーニングの説明に供する接続図である。
【図４】従来の液晶表示装置を示すブロック図である。
【符号の説明】
１、２１……液晶表示装置、２……液晶セル、３……ＴＦＴ、４……保持容量、９……ＣＳ駆動回路、１０……ガラス基板、１１……表示部、１５、１６……スイッチ回路
Claims (3)
- マトリックス状に画素を配置してなる表示部と、前記表示部の画素をゲート線により選択して信号線により駆動することにより前記表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置において、
所定のタイミングで前記信号線をプリチャージするプリチャージ回路を有し、
前記画素が、
前記ゲート線による選択により前記信号線の電位により充電される容量を有し、
少なくとも前記容量の、前記信号線側とは逆側の電極に接続された電極側の配線パターンが、前記信号線を前記プリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、前記基板の外部により前記プリチャージ回路に接続される
ことを特徴とするフラットディスプレイ装置。 - 前記信号線側の配線パターンが、アクティブ素子によるスイッチ回路を介して前記信号線に接続され、
前記アクティブ素子が、低温ポリシリコン又はＣＧＳによる素子である
ことを特徴とする請求項１に記載のフラットディスプレイ装置。 - マトリックス状に画素を配置してなる表示部と、前記表示部の画素をゲート線により選択して信号線により駆動することにより前記表示部に所望の画像を表示する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置の試験方法において、
前記フラットディスプレイ装置は、
所定のタイミングで前記信号線をプリチャージするプリチャージ回路を有し、
前記画素が、
前記ゲート線による選択により前記信号線の電位により充電される容量を有し、
少なくとも前記容量の、前記信号線側とは逆側の電極に接続された電極側の配線パターンが、前記信号線を前記プリチャージ回路に接続する信号線側の配線パターンとは絶縁されて、前記基板の外部により前記プリチャージ回路に接続され、
前記フラットディスプレイ装置の試験方法は、
前記電極側の配線パターンを前記基板の外部に引き出す箇所と、前記信号線側の配線パターンを前記プリチャージ回路に接続する箇所との間でパルス状の電圧を印加して前記画素の欠陥に係る箇所を検出可能とする
ことを特徴とするフラットディスプレイ装置の試験方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186430A JP3968713B2 (ja) | 2003-06-30 | 2003-06-30 | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 |
| SG200403676-0A SG148018A1 (en) | 2003-06-30 | 2004-06-23 | Flat display apparatus and flat display apparatus testing method |
| KR1020040047597A KR101024621B1 (ko) | 2003-06-30 | 2004-06-24 | 플랫 디스플레이 장치 및 플랫 디스플레이 장치의 시험 방법 |
| US10/876,450 US7639034B2 (en) | 2003-06-30 | 2004-06-28 | Flat display apparatus and flat display apparatus testing method |
| TW093118890A TWI254907B (en) | 2003-06-30 | 2004-06-28 | Flat display apparatus and flat display apparatus testing method |
| CNB2004100625451A CN100354918C (zh) | 2003-06-30 | 2004-06-30 | 平面显示装置及平面显示装置的检验方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186430A JP3968713B2 (ja) | 2003-06-30 | 2003-06-30 | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005017989A JP2005017989A (ja) | 2005-01-20 |
| JP3968713B2 true JP3968713B2 (ja) | 2007-08-29 |
Family
ID=34100166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186430A Expired - Lifetime JP3968713B2 (ja) | 2003-06-30 | 2003-06-30 | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7639034B2 (ja) |
| JP (1) | JP3968713B2 (ja) |
| KR (1) | KR101024621B1 (ja) |
| CN (1) | CN100354918C (ja) |
| SG (1) | SG148018A1 (ja) |
| TW (1) | TWI254907B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615276B2 (ja) * | 2004-09-21 | 2011-01-19 | シャープ株式会社 | コンテンツデータ配信装置およびコンテンツデータ配信システム |
| CN100446079C (zh) * | 2004-12-15 | 2008-12-24 | 日本电气株式会社 | 液晶显示装置、其驱动方法及其驱动电路 |
| JP2008164289A (ja) * | 2005-05-18 | 2008-07-17 | Koninkl Philips Electronics Nv | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 |
| TWI357981B (en) * | 2007-01-30 | 2012-02-11 | Au Optronics Corp | Testing system and method of liquid crystal displa |
| CN100485472C (zh) * | 2007-08-31 | 2009-05-06 | 友达光电股份有限公司 | 具有预充电路的液晶显示器 |
| CN105788501B (zh) * | 2016-05-20 | 2019-12-10 | 京东方科技集团股份有限公司 | 有机电致发光显示面板、老化测试装置、方法及显示装置 |
| CN110310608B (zh) * | 2018-03-27 | 2021-01-05 | 京东方科技集团股份有限公司 | 液晶显示面板的控制电路、测试设备和测试方法 |
| WO2020003445A1 (ja) * | 2018-06-28 | 2020-01-02 | 堺ディスプレイプロダクト株式会社 | 表示パネル、表示パネルの検査方法および表示パネルの製造方法 |
| CN109889278A (zh) * | 2019-02-20 | 2019-06-14 | 维沃移动通信有限公司 | 移动终端及改善通话质量的方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272392A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | アクティブマトリクス型表示装置の検査及び修正方法 |
| JPH06183561A (ja) * | 1992-12-18 | 1994-07-05 | Canon Inc | 移動ステージ装置 |
| JP3086764B2 (ja) * | 1993-02-22 | 2000-09-11 | キヤノン株式会社 | 静圧軸受装置 |
| JP3164960B2 (ja) * | 1994-02-18 | 2001-05-14 | キヤノン株式会社 | ステージ装置 |
| JPH08229759A (ja) * | 1995-02-24 | 1996-09-10 | Canon Inc | 位置決め装置並びにデバイス製造装置及び方法 |
| JP3634483B2 (ja) * | 1996-02-13 | 2005-03-30 | キヤノン株式会社 | ステージ装置、及びこれを用いた露光装置やデバイス生産方法 |
| JP3635600B2 (ja) * | 1996-08-29 | 2005-04-06 | キヤノン株式会社 | 送り装置 |
| JP3907252B2 (ja) * | 1996-12-05 | 2007-04-18 | キヤノン株式会社 | 露光装置およびデバイス製造方法ならびにステージ装置および原点出し方法 |
| US6028376A (en) * | 1997-04-22 | 2000-02-22 | Canon Kabushiki Kaisha | Positioning apparatus and exposure apparatus using the same |
| JP3648976B2 (ja) * | 1998-03-24 | 2005-05-18 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法 |
| JP4081852B2 (ja) * | 1998-04-30 | 2008-04-30 | ソニー株式会社 | 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置 |
| JP3413122B2 (ja) * | 1998-05-21 | 2003-06-03 | キヤノン株式会社 | 位置決め装置及びこれを用いた露光装置並びにデバイス製造方法 |
| KR100324914B1 (ko) * | 1998-09-25 | 2002-02-28 | 니시무로 타이죠 | 기판의 검사방법 |
| TW521241B (en) * | 1999-03-16 | 2003-02-21 | Sony Corp | Liquid crystal display apparatus, its driving method, and liquid crystal display system |
| JP2002075855A (ja) * | 2000-06-14 | 2002-03-15 | Canon Inc | 自重補償装置およびこれを用いたステージ装置並びに露光装置およびそれを用いたデバイス製造方法 |
| JP4894081B2 (ja) * | 2000-06-14 | 2012-03-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
| JP4473427B2 (ja) * | 2000-08-03 | 2010-06-02 | エーユー オプトロニクス コーポレイション | アレイ基板の検査方法及び該検査装置 |
| JP2002280283A (ja) * | 2001-03-16 | 2002-09-27 | Canon Inc | 基板処理装置 |
| JP2002349569A (ja) * | 2001-05-25 | 2002-12-04 | Canon Inc | 静圧軸受装置及びそれを用いたステージ装置 |
| TW511047B (en) * | 2001-06-12 | 2002-11-21 | Prime View Int Co Ltd | Scan driving circuit and method for an active matrix liquid crystal display |
| KR100819138B1 (ko) * | 2001-08-25 | 2008-04-21 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 패널의 구동장치 및 그 구동방법 |
| US6638787B1 (en) * | 2001-12-04 | 2003-10-28 | Pulnix America, Inc. | High-frame-rate CCD imaging devices made in low-production runs from otherwise ordinary and inexpensive CCD devices |
| JP3714243B2 (ja) * | 2001-12-11 | 2005-11-09 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、および電子機器 |
| KR100421053B1 (ko) * | 2002-02-22 | 2004-03-04 | 삼성전자주식회사 | 신호선의 프리차지 방법 및 프리차지 전압발생회로 |
| TW577135B (en) * | 2002-10-21 | 2004-02-21 | Au Optronics Corp | Die size control for polysilicon film and the inspection method thereof |
| US6999051B2 (en) * | 2003-06-11 | 2006-02-14 | Toppoly Optoelectronics Corp. | Light-on aging test system for flat panel display |
-
2003
- 2003-06-30 JP JP2003186430A patent/JP3968713B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-23 SG SG200403676-0A patent/SG148018A1/en unknown
- 2004-06-24 KR KR1020040047597A patent/KR101024621B1/ko active IP Right Grant
- 2004-06-28 TW TW093118890A patent/TWI254907B/zh not_active IP Right Cessation
- 2004-06-28 US US10/876,450 patent/US7639034B2/en active Active
- 2004-06-30 CN CNB2004100625451A patent/CN100354918C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005017989A (ja) | 2005-01-20 |
| CN1577469A (zh) | 2005-02-09 |
| US7639034B2 (en) | 2009-12-29 |
| TW200514011A (en) | 2005-04-16 |
| KR20050005775A (ko) | 2005-01-14 |
| US20050024306A1 (en) | 2005-02-03 |
| SG148018A1 (en) | 2008-12-31 |
| TWI254907B (en) | 2006-05-11 |
| CN100354918C (zh) | 2007-12-12 |
| KR101024621B1 (ko) | 2011-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456647B2 (en) | Liquid crystal display panel and testing and manufacturing methods thereof | |
| JP4006304B2 (ja) | 画像表示装置 | |
| US6909304B2 (en) | Display device and scanning circuit testing method | |
| US20070080913A1 (en) | Display device and testing method for display device | |
| US8378945B2 (en) | Liquid crystal display device | |
| US7705819B2 (en) | Display device | |
| US20060119755A1 (en) | Liquid crystal display device | |
| JP3968713B2 (ja) | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP4637868B2 (ja) | 画像表示装置 | |
| JP2010243644A (ja) | 表示装置、および検査装置 | |
| JP2002258231A (ja) | 液晶表示基板、情報端末装置、液晶表示基板検査装置、液晶表示基板検査方法、およびプログラム | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP4661293B2 (ja) | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 | |
| JPH1082814A (ja) | 画像表示装置及び画像表示装置の検査方法 | |
| JP2010243643A (ja) | 表示装置、および検査装置 | |
| JP2003114658A (ja) | 表示装置及びその検査方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP2001033813A (ja) | 液晶表示装置の検査方法 | |
| JP2001352072A (ja) | 薄膜トランジスタアレイ | |
| JPH0980478A (ja) | マトリクス型表示装置の欠陥検出方法 | |
| KR20050031278A (ko) | 액정 표시 장치 패널의 검사 장치 | |
| JP2007233406A (ja) | 表示装置 | |
| KR20040060024A (ko) | 티에프티어레이 기판의 오프-스테이트 스트레스 인가용프레임 및 이를 이용한 오프-스테이트 스트레스 인가방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3968713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |