[go: up one dir, main page]

JP3960479B1 - 両面電極構造の半導体装置の製造方法 - Google Patents

両面電極構造の半導体装置の製造方法 Download PDF

Info

Publication number
JP3960479B1
JP3960479B1 JP2006188289A JP2006188289A JP3960479B1 JP 3960479 B1 JP3960479 B1 JP 3960479B1 JP 2006188289 A JP2006188289 A JP 2006188289A JP 2006188289 A JP2006188289 A JP 2006188289A JP 3960479 B1 JP3960479 B1 JP 3960479B1
Authority
JP
Japan
Prior art keywords
internal connection
semiconductor device
double
electrode
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006188289A
Other languages
English (en)
Other versions
JP2008016729A (ja
Inventor
政道 石原
賢秀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Harima Chemical Inc
Sijtechnology Inc
Original Assignee
Kyushu Institute of Technology NUC
Harima Chemical Inc
Sijtechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC, Harima Chemical Inc, Sijtechnology Inc filed Critical Kyushu Institute of Technology NUC
Priority to JP2006188289A priority Critical patent/JP3960479B1/ja
Application granted granted Critical
Publication of JP3960479B1 publication Critical patent/JP3960479B1/ja
Publication of JP2008016729A publication Critical patent/JP2008016729A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】貫通電極技術を必要とすること無く、簡潔に製造でき、コスト的にも安い両面電極構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置する。回路素子を有機基板上に配置して、該有機基板に設けた配線パターンと接続する。連結板により一体に構成した複数の内部接続用電極のそれぞれの一端を、配線パターン上の所定位置に接続する。回路素子を樹脂封止した後、連結板が無くなるまでおもて面側を研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成する。複数の内部接続用電極のそれぞれの他端をおもて面における外部接続用電極として用いる。有機基板に設けたスルーホール内部の導体層を介して、裏面における外部接続用電極を配線パターンに接続する。
【選択図】 図1

Description

本発明は、半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法に関する。
LSIチップの高集積化に伴い、パッケージサイズの縮小化も強く要求されており、様々な実装パッケージ構造が提案されている。近年、半導体ベアチップに貫通電極を形成して積層しようとする開発が盛んに行われている。一方、リアルサイズの両面電極パッケージもこれから製品化される可能性が高い。いずれの技術においても、従来の両面電極パッケージは常に貫通電極構造を必要としているが(特許文献1,特許文献2参照)、現在の貫通孔の絶縁方法は、高温で処理されるため半導体の実装プロセスへの適用は困難であった。このように、半導体基板への貫通孔の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに配線することが望まれる。
特許文献3は、積層型半導体パッケージ用の多層基板において、その個別単層のパッケージを薄くする技術を開示する。このため、下部配線基板と上部配線基板に分けて別々に製作し、後で貼り合わせる。上部配線基板は上面への電極取出しと再配線を同時に兼ね備えているが、低コストで製造することは困難である。
また、特許文献4は、積層型半導体において、その個別単層のパッケージの突起電極を形成する技術を開示する。突起電極のパターン形成をフィルムで行い、開口部に半田ペーストを充填し、過熱することによって突起電極を形成する。工程的に、圧倒的に複雑でコスト高となる。
特開2003−249604号公報 特開2002−158312号 特開2005−286010号公報 特開2003−218283号公報
本発明は、係る問題点を解決して、貫通電極技術を必要とすること無く、簡潔にしかもコスト的にも安く両面電極パッケージを製造し、供給することを目的としている。これによって、有機基板タイプ両面電極パッケージ、リードフレームタイプ両面電極パッケージ、或いはテープ基板タイプ両面電極パッケージの製造を可能にして、従来の携帯電話への応用以外に各種センサー(音、磁気、圧力、等)用パッケージとしても有効となる。
本発明の両面電極構造の半導体装置の製造方法は、半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置する。回路素子を有機基板上に配置して、該有機基板に設けた配線パターンと接続する。連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、配線パターン上の所定位置に接続する。回路素子を樹脂封止した後、有機基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成する。複数の内部接続用電極のそれぞれの他端をおもて面における外部接続用電極として用いる。有機基板に設けたスルーホール内部の導体層を介して、裏面における外部接続用電極を配線パターンに接続する。
また、本発明の両面電極構造の半導体装置の製造方法は、回路素子をリードフレーム上に配置して、該リードフレームのインナーリード部と接続する。連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、リードフレームの所定位置に接続する。回路素子を樹脂封止した後、リードフレーム側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成する。複数の内部接続用電極のそれぞれの他端をおもて面における外部接続用電極として用いる。リードフレームに設けたアウターリード部を、裏面における外部接続用電極として用いる。
また、本発明の両面電極構造の半導体装置の製造方法は、回路素子を、後に剥離されるテープ基板上に配置し、連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、このテープ基板の所定位置に配置する。回路素子を樹脂封止した後、テープ基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成して、複数の内部接続用電極のそれぞれの他端をおもて面における外部接続用電極として用いる。テープ基板を剥離した後、この剥離により露出した面上において、回路素子及び内部接続用電極間の配線を行い、複数の内部接続用電極のそれぞれの一端を裏面における外部接続用電極として用いる。
本発明によれば、両面電極パッケージの内部接続型構造において、貫通電極技術を必要とすること無く、簡潔にしかもコスト的にも安く実現することが可能となる。これによって、電子機器の携帯電話等の小型実装分野、及び電子機器で3次元接続が有効なセンサー用パッケージとして有効となる。
また、本発明によれば、任意の数だけ基板上部及び下部の任意の箇所に配線を取り出して、基板上面を任意に再配線可能にし、上部接続ICとの接続パターンに融通性を持たせることができる。
図1は、本発明の両面電極構造の半導体装置の第1の例を示す有機基板タイプの両面電極パッケージの断面図を示している。なお、図示したように、有機基板タイプの両面電極パッケージの有機基板側を裏面として、その上に配置される回路素子側をおもて面とする。LSIチップのような半導体チップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤ(ワイヤボンド接続方式)により接続する。この有機基板の配線パターンには、本発明の特徴とする内部接続用電極が固定され、かつ電気的に接続される。内部接続用電極の接続の詳細は、図3〜図5を参照して後述する。有機基板の上面は、LSIチップ及びボンディングワイヤを覆うように樹脂封止され、この樹脂封止上面には、再配線を行うこともできる。内部接続用電極の配置から、例えばエリア配置に持っていくためにインクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキすることによって再配線を行うことができる。
次に、図1に示した両面電極構造の半導体装置(有機基板タイプの両面電極パッケージ)の製造工程を、図2〜図8を参照しつつ順を追って説明する。図2は、多層有機基板上にLSIチップを接着しかつ接続した状態で示す図である。LSIチップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤにより接続するものとして例示している。多層または単層有機基板の最上層の配線パターンに、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。この多層または単層有機基板のおもて面の金属パッド部と、LSIチップは、Auボンディングワイヤにより接続される。1個のLSIチップを例示したが、複数のチップを積層することも可能である。
或いは、LSIチップは、有機基板に対してフリップチップボンド接続することもできる(図示省略)。この場合、LSIチップは、多層または単層有機基板の最上層の配線パターンに、通常の技術を用いて、フリップチップボンド接続される。
多層または単層有機基板は、単層2層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。即ち、スルーホールの導体層は、必ずしもそのままランドにはならない。さらに、このランドには、ハンダ材料を付着させて、外部接続用のバンプを形成することができる。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの(バンプ)を裏面に実装した(BGA:Ball Grid Array)一括封止有機基板として知られている。
図3は、内部接続用電極構造を固定し、接続した状態で示す図である。有機基板の配線パターンの所定の位置には、本発明の特徴とする内部接続用電極が固定されかつ電気的に接続される。内部接続用電極構造を固定及び接続する手法としては、(1)超音波による接合、(2)銀ペースト等の導電性ペーストによる接続、(3)半田接続、(4)有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、内部接続用電極構造側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。
内部接続用電極が有機基板の配線パターン上の所定の位置に配置した接続電極用金属パッド部(図2参照)に固定された段階では、全ての内部接続用電極が、連結板により一体に連結されている。
図4は、一体に連結されている内部接続用電極構造の詳細を示す図であり、図4(A)及び(B)は1個の両面電極パッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図4(C)は4個の両面電極パッケージのための4個の単体パターンを1個に連結したパターンの斜視図を示している。これら単体パターン或いは連結パターンは、複数の内部接続用電極を連結板により一体に連結して構成される。内部接続用電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状(棒状)形状であれば良い。パターン中央部は、例示したように中抜きにすることに限らず、ベタ板でも可能である。一体連結の内部接続用電極パターンの製造はエッチング、或いは削り出し、或いはプレスによって行うことができ、また、その材料としては銅を用いることができる。
図5は、樹脂封止した状態で示す図である。一体に連結されている内部接続用電極が固定された後、この状態で、有機基板の上面は、少なくとも連結板下面まで、望ましくは、製造上の表面平坦精度を考慮して連結板上面までトランスファーモールドされ、或いは液状樹脂(材質は、例えばエポキシ系)を用いて樹脂封止される。
図6は、表面研磨又は研削後の状態で示す図である。表面研磨又は研削することにより、内部接続用電極が個々に分離されると共に、表面平坦化が行われる。この表面研磨又は研削は、少なくとも連結板が全て取り除かれるまで行われる。表面平坦化をして、内部接続用電極の上面を露出させた状態の上面図を、図7に示している。この段階の構成により、完成製品として使用可能である。
さらに、図1を参照して前述したように、この樹脂封止上面には再配線を行うこともできる。図6に示す内部接続用電極の配置のままを外部接続電極として利用してもよいが、内部接続用電極の配置から、例えばエリア配置に持っていくためにインクジェットあるいはスクリーン印刷で再配置をすることもできる。或いは、上面の再配線のために、シード層パターン形成後に無電解メッキすることによっても行うことができる。これら手法によって、内部接続用電極の頭部露出位置と異なったところに電極を配置することが可能となる。この再配線後の状態を示す上面図を、図8に示している。さらに、この再配線の上に、保護膜(材質は、例えばソルダーレジスト)を塗布した後、再配線上のバンプ形成部上の保護膜に開口を設け、またはインクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、ここに、外部接続用のバンプ電極を形成することができる。製品として完成させるときは、チップ個片化のための切断が行われる。
次に、図9〜図12を参照して、本発明の両面電極構造の半導体装置の第2の例を示すリードフレームタイプの両面電極パッケージについて説明する。図9は、リードフレーム上にLSIチップを接着しかつ接続した状態で示す図である。なお、図示したように、リードフレームタイプの両面電極パッケージのリードフレーム側を裏面として、その上に配置される回路素子側をおもて面とする。図示したように、LSIチップは、リードフレームのダイパッド上にAgペースト等によるダイボンド材により接着されている(チップダイボンド)。1個のLSIチップを例示したが、複数のチップを積層することも可能である。リードフレームのインナーリード部と、LSIチップは、Auボンディングワイヤにより接続される(ワイヤボンド)。このリードフレームを周囲の回路と電気的に接続するためのアウターリード部は、その先端断面が、例示したようなリードフレーム裏面だけでなく、側面にも露出させることができる。リードフレームは、例えば、PdメッキしたCu合金のような金属板から、プレス加工により、多数個同時に形成され、その後の工程で、この多数個同時に形成されたリードフレームが、各個片に切断されることになる。図示のリードフレームは各個片に切断された状態で示され、それ故に、リードフレーム自体も個々に分離されて図示されているが、この製造段階にあるリードフレームは、実際には未だ一体に連結されている。
図10は、内部接続用電極構造を固定し、接続した状態で示す図である。リードフレームの所定の位置には、本発明の特徴とする内部接続用電極が固定され、かつ電気的に接続される。内部接続用電極構造を固定及び接続する手法としては、上述した第1の例と同じく、(1)超音波による接合、(2)銀ペースト等の導電性ペーストによる接続、(3)半田接続、(4)リードフレーム側に凹部を設け、電極構造側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。内部接続用電極がリードフレームの所定の位置に固定された段階では、全ての内部接続用電極が、連結板により一体に連結されている。内部接続用電極構造は、図4を参照して前述したような構造及び材質のものを用いることができる。
図11は、樹脂封止した状態で示す図である。一体に連結されている内部接続用電極が接着された後、この状態で、有機基板の上面は、少なくとも連結板下面まで、望ましくは連結板上面までトランスファーモールドされ、或いは液状樹脂を用いて樹脂封止される。
図12は、表面研磨又は研削後の状態を示す図である。表面研磨又は研削することにより、内部接続用電極が個々に分離されると共に、表面平坦化が行われる。この表面研磨又は研削は、少なくとも連結板が全て取り除かれるまで行われる。
この後、チップ個片化のための切断が行われて、製品として完成するが、さらに、上述した例と同じ手法を用いて、この樹脂封止上面に再配線を行うこともできる。
次に、図13〜図18を参照して、本発明の両面電極構造の半導体装置の第3の例を示すテープ基板タイプの両面電極パッケージについて説明する。まず、図13に示すように、テープ基板上の所定位置に、半導体チップ(ICチップ)、抵抗R、及びコンデンサCのような回路素子を、絶縁性があり、剥離性のよい粘着材を用いて接着配置する。この状態で、各回路素子間の電気的な接続は行われていない。テープ基板は、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成することができる。なお、図示したように、テープ基板タイプの両面電極パッケージのテープ基板側を裏面として、その上に配置される回路素子側をおもて面とする。
図14は、内部接続用電極構造を接着した状態で示す図である。内部接続用電極がテープ基板上の所定の位置に接着された段階では、全ての内部接続用電極が、連結板により一体に連結されている。この内部接続用電極も未だ、回路素子との電気的接続はなされていない。一体連結の内部接続用電極は、図4を参照して前述したような材質及び構成のものを用いることができる。
図15は、樹脂封止した状態で示す図である。一体に連結されている内部接続用電極が接着された後、この状態で、テープ基板の上面は、各回路素子を覆うように少なくとも連結板下面まで、望ましくは連結板上面までトランスファーモールドされ、或いは液状樹脂を用いて樹脂封止される。
図16は、表面研磨又は研削後の状態で示す図である。表面研磨又は研削することにより、内部接続用電極が個々に分離されると共に、表面平坦化が行われる。この表面研磨又は研削は、少なくとも連結板が全て取り除かれるまで行われる。
図17は、テープ基板を剥離した状態で示す図である。図示したように、パッケージ全体を上下反転させた後、テープ基板を剥離する。なお、回路素子を接着した接着剤(粘着剤)は、テープ基板剥離時にはテープ基板側に付くような材質が望ましい。
図18は、最終的に完成した両面電極パッケージを示す断面図である。テープ基板を剥離した後、剥離後の面上で、既に配置済みのICチップ、抵抗R、コンデンサCのような回路素子、及び内部接続用電極の間で所望の配線(表面再配線)を行う。この配線は、インクジェットあるいはスクリーン印刷によって、或いはシード層パターン形成後に無電解メッキすることによって行うことができる。この再配線の上に、保護膜を塗布した後、再配線上のバンプ形成部上の保護膜に開口を設け、またはインクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、ここに、外部接続用のバンプ電極を形成することができる。さらに、他の回路部品(図中には、抵抗R及び他の半導体パッケージを例示)を保護膜上に配置して、それらの配線を行うこともできる。最後に、チップ個片化のための切断が行われて、製品として完成する。
本発明の両面電極構造の半導体装置の第1の例を示す有機基板タイプの両面電極パッケージの断面図を示す図である。 多層有機基板上にLSIチップを接続した状態で示す図である。 内部接続用電極構造を固定し、接続した状態で示す図である。 一体に連結されている内部接続用電極構造の詳細を示す図である。 樹脂封止した状態で示す図である。 表面研磨又は研削後の状態で示す図である。 内部接続用電極の上面を露出させた状態の上面図である。 再配線後の状態を示す上面図である。 リードフレーム上にLSIチップを接続した状態で示す図である。 内部接続用電極構造を固定し、接続した状態で示す図である。 樹脂封止した状態で示す図である。 表面研磨又は研削後の状態で示す図である。 テープ基板上に回路素子を接着配置した状態で示す図である。 内部接続用電極構造を接着した状態で示す図である。 樹脂封止した状態で示す図である。 表面研磨又は研削後の状態で示す図である。 テープ基板を剥離した状態で示す図である。 最終的に完成した両面電極パッケージを示す断面図である。

Claims (12)

  1. 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
    前記回路素子を有機基板上に配置して、該有機基板に設けた配線パターンと接続し、
    連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記配線パターン上の所定位置に接続し、
    前記回路素子を樹脂封止した後、有機基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成し、
    前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
    前記有機基板に設けたスルーホール内部の導体層を介して、裏面における前記外部接続用電極を前記配線パターンに接続した、
    ことから成る両面電極構造の半導体装置の製造方法。
  2. 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項1に記載の両面電極構造の半導体装置の製造方法。
  3. 前記内部接続用電極は、超音波による接合、或いは導電性ペーストによる接合、或いは半田接続、或いは有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、内部接続用電極側に凸部を設けて挿入圧着あるいは挿入しカシメることにより固定して電気的に接続した請求項1に記載の両面電極構造の半導体装置の製造方法。
  4. 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項1に記載の両面電極構造の半導体装置の製造方法。
  5. 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
    前記回路素子をリードフレーム上に配置して、該リードフレームのインナーリード部と接続し、
    連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記リードフレームの所定位置に接続し、
    前記回路素子を樹脂封止した後、リードフレーム側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成し、
    前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
    前記リードフレームに設けたアウターリード部を、裏面における前記外部接続用電極として用いる、
    ことから成る両面電極構造の半導体装置の製造方法。
  6. 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項5に記載の両面電極構造の半導体装置の製造方法。
  7. 前記内部接続用電極は、超音波による接合、或いは導電性ペーストによる接合、或いは半田接続、或いはリードフレーム側に凹部を設ける一方、内部接続用電極側に凸部を設けて挿入圧着あるいは挿入しカシメることにより固定して電気的に接続した請求項5に記載の両面電極構造の半導体装置の製造方法。
  8. 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項5に記載の両面電極構造の半導体装置の製造方法。
  9. 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
    前記回路素子を、後に剥離されるテープ基板上に配置し、
    連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記テープ基板の所定位置に配置し、
    前記回路素子を樹脂封止した後、テープ基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成して、前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
    前記テープ基板を剥離した後、この剥離により露出した面上において、前記回路素子及び前記内部接続用電極間の配線を行い、前記複数の内部接続用電極の前記それぞれの一端を裏面における前記外部接続用電極として用いる、
    ことから成る両面電極構造の半導体装置の製造方法。
  10. 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項9に記載の両面電極構造の半導体装置の製造方法。
  11. 前記回路素子及び前記内部接続用電極間の配線をした上に、保護膜を塗布した後該保護膜に開口を設けることによって、またはインクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、ここに、裏面における前記外部接続用電極としてのバンプ電極を形成した請求項9に記載の両面電極構造の半導体装置の製造方法。
  12. 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項9に記載の両面電極構造の半導体装置の製造方法。
JP2006188289A 2006-07-07 2006-07-07 両面電極構造の半導体装置の製造方法 Active JP3960479B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006188289A JP3960479B1 (ja) 2006-07-07 2006-07-07 両面電極構造の半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006188289A JP3960479B1 (ja) 2006-07-07 2006-07-07 両面電極構造の半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3960479B1 true JP3960479B1 (ja) 2007-08-15
JP2008016729A JP2008016729A (ja) 2008-01-24

Family

ID=38456468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006188289A Active JP3960479B1 (ja) 2006-07-07 2006-07-07 両面電極構造の半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3960479B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009038042A1 (ja) * 2007-09-18 2009-03-26 Olympus Corporation 積層実装構造体及び積層実装構造体の製造方法
CN103515343A (zh) * 2012-06-22 2014-01-15 株式会社村田制作所 电子元器件模块及其制造方法
JP2014039070A (ja) * 2013-11-26 2014-02-27 Olympus Corp 積層実装構造体
US9192051B2 (en) 2010-04-13 2015-11-17 Murata Manufacturing Co., Ltd. Module substrate, module-substrate manufacturing method, and terminal connection substrate
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246104A (ja) 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
JP5043743B2 (ja) * 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
CN102017133B (zh) * 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
JP5491722B2 (ja) * 2008-11-14 2014-05-14 インヴェンサス・コーポレイション 半導体装置パッケージ構造及びその製造方法
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
KR101152822B1 (ko) 2009-07-31 2012-06-12 에스케이하이닉스 주식회사 웨이퍼의 형성방법
JP5381881B2 (ja) * 2010-04-12 2014-01-08 株式会社村田製作所 モジュール基板の製造方法
US8421210B2 (en) * 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482115B2 (en) * 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
WO2013035716A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
JP2013058515A (ja) * 2011-09-07 2013-03-28 Murata Mfg Co Ltd モジュールの製造方法
JP5831057B2 (ja) * 2011-09-07 2015-12-09 株式会社村田製作所 モジュールの製造方法
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
WO2013190925A1 (ja) * 2012-06-22 2013-12-27 株式会社村田製作所 電子部品モジュール
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
JP2014146741A (ja) * 2013-01-30 2014-08-14 Fujitsu Ltd 半導体装置の製造方法及び導電性構造体
JP2015135849A (ja) * 2014-01-16 2015-07-27 ミツミ電機株式会社 電子部品モジュール及びその製造方法
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
WO2018180744A1 (ja) * 2017-03-27 2018-10-04 株式会社村田製作所 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法
CN214205939U (zh) 2017-09-14 2021-09-14 株式会社村田制作所 树脂多层基板以及电子设备
JP6678196B2 (ja) 2018-03-29 2020-04-08 長瀬産業株式会社 半導体装置及び配線構造体の製造方法
JP7245037B2 (ja) 2018-11-30 2023-03-23 ローム株式会社 半導体装置
JP2022140870A (ja) * 2021-03-15 2022-09-29 株式会社村田製作所 回路モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009038042A1 (ja) * 2007-09-18 2009-03-26 Olympus Corporation 積層実装構造体及び積層実装構造体の製造方法
US20130133190A1 (en) * 2007-09-18 2013-05-30 Olympus Corporation Stacked mounting structure and method of manufacturing stacked mounting structure
US10244639B2 (en) 2007-09-18 2019-03-26 Olympus Corporation Method of manufacturing stacked mounting structure
US9192051B2 (en) 2010-04-13 2015-11-17 Murata Manufacturing Co., Ltd. Module substrate, module-substrate manufacturing method, and terminal connection substrate
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board
CN103515343A (zh) * 2012-06-22 2014-01-15 株式会社村田制作所 电子元器件模块及其制造方法
CN103515343B (zh) * 2012-06-22 2017-04-12 株式会社村田制作所 电子元器件模块及其制造方法
JP2014039070A (ja) * 2013-11-26 2014-02-27 Olympus Corp 積層実装構造体

Also Published As

Publication number Publication date
JP2008016729A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
JP2002009236A (ja) 多層半導体装置及びその製造方法
CN101252096A (zh) 芯片封装结构以及其制作方法
KR20110002074A (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
KR100622514B1 (ko) 회로 장치의 제조 방법
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
KR20100019635A (ko) 반도체 디바이스 및 그 제조 방법
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
KR20160093248A (ko) 반도체 패키지 및 제조 방법
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2003273281A (ja) チップパッケージ及びその製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
KR100533761B1 (ko) 반도체패키지
TWI475662B (zh) 多晶粒積體電路封裝
JP4465884B2 (ja) 半導体装置およびその製造方法
JP4619104B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070510

R150 Certificate of patent or registration of utility model

Ref document number: 3960479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250