JP3960479B1 - 両面電極構造の半導体装置の製造方法 - Google Patents
両面電極構造の半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3960479B1 JP3960479B1 JP2006188289A JP2006188289A JP3960479B1 JP 3960479 B1 JP3960479 B1 JP 3960479B1 JP 2006188289 A JP2006188289 A JP 2006188289A JP 2006188289 A JP2006188289 A JP 2006188289A JP 3960479 B1 JP3960479 B1 JP 3960479B1
- Authority
- JP
- Japan
- Prior art keywords
- internal connection
- semiconductor device
- double
- electrode
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置する。回路素子を有機基板上に配置して、該有機基板に設けた配線パターンと接続する。連結板により一体に構成した複数の内部接続用電極のそれぞれの一端を、配線パターン上の所定位置に接続する。回路素子を樹脂封止した後、連結板が無くなるまでおもて面側を研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成する。複数の内部接続用電極のそれぞれの他端をおもて面における外部接続用電極として用いる。有機基板に設けたスルーホール内部の導体層を介して、裏面における外部接続用電極を配線パターンに接続する。
【選択図】 図1
Description
Claims (12)
- 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
前記回路素子を有機基板上に配置して、該有機基板に設けた配線パターンと接続し、
連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記配線パターン上の所定位置に接続し、
前記回路素子を樹脂封止した後、有機基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成し、
前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
前記有機基板に設けたスルーホール内部の導体層を介して、裏面における前記外部接続用電極を前記配線パターンに接続した、
ことから成る両面電極構造の半導体装置の製造方法。 - 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項1に記載の両面電極構造の半導体装置の製造方法。
- 前記内部接続用電極は、超音波による接合、或いは導電性ペーストによる接合、或いは半田接続、或いは有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、内部接続用電極側に凸部を設けて挿入圧着あるいは挿入しカシメることにより固定して電気的に接続した請求項1に記載の両面電極構造の半導体装置の製造方法。
- 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項1に記載の両面電極構造の半導体装置の製造方法。
- 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
前記回路素子をリードフレーム上に配置して、該リードフレームのインナーリード部と接続し、
連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記リードフレームの所定位置に接続し、
前記回路素子を樹脂封止した後、リードフレーム側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成し、
前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
前記リードフレームに設けたアウターリード部を、裏面における前記外部接続用電極として用いる、
ことから成る両面電極構造の半導体装置の製造方法。 - 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項5に記載の両面電極構造の半導体装置の製造方法。
- 前記内部接続用電極は、超音波による接合、或いは導電性ペーストによる接合、或いは半田接続、或いはリードフレーム側に凹部を設ける一方、内部接続用電極側に凸部を設けて挿入圧着あるいは挿入しカシメることにより固定して電気的に接続した請求項5に記載の両面電極構造の半導体装置の製造方法。
- 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項5に記載の両面電極構造の半導体装置の製造方法。
- 半導体チップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面と裏面の両面に配置した両面電極構造の半導体装置の製造方法において、
前記回路素子を、後に剥離されるテープ基板上に配置し、
連結板により一体に構成した複数の柱状或いは棒状に形成した内部接続用電極のそれぞれの一端を、前記テープ基板の所定位置に配置し、
前記回路素子を樹脂封止した後、テープ基板側を裏面としてその上に配置される回路素子側のおもて面を、前記連結板が無くなるまで研磨或いは研削して平坦化することにより個々の内部接続用電極に分離して構成して、前記複数の内部接続用電極のそれぞれの他端をおもて面における前記外部接続用電極として用い、
前記テープ基板を剥離した後、この剥離により露出した面上において、前記回路素子及び前記内部接続用電極間の配線を行い、前記複数の内部接続用電極の前記それぞれの一端を裏面における前記外部接続用電極として用いる、
ことから成る両面電極構造の半導体装置の製造方法。 - 前記樹脂封止のおもて面には、インクジェットあるいはスクリーン印刷で、若しくはシード層パターン形成後に無電解メッキで再配線をすることによって、おもて面における前記外部接続用電極を、前記内部接続用電極の配置とは異なる位置に配置した請求項9に記載の両面電極構造の半導体装置の製造方法。
- 前記回路素子及び前記内部接続用電極間の配線をした上に、保護膜を塗布した後該保護膜に開口を設けることによって、またはインクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、ここに、裏面における前記外部接続用電極としてのバンプ電極を形成した請求項9に記載の両面電極構造の半導体装置の製造方法。
- 前記連結板により一体に連結して構成される前記内部接続用電極は、銅材質を用いて、エッチング、或いは削り出し、或いはプレスによって形成される請求項9に記載の両面電極構造の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006188289A JP3960479B1 (ja) | 2006-07-07 | 2006-07-07 | 両面電極構造の半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006188289A JP3960479B1 (ja) | 2006-07-07 | 2006-07-07 | 両面電極構造の半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3960479B1 true JP3960479B1 (ja) | 2007-08-15 |
JP2008016729A JP2008016729A (ja) | 2008-01-24 |
Family
ID=38456468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006188289A Active JP3960479B1 (ja) | 2006-07-07 | 2006-07-07 | 両面電極構造の半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3960479B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009038042A1 (ja) * | 2007-09-18 | 2009-03-26 | Olympus Corporation | 積層実装構造体及び積層実装構造体の製造方法 |
CN103515343A (zh) * | 2012-06-22 | 2014-01-15 | 株式会社村田制作所 | 电子元器件模块及其制造方法 |
JP2014039070A (ja) * | 2013-11-26 | 2014-02-27 | Olympus Corp | 積層実装構造体 |
US9192051B2 (en) | 2010-04-13 | 2015-11-17 | Murata Manufacturing Co., Ltd. | Module substrate, module-substrate manufacturing method, and terminal connection substrate |
US9491846B2 (en) | 2011-09-07 | 2016-11-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing module |
US9591747B2 (en) | 2011-09-09 | 2017-03-07 | Murata Manufacturing Co., Ltd. | Module board |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246104A (ja) | 2008-03-31 | 2009-10-22 | Kyushu Institute Of Technology | 配線用電子部品及びその製造方法 |
JP5043743B2 (ja) * | 2008-04-18 | 2012-10-10 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
CN102017133B (zh) * | 2008-05-09 | 2012-10-10 | 国立大学法人九州工业大学 | 芯片尺寸两面连接封装件及其制造方法 |
JP5491722B2 (ja) * | 2008-11-14 | 2014-05-14 | インヴェンサス・コーポレイション | 半導体装置パッケージ構造及びその製造方法 |
JP5214554B2 (ja) | 2009-07-30 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 |
KR101152822B1 (ko) | 2009-07-31 | 2012-06-12 | 에스케이하이닉스 주식회사 | 웨이퍼의 형성방법 |
JP5381881B2 (ja) * | 2010-04-12 | 2014-01-08 | 株式会社村田製作所 | モジュール基板の製造方法 |
US8421210B2 (en) * | 2010-05-24 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit packaging system with dual side connection and method of manufacture thereof |
US8482115B2 (en) * | 2010-05-27 | 2013-07-09 | Stats Chippac Ltd. | Integrated circuit packaging system with dual side connection and method of manufacture thereof |
JP5573422B2 (ja) * | 2010-06-29 | 2014-08-20 | 富士通株式会社 | 半導体装置の製造方法 |
WO2013035716A1 (ja) * | 2011-09-07 | 2013-03-14 | 株式会社村田製作所 | モジュールの製造方法 |
JP2013058515A (ja) * | 2011-09-07 | 2013-03-28 | Murata Mfg Co Ltd | モジュールの製造方法 |
JP5831057B2 (ja) * | 2011-09-07 | 2015-12-09 | 株式会社村田製作所 | モジュールの製造方法 |
WO2013035715A1 (ja) * | 2011-09-07 | 2013-03-14 | 株式会社村田製作所 | モジュールの製造方法およびモジュール |
WO2013190925A1 (ja) * | 2012-06-22 | 2013-12-27 | 株式会社村田製作所 | 電子部品モジュール |
JP2014072279A (ja) * | 2012-09-28 | 2014-04-21 | Dainippon Printing Co Ltd | 部品内蔵配線基板の製造方法 |
JP2014146741A (ja) * | 2013-01-30 | 2014-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び導電性構造体 |
JP2015135849A (ja) * | 2014-01-16 | 2015-07-27 | ミツミ電機株式会社 | 電子部品モジュール及びその製造方法 |
JP6317629B2 (ja) | 2014-06-02 | 2018-04-25 | 株式会社東芝 | 半導体装置 |
WO2018180744A1 (ja) * | 2017-03-27 | 2018-10-04 | 株式会社村田製作所 | 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法 |
CN214205939U (zh) | 2017-09-14 | 2021-09-14 | 株式会社村田制作所 | 树脂多层基板以及电子设备 |
JP6678196B2 (ja) | 2018-03-29 | 2020-04-08 | 長瀬産業株式会社 | 半導体装置及び配線構造体の製造方法 |
JP7245037B2 (ja) | 2018-11-30 | 2023-03-23 | ローム株式会社 | 半導体装置 |
JP2022140870A (ja) * | 2021-03-15 | 2022-09-29 | 株式会社村田製作所 | 回路モジュール |
-
2006
- 2006-07-07 JP JP2006188289A patent/JP3960479B1/ja active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009038042A1 (ja) * | 2007-09-18 | 2009-03-26 | Olympus Corporation | 積層実装構造体及び積層実装構造体の製造方法 |
US20130133190A1 (en) * | 2007-09-18 | 2013-05-30 | Olympus Corporation | Stacked mounting structure and method of manufacturing stacked mounting structure |
US10244639B2 (en) | 2007-09-18 | 2019-03-26 | Olympus Corporation | Method of manufacturing stacked mounting structure |
US9192051B2 (en) | 2010-04-13 | 2015-11-17 | Murata Manufacturing Co., Ltd. | Module substrate, module-substrate manufacturing method, and terminal connection substrate |
US9491846B2 (en) | 2011-09-07 | 2016-11-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing module |
US9591747B2 (en) | 2011-09-09 | 2017-03-07 | Murata Manufacturing Co., Ltd. | Module board |
CN103515343A (zh) * | 2012-06-22 | 2014-01-15 | 株式会社村田制作所 | 电子元器件模块及其制造方法 |
CN103515343B (zh) * | 2012-06-22 | 2017-04-12 | 株式会社村田制作所 | 电子元器件模块及其制造方法 |
JP2014039070A (ja) * | 2013-11-26 | 2014-02-27 | Olympus Corp | 積層実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP2008016729A (ja) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3960479B1 (ja) | 両面電極構造の半導体装置の製造方法 | |
JP4474431B2 (ja) | 半導体パッケージおよび該製造方法 | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
KR101734882B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
CN101341593B (zh) | 多晶片集成电路封装及形成其的方法 | |
KR100970855B1 (ko) | 양면 전극 패키지 및 그 제조방법 | |
JP2002009236A (ja) | 多層半導体装置及びその製造方法 | |
CN101252096A (zh) | 芯片封装结构以及其制作方法 | |
KR20110002074A (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
KR20100019635A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
KR20160093248A (ko) | 반도체 패키지 및 제조 방법 | |
US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
JP2003273281A (ja) | チップパッケージ及びその製造方法 | |
JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 | |
TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
KR100533761B1 (ko) | 반도체패키지 | |
TWI475662B (zh) | 多晶粒積體電路封裝 | |
JP4465884B2 (ja) | 半導体装置およびその製造方法 | |
JP4619104B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3960479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |